[go: up one dir, main page]

KR101086966B1 - Semiconductor Wafer Polishing Method - Google Patents

Semiconductor Wafer Polishing Method Download PDF

Info

Publication number
KR101086966B1
KR101086966B1 KR1020050029111A KR20050029111A KR101086966B1 KR 101086966 B1 KR101086966 B1 KR 101086966B1 KR 1020050029111 A KR1020050029111 A KR 1020050029111A KR 20050029111 A KR20050029111 A KR 20050029111A KR 101086966 B1 KR101086966 B1 KR 101086966B1
Authority
KR
South Korea
Prior art keywords
wafer
polishing
slurry
lapping
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050029111A
Other languages
Korean (ko)
Other versions
KR20060107101A (en
Inventor
이정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050029111A priority Critical patent/KR101086966B1/en
Publication of KR20060107101A publication Critical patent/KR20060107101A/en
Application granted granted Critical
Publication of KR101086966B1 publication Critical patent/KR101086966B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04BMECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B47/00Time-pieces combined with other articles which do not interfere with the running or the time-keeping of the time-piece
    • G04B47/06Time-pieces combined with other articles which do not interfere with the running or the time-keeping of the time-piece with attached measuring instruments, e.g. pedometer, barometer, thermometer or compass
    • G04B47/063Time-pieces combined with other articles which do not interfere with the running or the time-keeping of the time-piece with attached measuring instruments, e.g. pedometer, barometer, thermometer or compass measuring physiological quantities, e.g. pedometers, heart-rate sensors, blood pressure gauges and the like
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00Measuring for diagnostic purposes; Identification of persons
    • A61B5/02Detecting, measuring or recording for evaluating the cardiovascular system, e.g. pulse, heart rate, blood pressure or blood flow
    • A61B5/021Measuring pressure in heart or blood vessels
    • A61B5/022Measuring pressure in heart or blood vessels by applying pressure to close blood vessels, e.g. against the skin; Ophthalmodynamometers
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00Measuring for diagnostic purposes; Identification of persons
    • A61B5/74Details of notification to user or communication with user or patient; User input means
    • A61B5/742Details of notification to user or communication with user or patient; User input means using visual displays
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00Measuring for diagnostic purposes; Identification of persons
    • A61B5/74Details of notification to user or communication with user or patient; User input means
    • A61B5/7475User input or interface means, e.g. keyboard, pointing device, joystick
    • GPHYSICS
    • G04HOROLOGY
    • G04BMECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B23/00Arrangements producing acoustic signals at preselected times
    • G04B23/02Alarm clocks

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Surgery (AREA)
  • Public Health (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Engineering & Computer Science (AREA)
  • Animal Behavior & Ethology (AREA)
  • Pathology (AREA)
  • Biomedical Technology (AREA)
  • Veterinary Medicine (AREA)
  • Cardiology (AREA)
  • General Physics & Mathematics (AREA)
  • Physiology (AREA)
  • Vascular Medicine (AREA)
  • Acoustics & Sound (AREA)
  • Ophthalmology & Optometry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 웨이퍼를 연마하는 방법에 관한 것으로, 보다 상세하게는 다이아몬드 슬러리가 혼합된 연마액과 함께 산화알루미늄 슬러리가 혼합된 연마액을 동시에 반도체 웨이퍼 상부로 도포하여 웨이퍼를 연마하는 래핑공정 및 상기 래핑된 웨이퍼 표면을 다이아몬드 슬러리로 폴리싱하는 공정을 포함하는 반도체 웨이퍼 연마방법이다. 사파이어(Sapphire) 기판과 같이 절삭이 용이하지 않은 난삭 웨이퍼 또는 질화갈륨(GaN)과 같이 깨지기 쉬운 취성 웨이퍼를 래핑하는 공정에서, 상기와 같이 다이아몬드 슬러리와 함께 산화알루미늄(Al2O3) 슬러리를 동시에 사용하는 경우, 스크래치가 원만해지고 부산물 배출이 원할해지며, 플레이트 왜곡 및 웨이퍼 손상이나 깨짐이 최소화되는 효과를 가진다.The present invention relates to a method for polishing a semiconductor wafer, and more particularly, a lapping process of polishing a wafer by simultaneously applying a polishing liquid in which an aluminum oxide slurry is mixed together with a polishing liquid in which a diamond slurry is mixed, onto the semiconductor wafer. A semiconductor wafer polishing method comprising polishing a wrapped wafer surface with a diamond slurry. In the process of lapping a difficult-to-cut wafer such as a sapphire substrate or a brittle wafer such as gallium nitride (GaN), the aluminum oxide (Al 2 O 3 ) slurry is simultaneously added together with the diamond slurry as described above. When used, the scratches are smoothed and the by-products discharged smoothly, and plate distortion and wafer damage or cracking are minimized.

반도체, 웨이퍼, 래핑공정 Semiconductor, Wafer, Lapping Process

Description

반도체 웨이퍼 연마방법{Grinding Process of Semiconductor Wafer}Grinding Process of Semiconductor Wafer

도 1은 종래 기술에 따른 반도체 웨이퍼 제조과정을 나타내는 순서도이다.1 is a flowchart illustrating a semiconductor wafer manufacturing process according to the prior art.

도 2는 종래 기술에 따라 다이아몬드 슬러리를 이용한 래핑공정을 나타내는 흐름도이다. 2 is a flowchart illustrating a lapping process using a diamond slurry according to the prior art.

도 3은 본 발명에 따라 다이아몬드 슬러리와 산화알루미늄 슬러리를 동시에 이용한 래핑공정을 나타내는 흐름도이다.3 is a flowchart illustrating a lapping process using a diamond slurry and an aluminum oxide slurry simultaneously in accordance with the present invention.

도 4는 본 발명에 따른 반도체 웨이퍼 연마과정을 나타내는 순서도이다.4 is a flowchart illustrating a semiconductor wafer polishing process according to the present invention.

본 발명은 반도체 웨이퍼를 연마하는 방법에 관한 것으로, 반도체 웨이퍼 래핑 공정에 있어서 다이아몬드 슬러리가 혼합된 연마액과 함께 산화알루미늄 슬러리가 혼합된 연마액을 동시에 반도체 웨이퍼 상부로 도포하여 웨이퍼를 연마함으로써, 스크래치를 최소화 또는 완화시키어 웨이퍼가 깨지는 등의 문제를 최소화 할 수 있는 반도체 웨이퍼 연마방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for polishing a semiconductor wafer. In the semiconductor wafer lapping process, a wafer is polished by simultaneously applying a polishing liquid in which an aluminum oxide slurry is mixed together with a polishing liquid in which a diamond slurry is mixed, to polish the wafer. The present invention relates to a method of polishing a semiconductor wafer capable of minimizing or alleviating the problem to minimize problems such as cracking of the wafer.

오늘날 반도체 소자 제조용 재료로서 광범위하게 사용되고 있는 실리콘 웨이퍼(silicon 웨이퍼)는 다결정의 실리콘을 원재료로 하여 만들어진 결정 실리콘 박판을 말한다. 상기 실리콘은 일반적으로 산화 실리콘(SIO2)으로써, 모래, 암석, 광물 등의 형태로 존재하며, 이들은 지각의 1/3 정도를 구성하고 있어서 지구상에서 매우 풍부하게 존재하고 있다. 따라서, 실리콘은 반도체 산업에 매우 안정적으로 공급될 수 있는 재료일 뿐만 아니라, 독성이 전혀 없어 환경적으로 매우 우수한 재료이다.Silicon wafers (silicon wafers), which are widely used as materials for manufacturing semiconductor devices, are crystalline silicon thin films made of polycrystalline silicon as a raw material. The silicon is generally silicon oxide (SIO 2 ), and is present in the form of sand, rock, minerals, and the like, and they constitute about one third of the earth's crust, and thus are very abundant on the earth. Therefore, silicon is not only a material that can be supplied very stably to the semiconductor industry, but also has no toxicity and is an environmentally excellent material.

또한, 실리콘으로 만들어진 실리콘 웨이퍼는 넓은 에너지 밴드 갭(energy band gap; 1.2eV)을 갖고 있기 때문에, 비교적 높은 고온(약 200℃ 정도까지)에서도 소자가 동작될 수 있는 장점이 있다. 이러한 장점 때문에 실리콘 웨이퍼는 반도체 산업에서 DRAM, ASIC, TR, CMOS, ROM, EPROM 등의 다양한 형태의 반도체 소자를 만드는데 이용되며, 이들 소자들은 컴퓨터, 전자 제품, 산업용 기계, 인공 위성 등의 모든 산업 분야에서 없어서는 안될 중요한 부품들이다.In addition, since the silicon wafer made of silicon has a wide energy band gap (1.2 eV), the device can be operated even at a relatively high temperature (up to about 200 ° C.). Because of these advantages, silicon wafers are used in the semiconductor industry to make various types of semiconductor devices such as DRAM, ASIC, TR, CMOS, ROM, and EPROM. These devices are used in all industries such as computers, electronics, industrial machines, and satellites. Are indispensable parts.

실리콘 웨이퍼는 처리 방법에 따라 폴리시드 웨이퍼(polished 웨이퍼), 에피텍시얼 웨이퍼(epitaxial 웨이퍼), SOI 웨이퍼(silicon on insulator 웨이퍼), 디퓨즈드 웨이퍼(diffused 웨이퍼) 및 하이 웨이퍼(HI 웨이퍼) 등으로 구분된다. 그 중 폴 리시드 웨이퍼는 가장 일반적인 웨이퍼로서, 단결정 실리콘 잉곳(ingot)을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정, 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑공정(lapping), 웨이퍼 내부의 손상(Damage)층 제거를 위한 식각 공정(etching), 표면 경면화 및 평탄도를 향상시키기 위한 폴리싱공정(polishing)과 후속 세정공정(cleaning) 등의 단계를 거쳐 디바이스용 웨이퍼로 생산되는 반도체 웨이퍼이다.Silicon wafers are classified into polished wafers (polished wafers), epitaxial wafers (epitaxial wafers), SOI wafers (silicon on insulator wafers), diffused wafers (diffused wafers), and high wafers (HI wafers). Are distinguished. Among them, polysilicon wafers are the most common wafers, which include a slicing process for thinly cutting single crystal silicon ingots into wafer forms, a lapping process for improving flatness while polishing to a desired thickness of the wafer, and damage to the inside of the wafer. (Damage) A semiconductor wafer produced as a wafer for a device through an etching process for removing a layer, a polishing process for improving surface mirroring and flatness, and a subsequent cleaning process.

여기서, 도 1은 종래 기술에 따른 반도체 웨이퍼 제조과정을 나타내는 순서도이다. 종래 기술에 따른 반도체 웨이퍼 제조방법은 먼저, 제 1 단계(S11)로 소정의 직경을 갖는 봉 형상의 단결정 잉곳을 여러 장의 웨이퍼로 절단(slicing)하고, 이 절단된 웨이퍼를 세정하여 절단시 발생되는 파티클(particle) 또는 오염 물질을 제거한다. 상기에서 웨이퍼는 단결정 잉곳을 내주 또는 외주 블레이드로 1장 씩 절단되거나 또는 피아노 선으로 동시에 여러 장으로 절단될 수 있다. 제 2 단계(S12)에서는 절단된 웨이퍼의 가장자리(edge)를 에지그라인더(Edge Grinder)로 그라인딩(grinding)하여 곡면으로 만든다. 상기에서 절단된 웨이퍼의 가장자리(edge)를 그라인딩 함으로써 절단 공정 중 가장자리에서 발생되는 결함을 제거하며, 또한, 웨이퍼 가장자리를 곡면으로 만듬으로써 이 후 공정 중에 가장자리가 파손되거나 결함의 원인이 되는 것을 방지한다. 제 3 단계(S13)에서는 절단된 웨이퍼의 양면을 동시에 래핑(lapping)한 후 웨이퍼를 세정한다. 상기에서 웨이퍼를 래핑함으로써 두께의 균일성(thickness uniformity) 및 표면의 평탄도(flatness)를 향상시키며 절단시 발생된 가공결함층을 제거하여 표면 거칠기를 향상시킨다. 제 4 단계(S14)에서는 웨이퍼의 래핑된 양면을 화학적 식각하여 래핑에 발생되는 결함층을 제거하고 세정하여 식각 용액을 제거한다. 화학적 식각은 웨이퍼 절단 및 래핑 시 발생된 결함을 제거하여 표면 거칠기(roughness)를 개선한다. 상기에서 화학적 식각은 식각 용액이 담긴 식각 조(etching bath)에 여러 장의 웨이퍼 즉, 25장 또는 50장의 웨이퍼를 동시에 침지(dipping)하여 진행시킨다. 제 5 단계(S15)에서는 열처리하여 웨이퍼 내의 열전자를 제거한다. 상기에서 열처리는 열처리 로(furnace)에서 400∼700℃ 정도의 온도로 진행한다. 제 6 단계(S16)에서는 웨이퍼의 가장자리를 경면연마(mirror polishing)하여 경면(mirror surface)으로 만든다. 그리고, 웨이퍼를 세정하여 가장자리 경면 연마시 사용되는 연마제와 발생되는 파티클(particle)을 제거한다. 제 7 단계(S17)에서는 웨이퍼의 양면 중 반도체 회로가 형성될 앞면을 연마하여 경면(mirror surface)으로 만든다. 그러므로, 웨이퍼는 평탄도가 향상되며 소정 두께로 정밀하게 제어된다. 그리고, 웨이퍼를 세정하여 앞면 경면 연마시 사용되는 연마제와 발생되는 파티클(particle)을 제거하여 반도체 웨이퍼의 제조를 완료한다.1 is a flow chart showing a semiconductor wafer manufacturing process according to the prior art. In the semiconductor wafer manufacturing method according to the related art, first, in the first step S11, a rod-shaped single crystal ingot having a predetermined diameter is sliced into several wafers, and the cut wafer is cleaned and cut. Removes particles or contaminants In the above, the wafer may be cut into single sheets of single crystal ingots by inner or outer blades one by one or by several pieces simultaneously by piano wires. In the second step S12, the edge of the cut wafer is ground with an edge grinder to make a curved surface. Grinding the edges of the cut wafers as described above eliminates defects occurring at the edges during the cutting process, and also makes the wafer edges curved to prevent the edges from being broken or causing defects during subsequent processing. . In a third step S13, both sides of the cut wafer are simultaneously wrapped and the wafer is cleaned. By wrapping the wafer in the above, the thickness uniformity and the flatness of the surface are improved, and the processing defect layer generated during cutting is removed to improve the surface roughness. In the fourth step S14, the both surfaces of the wafer are chemically etched to remove the defect layer generated in the lapping and to clean, thereby removing the etching solution. Chemical etching improves surface roughness by removing defects generated during wafer cutting and lapping. In the chemical etching process, a plurality of wafers, that is, 25 or 50 wafers, are simultaneously immersed in an etching bath containing an etching solution. In a fifth step S15, heat electrons are removed to remove hot electrons in the wafer. The heat treatment in the above proceeds to a temperature of about 400 ~ 700 ℃ in a heat treatment furnace (furnace). In the sixth step S16, the edge of the wafer is mirror polished to make a mirror surface. Then, the wafer is cleaned to remove abrasives and particles generated during edge mirror polishing. In the seventh step S17, the front surface of the wafer on which the semiconductor circuit is to be formed is polished to form a mirror surface. Therefore, the wafer is improved in flatness and precisely controlled to a predetermined thickness. Then, the wafer is cleaned to remove the abrasive and particles generated during the mirror polishing of the front surface to complete the manufacture of the semiconductor wafer.

그러나, 종래 기술에 따른 반도체 웨이퍼 제조방법은 웨이퍼를 화학적 식각할 때 여러 장의 웨이퍼를 동시에 식각하기 때문에 전면에서 균일하게 식각되지 않아 평탄도가 저하되는데, 이러한 평탄도 저하는 경면 연마를 진행하여도 개선되기 어려워 반도체 웨이퍼의 품질이 저하되거나 연마 시간이 증가되는 문제점을 가지고 있 다.However, the semiconductor wafer manufacturing method according to the related art does not uniformly etch from the front surface because several wafers are simultaneously etched when chemically etching the wafer, and the flatness is lowered. It is difficult to have a problem that the quality of the semiconductor wafer is degraded or the polishing time is increased.

한편, 반도체 웨이퍼는 반도체 장치의 집적도가 증가하여 다층 배선 공정이 실용화됨에 따라, 사진 공정의 마진을 확보하고 배선 길이를 최소화하기 위하여 반도체에서 고집적도 및 고속 동작 등이 가능한 다양한 제품이 요구되고 있다. 이에 따라, 반도체 웨이퍼도 고청정도 및 고평탄도 등의 고품질 제품이 요구되고 있는 실정이다.On the other hand, as semiconductor wafers have increased integration degree of semiconductor devices and thus, a multi-layered wiring process has been put to practical use, various products capable of high integration and high speed operation are required in semiconductors in order to secure a margin of a photographic process and minimize wiring length. Accordingly, high quality products such as high cleanliness and high flatness are required for semiconductor wafers.

현재, 하부 구조물을 평탄화 시키기 위한 방법으로는 보론-인-실리케이트 글라스(boron-phospho-silicate glass; BPSG) 리플로우(reflow) 공정, 알루미늄(Al) 플로우 공정, 스핀-온 글라스(spin-on glass; SOG) 에치백(etch-back)공정 및 화학적 기계연마(Chemical Mechanical Planarization:CMP) 공정 등이 사용되고 있다.At present, methods for planarizing the underlying structure include boron-phospho-silicate glass (BPSG) reflow process, aluminum (Al) flow process, and spin-on glass. SOG) etch-back process and chemical mechanical planarization (CMP) process.

이 중에서, CMP 공정은 리플로우 공정이나 에치백 공정으로 달성할 수 없는 넓은 공간 영역의 글로벌 및 저온 평탄화를 달성할 수 있다는 장점 때문에 차세대 반도체 장치에서 유력한 평탄화 기술로 대두되고 있다. CMP 공정은 캐리어에 홀딩된 웨이퍼를 연마 패드 상에 가압하면서 이들 계면에 슬러리(슬러리)를 공급하여 기계적 마찰과 화학적 작용에 의해 웨이퍼의 표면을 소정 두께로 제거하는 공정으로써, 이 때 제거율(removal rate)은 압력과 시간에 비례하는데, 제거되는 두께가 수백 내지 수천 ㎛단위로 매우 정밀한 가공이 요구되므로 웨이퍼를 연마 패드에 가압하 는 기술이 매우 중요하다. 이러한 CMP 공정의 디펙트(defect)는 크게 파티클(particle), 마이크로 스크래치, 그리고 디스컬러(discolor)로 구분 할 수 있다.Among these, the CMP process has emerged as a prominent planarization technology in next-generation semiconductor devices because of the advantages of achieving global and low temperature planarization in a large space area which cannot be achieved by a reflow process or an etch back process. The CMP process is a process of removing the surface of the wafer to a predetermined thickness by mechanical friction and chemical action by supplying a slurry (slurry) to these interfaces while pressing the wafer held in the carrier on the polishing pad. ) Is proportional to pressure and time, and the technique of pressurizing the wafer to the polishing pad is very important because the removal thickness is required to be very precise in the hundreds to thousands of micrometers. The defects of the CMP process can be largely classified into particles, micro scratches, and discolors.

상기 파티클은 슬러리가 모여서 형성되는 것으로, 여러 가지의 CMP 후속 세 정 방법이 개발되어 산화막 수준 이하로 제거 가능하고, 상기 디스컬러는 광학적 이미지의 두께 차이에 따라 발생되는 것으로써, CMP 후 습식 세정 공정을 거치면서 제거되어 소자에 영향을 미치지 않는다.The particles are formed by the aggregation of slurry, and various CMP follow-up cleaning methods have been developed to remove below the oxide level, and the discolor is generated by the difference in the thickness of the optical image. It is removed while passing through and does not affect the device.

그러나, 상기 마이크로 스크래치는 CMP 과정에서 일단 발생되면 후속 습식 공정에 의해 그 크기가 더욱 증가되어, 후속단계에서 패턴 브리지(pattern bridge), 패턴 변형(pattern deformation), 그리고 스트링어(stringer) 등을 유발하게 된다. 예를 들어 STI(Shallow Trench Isolation) 형성을 위한 CMP 공정에서는 액티브(active) 영역까지 손상을 줄 우려가 있다. 이러한 마이크로 스크래치는 일반적으로 CMP 공정에 사용되는 슬러리에 의해 발생되는데, 실리카(silica) 입자들의 콜로이드(colloid) 수용액 또는 콜로이드 서스펜션(suspension)이 슬러리로서 주로 사용된다. 즉, 실리카 입자들은 제조 회사에 따라 50 - 200 nm 범위 내의 평균 지름을 갖으며, 특히 실리카 입자들 중에는 평균지름을 훨씬 넘는 소위 거대 입자들이 있게 되는데, 이들이 CMP 공정에서 마이크로 스크래치를 발생시키는 주원인이된다.However, once the microscratch occurs in the CMP process, its size is further increased by a subsequent wet process, causing pattern bridge, pattern deformation, and stringer in a subsequent step. Done. For example, the CMP process for forming shallow trench isolation (STI) may damage the active region. Such microscratches are generally generated by a slurry used in a CMP process, in which colloidal aqueous solution or colloidal suspension of silica particles is mainly used as a slurry. That is, the silica particles have an average diameter in the range of 50-200 nm depending on the manufacturing company, and especially among the silica particles, there are so-called large particles that are well above the average diameter, which is the main cause of micro scratches in the CMP process. .

여기서, 갈륨비소(GaAs)나 InP등의 물질은 기판처리를 위한 래핑이나 폴리 싱, CMP기술이 이미 알려져 있어서 광소자 제작을 위한 양질의 기판을 제작할 수도 있다. 하지만, 사파이어 기판과 같이 절삭이 용이하지 않은 난삭 웨이퍼 및 질화갈륨(GaN)과 같이 깨지기 쉬운 취성 웨이퍼에 관해서는 아직 폴리싱이나 CMP기술이 정립되어 있지 않으며, 특히, CMP공정에 사용되는 슬러리(Slurry)나 이천트(echant) 등이 아직 개발되어 있지 않은 상태이다. 그래서, 최근까지 질화갈륨 상부에 파인 폴리싱(fine polishing)한 후, RIE(Reactive Ion Etching)나 CAIBE(Chemically Assisted Ion Beam Etching)등의 식각 공정을 통해 표면 손상된 부분을 제거하고 있으나, 이러한 RIE 등에 의한 식각 공정은 질화갈륨 표면의 손상이나 공정시 발생할 수 있는 공정 부산물 때문에 고품질의 질화갈륨 기판 표면을 얻을 수 없는 문제점이 있어 왔다.Here, materials such as gallium arsenide (GaAs) or InP are known for lapping, polishing, and CMP techniques for substrate processing, and thus, high-quality substrates for fabricating optical devices may be manufactured. However, for difficult-to-cut wafers such as sapphire substrates and brittle wafers such as gallium nitride (GaN), polishing or CMP techniques have not yet been established, and in particular, slurry used in CMP processes. Echant has not been developed yet. So, until recently, after fine polishing on gallium nitride, surface damaged parts are removed through an etching process such as reactive ion etching (RIE) or chemically assisted ion beam etching (CAIBE). The etching process has a problem in that a high quality gallium nitride substrate surface cannot be obtained due to damage of the gallium nitride surface or process by-products that may occur during the process.

그래서, 갈륨비소(GaAs)와 같은 연한 재료 절삭시에는 종래의 방법에 따라 산화알루미늄(Al2O3)과 글리세린(Glycerine)으로 처리하여, 2㎛ 이하의 균일한 평면을 형성하는 방법으로 래핑공정을 수행하였지만, 사파이어 기판과 같이 절삭이 용이하지 않은 난삭 웨이퍼 및 질화갈륨(GaN)과 같이 깨지기 쉬운 취성 웨이퍼에 대해서는 산화알루미늄 슬러리로 가공이 되지 않기 때문에, 그라인더(Grinder)로 두께조절을 하고 다이아몬드(Diamond) 슬러리로 입자 크기를 6㎛→3㎛→1㎛와 같이 점차로 줄여가며 표면을 마무리하는 방법을 사용하여 왔다. 그러나, 다이아몬드 슬러리만 적용시 입자 크기가 커질수록 절삭력은 좋아지나, 특히 6㎛이상의 입자에서는 스트 래치(Scratch)가 깊어지고 플레이트(Plate)의 왜곡이 발생하여 웨이퍼가 깨지는 등의 문제가 발생하였다. Therefore, when cutting soft materials such as gallium arsenide (GaAs), the lapping process is performed by treating with aluminum oxide (Al 2 O 3 ) and glycerin (Glycerine) according to a conventional method to form a uniform plane of 2 μm or less. Although it is not possible to process difficult aluminum wafers such as sapphire substrates and brittle wafers such as gallium nitride (GaN), which are not easily cut into aluminum oxide slurry, the thickness is controlled by a grinder and diamond ( Diamond) The slurry has been used to finish the surface by gradually reducing the particle size such as 6㎛ → 3㎛ → 1㎛. However, when only the diamond slurry is applied, the larger the particle size, the better the cutting force. In particular, particles having a size of 6 µm or more have a deeper scratch and a plate distortion, which causes problems such as cracking of the wafer.

또한, 사파이어 기판과 같이 절삭이 용이하지 않은 난삭 웨이퍼 및 질화갈륨(GaN)과 같이 깨지기 쉬운 취성 웨이퍼는 갈륨비소(GaAs)와 같은 연한 웨이퍼에 비해 절삭이 상대적으로 어려운 난삭에 해당하므로, 열이 많이 발생하고 왁스(Wax) 찌꺼기와 같은 공정부산물이 많이 발생하게 되어 절삭력 저하 및 웨이퍼 손상이 있을 수 있다. 따라서, 특히 6㎛이상의 입자가 적용되는 다이아몬드 슬러리를 이용하는 절삭공정 단계에 있어서 스크래치를 최소화 또는 완화하여 웨이퍼가 깨지는 등의 문제를 해결하고 열에 의해 발생되는 왁스 찌꺼기와 같은 공정부산물 등의 문제점을 개선할 수 있는 새로운 공정이 필요하게 되었다. In addition, difficult-to-cut wafers such as sapphire substrates and brittle wafers such as gallium nitride (GaN) are more difficult to cut than softer wafers such as gallium arsenide (GaAs). And a lot of process by-products such as wax debris may be generated, resulting in lower cutting force and wafer damage. Therefore, especially in the cutting process step using a diamond slurry to which particles of 6 μm or more are applied, it is possible to minimize or mitigate scratches to solve problems such as cracking of wafers and to improve problems such as process by-products such as wax residue generated by heat. New processes were needed.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 종래의 반도체 웨이퍼 연마과정 중 다이아몬드 슬러리만을 사용하는 래핑공정에 있어서, 다이아몬드 슬러리를 사용하는 것과 더불어 플레이트 왜곡을 평탄화 시키기 위해 페이싱(Facing) 작업에 이용되던 산화알루미늄 슬러리를 병행하여 사용함으로써 상기와 같은 연마공정에서의 문제점 및 가공상의 어려움을 개선하고자 하였다.The present invention has been made to solve the above problems, in the lapping process using only the diamond slurry during the conventional semiconductor wafer polishing process, in addition to the use of the diamond slurry Facing operation to planarize the plate distortion By using the aluminum oxide slurry used in parallel to try to improve the problems and processing difficulties in the polishing process as described above.

이와 같이 본 발명은 다이아몬드 슬러리를 이용하는 연마공정 단계에서 스크래치를 최소화 또는 완화시켜 웨이퍼가 깨지는 등의 문제를 해결하고, 열이 많이 발생하여 야기되는 왁스 찌꺼기와 같은 공정부산물과 이에 따르는 웨이퍼 손상 및 절삭력 저하와 같은 문제점을 개선하고자 하는 것을 본 발명의 목적으로 한다. As such, the present invention minimizes or mitigates scratches in the polishing process step using a diamond slurry to solve problems such as cracking of wafers, and process by-products such as wax residue caused by heat generation and wafer damage and cutting force reduction. It is an object of the present invention to improve such problems.

본 발명은 반도체 웨이퍼를 연마하는 방법에 관한 것으로, 보다 상세하게는 반도체 웨이퍼를 래핑하는 공정에 있어서 다이아몬드 슬러리가 혼합된 연마액과 함께 산화알루미늄 슬러리가 혼합된 연마액을 동시에 반도체 웨이퍼 상부로 도포하여 웨이퍼를 연마하는 것을 특징으로 한다.The present invention relates to a method of polishing a semiconductor wafer, and more particularly, in a step of lapping a semiconductor wafer, a polishing liquid in which an aluminum oxide slurry is mixed together with a polishing liquid in which a diamond slurry is mixed is applied simultaneously onto an upper portion of a semiconductor wafer. It is characterized by grinding a wafer.

본 발명에 따른 반도체 웨이퍼 연마방법은 반도체 웨이퍼를 연마하는 방법에 있어서, (a) 다이아몬드 슬러리가 혼합된 연마액과 함께 산화알루미늄 슬러리가 혼합된 연마액을 동시에 반도체 웨이퍼 상부로 도포하여 웨이퍼를 연마하는 래핑공정 및 (b) 상기 래핑된 웨이퍼 표면을 다이아몬드 슬러리로 폴리싱하는 공정을 포함한다. 구체적으로 상기 래핑공정에서 사용된 다이아몬드 슬러리는 6~10㎛ 범위의 입자 크기를 갖는 것을 특징으로 하는 반도체 웨이퍼의 연마방법에 관한 것이다. In the method of polishing a semiconductor wafer according to the present invention, a method of polishing a semiconductor wafer includes: (a) polishing a wafer by simultaneously applying a polishing liquid in which an aluminum oxide slurry is mixed together with a polishing liquid in which a diamond slurry is mixed; Lapping and (b) polishing the wrapped wafer surface with a diamond slurry. Specifically, the diamond slurry used in the lapping process relates to a polishing method of a semiconductor wafer, characterized in that it has a particle size in the range of 6 ~ 10㎛.

본 발명의 일 실시예에 따른 다른 특징은 다이아몬드 슬러리와 산화알루미늄 슬러리가 혼합된 연마액을 동시 도포하는 래핑공정에 앞서서, 산화알루미늄 슬러리로 플레이트를 페이싱하는 공정을 포함한다. 즉, (a) 화학적 기계연마(Chemical Mechanical Planarization:CMP) 장치에 반도체 웨이퍼를 올리고 왁스를 도포한후, 프레스나 스프링 지그를 이용하여 가공면적의 두께편차를 조절하는 공정; (b) 상기 두께편차가 조절된 웨이퍼를 원하는 두께만큼 절삭하는 그라인딩 공정; (c) 산화알루미늄(Al2O3) 슬러리로 플레이트를 페이싱하는 공정; (d) 6㎛~10㎛ 범위 내인 다이아몬드 슬러리가 혼합된 연마액과 함께 상기 산화알루미늄 슬러리가 혼합된 연마액을 동시에 도포하여 웨이퍼를 연마하는 래핑공정; (e) 1~3㎛ 범위의 다이아몬드 슬러리가 혼합된 연마액으로 상기 래핑된 웨이퍼를 폴리싱하는 공정; 및 (f) 상기 폴리싱된 웨이퍼에서 불순물을 제거하고 건조하는 공정으로 이루어진 반도체 웨이퍼 연마방법이다. 구체적으로 본 발명에 따른 반도체 웨이퍼 연마방법은 상기 (d) 래핑공정과 (e) 폴리싱하는 공정 사이에, 3~6㎛의 다이아몬드 슬러리가 혼합된 연마액으로 상기 1차 래핑공정을 거친 웨이퍼를 2차로 래핑하는 공정이 더 포함된 형태도 가능하다. 즉, 상기 (d) 래핑공정은, 상기 래핑공정으로 연마한 웨이퍼를 3~6㎛의 다이아몬드 슬러리가 혼합된 연마액으로 연마하는 추가 래핑공정을 더 포함하는 것일 수 있다. Another feature according to an embodiment of the present invention includes a step of pacing a plate with an aluminum oxide slurry prior to the lapping process of simultaneously applying a polishing liquid mixed with a diamond slurry and an aluminum oxide slurry. That is, (a) a step of raising the semiconductor wafer on a chemical mechanical planarization (CMP) apparatus and applying wax, and then adjusting the thickness deviation of the processing area by using a press or a spring jig; (b) a grinding process of cutting the wafer having the thickness deviation adjusted to a desired thickness; (c) pacing the plate with an aluminum oxide (Al 2 O 3 ) slurry; (d) a lapping step of polishing the wafer by simultaneously applying the polishing liquid containing the aluminum oxide slurry together with the polishing liquid containing the diamond slurry in the range of 6 µm to 10 µm; (e) polishing the wrapped wafer with a polishing liquid mixed with a diamond slurry in the range of 1 to 3 μm; And (f) removing impurities from the polished wafer and drying the semiconductor wafer. Specifically, in the semiconductor wafer polishing method according to the present invention, between the (d) lapping step and (e) the polishing step, the wafer which has undergone the first lapping step with a polishing liquid containing a diamond slurry of 3 to 6 μm is mixed. It is also possible to have a form that further includes the process of lapping with tea. That is, the lapping step (d) may further include an additional lapping step of polishing the wafer polished by the lapping step with a polishing liquid containing a diamond slurry of 3-6 μm.

이와 같은 본 발명의 가장 바람직한 실시형태는 상기 반도체 웨이퍼가 사파이어 기판과 같이 절삭이 용이하지 않은 난삭 웨이퍼 또는 질화갈륨(GaN)과 같이 깨지기 쉬운 취성 웨이퍼인 것을 특징으로 한다. The most preferred embodiment of the present invention is characterized in that the semiconductor wafer is a difficult wafer, such as a sapphire substrate, or a brittle wafer, such as gallium nitride (GaN), which is not easily cut.

이하에서는 위와 같은 특징을 갖는 본 발명인 반도체 웨이퍼 연마방법과 이것의 구체적인 제조공정을 첨부한 도면을 참고로 하여 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, a semiconductor wafer polishing method and a specific manufacturing process of the present invention having the above characteristics will be described in detail.

일반적으로 반도체 웨이퍼 생산에 있어서의 래핑 공정은 단결정 잉곳으로부터 슬라이스된 웨이퍼의 두께를 감소시키고 이전 공정에서 발생한 표면손상을 제거하며, 각 웨이퍼들의 마주보는 표면들을 평탄 및 평행하도록 하기 위하여 실시하는 공정이다. 이러한 래핑 공정의 효율을 높이기 위해서는, 래핑할 때 빠른 시간 내에 웨이퍼 표면이 균일하게 연마되어야 하고, 웨이퍼 표면에 스크래치가 생기는 것을 방지하여야 하며, 래핑 공정 후 불순물들이 완전히 제거되어야 하고, 래핑 기기의 부식을 방지하여야 한다. 이를 위해서는 래핑 공정에 사용되는 래핑 슬러리의 물성 조절이 매우 중요하다. 일반적으로 래핑 슬러리는 연마제와 분산제를 물로 희석, 혼합하여 제조한다. 여기서, 분산제의 물성이 래핑 슬러리의 물성을 대부분 결정하게 되며, 따라서 래핑 공정의 효율성을 결정하는데 중요한 역할을 하게 된다. 상기 분산제의 성분들은 크게 점증성분, 분산성분, 방청성분, 윤활성분 등으로 나눌 수 있으며, 이 성분들의 종류 및 조성의 변화로 인하여 여러 가지 특성을 나타내게 된다. In general, the lapping process in semiconductor wafer production is a process to reduce the thickness of the sliced wafer from the single crystal ingot, to remove surface damage caused in the previous process, and to make the facing surfaces of each wafer flat and parallel. In order to increase the efficiency of the lapping process, the wafer surface should be uniformly polished in a short time when lapping, the scratches on the wafer surface should be prevented, impurities must be completely removed after the lapping process, and the corrosion of the lapping machine should be avoided. Should be prevented. For this purpose, it is very important to control the properties of the lapping slurry used in the lapping process. In general, the lapping slurry is prepared by diluting and mixing the abrasive and the dispersant with water. Here, the physical properties of the dispersant will determine most of the properties of the lapping slurry, thus playing an important role in determining the efficiency of the lapping process. The components of the dispersant may be classified into thickening components, dispersing components, rust-preventing components, lubricating components, etc., and exhibit various characteristics due to changes in the type and composition of these components.

종래에 일반적으로 널리 알려진 래핑 슬러리 성분은 갈륨비소(GaAs)와 같은 연한 재료 연마시에는 산화알루미늄(Al2O3)과 글리세린(Glycerine)이 일반적이다. 래핑 슬러리에 함유된 산화알루미늄의 입자크기는 래핑에 할당된 시간, 웨이퍼의 제거량, 래핑대미지의 정도에 따라 달라질 수 있지만, 7㎛에서 15㎛사이의 크기를 가지 는 것이 일반적이다. 그러나, 사파이어 기판과 같이 절삭이나 연마가 용이하지 않은 난삭 웨이퍼 및 질화갈륨(GaN)과 같이 깨지기 쉬운 취성 웨이퍼에 대해서는 산화알루미늄 슬러리로 가공이 되지 않기 때문에, 그라인더(Grinder)로 두께조절을 하고 다이아몬드 슬러리로 입자 크기를 6㎛→3㎛→1㎛와 같이 점차로 줄여가며 표면을 마무리하는 방법을 사용하여 왔다. 즉, 도 2에 나타난 바와 같이 산화알루미늄 슬러리로 플레이트를 평탄화 시키는 페이싱 공정후에, 6㎛ 다이아몬드 슬러리로 1차 래핑을 하고 3㎛ 다이아몬드 슬러리로 2차 래핑하는 과정을 거친후, 1㎛ 다이아몬드 슬러리로 패드 플레이트를 천천히 회전시키면서 폴리싱 하는 방법을 사용했다. 그러나, 이와 같이 다이아몬드 슬러리만으로 래핑하는 공정은 스트래치(Scratch)가 날카로워지고 왁스 찌꺼기와 같은 공정 부산물이 잘 제거되지 않아 웨이퍼가 손상되거나 깨지는 등의 문제가 있음은 전술한 바와 같다. Lapping slurry components generally well known in the art are aluminum oxide (Al 2 O 3 ) and glycerin (Glycerine) when polishing soft materials such as gallium arsenide (GaAs). The particle size of the aluminum oxide contained in the lapping slurry may vary depending on the time allotted for lapping, the amount of wafer removed, and the degree of lapping damage, but generally has a size between 7 μm and 15 μm. However, for difficult-to-cut wafers such as sapphire substrates and brittle wafers such as gallium nitride (GaN), which are fragile, they are not processed with aluminum oxide slurry. Furnace has been used to finish the surface by gradually reducing the particle size such as 6㎛ → 3㎛ → 1㎛. That is, after the pacing process to flatten the plate with an aluminum oxide slurry as shown in Figure 2, after the first lapping with a 6㎛ diamond slurry and the second lapping with a 3㎛ diamond slurry, the pad with a 1㎛ diamond slurry The method of polishing was used while rotating the plate slowly. However, as described above, the lapping process using only the diamond slurry has a problem that the scratches become sharp and the process by-products such as wax residues are not easily removed, resulting in damage or breakage of the wafer.

이에 본 발명은 도 3에 나타난 바와 같이, 다이아몬드 슬러리가 혼합된 연마액과 함께 산화알루미늄 슬러리가 혼합된 연마액을 동시에 반도체 웨이퍼에 도포하여 웨이퍼를 연마하는 래핑공정을 특징으로 하는 것이다. 본 발명에서 래핑공정은 웨이퍼 단면 또는 양면을 연마하여, 슬라이싱 공정에서 발생하는 단결정 내부 손상(damage)층을 제거하고, 웨이퍼의 두께 및 평탄도 균일성을 얻을 목적으로 행해진다. 여기서, 래핑 공정은 연마분말과 탈이온수 및 부유제를 혼합한 연마액을 래핑 상하 정반과 웨이퍼 사이에 흐르게 하여 압력을 가하면서, 연마액의 운동 및 미소 파괴 절삭으로 웨이퍼 양면을 연마하는 공정으로써 초기 웨이퍼 평탄도 및 형상을 제어하는 중요한 공정이다. 본 발명에서는 래핑 공정 중에 다이아몬드 슬러리외에 산화알루미늄 슬러리를 병행 적용함으로써, 스크래치의 날카로운 에지를 완만하게 하고 유동성을 증가시켜, 난삭 중 발생하는 많은 열로 야기되는 왁스 찌꺼기 등의 공정에 따른 부산물들을 원활히 배출시키고자 하였다.Accordingly, as shown in FIG. 3, the present invention is characterized by a lapping process in which a polishing liquid in which an aluminum oxide slurry is mixed together with a polishing liquid in which a diamond slurry is mixed is applied to a semiconductor wafer to polish the wafer. In the present invention, the lapping process is performed to polish the single or both sides of the wafer, to remove the single crystal internal damage layer generated in the slicing process, and to obtain a uniform thickness and flatness of the wafer. Here, the lapping process is a process of polishing both sides of the wafer by the movement of the polishing liquid and micro fracture cutting while applying pressure by flowing the polishing liquid mixed with the abrasive powder, deionized water and the floating agent between the upper and lower platen and the wafer. It is an important process to control wafer flatness and shape. In the present invention, by applying aluminum oxide slurry in addition to the diamond slurry during the lapping process, by smoothing the sharp edge of the scratch and increasing the fluidity, by-products from the process such as wax residue caused by a lot of heat generated during difficult grinding and smoothly discharged Now.

이러한, 본 발명은 특히, 절삭력이 좋은 다이아몬드 입자 크기 6㎛ 이상을 적용했을 때에 유용하다. 입자 크기가 6㎛ 이상일 때에는 스크래치가 깊게 나고 플레이트가 쉽게 왜곡되는 이유로 웨이퍼가 깨지는 등의 문제가 현저하게 발생할 수 있기 때문이다. 이와 같은 본 발명의 실시형태는 상기 래핑공정이 사파이어 기판과 같이 절삭이 용이하지 않은 난삭 웨이퍼 또는 질화갈륨(GaN)과 같이 깨지기 쉬운 취성 웨이퍼에 적용되는 반도체 웨이퍼 연마방법이 바람직하다. The present invention is particularly useful when applying a diamond grain size of 6 µm or more with good cutting force. This is because when the particle size is 6 µm or more, problems such as cracking of the wafer may occur remarkably due to deep scratches and easy distortion of the plate. In such an embodiment of the present invention, a semiconductor wafer polishing method is preferable in which the lapping process is applied to a difficult-to-cut wafer such as a sapphire substrate or a brittle wafer such as gallium nitride (GaN).

본 발명의 다른 특징으로는 위와 같이 다이아몬드 슬러리가 혼합된 연마액과 함께 산화알루미늄 슬러리가 혼합된 연마액을 동시에 도포하여 웨이퍼를 연마하는 상기 래핑공정이 산화알루미늄(Al2O3) 슬러리로 플레이트를 페이싱하는 공정이후에 적용된다는 것이다. 그리고 이에 앞서서, 이와 같은 본 발명은 그라인딩(grinding) 공정으로 두께를 조절한 이후의 단계에 적용될 수 있다. 즉, 도 4에 나타난 바와 같이 (b) 두께편차가 조절된 웨이퍼를 원하는 두께만큼 절삭하는 그라인딩 공정과 (c) 산화알루미늄(Al2O3) 슬러리로 플레이트를 페이싱하는 공정 및 (d) 6~10㎛ 범위 내인 다이아몬드 슬러리가 혼합된 연마액과 함께 상기 산화알루미늄 슬러리가 혼합된 연마액을 동시에 도포하여 웨이퍼를 연마하는 래핑공정을 포함하여 이루어지는 것을 특징으로 한다. 여기서, 다이아몬드 슬러리와 함께 산화알루미늄 슬러리가 혼합된 연마액을 동시에 도포한다는 것은 플레이트 페이싱 공정에서 사용했던 산화알루미늄 슬러리 공급 상태를 유지하여 표면에 다이아몬드 슬러리와 함께 산화알루미늄 슬러리가 도포되도록 하는 것을 의미한다.In another aspect of the present invention, the lapping process of simultaneously polishing a wafer by simultaneously applying a polishing liquid in which an aluminum oxide slurry is mixed together with the polishing liquid in which a diamond slurry is mixed is performed by using a aluminum oxide (Al 2 O 3 ) slurry. It is applied after the pacing process. And prior to this, the present invention can be applied to the step after adjusting the thickness in the grinding (grinding) process. That is, as shown in Figure 4 (b) the grinding step of cutting the wafer with the thickness deviation adjusted to the desired thickness, (c) the step of pacing the plate with aluminum oxide (Al 2 O 3 ) slurry and (d) 6 ~ And a lapping process for simultaneously polishing the wafer by simultaneously applying the polishing liquid mixed with the aluminum oxide slurry together with the polishing liquid mixed with the diamond slurry in the range of 10 μm. Here, applying the polishing liquid mixed with the aluminum oxide slurry together with the diamond slurry means maintaining the aluminum oxide slurry supply state used in the plate facing process so that the aluminum oxide slurry is applied together with the diamond slurry on the surface.

일반적인 연마 공정, 즉 단면 연마 공정으로 반도체 웨이퍼를 연마 할 경우에는 연마하고자 하는 면의 반대면을 진공이나 왁스를 이용하여 지지판에 고정한 상태에서 상부면만을 연마 패드를 이용하여 연마한다. 이 때, 지지판에 고정하는 과정에서 반도체 웨이퍼의 미소한 형태 변형이 이루어지고, 이 상태에서 연마가 되는 것이다. 즉, 진공에 의하여 반도체 웨이퍼 고정시 발생한 형태 변형이 그대로 상부면 연마에 반영되고, 웨이퍼 두께를 조절하는 그라인딩 공정으로 가공이 계속되면 상부 연마 패드 뿐만 아니라, 지지판에 고정된 플레이트도 왜곡되기 마련이다. 이에 따라 본 발명에서는 엄격한 표면 평탄도를 만족시키기 위하여, 래핑공정 이전에 산화알루미늄 슬러리로 플레이트를 페이싱하는 공정을 포함하였고, 이것은 플레이트 페이싱 공정에서 사용했던 산화알루미늄 슬러리가 래핑공정에서도 공급 상태로 유지되는 것을 가능하게 하였다. When polishing a semiconductor wafer by a general polishing process, that is, a single-side polishing process, only the upper surface is polished using a polishing pad while the opposite side of the surface to be polished is fixed to the support plate using vacuum or wax. At this time, in the process of fixing to the support plate, a slight deformation of the semiconductor wafer is made, and polishing is performed in this state. In other words, the shape deformation generated during the fixing of the semiconductor wafer by vacuum is reflected to the upper surface polishing as it is, and if the processing is continued by the grinding process of adjusting the wafer thickness, not only the upper polishing pad but also the plate fixed to the support plate may be distorted. Accordingly, the present invention includes a step of pacing the plate with an aluminum oxide slurry prior to the lapping process, in order to satisfy the strict surface flatness, which means that the aluminum oxide slurry used in the plate facing process is maintained in the feeding state even in the lapping process. Made it possible.

상기와 같은 본 발명은 (d) 래핑공정과 (e) 폴리싱 공정 사이의 단계에서, 3~6㎛의 다이아몬드 슬러리가 혼합된 연마액으로 상기 래핑공정을 거친 웨이퍼를 2차로 래핑하는 공정이 포함되는 형태도 가능하고, 이러한 래핑공정은 사파이어 기판과 같이 절삭이 용이하지 않은 난삭 웨이퍼 또는 질화갈륨(GaN)과 같이 깨지기 쉬운 취성 웨이퍼를 대상으로 적용하는 것이 바람직하다. The present invention as described above includes a step of lapping the wafer subjected to the lapping step with a polishing liquid mixed with a diamond slurry of 3 ~ 6㎛ in the step between (d) lapping process and (e) polishing process It is also possible to form, and this lapping process is preferably applied to difficult-to-cut wafers, such as sapphire substrate, or brittle wafers such as gallium nitride (GaN).

이하에서는 본 발명의 다른 바람직한 실시예를 제시한다. 그러나 하기한 실시예는 본 발명의 바람직한 하나의 실시예일 뿐, 본 발명이 하기한 실시예에 한정되는 것은 아니다. Hereinafter, another preferred embodiment of the present invention is presented. However, the following examples are only one preferred embodiment of the present invention, and the present invention is not limited to the following examples.

1단계 : 웨이퍼 마운팅(Wafer Mounting)Step 1: Wafer Mounting

본 발명에 따라 반도체 웨이퍼를 연마하기 위하여 1단계로써 화학적 기계연마(Chemical Mechanical Planarization:CMP) 장치에 반도체 웨이퍼를 올리고 가공면적의 두께편차를 조절하는 웨이퍼 마운팅 고정을 수행하였다. 이것은 웨이퍼에 왁스를 도포한후 프레스나 스프링 지그를 이용하여 압착 및 냉각함으로써 두께편차를 조절하는 공정이다.In order to polish the semiconductor wafer according to the present invention, the semiconductor wafer was placed on a chemical mechanical planarization (CMP) apparatus in one step, and wafer mounting fixing was performed to control thickness variations of the processing area. This is a process of adjusting the thickness deviation by applying wax to the wafer and then pressing and cooling it using a press or a spring jig.

먼저, 웨이퍼, 글라스(Glass)판, 메탈 블럭(Metal Block)을 깨끗이 세정하여 건조시키었다. 먼지, 알갱이 등이 포함될 경우에는 불량 요인이 되기 때문이다. 그리고, 상기 메탈 블럭을 가열하고 왁스를 도포하였다. 왁스는 65℃정도에서 녹는 소프트 타입(Soft Type)을 사용하였는데, 하드타입(Hard Type)은 가공 중 충격 흡수 측면에서 불리하기 때문이다. 이후에는, 왁스가 녹으면 유리판을 좌우 혹은 회전시켜가며 왁스가 고루 묻도록 조치한다. 그리고, 프레스(Press)나 스프링 지그(Spring Jig)를 이용하여 압착 및 냉각하였다. 정밀계측기를 이용하여 가공면적에서 두께편차가 없는지를 확인하였고, 편차가 존재하면 왁스를 다시 녹이는 작업부터 반복한다. 이어서, 유리판이 선 접착된 메탈 블럭을 다시 가열하였다. 왁스 도포 후에는 웨이퍼는 가공면이 바깥을 향하도록 위치 시킨다. 웨이퍼를 좌우 혹은 회전시켜가며 고루 왁스가 묻도록 조치하고, 웨이퍼 외곽에 글라스 가이드(Glass Guide)를 위치 시키며, 프레스나 스프링 지그를 이용하여 압착 및 냉각시키었다. 정밀계측기를 이용하여 가공면적에서 두께편차가 없는지 확인하고, 편차가 존재하면 왁스를 다시 녹이는 작업부터 반복한다. 만약, 편차가 존재하지 않으면 가공기에 장입하여 절삭공정을 진행 시키었다.First, the wafer, the glass plate, and the metal block were cleaned and dried. This is because when dust, granules, etc. are included, it becomes a bad factor. Then, the metal block was heated and wax was applied. Wax used soft type that melts at around 65 ℃ because hard type is disadvantageous in terms of shock absorption during processing. Afterwards, when the wax melts, the glass plate is rotated to the left or right and the wax is evenly applied. Then, pressing and cooling were performed using a press or a spring jig. Using a precision measuring instrument, it was confirmed that there was no thickness deviation in the processing area. If there is a deviation, the process of melting the wax again is repeated. Subsequently, the metal block to which the glass plate was pre-bonded was heated again. After wax application, the wafer is positioned with the working surface facing out. The wafer was rotated left and right or evenly so as to apply wax, and the glass guide was placed on the outside of the wafer and pressed and cooled using a press or a spring jig. Use a precision measuring instrument to check that there is no thickness variation in the processing area. If any deviations exist, repeat the process of melting the wax again. If there is no deviation, it was charged into the machine and the cutting process was carried out.

2단계 : 그라인딩(Grinding)Step 2: Grinding

두번째 단계로는 상기 두께편차가 조절된 웨이퍼를 원하는 두께만큼 절삭하기 위하여 그라인딩 공정을 수행하였다. 먼저, 드레싱 블럭(Dressing Block)을 이용하여 그라인딩 휠(Grinding Wheel)을 다듬었고, 초기 두께를 원점으로 하여 원하는 두께만큼 절삭을 행하였다. 두께를 측정하여 가공량이 부족하면 추가 가공을 하여 마무리 한다.In the second step, a grinding process was performed to cut the wafer having the thickness deviation adjusted to a desired thickness. First, the grinding wheel was polished using a dressing block, and the cutting was performed by the desired thickness with the initial thickness as the origin. If the processing amount is insufficient, measure the thickness and finish by additional processing.

3단계 : 플레이트 페이싱(Plate Facing)Step 3: Plate Facing

상기와 같이 그라인딩으로 웨이퍼 두께를 조절한 후에는 플레이트의 평탄도를 개선하기 위해, 플레이트를 페이싱하는 작업을 수행하였다. 페이싱하기 위한 용액으로는 산화알루미늄 슬러리를 사용하였고, 산화알루미늄 공급 장치에 상기 용액을 채워 놓은후 잘 섞어 주었다. 이어서, 플레이트를 천천히 회전시키면서 표면에 용액을 도포하였다. 그리고, 상기 용액은 페이싱 블럭(Facing Block)을 올려 놓고 공급한다.After adjusting the wafer thickness by grinding as described above, in order to improve the flatness of the plate, the plate was plated. An aluminum oxide slurry was used as a solution for pacing, and the solution was filled in an aluminum oxide supply apparatus and mixed well. The solution was then applied to the surface while the plate was slowly rotated. The solution is supplied with a Facing Block placed on top.

4단계 : 래핑(Lapping)Step 4: Lapping

래핑 단계는 슬라이싱 단계에 의해서 슬라이싱된 웨이퍼의 표면에 발생된 표면 손상 및 평탄도를 향상시키기 위해 본 발명에 따른 슬러리가 포함된 연마액을 이용하여 웨이퍼를 연마하는 과정이다. CMP 장치의 지그에 샘플 웨이퍼를 장착하고, 다이아몬드 슬러리 분사 장치에 연마액을 채워 놓고 잘 섞은후, 플레이트를 천천히 회전시키면서 표면에 상기 연마액을 분사시키었다. 용액은 지그를 올려 놓고 분사하였다. The lapping step is a process of polishing the wafer using the polishing liquid containing the slurry according to the present invention to improve the surface damage and flatness generated on the surface of the sliced wafer by the slicing step. The sample wafer was mounted on the jig of the CMP apparatus, the polishing liquid was filled in the diamond slurry spraying device, mixed well, and the polishing liquid was sprayed onto the surface while the plate was slowly rotated. The solution was sprayed with the jig up.

종래의 래핑공정에서는 다이이몬드 슬러리만으로 분사시키었지만, 본 실시예에서는 페이싱시에 사용했던 산화알루미늄 슬러리 공급 상태를 유지하면서 표면에 다이아몬드 슬러리가 혼합된 연마액이 동시에 도포 되도록 구성하였다.In the conventional lapping process, only the diamond slurry was sprayed, but in the present embodiment, the polishing liquid in which the diamond slurry was mixed on the surface was simultaneously applied while maintaining the aluminum oxide slurry supply state used at the time of pacing.

이어서, 다이아몬드 입자 크기(Size)를 줄여 가며 표면에 존재하는 그라인딩 흔적 및 큰 입자 크기의 스크래치 대미지를 제거하였다. 본 발명에 따른 방법은 다이아몬드 입자 크기가 6㎛ 이상일 경우에 적용하는 것이 가장 바람직하다. 다이아몬드 입자 크기가 3㎛ 미만일 경우에는 종래의 방법을 적용하여도 웨이퍼가 깨지거나 손상되는 일이 드물기 때문이다. Subsequently, the diamond grain size was reduced to remove grinding traces and scratch damage of large grain size existing on the surface. The method according to the invention is most preferably applied when the diamond grain size is 6 μm or more. This is because when the diamond particle size is less than 3 µm, the wafer is rarely broken or damaged even by applying the conventional method.

5단계 : 폴리싱(Polishing)Step 5: Polishing

폴리싱 공정에서는 소정의 블록 등에 붙인 웨이퍼를 슬러리와 패드에 의해 화학적 기계적 연마가 이루어지도록 하는 것으로써, 본 실시예에서는 1㎛ 의 다이아몬드 슬러리가 혼합된 연마액으로 상기 래핑된 웨이퍼를 폴리싱하였다. In the polishing step, the wafer bonded to a predetermined block or the like is subjected to chemical mechanical polishing by a slurry and a pad. In this embodiment, the wrapped wafer is polished with a polishing liquid in which a diamond slurry of 1 µm is mixed.

먼저, 페이싱 블럭(Facing Block)을 활용하여 패드 플레이트(Pad Plate)를 다듬고, 지그에는 래핑된 샘플 웨이퍼를 장착하였다. 그후에는 다이아몬드 슬러리 분사 장치에 용액을 채워 놓고 잘 섞은후, 패드(Pad) 플레이트를 천천히 회전시키면서 표면에 용액을 분사하였다. 그리고, 용액은 지그를 올려 놓고 분사한다. First, the pad plate was polished using a facing block, and the jig was equipped with a wrapped sample wafer. After that, the solution was filled in the diamond slurry spraying device, mixed well, and the solution was sprayed onto the surface while the pad plate was slowly rotated. Then, the solution is sprayed with the jig put up.

6단계 : 디마운팅(Demounting)Step 6: Demounting

마지막 단계는 폴리싱된 웨이퍼를 떼어내서 불순물을 제거하고 건조하는 디마운팅 공정이다. 상기 폴리싱된 웨이퍼의 두께를 기록하고 가열된 용액 속에서 떼어내었다. 끝으로 세정제를 활용하여 불순물을 제거하고 건조하여 마무리 한다.The final step is a demounting process that removes the polished wafer, removes impurities and dries. The thickness of the polished wafer was recorded and peeled off in the heated solution. Finally, remove the impurities using a cleaning agent, and finish by drying.

상술한 바와 같은 실시예 1단계 내지 6단계를 통하여, 본 발명은 다이아몬드 슬러리와 산화알루미늄을 함께 이용하는 연마공정으로 스크래치를 완만하게 하고, 플레이트의 왜곡 및 웨이퍼의 손상과 깨짐을 최소화 하였으며, 열이 많이 발생하여 야기되는 왁스 찌꺼기와 같은 공정 부산물과 이에 따르는 절삭력 저하 및 웨이퍼 손상과 같은 문제점을 해결하였다.Through the steps 1 to 6 as described above, the present invention is a polishing process using a diamond slurry and aluminum oxide together to smooth the scratch, minimize the distortion of the plate and the damage and crack of the wafer, a lot of heat Process byproducts such as wax debris that occur and the resulting cutting forces and problems such as wafer damage have been solved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 상술한 실시예에 한정되지 않으며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited to the above-described embodiments, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the claims It belongs to the scope of the present invention.

본 발명은 6㎛이상의 입자가 적용되는 다이아몬드 슬러리를 이용하는 반도체 웨이퍼 연마단계에 있어서, 다이아몬드 슬러리만을 분사할 경우 플레이트의 왜곡이 심해지기 때문에, 페이싱 과정에서 사용했던 산화알루미늄 슬러리의 공급상태를 유지하여 웨이퍼 표면에 상기 두가지 슬러리 용액이 동시에 도포 되도록 함으로써, 스크래치가 완만해지고 부산물 배출이 원활해지며 플레이트 왜곡과 웨이퍼 손상이나 깨짐을 최소화 시킬 수 있는 효과를 가지고 있다. According to the present invention, in the semiconductor wafer polishing step using a diamond slurry to which particles of 6 µm or more are applied, distortion of the plate becomes severe when only the diamond slurry is sprayed, thus maintaining the supply state of the aluminum oxide slurry used in the pacing process. By applying the two slurry solutions on the surface at the same time, the scratch is smooth and by-product discharge is smooth, it has the effect of minimizing plate distortion and wafer damage or cracking.

Claims (5)

삭제delete 삭제delete (a) 화학적 기계연마(Chemical Mechanical Planarization:CMP) 장치에 반도체 웨이퍼를 올리고 왁스를 도포한후, 프레스나 스프링 지그를 이용하여 가공면적의 두께편차를 조절하는 공정;(a) raising a semiconductor wafer on a chemical mechanical planarization (CMP) apparatus and applying wax, and then adjusting a thickness deviation of the processing area by using a press or a spring jig; (b) 상기 두께편차가 조절된 웨이퍼를 원하는 두께만큼 절삭하는 그라인딩 공정;(b) a grinding process of cutting the wafer having the thickness deviation adjusted to a desired thickness; (c) 산화알루미늄(Al2O3) 슬러리로 플레이트를 페이싱하는 공정;(c) pacing the plate with an aluminum oxide (Al 2 O 3 ) slurry; (d) 6㎛~10㎛ 범위의 다이아몬드 슬러리가 혼합된 연마액과 함께 상기 산화알루미늄 슬러리가 혼합된 연마액을 동시에 도포하여 웨이퍼를 연마하는 래핑공정;(d) a lapping process of simultaneously polishing a wafer by applying a polishing liquid mixed with the aluminum oxide slurry together with a polishing liquid having a diamond slurry in a range of 6 µm to 10 µm; (e) 1~3㎛ 범위의 다이아몬드 슬러리가 혼합된 연마액으로 상기 래핑된 웨이퍼를 폴리싱하는 공정 및(e) polishing the wrapped wafer with a polishing liquid mixed with diamond slurry in the range of 1 to 3 μm, and (f) 상기 폴리싱된 웨이퍼에서 불순물을 제거하고 건조하는 공정(f) removing impurities from the polished wafer and drying 으로 이루어진 것을 특징으로 하는 반도체 웨이퍼 연마방법.Method of polishing a semiconductor wafer, characterized in that consisting of. 제3항에 있어서, 상기 (d) 래핑공정은, 상기 래핑공정으로 연마한 웨이퍼를 3~6㎛의 다이아몬드 슬러리가 혼합된 연마액으로 연마하는 추가 래핑공정을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 연마방법.The semiconductor wafer according to claim 3, wherein the lapping step (d) further comprises an additional lapping step of polishing the wafer polished by the lapping step with a polishing liquid containing a diamond slurry of 3 to 6 mu m. Polishing method. 제3항 또는 제4항에 있어서, 상기 반도체 웨이퍼는 사파이어 웨이퍼 또는 질화갈륨(GaN) 웨이퍼인 것을 특징으로 하는 반도체 웨이퍼 연마방법. The method of claim 3 or 4, wherein the semiconductor wafer is a sapphire wafer or a gallium nitride (GaN) wafer.
KR1020050029111A 2005-04-07 2005-04-07 Semiconductor Wafer Polishing Method Expired - Fee Related KR101086966B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050029111A KR101086966B1 (en) 2005-04-07 2005-04-07 Semiconductor Wafer Polishing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050029111A KR101086966B1 (en) 2005-04-07 2005-04-07 Semiconductor Wafer Polishing Method

Publications (2)

Publication Number Publication Date
KR20060107101A KR20060107101A (en) 2006-10-13
KR101086966B1 true KR101086966B1 (en) 2011-11-29

Family

ID=37627474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050029111A Expired - Fee Related KR101086966B1 (en) 2005-04-07 2005-04-07 Semiconductor Wafer Polishing Method

Country Status (1)

Country Link
KR (1) KR101086966B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180056187A (en) * 2016-11-18 2018-05-28 일진디스플레이(주) manufacturing apparatus of sapphire wafer

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170039971A (en) 2015-10-02 2017-04-12 유비머트리얼즈주식회사 Method for polishing compound
KR102198949B1 (en) * 2019-02-28 2021-01-06 에임즈마이크론 주식회사 Apparatus and method for processing substrates of GaN
CN115723027B (en) * 2022-11-30 2024-10-15 山东大学 A processing technology for subsurface damage-free gallium nitride wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180056187A (en) * 2016-11-18 2018-05-28 일진디스플레이(주) manufacturing apparatus of sapphire wafer
KR101876837B1 (en) * 2016-11-18 2018-08-09 일진디스플레이(주) manufacturing apparatus of sapphire wafer

Also Published As

Publication number Publication date
KR20060107101A (en) 2006-10-13

Similar Documents

Publication Publication Date Title
JP3004891B2 (en) Rough polishing method for semiconductor wafers to reduce surface roughness
EP0774776B1 (en) Process for recovering substrates
EP1755156B1 (en) Process for producing silicon wafers
KR101103415B1 (en) Semiconductor Wafer Polishing Method
US20020187595A1 (en) Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
TWI615893B (en) Processing method for semiconductor wafer
US6361407B1 (en) Method of polishing a semiconductor wafer
KR20010092732A (en) Method of processing semiconductor wafers to build in back surface damage
CN111758152B (en) Method for manufacturing wafer
US6284658B1 (en) Manufacturing process for semiconductor wafer
US20100327414A1 (en) Method For Producing A Semiconductor Wafer
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
CN110010458B (en) Method for controlling surface morphology of semiconductor wafer and semiconductor wafer
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP3943869B2 (en) Semiconductor wafer processing method and semiconductor wafer
KR101086966B1 (en) Semiconductor Wafer Polishing Method
JPH09312274A (en) Manufacture of semiconductor wafer
JPH11126771A (en) Etching process of semiconductor wafer and manufacture thereof having process thereof
JP2005205543A (en) Wafer grinding method and wafer
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2003142434A (en) Method of manufacturing mirror-surface wafer
TWI874254B (en) Indium phosphide substrate and semiconductor epitaxial wafer
JP2024118347A (en) Wafer manufacturing method
TW202520368A (en) Indium phosphide substrate and semiconductor epitaxial wafer

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050407

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20091012

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050407

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110323

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111020

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151009