KR101085473B1

KR101085473B1 - 무선 통신 시스템에서 멀티 레벨 카운터를 이용한 ｔｄｄ 다운링크 및 업링크 구분 신호생성장치 및 프레임 타이머 시스템

Info

Publication number: KR101085473B1
Application number: KR1020090131458A
Authority: KR
Inventors: 이황수; 신상섭; 김정근; 한일송; 심영석
Original assignee: 한국과학기술원
Priority date: 2009-12-28
Filing date: 2009-12-28
Publication date: 2011-11-21
Also published as: KR20110075111A

Abstract

본 발명은 무선 통신 시스템에 관한 것으로서 보다 상세하게는 TDD(time division duplex) 방식의 무선 통신 시스템에서 데이터를 처리하기 위하여, 다운링크와 업링크 구간의 비율을 제어하는 기술에 관한 것이다.

본 발명에 따른 TDD 다운링크 및 업링크 구분신호 생성장치는 외부 신호처리장치(digital signal processor)로부터 입력된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 저장하는 메모리부, 메모리부에 저장된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 읽는 메모리제어부, 메모리제어부가 읽은 비율값을 카운트(count)하는 카운트부 및 카운트부가 다운링크 구간의 비율값 및 업링크 구간의 비율값을 카운트하는 동안 TDD 다운링크 및 업링크 구분신호를 생성하는 TDD 다운링크 및 업링크 구분신호 발생부를 포함한다.

본 발명에 의하면, 제어 가능한 업링크 데이터 전송 구간과 다운링크 데이터 전송 구간 비율의 정확성을 보장할 수 있다.

또한, 본 발명에 의하면, 신호처리장치의 안정적인 동작을 위해 신호처리장치의 부하율을 줄일 수 있다.

신호처리장치, 프레임 타이머(frame timer), TDD 신호, 업링크, 다운링크

Description

무선 통신 시스템에서 멀티 레벨 카운터를 이용한 ＴＤＤ 다운링크 및 업링크 구분 신호생성장치 및 프레임 타이머 시스템{FRAME TIMER SYSTEM AND TIME DIVISION DUPLEX DOWNLING AND UPLINK SEPERATION SIGNAL GENERATOR USING MULTI LEVEL COUNTER IN WIRELESS COMMUNICATION SYSTEM}

본 발명은 무선 통신 시스템에 관한 것으로서 보다 상세하게는 TDD 방식의 무선 통신 시스템에서 데이터를 처리하기 위하여, 다운링크와 업링크 구간의 비율을 제어하는 기술에 관한 것이다.

무선 통신산업의 발달 및 인터넷 서비스에 대한 사용자의 요구가 점차 증가되고 있어 음성 서비스 제공을 위한 종래의 이동 통신망으로는 사용자의 요구를 충족시킬 수가 없게 됨에 따라, 최근에는 무선 통신망을 통해 음성 서비스뿐만 아니라 써킷(circuit) 데이터, 패킷(packet) 데이터 등과 같은 데이터를 전송하는 멀티미디어 통신 서비스로 발전해 가고 있다.

최근에는 정보통신의 발달로 CDMA(code division multiple access)2000 1X, 3X, EV-DO, WCDMA(wideband CDMA) 등 ITU-R에서 표준으로 제정하고 있는 제 3 세대 이동 통신 시스템인 IMT-2000(international mobile telecommunication 2000) 이 상용화되었다. IMT-2000은 기존의 음성 및 WAP 서비스 품질의 향상은 물론 각종 멀 티미디어 서비스(AOD, VOD 등)를 보다 빠른 속도로 제공한다.

그러나, 기존의 이동 통신 시스템은 기지국 구축 비용이 높기 때문에 무선 인터넷의 이용 요금이 높고, 이동 통신 단말기의 화면 크기가 작기 때문에 이용할 수 있는 컨텐츠에 제약이 있는 등 초고속 무선 인터넷을 제공하기에는 한계가 있다.

따라서, 휴대성과 이동성을 보장하며 저렴한 요금으로 초고속 무선 인터넷 서비스를 이용할 수 있는 초고속 휴대 인터넷 서비스인 와이맥스(WiMAX: worldwide interoperability for microwave access)가 대두되었다. 와이맥스 서비스는 노트북, PDA, Handheld PC 등 다양한 형태의 휴대용 이동 통신 단말기를 이용하여 실내 및 실외의 정지 환경에서와 보행 속도 및 중저속 이동 수준의 이동 환경에서 인터넷에 접속하여 다양한 정보 및 컨텐츠 이용이 가능한 서비스이다.

IEEE(institute of electrical and electronics engineers) 802.16 표준에서 제시된 무선 통신 시스템은 종래의 음성 서비스를 위한 무선 통신 기술에 비해 데이터의 대역폭이 넓어 짧은 시간에 많은 데이터를 전송할 수 있으며, 모든 사용자가 채널을 공유하므로 채널을 효율적으로 사용하는 것이 가능하다.

구체적으로, IEEE 802.16 표준에서 제안된 무선 통신 시스템은 변조 방식으로 직교 주파수 분할 다중 접속 방식(OFDMA: orthogonal frequency division multiplexing access)을 사용하고, 듀플렉스 방식으로는 TDD(time

division duplex) 또는 FDD(frequency division duplex) 방식을 사용한다.

여기서, OFDMA방식은 서브 캐리어간 직교성을 갖는다는 것으로, 다중경로 페 이딩에 우수한 특성을 가질 수 있으며 특정 서브 캐리어에서의 신호 대 잡음비에 따라 각 서브 캐리어에 대한 데이터 전송률을 적응적으로 조절하여 전송 용량을 크게 향상시킬 수 있다.

도 1은 일반적인 FDD 신호(110)와 TDD 신호(120)의 차이를 나타내는 도면이다.

시간축을 중심으로 한 FDD 신호(110)와 TDD 신호(120)에 대해서 살펴보면, 기존의 통신 시스템 방식은 주파수를 나눠 사용하는 FDD 방식(110)이므로 TDD 신호(120)와는 다르게 업링크(UL, 111) 데이터 전송 구간과 다운링크(DL, 112) 데이터 전송 구간을 나눌 필요가 없었다. 즉, 구간이 나눠져 현재 출력이 업링크(111) 데이터 전송 구간인지 다운링크(112) 데이터 전송 구간인지 구별할 필요 없었다. 현재 FDD 방식(110)의 대표적인 예로 위성통신 시스템은 4Ghz/6Ghz로 나눠서 사용하고 있다.

한편, TDD 방식(120)은 동일한 주파수 대역에서 시간적으로 다운링크(DL, 122) 데이터 전송 구간 및 업링크(UL, 121) 데이터 전송 구간을 교대로 배정하는 양방향 전송방식으로서, 다운링크(112) 데이터 전송 구간 및 업링크(111) 데이터 전송 구간에 각기 다른 2개의 주파수를 배정하는 FDD 방식(110)보다 전송 효율이 높고, 타임슬롯의 동적 할당으로 비대칭(asymmetric)이나 버스티(bursty)한 어플리케이션 전송에 적합한 장점이 있다.

TDD 방식(120)을 이용하는 무선 통신 시스템의 프레임은 다운링크(122) 데이터 전송 구간 및 업링크(121) 데이터 전송 구간이 시간적으로 분리되어 있는데, 이 때 다운링크(122) 데이터 전송 구간 및 업링크(121) 데이터 전송 구간의 비율은 채널의 대역폭, 다운링크 데이터 전송 구간 및 업링크(121) 데이터 전송 구간의 심볼(symbol) 비율에 따라 다양하게 설정될 수 있다.

이러한 TDD 방식(120)을 이용하는 무선 통신 시스템에서는 데이터를 보다 정확하게 전송하기 위해 다운링크(122) 데이터 전송 구간과 업링크(121) 데이터 전송 구간의 구분이 매우 중요하다.

도 2는 종래의 TDD 방식의 데이터 처리 시스템을 나타내는 도면이다.

기존의 방식은 신호처리장치(digital signal processor, 200)를 중심으로 로직이 설계되어 있다. CPLD(complex programmable logic device, 201)는 클럭보드(clock board, 202)에서 생성된 TDD 구분신호(204)를 받아 신호처리장치(200)로 TDD 구분신호(204)를 주게 되면 신호처리장치(200)에서는 TDD 구분신호(204)를 받아서 업링크 데이터 전송 구간과 다운링크 데이터 전송 구간을 구별하여 데이터를 처리하게 된다.

TDD 구분신호(204)는 1 frame의 전체 시간 구간 길이 5ms는 변함이 없으나, 업링크 데이터 전송 구간과 다운링크 데이터 전송 구간의 비율은 필요에 따라 변경이 가능해야 한다. 하지만, 기존의 방식에서는 신호처리장치(200)가 CPLD(201)로부터 고정된 TDD 구분신호(204)를 받기 때문에 업링크 데이터 전송 구간과 다운링크 데이터 전송 구간의 비율을 변경하기 위해서는 클럭보드(202)에서 업링크 데이터 전송 구간과 다운링크 데이터 전송 구간의 비율을 변경해야 하기 때문에 클럭보드(202)의 교체나 세팅값을 변경해야 한다.

또한, 일반적으로 TDD 시스템과 같은 시분할 시스템은 제한된 시간 내에 해당 작업을 수행해야 한다. 따라서 신호처리장치(200)에서 다른 데이터를 처리하는 동안에, 신호처리장치(200)가 다운링크 데이터 전송 구간과 업링크 데이터 전송 구간의 신호를 생성하는 작업을 수행해야 하기 때문에 신호처리장치(200)의 부하율은 상승하게 된다.

따라서, 신호처리장치(200)의 부하율은 주변의 다른 기능 블록(201, 202, 203)에 문제를 발생시키게 되므로 시스템이 정상적이고 안정적인 동작을 위해서는 신호처리장치(200)의 부하율을 낮추는 것이 중요하다. 신호처리장치(200)의 부하를 줄이며 다운링크 데이터 전송 구간과 업링크 데이터 전송 구간의 비율을 설정하는 것이 필요하다.

본 발명은 제어 가능한 업링크 데이터 전송 구간과 다운링크 데이터 전송 구간 비율의 정확성을 보장함을 목적으로 한다.

또한, 본 발명은 신호처리장치의 안정적인 동작을 위해 신호처리장치의 부하율을 줄이는 것을 목적으로 한다.

본 발명에 따른 TDD(time division duplex) 신호생성장치는 외부 신호처리장치로부터 입력된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 저장하는 메모리부, 상기 메모리부에 저장된 상기 다운링크 구간의 비율값 및 업링크 구간의 비율값을 읽는 메모리제어부, 상기 메모리제어부가 읽은 비율값을 카운트(count)하는 카운트부, 및 상기 카운트부가 상기 다운링크 구간의 비율값 및 업링크 구간의 비율값을 카운트하는 동안 TDD(time division duplex) 다운링크 및 업링크 구분신호를 생성하는 TDD 다운링크 및 업링크 구분신호 발생부를 포함한다.

메모리부는 저장된 데이터를 읽는 동작과 데이터를 저장하는 동작이 동시에 가능한 DPRAM(dual ported random access memory)을 포함하는 것이 바람직하다.

카운트부는 감산기 또는 가산기를 포함하는 것이 바람직하다.

카운트부는 제1 카운터, 제2 카운터 및 제3 카운터를 포함하고, 다운링크 구간의 비율값은 제1 기준값 및 제2 기준값을 포함하고, 업링크 구간의 비율값은 제3 기준값으로 설정되고, 제1 카운터는 메모리부에 저장된 제1 기준값을 카운트하고, 제1 기준값의 카운트가 완료된 후에 제2 카운터는 메모리부에 저장된 제2 기준값을 카운트하고, 제2 기준값의 카운트가 완료된 후에 제3 카운터는 메모리부에 저장된 제3 기준값을 차례로 카운트하는 것이 바람직하다.

본 발명에 따른 신호처리장치는 무선 채널에서 왜곡되어 수신된 신호에서 프레임의 시작부분을 추정하는 프레임 동기부(frame synchronization), 상기 수신 신호에 포함된 심볼의 시작점을 찾아내어 심볼 타이밍 오프셋을 추정하는 심볼 타이밍 동기부(symbol timing synchronization), 외부 TDD 다운링크 및 업링크 구분신호 생성장치와 연결되어 상기 TDD 다운링크 및 업링크 구분신호 생성장치에 데이터를 저장하거나, 저장된 데이터를 읽어 상기 프레임 동기부로 전달하는 EMIF(external memory interface), 및 상기 TDD 다운링크 및 업링크 구분신호 생성장치에서 생성된 TDD 다운링크 및 업링크 구분신호를 입력받는 GPIO(general purpose input output)를 포함한다.

프레임 동기부는 TDD 신호의 다운링크 구간의 신호에 포함된 프리앰 블(Preamble)을 이용하여 프레임의 시작점을 추정하고, 심볼 타이밍 동기부는 프리앰블 정보와 주파수 오프셋 보상을 이용하여 심볼 타이밍 오프셋을 추정하는 것이 바람직하다.

TDD 신호의 다운링크 구간의 비율값을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율값을 제3 기준값으로 설정하여 TDD 신호생성장치에 전달하는 것이 바람직하다.

프레임 동기부 및 심볼 타이밍 동기부를 이용하여 추정한 타이밍 오프셋(timing offset)을 제2 기준값에 더해주고, 제3 기준값에 빼주어 업링크 구간 신호의 송신 타이밍을 조절하는 것이 바람직하다.

본 발명에 따른 프레임 타이머 시스템은 TDD 다운링크 및 업링크 구분신호 생성장치 및 주 처리장치인 신호처리장치를 포함하고, 상기 TDD 다운링크 및 업링크 구분신호 생성장치는, 상기 신호처리장치로부터 입력된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 저장하는 메모리부, 상기 메모리부에 저장된 상기 다운링크 구간의 비율값 및 업링크 구간의 비율값을 읽는 메모리제어부, 상기 메모리제어부가 읽은 비율값을 카운트하는 카운트부, 및 상기 카운트부가 상기 다운링크 구간의 비율값 및 업링크 구간의 비율값을 카운트하는 동안 TDD 다운링크 및 업링크 구분신호를 생성하는 TDD 다운링크 및 업링크 구분신호 발생부를 포함하고, 상기 신호처리장치는, 무선 채널에서 왜곡되어 수신된 신호에서 프레임의 시작부분을 추정하는 프레임 동기부, 상기 수신 신호에 포함된 심볼의 시작점을 찾아내어 심볼 타이밍 오프셋을 추정하는 심볼 타이밍 동기부, 상기 TDD 다운링크 및 업링크 구분신호 생성장치에 포함된 메모리부와 연결되어 상기 메모리부에 데이터를 저장하거나 저장된 데이터를 읽어 상기 프레임 동기부로 전달하는 EMIF, 및 상기 TDD 다운링크 및 업링크 구분신호 생성장치에 포함된 TDD 다운링크 및 업링크 구분신호 발생부에서 생성된 TDD 다운링크 및 업링크 구분신호를 입력받는 GPIO를 포함한다.

메모리부는 저장된 데이터를 읽는 동작과 데이터를 저장하는 동작을 동시에 가능한 DPRAM을 포함하는 것이 바람직하다.

프레임 동기부는 다운링크 구간의 송신 신호에 포함된 프리앰블(Preamble)을 이용하여 프레임의 시작점을 추정하고, 심볼 타이밍 동기부는 프리앰블 정보와 주파수 오프셋 보상을 이용하여 심볼 타이밍 오프셋을 추정하는 것이 바람직하다.

신호처리장치는 다운링크 구간의 비율값을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율값을 제3 기준값으로 설정하여 메모리부에 저장하며, 메모리제어부는 메모리부에 저장된 제1 기준값, 제2 기준값 및 제3 기준값을 차례로 읽어서 카운트부에 전달하고, 카운트부는 메모리부에 저장된 제1 기준값을 카운트하고, 제1 기준값의 카운트가 완료된 후에 메모리부에 저장된 제2 기준값을 카운트하고, 제2 기준값의 카운트가 완료된 후에 메모리부에 저장된 제3 기준값을 차례로 카운트하고, TDD 다운링크 및 업링크 구분신호 발생부는 카운트부가 제1 기준값 및 제2 기준값을 카운트하는 동안은 다운링크 구간의 신호를 생성하고, 카운트부가 제3 기준값을 카운트하는 동안은 업링크 구간의 신호를 생성하는 것이 바람직하다.

카운트부는 제1 카운터, 제2 카운터 및 제3 카운터를 포함하고, 제1 카운터는 메모리부에 저장된 제1 기준값을 카운트하고, 제1 기준값의 카운트가 완료된 후에 제2 카운터는 메모리부에 저장된 제2 기준값을 카운트하고, 제2 기준값의 카운트가 완료된 후에 제3 카운터는 메모리부에 저장된 제3 기준값을 차례로 카운트하 는 것이 바람직하다.

신호처리장치는 프레임 동기부 및 상기 심볼 타이밍 동기부를 이용하여 추정한 타이밍 오프셋(timing offset)을 제2 기준값에 더해주고, 제3 기준값에 빼주어 업링크 구간 신호의 송신 타이밍을 조절하는 것이 바람직하다.

본 발명에 따른 TDD 신호의 다운링크 구간 및 업링크 구간의 비율 제어방법은 신호처리장치에서 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부에 저장하는 단계, 상기 제1 기준값을 읽고, 읽은 제1 기준값을 카운트부로 전달하는 단계, 상기 카운트부가 상기 제1 기준값을 카운트하고, 카운트하는 동안 다운링크 구분신호 생성하는 단계, 상기 제1 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에, 상기 제2 기준값을 읽고, 읽은 제2 기준값을 상기 카운트부로 전달하는 단계, 상기 카운트부가 상기 제2 기준값을 카운트하고, 카운트하는 동안 다운링크 구분신호 생성하는 단계, 상기 제2 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에, 상기 제3 기준값을 읽고, 읽은 제3 기준값을 상기 카운트부로 전달하는 단계, 및 상기 카운트부가 상기 제3 기준값을 카운트하고, 카운트하는 동안 업링크 구분신호 생성하는 단계를 포함한다.

제3 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에 상기 신호처리장치에서 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부에 저장하는 단계로 이동하여 반복적으로 순환하는 것이 바람직하다.

카운트부는 제1 카운터, 제2 카운터 및 제3 카운터를 포함하고, 제1 카운터 는 제1 기준값을 카운트하고, 제1 기준값의 카운트가 완료된 후에 제2 카운터는 제2 기준값을 카운트하고, 제2 기준값의 카운트가 완료된 후에 제3 카운터는 제3 기준값을 차례로 카운트하는 것이 바람직하다.

본 발명에 따른 컴퓨터 실행가능 명령어를 포함하는 컴퓨터 판독가능 매체는 TDD 신호의 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부에 저장하는 단계, 상기 제1 기준값을 읽고, 읽은 제1 기준값을 카운트부로 전달하는 단계, 상기 카운트부가 상기 제1 기준값을 카운트하고, 카운트하는 동안 다운링크 구분신호 생성하는 단계, 상기 제1 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에, 상기 제2 기준값을 읽고, 읽은 제2 기준값을 상기 카운트부로 전달하는 단계, 상기 카운트부가 상기 제2 기준값을 카운트하고, 카운트하는 동안 다운링크 구분신호 생성하는 단계, 상기 제2 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에, 상기 제3 기준값을 읽고, 읽은 제3 기준값을 상기 카운트부로 전달하는 단계, 상기 카운트부가 상기 제3 기준값을 카운트하고, 카운트하는 동안 업링크 구분신호 생성하는 단계, 및 상기 제3 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에 상기 TDD 신호의 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부에 저장하는 단계로 이동하여 상기 단계들을 반복적으로 순환하는 단계를 포함한다.

카운트부는 제1 카운터, 제2 카운터 및 제3 카운터를 포함하고, 제1 카운터는 제1 기준값을 카운트하고, 제1 기준값의 카운트가 완료된 후에 제2 카운터는 제2 기준값을 카운트하고, 제2 기준값의 카운트가 완료된 후에 제3 카운터는 제3 기준값을 차례로 카운트하는 것이 바람직하다.

이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 인용부호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 인용부호들로 나타내고 있음에 유의해야 한다.

본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

TDD(time division duplex) 다운링크 및 업링크 구분신호 생성장치

도 3은 본 발명의 일 실시예에 따른 TDD 다운링크 및 업링크 구분 신호 생성장치(310)를 나타내는 도면이다.

TDD 다운링크 및 업링크 구분신호 생성장치(310)는 외부 신호처리장치와 접속되어 데이터 및 신호를 통신하며 TDD 다운링크 및 업링크 구분신호를 생성한다. TDD 다운링크 및 업링크 구분신호 생성장치(310)는 메모리부(311), 메모리제어부(312), 카운트부(320) 및 TDD 다운링크 및 업링크 구분신호 발생부(313)를 포함한다.

메모리부(311)는 외부 신호처리장치로부터 입력된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 저장한다.

여기서 다운링크 구간의 비율값 및 업링크 구간의 비율값은 한 프레임(frame) 구간이 일정한 TDD 신호에서 다운링크 구간과 업링크 구간이 차지하는 비율을 나타내는 값이다. 다운링크 구간의 비율값과 업링크 구간의 비율값은 서비스 사업자의 요구 등에 따라 변경이 가능하고 이는 외부의 신호처리장치에서 제어된다. 즉, 신호처리장치에서 결정한 다운링크 구간의 비율값 및 업링크 구간의 비율값을 메모리부(311)에 저장한다.

메모리부(311)는 저장된 데이터를 읽는 동작과 데이터를 저장하는 동작을 동시에 수행할 수 있는 DPRAM(dual ported random access memory)을 포함할 수도 있다. DPRAM(dual ported random access memory) 을 사용하면 TDD 다운링크 및 업링크 구분신호 발생의 처리속도가 증가된다.

메모리제어부(312)는 메모리부(311)에 저장된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 필요한 시기에 읽고, 읽어낸 다운링크 구간의 비율값 및 업링크 구간의 비율값을 카운트부(320)로 전달한다.

카운트부(320)는 메모리제어부(312)가 메모리부(311)에서 읽어낸 다운링크 구간의 비율값 및 업링크 구간의 비율값을 입력받고, 해당 비율값을 카운트한다. 여기서 카운트부(320)는 감산기를 사용하여 구성할 수 있으며, 가산기를 사용하여 구성할 수도 있다.

또한, 다운링크 구간의 비율값을 두 개의 변수(제1 기준값, 제2 기준값)로 나누고, 업링크 구간의 비율값은 또 다른 하나의 변수(제3 기준값)로 설정하고, 카 운트부(320)는 제1 카운터(321), 제2 카운터(322) 및 제3 카운터(323)를 포함할 수 있다.

이 경우 메모리제어부(312)는 제1 기준값을 메모리부(311)에서 읽어 제1 카운터(321)로 전달하고, 제1 카운터(321)는 제1 기준값을 카운트하고, 제1 기준값이 카운트되는 동안 TDD 다운링크 및 업링크 구분신호 발생부(313)는 다운링크 구간의 구분 신호를 생성한다.

제1 카운터(321)가 제1 기준값의 카운트를 완료한 후에 메모리제어부(312)는 제2 기준값을 메모리부(311)에서 읽어 제2 카운터(322)로 전달하고, 제2 카운터(322)는 다운링크 구간의 비율값의 나머지 부분을 나타내는 제2 기준값을 카운트하고, 제2 기준값이 카운트되는 동안 TDD 다운링크 및 업링크 구분신호 발생부(313)는 다운링크 구간의 구분 신호를 생성한다..

마찬가지로 제2 카운터(322)가 제2 기준값의 카운트를 완료한 후에 메모리제어부(312)는 제3 기준값을 메모리부(311)에서 읽어 제3 카운터(323)로 전달하고, 제3 카운터(323)는 업링크 구간의 비율값인 제3 기준값을 카운트하고, 제3 기준값이 카운트되는 동안 TDD 다운링크 및 업링크 구분신호 발생부(313)는 업링크 구간의 구분 신호를 생성한다.

TDD 다운링크 및 업링크 구분신호 발생부(313)는 카운트부(320)가 다운링크 구간의 비율값 및 업링크 구간의 비율값을 카운트하는 동안 TDD 다운링크 및 업링크 구분신호를 생성한다. 따라서 최종적으로 외부 신호처리장치에서 결정된 다운링크 구간의 비율값 및 업링크 구간의 비율값에 따른 다운링크 구간 및 업링크 구간을 가지는 TDD 다운링크 및 업링크 구분신호가 TDD 다운링크 및 업링크 구분신호 발생부(313)에서 생성된다.

도 3에 나타낸 TDD 다운링크 및 업링크 구분신호 생성장치(310)는 FPGA(field programmable gate array)를 사용하여 구현할 수도 있다.

본 발명에 따르면 기존 방식처럼 TDD 다운링크 및 업링크 구분신호의 생성을 하는 주체가 신호처리장치가 아니다. 외부 신호처리장치는 TDD 다운링크 및 업링크 구분신호 생성장치(310)에서 생성한 TDD 다운링크 및 업링크 구분신호를 입력받고, 이를 통해 데이터를 처리하므로 신호처리장치의 의존도를 줄이고 대신 TDD 다운링크 및 업링크 구분신호 생성장치(310)에서 신호처리장치의 일을 분담해서 하게 되므로 그만큼 신호처리장치의 부하율을 낮출 수 있다. 또한 외부 신호처리장치에서 다운링크 구간 및 업링크 구간의 비율을 제어할 수 있기 때문에 서비스 사업자의 요구에 대해서 기존의 방식처럼 번거로운 클럭보드의 교체나 세팅값 변경없이 정확한 TDD 다운링크 및 업링크 구분신호를 간편히 생성할 수 있다.

프레임 타이머 시스템( frame timer system )

도 4는 본 발명의 일 실시예에 따른 프레임 타이머 시스템(400)을 나타내는 도면이다.

프레임 타이머 시스템(400)은 주 처리장치인 신호처리장치(410) 및 TDD 다운링크 및 업링크 구분신호 생성장치(310)를 포함한다.

주 처리장치인 신호처리장치(410)는 EMIF(external memory interface, 411), 프레임 동기부(frame synchronization, 412), 심볼 타이밍 동기부(symbol timing synchronization, 413) 및 GPIO(general purpose input output, 414)를 포함한다.

EMIF(411)는 TDD 다운링크 및 업링크 구분신호 생성장치(310)에 포함된 메모리부(311)와 연결되고, 메모리부(311)에 데이터를 저장하거나 저장된 데이터를 읽어 프레임 동기부(412)로 전달한다. 여기서 데이터는 TDD 다운링크 및 업링크 구분신호를 구성하는 다운링크 구간 및 업링크 구간의 비율값을 말한다. 입력된 다운링크 구간 및 업링크 구간의 비율값에 따른 TDD 다운링크 및 업링크 구분신호를 TDD 다운링크 및 업링크 구분신호 생성장치(310)에서 생성하기 위함이다.

프레임 동기부(412)는 프레임 동기화 과정을 수행한다. 이는 무선 채널에서 왜곡되어 수신된 신호에서 프레임의 시작부분을 대략적으로 추정하는 역할을 말한다.

심볼 타이밍 동기부(413)는 심볼 타이밍 오프셋 추정 과정을 수행한다. 이는 수신 신호에 포함된 심볼의 시작점을 찾아내어 심볼 타이밍 오프셋을 추정하는 것을 말한다.

결국 프레임 동기부(412)와 심볼 타이밍 동기부(413)의 역할은 시간 동기를 잡는 것이다.

GPIO(414)는 신호처리장치(410) 내부에 포함되며, TDD 다운링크 및 업링크 구분신호 생성장치(310)에 포함된 TDD 다운링크 및 업링크 구분신호 발생부(313)에서 생성된 TDD 다운링크 및 업링크 구분신호가 신호처리장치에 전송되도록 TDD 다운링크 및 업링크 구분신호를 입력받는 역할을 수행한다.

TDD 다운링크 및 업링크 구분신호 생성장치(310)는 앞서 도 3을 통해서 설명하였으므로 자세한 설명은 생략한다.

프레임 타이머 시스템(400)은 TDD 다운링크 및 업링크 구분신호를 생성하고, 생성된 TDD 다운링크 및 업링크 구분신호를 구성하는 다운링크 구간 및 업링크 구간의 비율의 정확성을 높이고, 다운링크 구간 및 업링크 구간의 비율을 신호처리장치(410)에서 제어한다. 또한 기존의 방식과 달리 신호처리장치(410)의 부하율이 낮아지기 때문에 시스템 전체의 안정적인 동작이 가능해진다.

다운링크 구간 및 업링크 구간의 비율 제어방법

도 5는 본 발명의 일 실시예에 따른 프레임 타이머 시스템을 이용한 TDD 신호의 다운링크 구간 및 업링크 구간의 비율 제어방법을 나타내는 순서도이다.

먼저 신호처리장치(410)에서 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부(311)에 저장한다(S500).

그 후 제1 기준값을 읽고, 읽은 제1 기준값을 카운터부(320)로 전달한다(S501).

그 후 카운트부(320)가 전달받은 제1 기준값을 카운트하고, 카운트하는 동안 다운링크 구분 신호를 생성한다(S502).

그 후 제1 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에 다음 단계로 이동한다(S503).

그 후 제2 기준값을 읽고, 읽은 제2 기준값을 카운트부(320)로 전달한다(S504).

그 후 카운트부(320)가 전달받은 제2 기준값을 카운트하고, 카운트하는 동안 다운링크 구분 신호를 생성한다(S505).

그 후 제2 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에 다음 단계로 이동한다(S506).

그 후 제3 기준값을 읽고, 읽은 제3 기준값을 카운트부(320)로 전달한다(S507).

그 후 카운트부가 전달받은 제3 기준값을 카운트하고, 카운트하는 동안 업링크 구분 신호를 생성한다(S508).

그 후 제3 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에 S500 단계로 이동한다(S509).

프레임 타이머 시스템의 초기 동기화

도 6은 본 발명의 일 실시예에 따른 프레임 타이머 시스템의 초기 동기화 동작을 나타내는 도면이다.

초기 동기화 동작에서는 한 프레임(예컨대, 5ms, 601) 이상의 시간 동안 데이터를 수신한다. 초기 동기화 동작은 신호처리장치를 통해서 다운링크 신호(631)의 시작점을 찾는 것이 목적이다.

도 6에 나타낸 예는 다운링크 구간의 비율값(610)을 제1 기준값(x, 611) 및 제2 기준값(y, 612)으로 나누고, 제1 기준값(x, 611)을 30000으로 하고, 제2 기준값(y, 612)을 65000으로 설정하고, 업링크 구간의 비율값(620)을 제3 기준값(z, 621)을 5000으로 설정하여 약 10ms 즉, 두 프레임 동안을 데이터 수신 구간으로 하였다. 실제로 수신되는 구간은 다운링크 구간의 비율값인 제1 기준값(611) 및 제2 기준값(612)의 합인 95000(x+y) 동안 데이터를 수신한다. 이러한 초기 비율값들(611, 612, 621)은 초기 비율값들(611, 612, 621)의 합(x+y+z)이 한 프레임(601) 이상이면 임의로 설정 가능하나, 두 프레임 이상은 효율성을 위해서 바람직하지 않다.

초기 동기화 동작을 통하여 다운링크 구간의 비율값(610)인 제1 기준값(611)과 제2 기준값(612)의 합인 95000(x+y) 구간에 다운링크 신호(631)가 위치되는 것을 검출하면, 추적 동기화 동작으로 넘어간다.

프레임 타이머 시스템의 추적 동기화

도 7은 본 발명의 일 실시예에 따른 프레임 타이머 시스템의 추적 동기화 동작을 나타내는 도면이다.

초기 동기화 동작은 무선 통신 시스템의 부팅 후 한번만 수행되고, 그 후에는 매 프레임마다 추적 동기화 동작이 수행된다.

추적 동기화 동작을 통해서 타이밍 동기 정보인 타이밍 오프셋(Timing offset, 730)을 얻는다. 타이밍 오프셋(730)은 프레임 동기화 결과에 심볼 타이밍 동기 결과를 뺀 값이 된다.

타이밍 오프셋(730)을 현재 프레임에서의 다운링크 구간의 비율값 중 제2 기준값(y, 712)에 더해주어 다음 프레임의 새로운 제2 기준값(712a)가 되고 이에 따라서 업링크 신호(632)의 타이밍을 조절한다. 즉, TDD 신호는 한 프레임(601)이 5ms 이므로, 다음 프레임의 다운링크 구간의 비율값인 제1 기준값(711a), 제2 기준값(712a) 및 업링크 구간의 비율값인 제3 기준값(721a)의 합이 5ms이어야 하므로, 현재 프레임의 업링크 구간의 비율값인 제3 기준값(721)에서 타이밍 오프셋(730)을 빼서 다음 프레임의 제 3 기준값(721) 로 설정한다. 이 과정을 매 프레임 반복하여 추적 동기화 동작을 수행한다.

추적동기화 과정에서 다운링크 신호(631)의 앞에 일정한 샘플여유시간(701)이 있도록 하였다. 도 7에 나타낸 예는 샘플여유시간(701)은 200으로 하였다. 이 값은 임의로 설정 가능한 값이다.

타이밍 오프셋(730)을 계산하기 위해서는 다운링크로 수신한 데이터가 필요하다. 그래서 다운링크 구간의 비율값을 제1 기준값(x)와 제2 기준값(y)로 나누고, 제1 기준값(x)을 일정한 값으로 고정시키고, 다음 프레임의 추적 동기화를 위해서 제2 기준값(y)에 타이밍 오프셋(730) 더하는 것이 효과적이다. 그러나 제1 기준값(x)에 타이밍 오프셋(730)을 더하는 방법으로 추적 동기화 동작을 수행하더라도 본 발명의 효과는 변하지 않는다.

이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 3은 본 발명의 일 실시예에 따른 TDD 다운링크 및 업링크 구분신호 생성장치(310)를 나타내는 도면이다.

**********도면의 주요 부분에 대한 부호의 설명**********

310: TDD 다운링크 및 업링크 구분신호 생성장치

311: 메모리부

312: 메모리제어부

313: TDD 다운링크 및 업링크 구분신호 발생부

320: 카운터

400: 프레임 타이머 시스템

410: 신호처리장치

411: EMIF

412: 프레임 동기부

413: 심볼 타이밍 동기부

414: GPIO

611, 711: 제1 기준값

612, 712: 제2 기준값

621, 721: 제3 기준값730: 타이밍 오프셋

Claims

외부 신호처리장치로부터 입력된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 저장하는 메모리부;

상기 메모리부에 저장된 상기 다운링크 구간의 비율값 및 업링크 구간의 비율값을 읽는 메모리제어부;

상기 메모리제어부가 읽은 비율값을 카운트(count)하는 카운트부; 및

상기 카운트부가 상기 다운링크 구간의 비율값 및 업링크 구간의 비율값을 카운트하는 동안 TDD(time division duplex) 다운링크 및 업링크 구분신호를 생성하는 TDD 다운링크 및 업링크 구분신호 발생부를 포함하는, TDD 다운링크 및 업링크 구분신호 생성장치.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 메모리부는 저장된 데이터를 읽는 동작과 데이터를 저장하는 동작이 동시에 가능한 DPRAM(dual ported random access memory)을 포함하는, TDD 다운링크 및 업링크 구분신호 생성장치.
청구항 3은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 카운트부는 감산기 또는 가산기를 포함하는, TDD 다운링크 및 업링크 구분신호 생성장치.
제1항에 있어서,

상기 카운트부는 제1 카운터, 제2 카운터 및 제3 카운터를 포함하고,

상기 다운링크 구간의 비율값은 제1 기준값 및 제2 기준값을 포함하고,

상기 업링크 구간의 비율값은 제3 기준값으로 설정되고,

상기 제1 카운터는 상기 메모리부에 저장된 상기 제1 기준값을 카운트하고,

상기 제1 기준값의 카운트가 완료된 후에 상기 제2 카운터는 상기 메모리부에 저장된 상기 제2 기준값을 카운트하고,

상기 제2 기준값의 카운트가 완료된 후에 상기 제3 카운터는 상기 메모리부에 저장된 상기 제3 기준값을 차례로 카운트하는, TDD 다운링크 및 업링크 구분신호 생성장치.
무선 채널에서 왜곡되어 수신된 신호에서 프레임의 시작부분을 추정하는 프레임 동기부(frame synchronization);

상기 수신 신호에 포함된 심볼의 시작점을 찾아내어 심볼 타이밍 오프셋을 추정하는 심볼 타이밍 동기부(symbol timing synchronization);

외부 TDD 다운링크 및 업링크 구분신호 생성장치와 연결되어 상기 TDD 다운링크 및 업링크 구분신호 생성장치에 데이터를 저장하거나, 저장된 데이터를 읽어 상기 프레임 동기부로 전달하는 EMIF(external memory interface); 및

상기 TDD 다운링크 및 업링크 구분신호 생성장치에서 생성된 TDD 다운링크 및 업링크 구분신호를 입력받는 GPIO(general purpose input output)를 포함하는, 신호처리장치.
제5항에 있어서,

상기 프레임 동기부는 TDD 신호의 다운링크 구간의 신호에 포함된 프리앰블(Preamble)을 이용하여 프레임의 시작점을 추정하고,

상기 심볼 타이밍 동기부는 상기 프리앰블 정보와 주파수 오프셋 보상을 이용하여 심볼 타이밍 오프셋을 추정하는, 신호 처리 장치.
제5항에 있어서,

TDD 신호의 다운링크 구간의 비율값을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율값을 제3 기준값으로 설정하여 상기 TDD 다운링크 및 업링크 구분신호 생성장치에 전달하는, 신호처리장치.
제7항에 있어서,

상기 프레임 동기부 및 상기 심볼 타이밍 동기부를 이용하여 추정한 타이밍 오프셋(timing offset)을 상기 제2 기준값에 더해주고, 상기 제3 기준값에 빼주어 업링크 구간 신호의 송신 타이밍을 조절하는, 신호처리장치.
TDD 다운링크 및 업링크 구분신호 생성장치 및 주 처리장치인 신호처리장치를 포함하고,

상기 TDD 다운링크 및 업링크 구분신호 생성장치는,

상기 신호처리장치로부터 입력된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 저장하는 메모리부;

상기 메모리부에 저장된 상기 다운링크 구간의 비율값 및 업링크 구간의 비율값을 읽는 메모리제어부;

상기 메모리제어부가 읽은 비율값을 카운트하는 카운트부; 및

상기 카운트부가 상기 다운링크 구간의 비율값 및 업링크 구간의 비율값을 카운트하는 동안 TDD 다운링크 및 업링크 구분신호를 생성하는 TDD 다운링크 및 업링크 구분신호 발생부를 포함하고,

상기 신호처리장치는,

무선 채널에서 왜곡되어 수신된 신호에서 프레임의 시작부분을 추정하는 프레임 동기부;

상기 수신 신호에 포함된 심볼의 시작점을 찾아내어 심볼 타이밍 오프셋을 추정하는 심볼 타이밍 동기부;

상기 TDD 다운링크 및 업링크 구분신호 생성장치에 포함된 메모리부와 연결되어 상기 메모리부에 데이터를 저장하거나 저장된 데이터를 읽어 상기 프레임 동기부로 전달하는 EMIF; 및

상기 TDD 다운링크 및 업링크 구분신호 생성장치에 포함된 TDD 다운링크 및 업링크 구분신호 발생부에서 생성된 TDD 다운링크 및 업링크 구분신호를 입력받는 GPIO를 포함하는, 프레임 타이머 시스템.
청구항 10은(는) 설정등록료 납부시 포기되었습니다.

제9항에 있어서,

상기 메모리부는 저장된 데이터를 읽는 동작과 데이터를 저장하는 동작을 동시에 가능한 DPRAM을 포함하는, 프레임 타이머 시스템.
청구항 11은(는) 설정등록료 납부시 포기되었습니다.

제9항에 있어서,

상기 카운트부는 감산기 또는 가산기를 포함하는, 프레임 타이머 시스템.
제9항에 있어서,

상기 프레임 동기부는 상기 다운링크 구간의 송신 신호에 포함된 프리앰블(Preamble)을 이용하여 프레임의 시작점을 추정하고,

상기 심볼 타이밍 동기부는 상기 프리앰블 정보와 주파수 오프셋 보상을 이용하여 심볼 타이밍 오프셋을 추정하는, 프레임 타이머 시스템.
제9항에 있어서,

상기 신호처리장치는 상기 다운링크 구간의 비율값을 제1 기준값 및 제2 기준값으로 나누고, 상기 업링크 구간의 비율값을 제3 기준값으로 설정하여 상기 메모리부에 저장하며,

상기 메모리제어부는 상기 메모리부에 저장된 제1 기준값, 제2 기준값 및 제3 기준값을 차례로 읽어서 상기 카운트부에 전달하고,

상기 카운트부는 상기 메모리부에 저장된 제1 기준값을 카운트하고, 상기 제1 기준값의 카운트가 완료된 후에 상기 메모리부에 저장된 제2 기준값을 카운트하고, 상기 제2 기준값의 카운트가 완료된 후에 상기 메모리부에 저장된 제3 기준값을 차례로 카운트하고,

상기 TDD 다운링크 및 업링크 구분신호 발생부는 상기 카운트부가 제1 기준값 및 제2 기준값을 카운트하는 동안은 다운링크 구간의 구분신호를 생성하고, 상기 카운트부가 제3 기준값을 카운트하는 동안은 업링크 구간의 구분신호를 생성하는, 프레임 타이머 시스템.
제13항에 있어서,

상기 카운트부는 제1 카운터, 제2 카운터 및 제3 카운터를 포함하고,

상기 제1 카운터는 상기 메모리부에 저장된 제1 기준값을 카운트하고,

상기 제1 기준값의 카운트가 완료된 후에 상기 제2 카운터는 상기 메모리부에 저장된 제2 기준값을 카운트하고,

상기 제2 기준값의 카운트가 완료된 후에 상기 제3 카운터는 상기 메모리부 에 저장된 제3 기준값을 차례로 카운트하는, 프레임 타이머 시스템.
제13항 또는 제14항에 있어서,

상기 신호처리장치는 상기 프레임 동기부 및 상기 심볼 타이밍 동기부를 이용하여 추정한 타이밍 오프셋(timing offset)을 상기 제2 기준값에 더해주고, 상기 제3 기준값에 빼주어 업링크 구간 신호의 송신 타이밍을 조절하는, 프레임 타이머 시스템.
TDD 신호의 다운링크 구간 및 업링크 구간의 비율 제어방법에 있어서,

신호처리장치에서 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부에 저장하는 단계;

상기 제1 기준값을 읽고, 읽은 제1 기준값을 카운트부로 전달하는 단계;

상기 카운트부가 상기 제1 기준값을 카운트하고, 카운트하는 동안 다운링크 구분신호 생성하는 단계;

상기 제1 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에, 상기 제2 기준값을 읽고, 읽은 제2 기준값을 상기 카운트부로 전달하는 단계;

상기 카운트부가 상기 제2 기준값을 카운트하고, 카운트하는 동안 다운링크 구분신호 생성하는 단계;

상기 제2 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에, 상기 제3 기준값을 읽고, 읽은 제3 기준값을 상기 카운트부로 전달하는 단계; 및

상기 카운트부가 상기 제3 기준값을 카운트하고, 카운트하는 동안 업링크 구분신호 생성하는 단계를 포함하는, 다운링크 구간 및 업링크 구간의 비율 제어방법.
제16항에 있어서,

상기 제3 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에 상기 신호처리장치에서 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부에 저장하는 단계로 이동하여 반복적으로 순환하는, 다운링크 구간 및 업링크 구간의 비율 제어방법.
제16항에 있어서,

상기 카운트부는 제1 카운터, 제2 카운터 및 제3 카운터를 포함하고,

상기 제1 카운터는 상기 제1 기준값을 카운트하고,

상기 제1 기준값의 카운트가 완료된 후에 상기 제2 카운터는 상기 제2 기준값을 카운트하고,

상기 제2 기준값의 카운트가 완료된 후에 상기 제3 카운터는 상기 제3 기준값을 차례로 카운트하는, 다운링크 구간 및 업링크 구간의 비율 제어방법.
컴퓨터로 하여금 이하의 단계들을 수행하게 하는 컴퓨터 실행가능 명령어를 포함하는 컴퓨터 판독가능 매체로서, 상기 이하의 단계들은,

TDD 신호의 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부에 저장하는 단계;

상기 제1 기준값을 읽고, 읽은 제1 기준값을 카운트부로 전달하는 단계;

상기 카운트부가 상기 제1 기준값을 카운트하고, 카운트하는 동안 다운링크 구분신호 생성하는 단계;

상기 제1 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에, 상기 제2 기준값을 읽고, 읽은 제2 기준값을 상기 카운트부로 전달하는 단계;

상기 카운트부가 상기 제2 기준값을 카운트하고, 카운트하는 동안 다운링크 구분신호 생성하는 단계;

상기 제2 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에, 상기 제3 기준값을 읽고, 읽은 제3 기준값을 상기 카운트부로 전달하는 단계;

상기 카운트부가 상기 제3 기준값을 카운트하고, 카운트하는 동안 업링크 구분신호 생성하는 단계; 및

상기 제3 기준값의 카운트가 완료되었는지 여부를 판단하여 완료후에 상기 TDD 신호의 다운링크 구간의 비율을 제1 기준값 및 제2 기준값으로 나누고, 업링크 구간의 비율을 제3 기준값으로 설정하여 메모리부에 저장하는 단계로 이동하여 상기 단계들을 반복적으로 순환하는 단계를 포함하는, 컴퓨터 판독가능 매체.
제19항에 있어서,

상기 카운트부는 제1 카운터, 제2 카운터 및 제3 카운터를 포함하고,

상기 제1 카운터는 상기 제1 기준값을 카운트하고,

상기 제1 기준값의 카운트가 완료된 후에 상기 제2 카운터는 상기 제2 기준값을 카운트하고,

상기 제2 기준값의 카운트가 완료된 후에 상기 제3 카운터는 상기 제3 기준값을 차례로 카운트하는, 컴퓨터 판독가능 매체.