[go: up one dir, main page]

KR101076819B1 - 납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치 - Google Patents

납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치 Download PDF

Info

Publication number
KR101076819B1
KR101076819B1 KR1020057010966A KR20057010966A KR101076819B1 KR 101076819 B1 KR101076819 B1 KR 101076819B1 KR 1020057010966 A KR1020057010966 A KR 1020057010966A KR 20057010966 A KR20057010966 A KR 20057010966A KR 101076819 B1 KR101076819 B1 KR 101076819B1
Authority
KR
South Korea
Prior art keywords
plating
lead
ions
bump
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020057010966A
Other languages
English (en)
Other versions
KR20050084312A (ko
Inventor
마사시 시모야마
히로시 요코타
레이 기우미
후미오 구리야마
노부토시 사이토
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20050084312A publication Critical patent/KR20050084312A/ko
Application granted granted Critical
Publication of KR101076819B1 publication Critical patent/KR101076819B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C25D21/14—Controlled addition of electrolyte components
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 도금막 중에서의 Ag농도를 조정한 Sn-Ag계 땜납 합금도금막을 리플로우함으로써 얻어지는 보이드의 발생이 억제된 납프리 범프 및 그 형성방법에 관한 것이다. 본 발명의 납프리 범프는, Sn-Ag의 공정형성 농도보다 낮은 Ag함량의 Sn-Ag계 합금막을 도금에 의하여 형성하고, 상기 합금도금막을 리플로우함으로써 얻어진다.

Description

납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치{LEAD-FREE BUMP, METHOD FOR FORMING THE SAME AND PLATING APPARATUS THEREFOR}
본 발명은, 납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치에 관한 것으로, 더욱 상세하게는 도금막 중에서의 Ag 농도를 조정한 Sn-Ag계 땜납 합금도금막을 리플로우함으로써 얻어지는 보이드의 발생이 억제된 납프리 범프와 그 형성방법 및 납프리 범프형성용 도금장치에 관한 것이다.
반도체소자 등의 표면 설치기술에 있어서, 납땜을 신뢰성 좋게 행하는 것은 매우 중요하다. 지금까지 땜납으로서 납함유의 공정(共晶)땜납(Sn : Pn = 63 : 37)이 널리 사용되어 왔으나, 환경오염이나 납에서 발생하는 α선의 문제로부터, 납프리 땜납의 개발이 진행되고 있다.
예를 들면 인쇄법이나 전기도금법에 의한 납프리 땜납의 연구가 진행되고 있으나, 인쇄법에서는 금속 마스크에 의한 파인피치에 대한 대응에 한계가 있기 때문에, 예를 들면 웨이퍼 범프의 형성에는 전기도금법이 주류를 이루고 있다.
그런데, 웨이퍼 범프를 전기도금으로 형성하는 경우, 형성한 도금막을 볼형태로 하기 위하여 가열조작(리플로우)을 행하는 것이 보통이다. 이 리플로우 온도는 기판에 존재하는 다른 부품에 대한 열손상을 회피하기 위하여 가능한 한 낮은 온도인 것이 바람직하다. 그 때문에 대부분의 땜납 합금의 개발에서는 공정점을 이용하여 합금의 조성비를 한정없이 공정조성에 근접하는 것이 생각되어 왔었다.
그러나 전기도금법에 의하여 형성한 범프를 리플로우한 경우, 범프 내에 보이드가 발생한다는 문제가 있었다. 특히 Sn-Ag계 합금의 범프의 경우, 보이드의 발생율이 높아 범프로서의 신뢰성을 현저하게 저하시키고 있었다.
따라서 전기도금법에 의하여 리플로우 후에 보이드발생이 없는 Sn-Ag계의 납프리 범프를 형성하는 수단의 개발이 요구되고 있어, 이와 같은 수단을 제공하는 것이 본 발명의 과제이다.
본 발명자들은 보이드발생이 없는 납프리 범프를 얻도록 검토를 행한 결과, Sn-Ag계 땜납 합금도금에 의하여 범프를 형성하는 경우는, 이 도금막 중에 함유되는 Ag 농도가 보이드발생에 크게 영향을 미치는 것을 알았다. 더욱 상세하게는 Sn-Ag계의 납프리 범프에 함유되는 Ag 농도가 Sn-Ag의 공정 조성비 근방으로부터 조성비 이상이 되면 리플로우 후에 범프 내에 보이드가 발생하는 것을 알았다. 그래서 더욱 연구를 행한 결과, Sn-Ag계 땜납 합금도금막을 범프에 사용하였을 때에, 확실하게 범프 내의 보이드발생을 방지하기 위해서는 Sn-Ag의 공정 조성비(중량비, Sn : Ag = 96.5 : 3.5/Ag 함량, 3.5 질량%)보다도 낮은 Ag 농도의 합금도금막을 사용하여 범프를 형성하는 것이 필요한 것을 발견하였다.
또한, Sn-Ag의 공정 조성비보다도 Ag 농도가 저하하면, 리플로우 온도가 상승한다고 생각되고 있었으나, Ag 함유 농도를 내리고 있어도 융점에 큰 상승은 보이지 않아, 리플로우 온도도 크게 상승할 필요가 없는 것도 발견하였다.
본 발명은 위와 같은 식견에 의거하여 완성된 것으로, Sn-Ag의 공정형성 농도보다 낮은 Ag 함량의 Sn-Ag계 합금막을 도금에 의하여 형성하고, 그 합금도금막을 리플로우함으로써 얻어지는 납프리 범프를 제공한다.
또 본 발명은 범프을 형성해야 할 부분에, Sn-Ag의 공정형성 농도보다 낮은 Ag 함량의 Sn-Ag계 합금도금막이 형성되도록 도금욕 조성 및 전석(電析)조건을 제어하면서 Sn-Ag계 합금도금을 행하고, 이어서 얻어진 상기 합금도금막을 리플로우하는 것을 특징으로 하는 납프리 범프의 형성방법을 제공한다.
또한 본 발명은, Ag 이온 및 Sn 이온을 함유하는 도금액을 넣는 도금조와, 애노드전극과, 피처리물을 유지하여 그 피처리물에 급전하는 홀더와, 상기 애노드전극 및 상기 홀더로 유지한 피처리물의 각각에 급전하는 전석용 전원과, Ag 이온 및 Sn 이온을 보충하는 보충기구와, Ag 이온 및 Sn 이온을 모니터하는 분석장치와, 상기 분석장치로부터의 분석정보를 기초로, 상기 피처리물의 표면에 형성되는 Sn-Ag계 합금도금막 중의 Ag 함량을 Sn-Ag의 공정형성 농도보다도 낮게 제어하기 위한 제어기구를 가지는 납프리 범프형성용 도금장치를 제공한다.
도 1은 합금 도금액 중의 Ag 이온과 Sn 이온의 농도비와 도금막 중의 Ag 함유농도의 관계를 나타내는 도,
도 2는 직류를 연속적으로 인가하여 도금을 행하였을 때에 있어서의 전류밀도와 도금막 중의 Ag 함유 농도의 관계를 나타내는 도,
도 3은 직류를 연속적으로 인가하여 도금을 행하였을 때(연속 직류도금)와 직류를 간헐적으로 인가하여 도금을 행하였을 때(간헐 도금)에서의 도금막 중의 Ag 함유 농도의 상위를 나타내는 도,
도 4는 본 발명의 도금장치의 일례를 나타내는 도,
도 5는 리플로우처리에 사용하는 적외선 가열로의 일례를 나타내는 도,
도 6a는 실시예 1에서 Ag의 정량 분석을 행할 때에 있어서의 시료의 리플로우 전의 채취부를 나타내는 도,
도 6b는 실시예 1에서 Ag의 정량 분석을 행할 때에 있어서의 시료의 리플로우 후의 채취부를 나타내는 도,
도 7a는 실시예 1에 있어서의 리플로우 전의 범프를 나타내는 SEM 사진,
도 7b는 도 7a에서 나타내는 범프를 225℃에서 리플로우한 후의 SEM 사진,
도 7c는 도 7a에 나타내는 범프를 230℃에서 리플로우한 후의 SEM 사진,
도 7d는 도 7a에 나타내는 범프를 238℃에서 리플로우한 후의 SEM 사진,
도 8은 Ag 농도가 2.6 질량%인 Sn-Ag계 합금도금막을 238℃에서 리플로우하여 형성한 범프단면의 SEM 사진,
도 9는 Ag 농도가 3.4 질량%인 Sn-Ag계 합금도금막을 238℃에서 리플로우하여 형성한 범프단면의 SEM 사진이다.
본 발명의 납프리 범프는 Ag 농도를 Sn-Ag의 공정형성 농도보다 낮은 함량(3.5질량% 이하)이 되도록 전석조건을 제어한 Sn-Ag계 합금도금(이하, 단지「합금 도금」이라 한다)에 의하여 Sn-Ag계 합금도금막을 석출시키고, 이어서 이것을 리플로우함으로써 얻어진다.
보이드의 발생방지의 관점에서는, 합금도금막 중의 Ag 농도의 상한을 상기 농도로 제어하는 것만으로 좋으나, Ag 농도가 2.6∼3.5 질량%의 사이에서는 보이드가 발생하기도 하고, 발생하지 않기도 하기 때문에, 보이드를 완전히 피한다는 의미에서, 합금도금막 중의 Ag 농도를 2.6 질량% 이하로 하는 것이 바람직하다.
또, 실용성의 면에서는 리플로우 온도를 그다지 올리지 않는 것(예를 들면, 최고 리플로우 온도 240℃ 이하)이 바람직하다. 이것을 위해서는 합금도금막 중에 함유하는 Ag 농도의 하한을 1.6 질량%로 하는 것이 바람직하다. 즉, 실용적으로 바람직한 범프를 형성하기 위해서는 합금도금막 중의 Ag 농도가 1.6∼2.6 질량%에 있는 것이 바람직하다.
이와 같이 본 발명에서는 합금도금막 중의 Ag 농도를 3.5 질량% 이하, 바람직하게는 1.6∼2.6 질량%가 되도록 제어하면서 도금을 행하는 것이 필요하다.
또, 상기한 바와 같이 하여 합금도금막을 리플로우하여 얻어지는 납프리 범프는 그 표면으로부터 방출되는 α선 방출량이 0.02 cph/㎠ 이하인 것이 바람직하다.
납에는 천연 방사성 원소를 함유하는 복수의 동위체가 있다. 납의 동위체는 우라늄 및 토륨 붕괴계열 중의 중간 생성물 또는 최종 생성물이며, 붕괴과정에서 α선을 방출한다. α선은 반도체 집적회로의 반도체소자에 작용하여 소프트 에러를 야기하는 문제점이 있다. Sn이나 다른 원소에도 이들 천연방사성 원소를 조금 이긴 하나 함유하고, 이 때문에 Sn-Ag계 납프리 범프에 있어서도 α선이 방출되어, 그 방출량을 낮게 억제하는 것은 중요하다. 따라서 납프리 범프의 표면으로부터 방출되는 α선 방출량을 0.02 cph/㎠ 이하로 낮게 억제함으로써 반도체 집적회로 소자의 α선의 영향에 의한 소프트 에러를 억제할 수 있다.
일반적으로 합금도금에 있어서의 석출성분 조성은 도금액 중의 각 성분농도나 전석조건으로 결정한다. 따라서 본 발명의 합금도금에 있어서도, 합금도금액 중의 Ag 이온과 Sn 이온과의 농도비를 조정하거나, 전석조건을 제어하거나 함으로써 합금도금막 중의 Ag 농도를 상기 범위로 할 수 있다. 구체적으로는 (a) 도금욕 중의 Ag 이온과 Sn 이온의 농도비를 일정하게 하고, 전석조건을 변화시킴으로써 합금도금막 중의 Ag 농도를 제어하는 방법과,
(b) 전석 조건을 일정하게 하고, 도금욕 중의 Ag 이온과 Sn 이온의 농도비를 변화시킴으로써 합금도금막 중의 Ag 농도를 제어할 수 있다.
즉, 합금도금액 중에는 합금을 형성하는 금속의 이온 외에, 금속이온을 안정화하는 착화제나, 도금막 표면을 깨끗하게 형성하기 위한 광택제, 또는 그 밖의 첨가제가 배합되어 있다. 그러나 합금도금막 중의 Ag 농도를 주로 결정하는 것은 합금도금욕 중의 Ag 이온과 Sn 이온의 농도비이기 때문에, 실험적으로 바람직한 범위를 발견하여, 이 농도비를 유지하면서 도금함으로써 Ag 농도가 제어된 합금도금막을 얻을 수 있다. 실제로 전석 조건을 고정한 상태에서 합금도금을 행한 경우, 합금도금막 중의 Ag 농도는 모식적으로 도 1에 나타내는 바와 같이 도금액 중에 존재하는 Ag 이온과 Sn 이온과의 농도비와 비례관계에 있었다.
따라서 피처리물을 Ag 이온과 Sn 이온을 소정의 농도비로 한 합금도금액에 침지시키고, 일정한 전석 조건으로 도금하면, Ag 농도가 제어된 합금도금막을 얻을 수 있고, 이것을 리플로우함으로써 보이드발생이 없는 범프를 얻을 수 있다.
본 발명에서 사용되는 합금도금액의 일례로서는, 다음의 도금액을 들 수 있다.
조성 : Sn 이온(Sn2+) : 10∼100 g/L (바람직하게는 35∼50 g/L)
Ag이온(Ag+) : 0.3∼8 g/L (바람직하게는 0.6∼4 g/L)
메탄술폰산 : 100 g/L
또, 합금도금에서는 전석 조건에 의하여 석출성분 조성이 다른 것이 알려져 있고, 본 발명의 합금도금에서도 전석 조건을 변화시킴으로써, 합금도금막 중의 Ag 농도를 변화시킬 수 있다.
본 발명의 합금도금은, 여러가지의 전류패턴으로 행할 수 있어, 직류전류를 연속적으로 인가하여 도금을 행하는 직류도금이어도, 직류전류를 간헐적으로 인가하여 도금을 행함으로써 주기적으로 휴지기가 존재하는 간헐도금이어도 좋다.
직류전류를 연속적으로 인가하여 도금을 행하는 직류도금의 경우는, 도 2에 모식적으로 나타내는 바와 같이 전류밀도가 높아질 수록 합금도금막 중의 Ag 함유 농도가 저하하는 관계가 있기 때문에, 바람직한 전류조건을 실험적으로 정하고, 이 조건을 유지하면서 도금하면 좋다. 이 직류도금의 경우의 바람직한 전류밀도는, 10∼100 mA/㎠ 정도이다.
또, 직류전류를 간헐적으로 인가하여 도금을 행함으로써 주기적으로 휴지기가 존재하는 간헐도금의 경우는, 도 3에 모식적으로 나타내는 바와 같이 직류를 연속하여 인가하는 경우와 동일한 전류를 간헐적으로 인가하는 경우의 Ag 함유 농도가 다르기 때문에, 이 경우도 바람직한 인가전압, 휴지시간의 비율 등을 실험적으로 정하고, 이 조건을 유지하면서 도금하면 좋다. 이 간헐도금의 경우의 바람직한 인가시 전류밀도는, 10∼200 mA/㎠정도이며, 휴지시간(제로전류)은 인가시간의 1/10∼1의 범위이다.
상기 양 도금에서의 인가전압은, 전류강도, 밑바탕 재료, 두께, 도금액, 애노드 등의 조건에 의해서도 변동되나, 1∼5V 정도인 것이 바람직하다.
상기한 합금도금을 실시하기 위한 장치로서는, 특별히 제약은 없고, 일반 딥식 도금장치 등을 사용할 수 있다. 그러나 실제의 작업에 있어서는 피처리물의 기계적 조건을 고려한 지그구조, 금속이온을 웨이퍼 등의 피처리물의 전면에 균일하고 또한 신속하게 공급하기 위한 교반기구(패들구조), 전장 분포를 균일하게 하기 위한 마스크의 형상과 크기, 이물을 취하여 도금액의 변질을 방지하여 금속이온을 피처리물 전면에 균일하고 또한 신속하게 제공하기 위한 도금액 순환시스템 등을 고려한 장치를 사용하는 것이 바람직하다.
또, 상기한 바와 같이 도금액 중의 Ag 이온이나 Sn 이온의 농도의 조정이나, 전석 조건을 제어하면서 합금도금을 행하는 것이 필요하기 때문에 Ag 이온 및 Sn 이온을 보충하는 보충기구, Ag 이온 및 Sn 이온을 모니터하는 분석장치 및 분석장치로부터의 분석정보를 기초로, 합금도금액 중의 Ag 이온이나 Sn 이온의 농도의 조정 및/또는 전석 조건을 제어하기 위한 제어기구를 가지는 도금장치를 사용하는 것이 바람직하다. 이 도금장치의 일례를 도 4에 나타낸다.
도 4에 있어서, 1은 도금장치, 2는 도금조, 3은 애노드전극, 4는 홀더, 5는 피처리물, 6은 전석용 전원, 7은 도전선, 8a∼8c는 보충기구, 9는 분석장치, 10은 제어기구, 11은 오토 샘플러, 12a∼12c는 송액펌프, 13은 개폐밸브, 14는 배액구를 각각 나타낸다.
이중, 분석장치(9)는 도금제어의 지침(指針)으로서, 도금장치의 운전 중에 소비되기도 하고 손실되기도 하는 것에 따르는 Ag 이온 및 Sn 이온의 농도변화를 정기적으로 또는 연속적으로 분석하여 모니터하는 장치로서, 예를 들면 원자흡광분석장치 등을 사용할 수 있다.
또 제어기구(10)는 예를 들면 제어용 컴퓨터이고, 분석장치(9)로부터의 분석정보에 의하여 Ag 이온(용액), Sn 이온(용액) 등의 최적 보충량을 구하여, 보충기구(8a∼8c)가 결합된 송액펌프(12a∼12c)를 작동시켜, Ag 이온(용액)이나 Sn 이온(용액) 등을 도금액 중에 첨가한다.
또한, 보충기구(8a∼8c)에는 Ag 이온 용액이나, Sn 이온 용액을 보충하는 부분외에, 도금액 조성을 조정하기 위한 물이나 첨가제를 보충하는 부분을 추가하여도 상관없다.
상기 애노드전극(3), 홀더(4) 및 도금조(2)는 도금장치(1)에 의하여 형성되는 Sn-Ag계 합금도금막의 표면으로부터 방출되는 α선 방출량이 0.02 cph/㎠ 이하가 되도록 α선 방출량이 낮게 억제되어 있는 재료로 구성되어 있다. 이와 같이 도금에 의하여 형성되는 합금도금막으로 이루어지는 범프에 도입되는 상기 천연방사성 원소를 낮게 억제함으로써 범프로부터 방출되는 α선량을 낮게 억제하여 반도체 집적회로 소자의 α선 영향에 의한 소프트 에러를 억제할 수 있다.
애노드전극(3)은 불용해성 애노드이어도, 용해성 애노드이어도 좋다. 애노드전극(3)을 불용해성 애노드로 함으로써 교환하지 않고 계속하여 사용할 수 있다. 또 애노드전극(3)으로서 용해성 애노드를 사용한 경우에는, Sn 애노드를 사용함으로써 애노드로부터 Sn 이온을 도금 운전 중에 도금액에 공급할 수 있고, 이것에 의하여 도금액의 관리나 금속이온 보급작업을 경감할 수 있다.
상기 제어기구(10)는 도금액 조성에 대한 최적의 전석 조건(상기한 인가전류밀도 및 전압 인가방법)으로 제어하는 것이 바람직하고, 적어도 상기한 Ag 이온 및 Sn 이온의 보충량에 의한 제어의 어느 한쪽을 가지는 것이 필요하다.
실제의 도금의 석출 거동은, 상기한 합금도금액 중의 Ag 이온과 Sn 이온의 농도비나, 전석 조건 뿐만 아니라, 많은 요인에 의하여 영향을 받는다. 예를 들면 도금액 중에 첨가되는 다종의 첨가제에 의해서도, 합금도금막 중의 Ag 농도는 변화된다. 그러나 대부분의 경우 이들 첨가제의 물질명이나 첨가량은, 첨가제 제조회사의 노하우로서 개시되지 않는다.
따라서 본 발명의 범프의 형성에 있어서는, 일정한 합금도금액에 있어서 미리 전기도금의 전류밀도, 전압 인가방법, 도금액 중의 Ag 이온과 Sn 이온과의 농도비를 할당하여 실험을 행하여 형성한 범프 중에 함유되는 Ag의 중량 농도를 측정하고, 이것을 기초로 최적 조건을 구하여 합금도금을 행하는 것이 필요하게 된다.
이와 같이 함으로써, 도금액의 조성을 안정화하고, 나아가서는 원하는 Ag 함유농도를 가지는 범프를 안정되게 형성하는 것이 가능하게 된다.
이상과 같이 하여 형성된 합금도금막은, 다음에 리플로우처리에 붙여져 범프가 된다. 이 리플로우처리는 예를 들면 도 5에 나타내는 장치(적외선 가열로)를 사용하여 불활성 가스분위기(예를 들면 질소나 아르곤 분위기) 중에서 가열함으로써 행하여진다. 도 5에 있어서 20은 적외선 가열로, 21은 챔버, 22는 스테이지, 23은 석영 유리창, 24는 적외선 램프, 25는 피처리물을 나타낸다.
이 장치에 의한 리플로우는, 예를 들면 챔버(21) 중에 합금도금이 행하여진 피처리물(25)을 세트하고, 이 챔버(21) 중에 질소가스를 8∼30 L/min 정도로 흘려, 충분하게 가스치환을 행한 후, 석영 유리창(23)을 통과시켜 적외선 램프(24)로 가열함으로써 행하여진다.
본 발명의 범프형성에 있어서는, 리플로우 온도는 중요하다. 범프는 프린트 회로판 등의 위에 형성되나, 일반적인 전자부품의 내열온도는 240℃로 되어 있다. 이 때문에 합금도금에 의하여 형성된 합금도금막의 리플로우공정에서의 최고 온도는, 240℃ 이하로 억제할 필요가 있다. 또 일반적으로는 Sn-Ag계의 땜납의 융점은 221℃이고, 일반적으로 리플로우가 가능한 최저 온도는 융점 +10℃이고, 15초 내지 45초 유지할 필요가 있다고 하고 있다. 이와 같은 조건을 고려한 경우에 있어서의 리플로우의 온도조건의 일례로서는, 231℃를 30초간 유지하여, 최고 도달온도를 238℃로 하는 온도조건을 들 수 있다.
이상 설명한 본 발명의 납프리 범프는 예를 들면 설치기판에 있어서의 배선 패드상의 볼형상 범프로서 이용할 수 있다.
이 볼형상 범프의 형성은, 먼저 금속 본드 패드를 형성한 후, 범프의 형상을 남겨 레지스트를 도포하여 레지스트패턴을 형성한다. 이어서 상기 방법에 따라 Ag 농도가 제어된 Sn-Ag계 합금도금막을 형성한다. 그후 레지스트를 박리하여 기설정된 리플로우 온도에서 처리함으로써 행하여진다.
상기 방법에 있어서의 금속 본드 패드의 형성, 레지스트패턴의 형성 및 레지스트의 제거는 어느 것이나 이 기술분야에 있어서의 통상적인 방법에 따라 행할 수 있다.
또, 본 발명의 납프리 범프는 여러가지 반도체기판 상에 배선패드를 형성하기 위하여 사용된다. 구체적으로는 다음 (I)부터 (IV)의 공정에 의하여 반도체소자의 반도체기판 상에 납프리 범프을 형성할 수 있다.
(I) 반도체소자의 반도체기판 상에 배선패드를 형성하는 공정.
(II) 형성된 배선패드 상에 배리어 메탈을 형성하는 공정.
(III) 배리어 메탈 상에 Sn-Ag계 도금을 형성하는 공정.
(IV) Sn-Ag계 도금을 리플로우하는 공정.
상기 (I)의 반도체소자로서는, 집적회로(IC) 등이 포함된다. 또 배선패드에 형성되는 (II)의 배리어 메탈로서는 공지의 배리어 메탈이 사용된다.
다음에 실시예 및 비교예를 들어 본 발명을 더욱 상세하게 설명하나, 본 발명은 이들 실시예에 의하여 조금도 제약을 받는 것이 아니다.
실시예 1
(1) Sn-Ag계의 범프의 조제
웨이퍼 상에 수많은 개구지름 φ100㎛의 구멍이 생기도록 레지스트를 120㎛ 두께로 도포하여 시료로 하였다. 이 시료의 도금면적은, 149.63 ㎠이었다. 이 시료에 대하여 다음의 공정 및 조건으로 도금을 행하였다.
(도금 공정)
탈기(10분) → 10% 황산에 의한 전세정(1분) → 구리도금 → 수세 → Ni 도금 → 수세 → Sn-Ag계 합금도금
(도금조건)
(a) Cu 도금
도금욕 조성 : Cu2+ 220 g/L
H2SO4 200 g/L
HCl 5 mL/L
첨가제 5 mL/L
도금온도 : 25℃
교반 : 기계교반(패들 교반속도 10 m/min)
도금액 순환 : 유량 2.5 L/min
전극 : 구리 양극, 전극간 거리 약 7.5 mm, 애노드 마스크 φ250 mm
음극 전류밀도(총전류) : 5 A/dm2 (7.48 A)
도금두께 : 2㎛
(b) Ni 도금
도금욕 조성
Ni(NH2SO4)·4H2O 450 g/L
H3BO3 30 g/L
NiCl2·6H2O 10 g/L
첨가제 2 mL/L
도금온도 : 50℃
교반 : 기계교반(패들 교반속도 10m/min)
도금액 순환 : 유량 2.5 L/min
전극 : 니켈 양극, 전극간 거리 약 75 mm, 애노드 마스크 φ250 mm
음극 전류밀도(총 전류) : 3 A/dm2 (4.49 A)
도금두께 : 3㎛
(c) Sn-Ag 도금
도금욕 조성
Sn2+ 40 g/L
Ag+ 1.5 g/L
메탄술폰산 100 g/L
첨가제 10 g/L
(폴리옥시에틸렌계 계면활성제, 티오요소, 카테콜을 중량비로 2 : 2 : 1 로 한 것)
도금온도 : 25℃
교반 : 기계교반(패들 교반속도 10 m/min)
도금액 순환 : 유량 2.5 L/min
전극 : 티탄 양극, 전극간 거리 약 7.5 mm, 애노드 마스크 φ250 mm
음극 전류밀도(총 전류) : 10 A/dm2 (14.9 A), 직류도금
도금두께 : 140㎛
(2) 리플로우처리
상기 (1)의 도금 후, 레지스트를 제거하고, 도금부분을 노출시켰다. 이 도금 부분에 대하여 도 5에 나타내는 바와 같은 적외선 가열로를 사용하여 리플로우처리를 행하였다. 적외선 가열로의 온도의 제어는, 중심의 최표층에 열전대를 매립한 2인치의 실리콘 웨이퍼(센서레이사 제품, 온도계측 웨이퍼)를 적외선 가열로의 스테이지 상에 둠으로써 행하였다. 또 리플로우할 시료는, 그 실리콘 웨이퍼 상의 열전대에 근접한 위치에 두었다. 리플로우 온도조건은 예비가열을 150∼170℃에서 90초로 행한 후, 30초에서 최고 온도까지 승온시켰다. 최고 온도는 238℃로 하고, 리플로우 가능 최저 온도의 231℃ 이상을 30초간 유지한 후, 냉각한다는 것이었다.
또, 이 가열로 분위기는 질소로 치환하고, 가열시도 질소를 8 L/min로 흘리면서 행하였다. 적외선 가열로는 급가열, 급냉을 용이하게 행할 수 있다는 특징을 가지기 때문에 이용하였다.
(3) 범프의 조성분석
Sn-Ag 합금의 원소 조성비를 다음과 같이 하여 평가하였다. 상기 범프를 수지에 매립하고, 단면을 깎아 내어 연마한 다음에 전자선 마이크로 분석(Electron Probe Microanalysis : EPMA)으로 원소 맵핑을 행함과 동시에, 도 6a 및 도 6b에 나타내는 바와 같은 단면 내의 약 10㎛ × 10㎛의 미소영역의 3부분(l, c, r)에서 Ag의 정량 분석을 행하여, 그것들의 평균치를 Ag의 함량으로 하였다.
또한 μ 형광 X선 분석장치를 사용하면 단면을 깎아 내지 않아도 대략 조성비를 측정 가능하고, 또 범프을 산에 용해하여 유도결합 플라즈마질량 분석계(Inductively Coupled Plasma Mass Spectrometer : ICP-MS)에 의하여 웨이퍼 내의 조성분포의 분석을 행하는 것도 가능하다.
(4) 범프형상의 확인
Sn-Ag 합금도금을 행한 후, 레지스트를 제거한 도금부분 및 각 온도에서 리플로우한 후의 범프형상을 SEM으로 관찰하였다. 도 7a는 리플로우 전의 범프의 SEM 사진을, 도 7b는 225℃에서 리플로우한 후의 SEM 사진을, 도 7c는 230℃에서 리플로우한 후의 SEM 사진을, 도 7d는 238℃에서 리플로우한 후의 SEM 사진을 각각 나타낸다.
(5) 보이드의 확인
리플로우 온도 238℃에서 리플로우한 후의 범프의 단면형상을 SEM으로 관찰 하였다. 관찰은 웨이퍼마다 수지에 매립하고, 단면을 깎아 내어 연마한 후에 행하였다. 이 결과, 본 실시예의 Ag 농도가 2.6 질량%인 합금도금막(범프)에서는 도 8에 나타내는 같이 보이드가 없는 것이었던, 이것에 대하여 Ag 농도가 3.4 질량%인 합금도금막에 의하여 형성한 범프에서는 도 9에 나타내는 바와 같은 보이드가 발생하는 경우가 있었다.
실시예 2
합금도금액 중의 모든 금속에 대한 Ag의 비율, 도금시의 전류밀도, 전류인가법을 각각 변화시켜 합금도금을 행하고, 다시 238℃에서 리플로우시켰다. 얻어진 범프에 대하여 실시예 1과 동일하게 하여 범프 중의 Ag의 함유량, 형상 및 보이드의 유무를 조사하였다. 이 결과를 표 1에 나타낸다.
Figure 112005031565740-pct00001
주) 표에 있어서, DC는 직류도금을, CHOP는 간헐도금을 의미한다.
이 결과로부터 분명한 바와 같이, 범프(합금도금막) 중의 Ag 함유량이 2.9% 이하인 경우에 보이드가 생기지 않고, 특히 Ag 함유량이 1.8∼2.6%인 경우는, 최고 리플로우 온도 238℃에서 볼화하고, 또한 보이드가 생기지 않기 때문에 실용성이 높은 납프리 범프가 얻어지는 것이 나타났다.
본 발명의 납프리 범프는 보이드가 발생하지 않고, 또한 그 만큼 온도를 올리지 않아도 바람직한 형상의 범프가 되는 것이다. 또 이 범프는 납을 함유하지 않고, α선 방출에 의한 집적회로의 오작동이나 환경영향이 없는 것이다.
이와 같이 본 발명의 납프리 범프는 반도체소자 등의 표면 설치기술(SMT)에 있어서 널리 사용할 수 있고, 납프리이면서, 납땜을 신뢰성 좋게 행하는 것이 가능하게 된다.
본 발명은 도금막 중에서의 Ag 농도를 조정한 Sn-Ag계 땜납 합금도금막을 리플로우함으로써 얻어지는 보이드의 발생이 억제된 납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치에 관한 것이다.

Claims (17)

  1. 도금욕 조성 및 전석(電析) 조건을 제어하면서 전기도금을 행하여, 범프를 형성해야 할 부분에, 막 중의 Ag 농도가 1.6~2.6 질량%인 Sn-Ag계 합금도금막을 형성하고, 이어서 얻어진 상기 합금도금막을 리플로우하는 것을 특징으로 하는 납프리 범프의 형성방법.
  2. 제 1항에 있어서,
    상기 합금도금막을 리플로우할 때의 최고 온도가, 240℃ 이하인 것을 특징으로 하는 납프리 범프의 형성방법.
  3. 제 1항에 있어서,
    도금욕 조성 및 전석 조건의 제어를, 도금욕 중의 Ag 이온과 Sn 이온의 농도비를 일정하게 하고, 전석 조건을 변화시킴으로써 행하는 것을 특징으로 하는 납프리 범프의 형성방법.
  4. 제 1항에 있어서,
    도금욕 조성 및 전석 조건의 제어를, 전석 조건을 일정하게 하고, 도금욕 중의 Ag 이온과 Sn 이온의 농도비를 변화시킴으로써 행하는 것을 특징으로 하는 납프리 범프의 형성방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020057010966A 2002-12-26 2003-12-25 납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치 Expired - Lifetime KR101076819B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002378010 2002-12-26
JPJP-P-2002-00378010 2002-12-26

Publications (2)

Publication Number Publication Date
KR20050084312A KR20050084312A (ko) 2005-08-26
KR101076819B1 true KR101076819B1 (ko) 2011-10-25

Family

ID=32677413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010966A Expired - Lifetime KR101076819B1 (ko) 2002-12-26 2003-12-25 납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치

Country Status (7)

Country Link
US (2) US7012333B2 (ko)
EP (1) EP1598448A4 (ko)
JP (1) JP4425799B2 (ko)
KR (1) KR101076819B1 (ko)
CN (1) CN1732291B (ko)
TW (1) TWI303463B (ko)
WO (1) WO2004059042A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012333B2 (en) * 2002-12-26 2006-03-14 Ebara Corporation Lead free bump and method of forming the same
WO2007021980A2 (en) 2005-08-12 2007-02-22 Isotron Corporation Compositionally modulated composite materials and methods for making the same
US7713859B2 (en) * 2005-08-15 2010-05-11 Enthone Inc. Tin-silver solder bumping in electronics manufacture
TW200804629A (en) * 2006-07-05 2008-01-16 Idx Corp Power supply for anodizing
US8177945B2 (en) 2007-01-26 2012-05-15 International Business Machines Corporation Multi-anode system for uniform plating of alloys
WO2010005993A2 (en) 2008-07-07 2010-01-14 Modumetal Llc Low stress property modulated materials and methods of their preparation
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
JP5311656B2 (ja) * 2008-12-27 2013-10-09 京セラＳｌｃテクノロジー株式会社 配線基板
BR122013014464B1 (pt) 2009-06-08 2020-10-20 Modumetal, Inc revestimento de multicamadas resistente à corrosão em um substrato e método de eletrodepósito para produção de um revestimento
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
CN103261479B (zh) 2010-07-22 2015-12-02 莫杜美拓有限公司 纳米层压黄铜合金的材料及其电化学沉积方法
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US20120325671A2 (en) * 2010-12-17 2012-12-27 Tel Nexx, Inc. Electroplated lead-free bump deposition
US9017528B2 (en) 2011-04-14 2015-04-28 Tel Nexx, Inc. Electro chemical deposition and replenishment apparatus
US9005409B2 (en) 2011-04-14 2015-04-14 Tel Nexx, Inc. Electro chemical deposition and replenishment apparatus
JP5876767B2 (ja) * 2012-05-15 2016-03-02 株式会社荏原製作所 めっき装置及びめっき液管理方法
WO2014146117A2 (en) 2013-03-15 2014-09-18 Modumetal, Inc. A method and apparatus for continuously applying nanolaminate metal coatings
CN105189826B (zh) 2013-03-15 2019-07-16 莫杜美拓有限公司 通过添加制造工艺制备的制品的电沉积的组合物和纳米层压合金
EP2971264A4 (en) 2013-03-15 2017-05-31 Modumetal, Inc. Nanolaminate coatings
EP2971265A4 (en) 2013-03-15 2016-12-14 Modumetal Inc NICKEL CHROME NANOLAMINE COATING WITH HIGH HARDNESS
US9303329B2 (en) 2013-11-11 2016-04-05 Tel Nexx, Inc. Electrochemical deposition apparatus with remote catholyte fluid management
US8877630B1 (en) * 2013-11-12 2014-11-04 Chipmos Technologies Inc. Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US9368340B2 (en) * 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
AR102068A1 (es) 2014-09-18 2017-02-01 Modumetal Inc Métodos de preparación de artículos por electrodeposición y procesos de fabricación aditiva
CN106795645B (zh) 2014-09-18 2020-03-27 莫杜美拓有限公司 用于连续施加纳米层压金属涂层的方法和装置
CN105256347B (zh) * 2015-11-17 2018-01-16 通富微电子股份有限公司 锡银凸块含银量控制方法
JP6713809B2 (ja) * 2016-03-31 2020-06-24 株式会社荏原製作所 基板の製造方法及び基板
CA3036191A1 (en) 2016-09-08 2018-03-15 Modumetal, Inc. Processes for providing laminated coatings on workpieces, and articles made therefrom
CN109922936A (zh) 2016-09-09 2019-06-21 莫杜美拓有限公司 通过在工件上沉积材料层来制造模具，通过该工艺得到的模具和制品
CN109963966B (zh) 2016-09-14 2022-10-11 莫杜美拓有限公司 用于可靠、高通量、复杂电场生成的系统以及由其生产涂层的方法
US12076965B2 (en) 2016-11-02 2024-09-03 Modumetal, Inc. Topology optimized high interface packing structures
WO2018175975A1 (en) 2017-03-24 2018-09-27 Modumetal, Inc. Lift plungers with electrodeposited coatings, and systems and methods for producing the same
CN110770372B (zh) 2017-04-21 2022-10-11 莫杜美拓有限公司 具有电沉积涂层的管状制品及其生产系统和方法
WO2018200370A1 (en) * 2017-04-24 2018-11-01 University Of North Texas Nanomanufacturing of metallic glasses for energy conversion and storage
WO2019210264A1 (en) 2018-04-27 2019-10-31 Modumetal, Inc. Apparatuses, systems, and methods for producing a plurality of articles with nanolaminated coatings using rotation
JP2020111796A (ja) * 2019-01-11 2020-07-27 Ｊｘ金属株式会社 表面処理金属材料、表面処理金属材料の製造方法、及び、電子部品
JP2023504033A (ja) * 2019-11-27 2023-02-01 ラム リサーチ コーポレーション レジストによるめっきのためのエッジ除去
JP7484865B2 (ja) * 2021-10-14 2024-05-16 トヨタ自動車株式会社 金属皮膜の成膜装置および金属皮膜の成膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000328286A (ja) 1999-05-19 2000-11-28 Yuken Kogyo Kk 錫−銀系合金電気めっき浴
JP2001308129A (ja) * 2000-04-19 2001-11-02 Advanced Interconnect Technology Ltd 鉛フリーバンプの形成方法
JP2002158247A (ja) 2000-11-22 2002-05-31 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
JP2002217226A (ja) 2000-12-29 2002-08-02 Apack Technologies Inc はんだバンプ形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645955B2 (ja) * 1995-12-19 2005-05-11 ディップソール株式会社 錫−銀合金酸性めっき浴
AU1556297A (en) * 1996-01-30 1997-08-22 Naganoken Aqueous solution for forming metal complexes, tin-silver alloy plating bath, and process for producing plated object using the plating bath
JP3545549B2 (ja) * 1996-09-26 2004-07-21 株式会社大和化成研究所 電気・電子回路部品
JPH10102277A (ja) * 1996-10-01 1998-04-21 Daiwa Kasei Kenkyusho:Kk 光沢錫−銀合金電気めっき浴
US6099713A (en) * 1996-11-25 2000-08-08 C. Uyemura & Co., Ltd. Tin-silver alloy electroplating bath and tin-silver alloy electroplating process
JP3301707B2 (ja) * 1997-01-20 2002-07-15 ディップソール株式会社 錫−銀合金酸性電気めっき浴
JP2000094181A (ja) * 1998-09-24 2000-04-04 Sony Corp はんだ合金組成物
JP3753168B2 (ja) * 1999-08-20 2006-03-08 千住金属工業株式会社 微小チップ部品接合用ソルダペースト
JP2001237259A (ja) * 2000-02-22 2001-08-31 Fujitsu Ltd ハンダ合金、回路基板、半導体装置及びその製造方法
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP3866503B2 (ja) * 2000-10-18 2007-01-10 株式会社東芝 半導体装置
JP4152596B2 (ja) * 2001-02-09 2008-09-17 新日鉄マテリアルズ株式会社 ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
JP3801893B2 (ja) * 2001-09-26 2006-07-26 株式会社東芝 部材の接合方法
US7012333B2 (en) * 2002-12-26 2006-03-14 Ebara Corporation Lead free bump and method of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000328286A (ja) 1999-05-19 2000-11-28 Yuken Kogyo Kk 錫−銀系合金電気めっき浴
JP2001308129A (ja) * 2000-04-19 2001-11-02 Advanced Interconnect Technology Ltd 鉛フリーバンプの形成方法
JP2002158247A (ja) 2000-11-22 2002-05-31 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
JP2002217226A (ja) 2000-12-29 2002-08-02 Apack Technologies Inc はんだバンプ形成方法

Also Published As

Publication number Publication date
WO2004059042A1 (ja) 2004-07-15
TW200421507A (en) 2004-10-16
JPWO2004059042A1 (ja) 2006-04-27
US7012333B2 (en) 2006-03-14
KR20050084312A (ko) 2005-08-26
CN1732291B (zh) 2010-10-13
US20040219775A1 (en) 2004-11-04
US20050279640A1 (en) 2005-12-22
TWI303463B (en) 2008-11-21
EP1598448A4 (en) 2007-03-07
EP1598448A1 (en) 2005-11-23
JP4425799B2 (ja) 2010-03-03
CN1732291A (zh) 2006-02-08

Similar Documents

Publication Publication Date Title
KR101076819B1 (ko) 납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치
TWI579415B (zh) 無鉛錫合金電鍍組成物及方法
US20120325671A2 (en) Electroplated lead-free bump deposition
EP3004429B1 (en) Electroplating baths of silver and tin alloys
EP2918706A1 (en) Cu core ball, solder paste and solder joint
US12018378B2 (en) Electroless plating process
EP4086368A1 (en) Electroless nickel strike plating solution and method for forming nickel film
JP2010040691A (ja) 鉛フリーバンプ形成方法
EP0804058A1 (en) Solder method
KR101657460B1 (ko) ＳｎＣｌ2 혹은 ＳｎＣｌ2-2Ｈ2Ｏ을 사용하는 Ｓｎ-Ａｇ 도금액
EP2100486B1 (en) Method of producing conductive circuit board
KR20170113180A (ko) 도금 방법
US20060011482A1 (en) Electrocodeposition of lead free tin alloys
JP3895638B2 (ja) すず−銀−銅はんだ合金の形成方法並びに当該合金を使用する鉛フリーバンプおよび半導体素子の製造方法
US6805786B2 (en) Precious alloyed metal solder plating process
US20130309862A1 (en) METHOD FOR MANUFACTURING Sn ALLOY BUMP
Kovac et al. Immersion tin: Its chemistry, metallurgy, and application in electronic packaging technology
JP6852375B2 (ja) 無電解ニッケルめっき管理方法及び配線基板の製造方法
EP4209607A1 (en) Low melting-point bonding member, method for producing same, semiconductor electronic circuit, and method for mounting said semiconductor electronic circuit
JP3246623B2 (ja) はんだ付け装置及びはんだ付け方法
JPH1192997A (ja) 微細穴内部への液充填方法、及びストレート低融点半田バンプメッキ方法及び装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20050615

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20081215

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110211

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110923

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111019

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111020

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150918

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160921

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170919

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180918

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190917

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210915

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20220915

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20230918

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20240625

Termination category: Expiration of duration