[go: up one dir, main page]

KR101067091B1 - 방열기판 및 그 제조방법 - Google Patents

방열기판 및 그 제조방법 Download PDF

Info

Publication number
KR101067091B1
KR101067091B1 KR1020100029474A KR20100029474A KR101067091B1 KR 101067091 B1 KR101067091 B1 KR 101067091B1 KR 1020100029474 A KR1020100029474 A KR 1020100029474A KR 20100029474 A KR20100029474 A KR 20100029474A KR 101067091 B1 KR101067091 B1 KR 101067091B1
Authority
KR
South Korea
Prior art keywords
layer
pore
insulating layer
porous
metal core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100029474A
Other languages
English (en)
Inventor
강정은
신혜숙
서기호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100029474A priority Critical patent/KR101067091B1/ko
Priority to US12/852,323 priority patent/US8338714B2/en
Priority to JP2010179240A priority patent/JP2011216842A/ja
Application granted granted Critical
Publication of KR101067091B1 publication Critical patent/KR101067091B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147Sealing or impregnating, e.g. of pores
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 방열기판에 관련된 것으로 금속코어층, 상기 금속코어층의 일면 또는 양면에 형성되되, 상기 금속코어층에 접촉하는 배리어층 및 직경이 다른 제1 포어와 제2 포어를 포함하며 상기 배리어층에 연결된 다공성 포러스층으로 구성된 제1 절연층, 상기 제1 절연층에 임베딩되되, 상기 다공성 포러스층의 상기 제2 포어에 충진되고 상기 제2 포어의 측면에서 연결된 제1 회로층 및 상기 제1 절연층의 상기 다공성 포러스층 상에 형성된 제2 절연층을 포함한다.
또한, 본 발명의 방열기판은 상기 제1 회로층이 상기 제2 포어의 일부를 충진하며, 상기 제2 절연층은 상기 제1 절연층과 평탄면을 이루도록 상기 제2 포어에 충진된 것을 특징으로 한다.
그리고, 본 발명은 상기 방열기판의 제조방법에 관련된다.

Description

방열기판 및 그 제조방법{HEAT-RADIATING SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 방열기판 및 그 제조방법에 관한 것이다.
최근 다양한 분야에서 응용되는 파워소자 및 파워모듈의 방열 문제를 해결하기 위해 열전도 특성이 좋은 금속재료를 이용하여 여러 가지 형태의 방열기판을 제작하고자 노력하고 있다. 동시에, LED 모듈, 파워모듈은 물론 그 밖의 제품분야에서 다층 미세패턴이 형성된 방열기판이 요구되고 있다.
하지만, 종래의 유기 PCB, 세라믹 기판, 유리 기판이나 금속코어층을 포함하는 방열기판의 경우 실리콘 웨이퍼에 비해 미세패턴의 형성이 상대적으로 어렵고 비용이 높은 편이라 그 응용분야가 제한되어 왔다.
종래 인쇄회로기판의 제조방법을 예를 들어 검토하면, 먼저 프리프레그에 동박이 형성된 동박 적층판(Copper clad laminte; CCL)을 준비한다. 그리고 기계적 드릴비트를 이용하여 층간 연결을 위한 수직 비아홀을 가공한 후, 수직 비아홀 내벽을 포함하여 동박에 무전해 도금층을 형성한다.
다음, 수직 비아홀 내부를 포함하여 무전해 도금층에 전해 동도금 공정(필도금 공정)을 실시하여 전해 도금층을 형성한다. 동박, 무전해 도금층, 및 전해 도금층에 패터닝 공정을 수행하여 비아를 포함하는 회로층을 형성한다.
한편, 상기 동박 적층판 대신 금속코어층을 이용하면, 금속코어층을 포함하는 방열기판이 형성된다.
그 후, 상기 회로층 상에 빌드업층을 형성하면 다층인쇄회로기판이 제조된다. 이때, 빌드업층은 도금과 인쇄방법에 의해 형성된 회로패턴과 절연소재를 차례로 쌓아 올리는 방식으로 제조된다.
상술한 종래방식에 의해 제조된 종래의 인쇄회로기판(또는 방열기판)은 미세패턴의 형성이 곤란하며 방열특성이 떨어지는 문제가 있었다. 또한, 종래의 다층인쇄회로기판(또는 다층방열기판)은 빌드업층의 두께 때문에 인쇄회로기판 두께가 커져 버린다는 문제가 있었다. 이로 인해 다층인쇄회로기판은 배선의 길이가 길어져 신호처리시간이 많이 소요되고, 결국 고밀도 배선화의 요구에 역행하게 되는 문제가 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 다공성 구조의 산화절연층을 포함하여 방열성이 향상되고, 산화절연층에 임베딩된 회로층을 포함하여 미세패턴의 형성이 가능한 방열기판을 제안하는 것을 목적으로 한다.
그리고, 빌드업 방식에 의하지 않고, 다층구조를 형성하여 슬림한 구조를 갖는 다층방열기판을 제안하는 것을 목적으로 한다.
또한, 상기 방열기판과 다층방열기판의 제조방법을 제안하는 것을 목적으로 한다.
본 발명은 방열기판에 관련된 것으로 금속코어층, 상기 금속코어층의 일면 또는 양면에 형성되되, 상기 금속코어층에 접촉하는 배리어층 및 직경이 다른 제1 포어와 제2 포어를 포함하며 상기 배리어층에 연결된 다공성 포러스층으로 구성된 제1 절연층, 상기 제1 절연층에 임베딩되되, 상기 다공성 포러스층의 상기 제2 포어에 충진되고 상기 제2 포어의 측면에서 연결된 제1 회로층 및 상기 제1 절연층의 상기 다공성 포러스층 상에 형성된 제2 절연층을 포함한다.
또한, 본 발명은 상기 제2 절연층 상에 형성되는 제2 회로층 및 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아를 더 포함한다.
또한, 본 발명은 상기 금속코어층의 양면에 형성된 상기 제2 회로층을 연결하는 제2 비아를 더 포함한다.
또한, 본 발명의 상기 금속코어층은 알루미늄으로 구성되며, 상기 제1 절연층은 Al2O3으로 구성된 것을 특징으로 한다.
그리고, 본 발명에 따른 방열기판은 금속코어층, 상기 금속코어층의 일면 또는 양면에 형성되되, 상기 금속코어층에 접촉하는 배리어층 및 직경이 다른 제1 포어와 제2 포어를 포함하며 상기 배리어층에 연결된 다공성 포러스층으로 구성된 제1 절연층, 상기 제1 절연층에 임베딩되되, 상기 다공성 포러스층에 포함된 상기 제2 포어에 상기 제2 포어의 밑면에서부터 일부를 충진하며, 상기 제2 포어의 측면에서 연결된 제1 회로층, 및 상기 제1 절연층과 평탄면을 이루도록 상기 제2 포어의 상단으로부터 두께방향으로 충진된 제2 절연층을 포함한다.
또한, 본 발명의 상기 제2 절연층은 상기 제1 절연층과 평탄면을 이루도록 상기 다공성 포러스층의 상기 제1 포어와 상기 제2 포어에 충진되며, 상기 제1 절연층과 상기 제2 절연층이 이루는 평탄면 상에 형성된 제2 회로층 및 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아를 더 포함한다.
또한, 본 발명의 상기 제2 절연층은 상기 다공성 포러스층의 상기 제1 포어와 상기 제2 포어에 충진되며, 상기 제1 절연층의 상기 다공성 포러스층 상단을 커버하도록 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 제2 절연층 상에 형성된 제2 회로층 및 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아를 더 포함한다.
또한, 본 발명은 상기 금속코어층의 양면에 형성된 상기 제2 회로층을 연결하는 제2 비아를 더 포함한다.
또한, 본 발명의 상기 금속코어층은 알루미늄으로 구성되며, 상기 제1 절연층은 Al2O3으로 구성된 것을 특징으로 한다.
그리고, 본 발명은 방열기판의 제조방법에 관련되며, 금속코어부재를 제공하는 단계, 상기 금속코어부재의 일면 또는 양면을 양극산화하되, 상기 금속코어부재에 접촉하는 배리어층 및 상기 배리어층과 연결되며 중심부의 직경이 양단의 직경보다 큰 제1 포어를 포함하는 다공성 포러스층으로 구성된 제1 절연층을 형성하는 단계, 상기 다공성 포러스층에 포함된 상기 제1 포어가 인접하는 복수의 포어와 측면에서 연결된 제2 포어가 되도록 등방성 에칭을 수행하는 단계, 상기 제2 포어에 임베딩되도록 제1 회로층을 형성하는 단계 및 상기 다공성 포러스층을 커버하도록 제2 절연층을 실링하는 단계를 포함한다.
또한, 본 발명은 상기 제2 절연층을 실링하는 단계 이후에, 상기 제1 회로층이 노출되도록 제1 비아홀을 형성하는 단계 및 상기 제1 회로층과 연결되는 제1 비아 및 상기 제2 절연층 상에 위치하는 제2 회로층을 형성하는 단계를 더 포함한다.
또한, 본 발명은 상기 제1 비아홀을 형성하는 단계 이후에, 상기 방열기판을 관통하는 제2 비아홀을 형성하는 단계, 상기 제2 비아홀의 내벽에 절연내막을 형성하는 단계 및 상기 제1 회로층과 연결되는 상기 제1 비아, 상기 제2 절연층 상에 위치하는 상기 제2 회로층, 및 상기 금속코어부재의 양면에 위치하는 상기 제2 회로층을 연결하는 제2 비아를 형성하는 단계를 더 포함한다.
또한, 본 발명의 상기 금속코어부재는 알루미늄으로 구성되며, 상기 제1 절연층은 Al2O3로 구성된 것을 하는 특징으로 한다.
그리고, 본 발명에 따른 방열기판의 제조방법은 금속코어부재를 제공하는 단계, 상기 금속코어부재의 일면 또는 양면을 양극산화하되 상기 금속코어부재에 접촉하는 배리어층 및 상기 배리어층과 연결되며 중심부의 직경이 양단의 직경보다 큰 제1 포어를 포함하는 다공성 포러스층으로 구성된 제1 절연층을 형성하는 단계, 상기 다공성 포러스층에 포함된 상기 제1 포어가 인접하는 복수의 포어와 중심부에서 연결된 제2 포어가 되도록 등방성 에칭을 수행하는 단계, 상기 제2 포어에 임베딩되되, 상기 제2 포어에 상기 제2 포어의 밑면에서부터 일부를 충진하여 제1 회로층을 형성하는 단계 및 상기 제1 절연층과 평탄면을 이루도록 상기 제2 포어의 상단으로부터 두께방향으로 충진하여 제2 절연층을 형성하는 단계를 포함한다.
또한, 본 발명의 상기 제2 절연층을 형성하는 단계는, 상기 다공성 포러스층의 상기 제1 포어 및 상기 제2 포어에 충진되며, 상기 제1 절연층 상단을 커버하도록 수행되는 것을 특징으로 한다.
또한, 본 발명은 상기 제2 절연층을 형성하는 단계 이후에, 상기 제1 회로층이 노출되도록 제1 비아홀을 형성하는 단계 및 상기 제1 회로층과 연결되는 제1 비아 및 상기 제2 절연층 상에 위치하는 제2 회로층을 형성하는 단계를 더 포함한다.
또한, 본 발명은 상기 제1 비아홀을 형성하는 단계 이후에, 상기 방열기판을 관통하는 제2 비아홀을 형성하는 단계, 상기 제2 비아홀의 내벽에 절연내막을 형성하는 단계 및 상기 제1 회로층과 연결되는 상기 제1 비아, 상기 제2 절연층 상에 위치하는 상기 제2 회로층, 및 상기 금속코어부재의 양면에 위치하는 상기 제2 회로층을 연결하는 제2 비아를 형성하는 단계를 더 포함한다.
또한, 본 발명의 상기 금속코어부재는 알루미늄으로 구성되며, 상기 제1 절연층은 Al2O3로 구성된 것을 하는 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 방열기판은 금속코어층에 적층된 절연층이 아닌 산화절연층을 포함하고, 산화절연층에 임베딩된 회로층을 포함하여 방열성은 향상되며, 미세회로패턴의 획득이 가능하다.
또한, 본 발명에 따른 다층방열기판은 수지절연층과 같은 적층된 절연층을 포함하지 않고, 금속코어층을 양극산화하여 형성된 다공성의 산화절연층을 포함하여 방열기판의 두께를 감소시킬 수 있고, 방열특성이 향상된다.
또한, 본 발명에 따른 방열기판의 회로층은 다공성 구조를 갖는 산화절연층의 포어에 형성되며, 포어의 측면에서 연결된 형상을 가져 회로패턴의 단선문제를 방지할 수 있다.
그리고, 본 발명에 따른 방열기판의 제조방법은 빌드업 공정이 요구되지 않아 제조공정이 단순하여 생산성이 향상되고, 제조비용이 절감된다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 방열기판을 간략하게 도시한 단면도이다.
도 2는 도 1에 도시된 방열기판에 포함된 제1 절연층의 구조를 확대한 단면도이다.
도 3은 도 1에 도시된 방열기판의 변형예를 도시한 단면도이다.
도 4는 도 3에 도시된 방열기판의 변형예를 도시한 단면도이다.
도 5는 본 발명의 바람직한 제2 실시예에 따른 방열기판을 도시한 단면도이다.
도 6 및 도 7은 도 5에 도시된 방열기판의 변형예를 도시한 단면도이다.
도 8은 도 7에 도시된 방열기판의 변형예를 도시한 단면도이다.
도 9 내지 도 15는 도 1에 도시된 제1 실시예에 따른 방열기판의 제조공정을 간략하게 도시한 단면도이다.
도 16 내지 도 17은 도 3에 도시된 방열기판의 제조공정을 간략하게 도시한 단면도이다.
도 18 내지 도 19는 도 4에 도시된 방열기판의 제조공정을 간략하게 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 방열기판을 간략하게 도시한 단면도이고, 도 2는 도 1에 도시된 방열기판에 포함된 제1 절연층의 구조를 확대한 단면도이며, 도 3은 도 1에 도시된 방열기판의 변형예를 도시한 단면도이고, 도 4는 도 3에 도시된 방열기판의 변형예를 도시한 단면도이다.
이하, 이를 참조하여 본 실시예에 따른 방열기판을 설명하기로 한다.
도 1에 도시된 것과 같이, 본 실시예에 따른 방열기판(100)은 금속코어층(10), 금속코어층(10)의 일면 또는 양면에 형성된 제1 절연층(20), 제1 절연층(20)에 임베딩되는 제1 회로층(30), 및 제2 절연층(40)을 포함한다.
금속코어층(10)은 금속으로 구성되며, 일반적인 수지코어층에 비해 강도가 크기 때문에 휨(warpage)에 대한 저항이 크며, 기판에 실장된 발열소자(미도시)에 서 발생하는 열을 분산하여 외부로 방출하는 역할을 한다.
이러한 금속코어층(10)은 예를 들면 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금으로 구성될 수 있다. 다만, 설명의 편의를 위해 알루미늄을 예시하여 설명하기로 한다.
제1 절연층(20)은 금속코어층(10)에 형성되며, 금속코어층(10)에 접촉하는 배리어층(22) 및 배리어층에 연결된 다공성 포러스층(24)를 포함한다. 제1 절연층(20)에 대한 상세한 설명은 도 2를 참조하여 설명한다.
도 2에 도시된 제1 절연층(20)은 금속코어층(10)을 양극산화하여 형성된 산화절연층으로 금속코어층(10)이 알루미늄으로 구성된 경우 제1 절연층(20)은 알루미나(Al2O3)로 구성된다.
배리어층(22)은 금속코어층(10)과 접촉하여 금속코어층(10)과 계면을 형성하는 산화절연층이고, 포러스층(24)은 배리어층(22)에 연결되며, 결정기둥(C)과 포어(P)를 갖는 다공성층이다.
이때, 포러스층(24)은 2가지로 분류되는 포어(P)를 포함한다. 이 중 하나는 중심부의 직경이 양단의 직경보다 큰 형상을 갖고, 포어(P)의 대부분을 차지하는 포어(P1:이하, 제1 포어)이다. 이러한 제1 포어(P1)는 인접하는 다른 제1 포어(P1)와 공간적으로 분리되어 있다.
다른 하나는 인접하는 포어와 측면에서 연결된 형상을 갖고, 제1 회로층(30)을 임베딩하는 포어(P2:이하, 제2 포어)이다. 제2 포어(P2)는 제1 포어(P1)와 같이 중심부의 직경이 양단의 직경보다 크며, 제1 포어(P1)보다 다소 큰 직경을 갖는다. 이는 제2 포어(P2)가 인접하는 포어와 측면에서 연결되기 위해 몇몇의 제1 포어(P1)에 등방성 에칭을 수행하여 형성되기 때문이다. 등방성 에칭을 수행할 때 양단보다 직경이 큰 중심부에서 인접하는 제2 포어(P2)와 측면에서 연결된다.
한편, 이러한 제1 포어(P1)와 제2 포어(P2)의 형상은 방열기판(100)의 제조공정에 기인한 것으로, 이는 방열기판의 제조방법 설명하는 과정에서 명확해질 것이다.
그리고, 제1 회로층(30)은 도 1에 도시된 것과 같이, 제1 절연층(20)에 임베딩된다. 통상의 방열기판(또는, 인쇄회로기판)에서 회로층이 절연층의 외면에 형성되는 것과 달리 본 실시예에 따른 방열기판(100)의 제1 회로층(30)은 절연층에 임베딩되어 방열기판의 두께를 감소시킬 수 있고, 회로층의 손상을 방지할 수 있다.
좀더 상세히 검토하면, 제1 회로층(30)은 상술한 포러스층(22)의 제2 포어(P2)에 형성된다. 제2 포어(P2)는 상술한 것과 같이 인접하는 다른 제2 포어(P)와 측면(중심 측면부)에서 연결되기 때문에 제2 포어(P2)에 임베딩된 제1 회로층(30) 역시 제2 포어(P2)의 형상을 갖고, 인접하는 제2 포어(P2)에 형성된 회로패턴과 측면에서 연결된다.
그리고, 제1 회로층(30)은 도금방식에 의해 형성되기 때문에 제2 포어(P2)의 밑면에서 측면을 따라 충진된다. 이때, 제1 회로층(30)이 측면에서 연결된 형상을 갖기 위해 제2 포어(P2)의 밑면에서 중심부까지의 높이보다 크게 형성되는 것이 바람직하다.
또한, 도 1에 도시된 것과 같이 제1 회로층(30)은 제2 포어(P2)를 완전히 충진하여 결정기둥(C)과 동일한 높이를 갖는 것이 더욱 바람직하다. 이러한 형상을 갖는 제1 회로층(30)은 인접하는 제2 포어(P2)에 충진된 회로패턴과 충분히 연결될 뿐만 아니라, 후술하는 제2 절연층(40)이 평탄하게 형성되고, 견고하게 접착될 수 있게 한다.
제2 절연층(40)은 제1 절연층(20)의 다공성 포러스층(24) 상에 형성된다. 제1 포어(P1) 및 제2 포어(P2)의 상단을 커버하도록 형성되며, 결정기둥(C)의 상단면에서 접착한다. 또한, 상술한 것과 같이 제1 회로층(30)이 결정기둥(C)과 동일한 높이를 갖는 경우 제2 절연층(40)은 제1 회로층(30)의 상단에서도 접착한다. 이러한 제2 절연층(40)은 방열기판(100)의 외면을 평탄하게 하고, 외부에 노출된 제1 회로층(30)을 산화로부터 보호한다.
한편, 다층방열기판을 형성하는 경우 제2 절연층(40)은 통상의 빌드업 방식에 사용되는 프리프레그와 같은 절연재로 구성될 수 있나, 도 1에 도시된 것과 같이 단층의 회로층을 갖는 경우 제2 절연층(40)은 보호층의 성질을 가지므로, 제2 절연층(40)으로 솔더레지스트가 채용될 수 있다.
한편, 도 1에는 도시되지 않았으나, 제2 절연층(40)에 개구부를 형성하여 제1 회로층(30)이 외부에 노출됨으로써 패드부를 형성할 수 있다. 이러한 패드부는 외부에 실장되는 전자소자와 연결된다.
도 3은 도 1에 도시된 방열기판의 변형예로 다층방열기판의 절단면을 도시하고 있다. 이하, 이를 참고하여 다층방열기판을 설명하기로 한다. 다만, 도 1 및 도 2를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 3에 도시된 것과 같이 본 실시예에 따른 방열기판(100-1)은 제2 절연층(40) 상에 형성되는 제2 회로층(50), 제1 회로층(30)과 상기 제2 회로층을 연결하는 제1 비아(55)를 더 포함하여 2층의 다층기판을 형성한다.
제2 회로층(50)은 제2 절연층(40) 상에 형성되며, 도금방식에 의해 형성될 수 있고, 구리, 은, 니켈 등이 채용될 수 있다.
제1 비아(55)는 제2 절연층(40)에 형성된 비아홀(45:이하, 제1 비아홀)에 형성되어 제1 회로층(30)과 제2 회로층(50)을 연결한다. 도 3에 도시된 것과 같이, 제1 회로층(30)이 결정기둥(C)과 동일한 높이를 갖는 경우 제1 비아(55)는 제1 회로층(30)의 상단에서 연결된다. 이러한 제1 비아(55)는 도금방식에 의해 제2 회로층(50)과 동시에 형성될 수 있으며, 그 제조방법에 대한 상세한 설명은 후술하기로 한다.
도 4는 도 3에 도시된 방열기판의 변형예로 양면방열기판의 절단면을 도시하고 있다. 이하, 이를 참고하여 양면방열기판을 설명하기로 한다. 다만, 도 1 내지 도 3을 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 4에 도시된 것과 같이 본 실시예에 따른 방열기판(100-2)은 금속코어층(10)의 양면에 형성된 제2 회로층(50)을 연결하는 제2 비아(70)를 더 포함하여 양면방열기판을 형성한다.
방열기판(100-2)은 제1 절연층(20), 제1 절연층(20)에 임베딩되는 제1 회로층(30), 제2 절연층(40), 제2 절연층(40) 상에 형성되는 제2 회로층(50)과 제1 회로층(30)과 상기 제2 회로층을 연결하는 제1 비아(55)가 금속코어층(10)의 양면에 형성된다.
제2 비아(70)는 금속코어층(10)의 양면에 형성된 제2 회로층(50)을 연결하는데, 제2 비아(70)는 방열기판을 관통하는 제2 비아홀(60)의 내벽에 형성된 도금패턴이다.
또한, 제2 비아(70)와 금속코어층(10)의 쇼트를 방지하기 위해, 제2 비아(70)와 제2 비아홀(60)의 내벽 사이에는 절연내막(65)이 형성된다. 따라서, 제2 비아(70)는 실질적으로 제2 비아홀(60)의 내벽에 형성된 절연내막(65) 상에 형성된 도금패턴이다.
이러한 절연내막(65)은 도 3에 도시된 것과 같이, 제2 비아홀(60)의 내벽 중에서 금속코어층(10)을 관통하는 영역에 대해 양극산화하여 산화절연내막(예를 들면, 알루미나 절연내막)을 형성하거나, 제2 비아홀(60)의 내벽 전체에 절연재를 박막으로 도포하여 형성될 수 있다.
도 5는 본 발명의 바람직한 제2 실시예에 따른 방열기판을 간략하게 도시한 단면도이고, 도 6 및 도 7은 도 5에 도시된 방열기판의 변형예를 도시한 단면도이고, 도 8은 도 7에 도시된 방열기판의 변형예를 도시한 단면도이다.
이하, 이를 참조하여 본 실시예에 따른 방열기판을 설명하기로 한다. 다만, 도 1 내지 도 4를 참조하여 설명한 제1 실시예에 따른 방열기판과 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 5에 도시된 것과 같이, 본 실시예에 따른 방열기판(200)은 금속코어층(10), 금속코어층(10)의 일면 또는 양면에 형성되는 다공성의 제1 절연층(20), 제1 절연층(20)에 임베딩되는 제1 회로층(30'), 및 제2 절연층(40')을 포함한다.
이때, 본 실시예에 따른 제1 회로층(30')은 도 1에 도시된 제1 회로층(30)과 달리 제1 절연층(20)에 임베딩되며 제2 포어(P2)의 측면에서 연결되되, 제2 포어(P2)의 밑면에서부터 일부에 충진된다.
그리고, 제2 절연층(40')은 제1 절연층(20)과 평탄면을 이루도록 제2 포어(P2)의 상단으로부터 두께방향으로 충진된다.
상세히 검토하면, 제1 회로층(30')이 다공성 포러스층(22)에 포함된 제2 포어(P2)의 밑면에서 측면을 따라 충진되되, 제2 포어(P2)에 완전히 충진되지 않는다. 다만, 제1 회로층(30')이 측면에서 연결된 형상을 갖기 위해 도 5에 도시된 것과 같이 제2 포어(P2)의 밑면에서 중심부까지의 높이보다 다소 높게 형성되는 것이 바람직하다.
그리고, 제2 절연층(40') 역시 제2 포어(P2)에 충진되되, 제1 회로층(30')의 상단으로부터 제1 절연층(20)과 평탄면을 이루는 높이까지 충진된다. 특히, 제2 포어(P2)에 인접한 결정기둥(C)의 상단까지 충진되면, 도 5에 도시된 형상을 갖게 된다.
또한, 제2 절연층(40')은 제2 포어(P2)뿐만 아니라, 제1 포어(P1)에도 충진될 수 있다. 이 역시 제1 포어(P1)의 상단으로부터 두께방향으로 충진되며, 다만 제1 포어에 충진된 제2 절연층(40')은 그 깊이가 제한되지 않는다. 이때, 제1 포어(P1)의 밑면까지 충진되는 것이 방열기판(200)의 외면을 형성하는 절연층을 더욱 견고하게 한다.
한편, 제2 절연층(40')이 제1 포어(P1) 및 제2 포어(P2) 모두에 충진되는 경우, 도 3에 도시된 것과 같이 제2 회로층과 제1 비아를 더 포함하는 다층방열기판을 형성할 수 있다.
도 6에는 도 5에 도시된 방열기판의 변형예를 도시하고 있다. 본 실시예에 따른 방열기판(200-1)은 제2 절연층(40")이 다공성 포러스층(24)의 포어(P)에 충진되며, 제1 절연층(20) 상단을 커버하도록 형성된 것을 특징으로 한다. 따라서, 제2 절연층(40')은 제2 포어(P2)에 충진되고 이에 연장되어 제1 절연층(20) 상단을 커버하도록 형성되거나, 제2 절연층(40")이 제1 포어(P1) 및 제2 포어(P2) 모두에 충진되어 제1 절연층(20)의 상단을 커버하도록 연장되게 형성될 수 있다.
그에 따라 방열기판(200-1)은 제2 절연층(40")이 방열기판(200-1)의 외면을 형성한다. 이러한 방열기판(200-1)은 포어(P)의 빈공간을 최소화하여 방열기판의 견고성을 향상시키는 동시에, 방열기판 외면을 더욱 평탄하게 한다.
또한, 도 7 및 도 8에는 도 6에 도시된 방열기판의 변형예로 다층방열기판과 양면방열기판을 도시하고 있다.
도 7에 도시된 방열기판(200-2)은 제2 절연층(40") 상에 형성되는 제2 회로층(50), 제1 회로층(30')과 상기 제2 회로층(50)을 연결하는 제1 비아(55)를 더 포함한다. 제2 회로층(50)과 제1 비아(55)의 구조 및 기능은 도 3을 참조하여 설명한 것과 동일한바 상세한 설명은 생략한다.
도 8에 도시된 방열기판(200-3)은 금속코어층(10)의 양면에 형성된 제2 회로층(50)을 연결하는 제2 비아(70)를 더 포함한다. 이러한 제2 비아(70)의 구조 및 기능 또한 도 4를 참조하여 설명한 것과 동일한바 상세한 설명은 생략한다.
도 9 내지 도 14은 도 1에 도시된 제1 실시예에 따른 방열기판의 제조공정을 간략하게 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열기판의 제조방법을 설명하기로 한다.
먼저, 도 9에 도시된 것과 같이, 방열기판의 금속코어층을 형성하는 금속코어부재(10)를 제공한다.
다음, 도 10에 도시한 것과 같이 금속코어부재(10)의 일면 또는 양면을 양극산화한다. 일반적인 양극산화는 금속코어부재(10)를 직류 전원의 양극에 접속하여 산성 용액(전해질 용액) 중에 침지함으로써 금속코어부재(10)의 표면에 배리어층과 포러스층으로 이루어진 산화절연층(금속산화물층)을 형성하는 공정을 말한다.
본 발명에서 제1 절연층(20)이 산화절연층으로 형성되되, 도 10에 도시된 것과 같이 배리어층(22)과 연결되며 중심부의 직경이 양단의 직경보다 긴 제1 포어(P1)를 갖는 다공성 포러스층(24)을 형성하기 위해 조건이 다른 환경에서 3회의 양극산화공정이 필요하다.
3회의 양극산화 공정은 도 11a 내지 도 11c를 참조하여 설명한다.
먼저, 도 9에 도시된 금속코어부재(10)에 제1 양극산화하면, 도 11a에 도시된 산화절연층이 형성된다. 여기서 제1 양극산화 조건은 0.5℃의 0.015몰 옥살산(H2C2O4) 전해질 용액에서 2분간 137V의 전압을 금속코어부재(10)에 인가하는 것이다(이러한 조건을 HA조건(Hard Anodization Condition)이라고 한다).
알루미늄부재를 예를 들어 설명하면, 알루미늄부재의 표면이 전해질 용액(electrolyte;acid solution)과 반응하여 경계면(알루미늄부재 표면/전해질 용액)에서 전해질 용액에 의해 알루미늄 금속이 이온으로 산화되어 알루미늄이온(Al3 +)이 형성된다. 또한, 알루미늄부재에 가해지는 전압에 의해 알루미늄부재 표면에 전류밀도가 집중되는 지점(dot)들이 형성된다. 이 지점에서의 국부적인 열이 발생하며, 전해질 용액(특히, 옥살산)의 활성도가 증가하게 되어 알루미늄이 전해질 용액과 매우 빠르게 반응하고 알루미늄이온은 더 많이 생성된다. 그 결과 알루미늄부재의 표면에 매우 미세하고 정렬성을 갖는 복수의 홈이 형성된다.
또한, 인가된 전압으로 인해 물의 분해반응이 일어나며, 이때 생성된 산소이온(O2 -)은 전기장의 힘으로 상술한 복수의 홈으로 이동하고, 전해질 용액에 의해 생성된 알루미늄이온과 반응하여 알루미나층을 형성하게 된다.
상술한 제1 양극산화 조건에서 양극산화하여 형성된 알루미나층은 도 11a에 도시된 것과 같이, 배리어층과 직경이 작은 포어를 갖는 포러스층으로 구성된다.
다음, 상술한 제1 양극산화가 종료되면, 제2 양극산화를 수행한다. 여기서 제2 양극산화 조건은 10℃의 4중량%의 인산(H3PO4) 전해질 용액에서 15분간 110V의 전압을 인가하는 것이다(이러한 조건을 MA조건(Mild Anodization Condition)이라고도 한다). 제1 양극산화 후 제2 양극산화를 수행하면, 도 11b에 도시된 것과 같이 제1 양극산화에서 형성된 포어보다 직경이 큰 포어를 갖는 포러스층이 형성된다.
배리어층의 W'-X' 경계면은 지속적으로 알루미나를 형성하여 두께방향으로 성장한다. 동시에 Y'-Z' 경계면은 전류 집중으로 국부적인 열이 발생하여 알루미나의 용해작용이 더 활발하게 일어나게 되고 Y'-Z' 경계면도 두께방향으로 성장하게 된다. 그에 따라 배리어층의 두께는 일정하게 유지되면서 포어의 깊이는 더욱 성장한다.
이때, 제2 양극산화 조건은 Y'-Z' 경계면에서 제1 양극산화 조건의 Y-Z 경계면보다 알루미나의 용해작용이 활발하여, 이때 형성된 포어는 도 11b에 도시된 것과 같이 제1 양극산화에서 형성된 포어보다 더 큰 직경을 갖게 된다.
그리고, 제2 양극산화가 종료되면, 다시 제1 양극산화를 수행한다. 그에 따라 직경이 작은 포어가 형성된다. 이렇듯 3번의 양극산화를 거침으로써 도 11c에 도시된 제1 포어(P1)를 갖는 포러스층(24)이 형성된다.
그 후, 도 12에 도시된 것과 같이, 다공성 포러스층(24)에 포함된 제1 포어(P1)가 인접하는 복수의 포어와 측면에서 연결되도록 등방성 에칭을 수행한다.
등방성 에칭이 수행된 제1 포어(P1)는 제2 포어(P2)가 되고, 에칭레지스트(80)에 의해 에칭이 수행되지 않은 포어는 여전히 제1 포어(P1)가 된다. 이때 사용되는 에칭액의 종류는 제한되지 아니한다.
에칭액은 제1 포어(P1)의 내벽을 동일한 두께로 용해시키며, 이때 제2 양극산화에서 형성된 제1 절연층(20) 영역(중심부 영역)은 제1 양극산화에서 형성된 제1 절연층(20) 영역보다 내벽(결정기둥)이 얇기 때문에 모두 용해되어 인접하는 제1 포어(P1)와 연결된다. 그에 따라, 인접하는 복수의 포어와 측면에서 연결된 제2 포어(P2)가 형성된다.
다음, 아세톤과 탈 이온화된 증류수를 사용하여 방열기판을 세척하고, 에칭레지스트를 제거하면, 도 13에 도시된 것과 같은 포러스층(24)을 포함하는 제1 절연층(20)이 형성된다. 포러스층(24)은 중심부의 직경이 양단의 직경보다 큰 형상을 갖는 제1 포어(P1), 인접하는 복수의 포어와 측면에서 연결된 형상을 갖는 제2 포어(P2)를 갖게 된다.
다음, 도 14에 도시된 것과 같이, 제2 포어(P2)에 임베딩되도록 제1 회로층(30)을 형성한다. 제1 회로층(30)은 도금방식에 의해 형성될 수 있다. 한편, 도금조건에 따라 제1 회로층(30)의 높이가 조절될 수 있다.
노광 및 현상공정을 거쳐 패터닝된 드라이필름(또는 포토레지스트필름)을 제1 포어(P1)의 상단에 형성한 후 무전해 도금법에 의해 제1 회로층(30)을 형성한다. 한편, 제1 회로층(30)은 통상적인 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등을 이용하여 형성할 수 있다.
다음, 도 15에 도시된 것과 같이, 다공성 포러스층(24)을 커버하도록 제2 절연층(40)을 실링(sealing)한다. 그에 따라 도 1에 도시된 방열기판이 완성된다.
도 16 내지 도 17은 도 3에 도시된 방열기판의 제조공정을 간략하게 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열기판의 제조방법을 설명하기로 한다.
제2 절연층(50)을 제1 절연층(20) 상에 실링하는 단계 이후에, 도 16에 도시된 것과 같이 제2 절연층(40)을 관통하는 제1 비아홀(45)을 형성한다. 제1 비아홀(45)은 제1 회로층(30)을 노출시키며 드릴방식 또는 YAG 레이저, CO2 레이저 등과 같은 레이저방식에 의해 형성될 수 있다.
그 후, 도 17에 도시된 것과 같이, 제2 회로층(50)과 제1 비아(55)를 형성한다. 제2 회로층(50)과 제1 비아(55)는 도금방식에 의해 도금층을 형성한 후 패터닝(에칭)함으로써 동시에 형성될 수 있다. 예를 들면, SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등에 의해 형성될 수 있다.
한편, 도 17에는 도시되지 않았으나, 제2 회로층(50) 상에 보호층(미도시)을 더 형성할 수 있다. 보호층은 솔더레지스트가 될 수 있고, 통상의 스크린 인쇄법, 롤러 코팅법, 커튼 코팅법, 스프레이 코팅법에 의해 형성될 수 있다.
또한, 제2 회로층(50)이 외부에 노출된 패드부를 포함하는 경우 전해금 도금법, 무전해금 도금법, 무전해 니켈/팔라듐/금 도금법 중 어느 하나에 의해 수행되는 외면처리 공정에 의해 패드보호층을 형성할 수 있다.
도 18 내지 도 19는 도 4에 도시된 방열기판의 제조공정을 간략하게 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열기판의 제조방법을 설명하기로 한다.
도 9에 도시된 것과 같이 금속코어부재(10)를 제공한 이후에, 금속코어부재(10)의 양면에 도 15에 도시된 제2 절연층(40)을 실링하는 단계까지 수행한다.
그 후, 도 16에 도시된 것과 같이 제2 절연층(40)에 제1 비아홀(45)을 형성하고(이때, 제1 비아홀(45)은 방열기판의 일면 또는 양면에 형성된다.), 도 18에 도시된 것과 같이, 방열기판(100-2)을 관통하는 제2 비아홀(60)을 형성한다.
그리고, 제2 비아홀(60)의 내벽에 절연내막(65)을 형성한다. 절연내막(65)은 금속코어층(10)을 관통하는 영역에 대해 양극산화하여 산화절연내막(예를 들면, 알루미나 절연내막)을 형성하거나, 제2 비아홀(60)의 내벽 전체에 절연재를 박막으로 도포하여 형성될 수 있다.
그리고, 도 19에 도시된 것과 같이, 도금방식에 의해 제1 비아(55), 제2 회로층(50), 제2 비아(70)를 형성한다. 이 또한, SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive)에 의해 형성될 수 있다.
도 5에 도시된 본 발명의 제2 실시예에 따른 방열기판(200)의 제조방법을 도 9 내지 도 14를 참조하여 설명한 제1 실시예에 따른 방열기판의 제조방법과 비교하여 설명한다.
도 5에 도시된 방열기판(200)은 도 14를 참조하여 설명한 제1 회로층(30)을 형성하는 단계에서, 제1 회로층(30')을 제1 절연층(20)에 임베딩되며 제2 포어(P2)의 측면에서 연결되되, 제2 포어(P2)의 밑면에서부터 일부에 충진된다.
그리고, 도 15를 참조하여 설명한 제2 절연층(40)을 형성하는 단계에서, 포러스층(24)의 상단에 실링하지 않고 제2 절연층(40')은 제1 절연층(20)과 평탄면을 이루도록 제2 포어(P2)의 상단으로부터 두께방향으로 충진한다.
또한, 도 6에 도시된 방열기판(200-1)은 상기와 같이 제1 회로층(30')을 형성한 이후에 제2 절연층(40")을 포어(P)에 충진하며, 다공성 포러스층(24)의 상단을 커버하도록 연장되게 형성한다. 따라서 제2 절연층(40')을 제2 포어(P2)에 충진하고 이에 연장되어 제1 절연층(20) 상단을 커버하도록 형성하거나, 제2 절연층(40")을 제1 포어(P1) 및 제2 포어(P2) 모두에 충진하고 이에 연장되어 제1 절연층(20)의 상단을 커버하도록 형성할 수 있다.
또한, 도 7 및 도 8에 도시된 방열기판(200-2, 200-3)은 도 6에 도시된 방열기판을 형성한 이후에, 도 16 내지 도 19를 참조하여 설명한 과정을 거쳐 형성된다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
100, 100-1, 100-2, 200, 200-1, 200-2, 200-3 : 방열기판
10 : 금속코어층 20 : 제1 절연층
22 : 배리어층 24 : 포러스층
P : 포어 P1 : 제1 포어
P2 : 제2 포어 C : 결정기둥
30, 30' : 제1 회로층 40, 40', 40" : 제2 절연층
45 : 제1 비아홀 50 : 제2 회로층
55 : 제1 비아 60 : 제2 비아홀
65 : 절연내막 70 : 제2 비아
80 : 에칭레지스트

Claims (19)

  1. 금속코어층;
    상기 금속코어층의 일면 또는 양면에 형성되되, 상기 금속코어층에 접촉하는 배리어층 및 직경이 다른 제1 포어와 제2 포어를 포함하며 상기 배리어층에 연결된 다공성 포러스층으로 구성된 제1 절연층;
    상기 제1 절연층에 임베딩되되, 상기 다공성 포러스층의 상기 제2 포어에 충진되고 상기 제2 포어의 측면에서 연결된 제1 회로층; 및
    상기 제1 절연층의 상기 다공성 포러스층 상에 형성된 제2 절연층;
    을 포함하는 방열기판.
  2. 청구항 1에 있어서,
    상기 제2 절연층 상에 형성되는 제2 회로층; 및
    상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아;
    를 더 포함하는 방열기판.
  3. 청구항 2에 있어서,
    상기 금속코어층의 양면에 형성된 상기 제2 회로층을 연결하는 제2 비아를 더 포함하는 방열기판.
  4. 청구항 1에 있어서,
    상기 금속코어층은 알루미늄으로 구성되며, 상기 제1 절연층은 Al2O3으로 구성된 방열기판.
  5. 금속코어층;
    상기 금속코어층의 일면 또는 양면에 형성되되, 상기 금속코어층에 접촉하는 배리어층 및 직경이 다른 제1 포어와 제2 포어를 포함하며 상기 배리어층에 연결된 다공성 포러스층으로 구성된 제1 절연층;
    상기 제1 절연층에 임베딩되되, 상기 다공성 포러스층에 포함된 상기 제2 포어에 상기 제2 포어의 밑면에서부터 일부를 충진하며, 상기 제2 포어의 측면에서 연결된 제1 회로층; 및
    상기 제1 절연층과 평탄면을 이루도록 상기 제2 포어의 상단으로부터 두께방향으로 충진된 제2 절연층;
    을 포함하는 방열기판.
  6. 청구항 5에 있어서,
    상기 제2 절연층은 상기 제1 절연층과 평탄면을 이루도록 상기 다공성 포러스층의 상기 제1 포어와 상기 제2 포어에 충진되며,
    상기 제1 절연층과 상기 제2 절연층이 이루는 평탄면 상에 형성된 제2 회로층; 및
    상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아;
    를 더 포함하는 방열기판.
  7. 청구항 5에 있어서,
    상기 제2 절연층은 상기 다공성 포러스층의 상기 제1 포어와 상기 제2 포어에 충진되며, 상기 제1 절연층의 상기 다공성 포러스층 상단을 커버하도록 형성된 것을 특징으로 하는 방열기판.
  8. 청구항 7에 있어서,
    상기 제2 절연층 상에 형성된 제2 회로층; 및
    상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아;
    를 더 포함하는 방열기판
  9. 청구항 8에 있어서,
    상기 금속코어층의 양면에 형성된 상기 제2 회로층을 연결하는 제2 비아를 더 포함하는 방열기판.
  10. 청구항 5에 있어서,
    상기 금속코어층은 알루미늄으로 구성되며, 상기 제1 절연층은 Al2O3으로 구성된 방열기판.
  11. 금속코어부재를 제공하는 단계;
    상기 금속코어부재의 일면 또는 양면을 양극산화하되, 상기 금속코어부재에 접촉하는 배리어층 및 상기 배리어층과 연결되며 중심부의 직경이 양단의 직경보다 큰 제1 포어를 포함하는 다공성 포러스층으로 구성된 제1 절연층을 형성하는 단계;
    상기 다공성 포러스층에 포함된 상기 제1 포어가 인접하는 복수의 포어와 측면에서 연결된 제2 포어가 되도록 등방성 에칭을 수행하는 단계;
    상기 제2 포어에 임베딩되도록 제1 회로층을 형성하는 단계; 및
    상기 다공성 포러스층을 커버하도록 제2 절연층을 실링하는 단계;
    를 포함하는 방열기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 제2 절연층을 실링하는 단계 이후에,
    상기 제1 회로층이 노출되도록 제1 비아홀을 형성하는 단계; 및
    상기 제1 회로층과 연결되는 제1 비아 및 상기 제2 절연층 상에 위치하는 제2 회로층을 형성하는 단계;
    를 더 포함하는 방열기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 제1 비아홀을 형성하는 단계 이후에,
    상기 방열기판을 관통하는 제2 비아홀을 형성하는 단계;
    상기 제2 비아홀의 내벽에 절연내막을 형성하는 단계; 및
    상기 제1 회로층과 연결되는 상기 제1 비아, 상기 제2 절연층 상에 위치하는 상기 제2 회로층, 및 상기 금속코어부재의 양면에 위치하는 상기 제2 회로층을 연결하는 제2 비아를 형성하는 단계;
    를 더 포함하는 방열기판의 제조방법.
  14. 청구항 11에 있어서,
    상기 금속코어부재는 알루미늄으로 구성되며, 상기 제1 절연층은 Al2O3로 구성된 것을 하는 특징으로 하는 방열기판의 제조방법.
  15. 금속코어부재를 제공하는 단계;
    상기 금속코어부재의 일면 또는 양면을 양극산화하되 상기 금속코어부재에 접촉하는 배리어층 및 상기 배리어층과 연결되며 중심부의 직경이 양단의 직경보다 큰 제1 포어를 포함하는 다공성 포러스층으로 구성된 제1 절연층을 형성하는 단계;
    상기 다공성 포러스층에 포함된 상기 제1 포어가 인접하는 복수의 포어와 중심부에서 연결된 제2 포어가 되도록 등방성 에칭을 수행하는 단계;
    상기 제2 포어에 임베딩되되, 상기 제2 포어에 상기 제2 포어의 밑면에서부터 일부를 충진하여 제1 회로층을 형성하는 단계; 및
    상기 제1 절연층과 평탄면을 이루도록 상기 제2 포어의 상단으로부터 두께방향으로 충진하여 제2 절연층을 형성하는 단계;
    를 포함하는 방열기판의 제조방법.
  16. 청구항 15에 있어서,
    상기 제2 절연층을 형성하는 단계는,
    상기 다공성 포러스층의 상기 제1 포어 및 상기 제2 포어에 충진되며, 상기 제1 절연층 상단을 커버하도록 수행되는 것을 특징으로 하는 방열기판의 제조방법.
  17. 청구항 16에 있어서,
    상기 제2 절연층을 형성하는 단계 이후에,
    상기 제1 회로층이 노출되도록 제1 비아홀을 형성하는 단계; 및
    상기 제1 회로층과 연결되는 제1 비아 및 상기 제2 절연층 상에 위치하는 제2 회로층을 형성하는 단계;
    를 더 포함하는 방열기판의 제조방법.
  18. 청구항 17에 있어서,
    상기 제1 비아홀을 형성하는 단계 이후에,
    상기 방열기판을 관통하는 제2 비아홀을 형성하는 단계;
    상기 제2 비아홀의 내벽에 절연내막을 형성하는 단계; 및
    상기 제1 회로층과 연결되는 상기 제1 비아, 상기 제2 절연층 상에 위치하는 상기 제2 회로층, 및 상기 금속코어부재의 양면에 위치하는 상기 제2 회로층을 연결하는 제2 비아를 형성하는 단계;
    를 더 포함하는 방열기판의 제조방법.
  19. 청구항 15에 있어서,
    상기 금속코어부재는 알루미늄으로 구성되며, 상기 제1 절연층은 Al2O3로 구성된 것을 하는 특징으로 하는 방열기판의 제조방법.
KR1020100029474A 2010-03-31 2010-03-31 방열기판 및 그 제조방법 Expired - Fee Related KR101067091B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100029474A KR101067091B1 (ko) 2010-03-31 2010-03-31 방열기판 및 그 제조방법
US12/852,323 US8338714B2 (en) 2010-03-31 2010-08-06 Heat-radiating substrate and manufacturing method thereof
JP2010179240A JP2011216842A (ja) 2010-03-31 2010-08-10 放熱基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100029474A KR101067091B1 (ko) 2010-03-31 2010-03-31 방열기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101067091B1 true KR101067091B1 (ko) 2011-09-22

Family

ID=44712946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029474A Expired - Fee Related KR101067091B1 (ko) 2010-03-31 2010-03-31 방열기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US8338714B2 (ko)
JP (1) JP2011216842A (ko)
KR (1) KR101067091B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437196B2 (en) * 2019-01-31 2022-09-06 Point Engineering Co., Ltd. Multilayer ceramic substrate and probe card including same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104923B2 (ja) * 2010-08-05 2012-12-19 株式会社デンソー 電子装置
US20170267520A1 (en) 2010-10-21 2017-09-21 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
US9410260B2 (en) 2010-10-21 2016-08-09 Hewlett-Packard Development Company, L.P. Method of forming a nano-structure
US9611559B2 (en) 2010-10-21 2017-04-04 Hewlett-Packard Development Company, L.P. Nano-structure and method of making the same
US9751755B2 (en) * 2010-10-21 2017-09-05 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
JP5801685B2 (ja) 2011-10-24 2015-10-28 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
CN103635012A (zh) * 2012-08-21 2014-03-12 三星电机株式会社 印刷电路板以及用于制造该印刷电路板的方法
JP6114948B2 (ja) * 2012-12-27 2017-04-19 新電元工業株式会社 放熱構造を有する半導体装置およびその製造方法
CN105241293B (zh) * 2015-10-30 2017-05-31 成都标建铝业有限公司 一种增强散热效果的散热器型材
CN114867195B (zh) * 2022-06-15 2024-11-15 深圳市纽菲斯新材料科技有限公司 一种多层线路板及其制备工艺和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0048992A2 (en) 1980-09-30 1982-04-07 Kabushiki Kaisha Toshiba Printed circuit board and method for fabricating the same
JP2004179224A (ja) 2002-11-25 2004-06-24 Matsushita Electric Works Ltd 金属コア基板及び金属コア配線板
KR20070039006A (ko) * 2007-03-22 2007-04-11 백종수 메탈 인쇄회로기판용 알루미늄절연기판
KR100934476B1 (ko) 2009-03-30 2009-12-30 코아셈(주) 회로 기판 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125153A (ja) 1984-11-22 1986-06-12 Sumitomo Electric Ind Ltd 多層配線構造の形成方法
JPS635548A (ja) 1986-06-26 1988-01-11 N T T Gijutsu Iten Kk 半導体素子用熱伝導性絶縁基板
JPH0679444B2 (ja) 1986-08-29 1994-10-05 富士ゼロックス株式会社 電気皮膜
JPH05198252A (ja) 1992-01-21 1993-08-06 Ricoh Co Ltd 電子放出素子及びその製造方法
JPH09266374A (ja) 1996-03-28 1997-10-07 Chichibu Onoda Cement Corp 放熱性基板の製造方法
JP4146978B2 (ja) * 1999-01-06 2008-09-10 キヤノン株式会社 細孔を有する構造体の製造方法、該製造方法により製造された構造体
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
JP2004179291A (ja) 2002-11-26 2004-06-24 Ibiden Co Ltd 配線板および配線板の製造方法
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP5076502B2 (ja) * 2004-10-20 2012-11-21 大日本印刷株式会社 水素精製フィルタおよびその製造方法
WO2007007830A1 (ja) 2005-07-13 2007-01-18 Matsushita Electric Industrial Co., Ltd. 実装基板、実装体とそれを用いた電子機器
KR20090108834A (ko) * 2008-04-14 2009-10-19 삼성전기주식회사 절연시트, 동박적층판 및 인쇄회로기판의 제조방법과 이를이용한 인쇄회로기판
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0048992A2 (en) 1980-09-30 1982-04-07 Kabushiki Kaisha Toshiba Printed circuit board and method for fabricating the same
JP2004179224A (ja) 2002-11-25 2004-06-24 Matsushita Electric Works Ltd 金属コア基板及び金属コア配線板
KR20070039006A (ko) * 2007-03-22 2007-04-11 백종수 메탈 인쇄회로기판용 알루미늄절연기판
KR100934476B1 (ko) 2009-03-30 2009-12-30 코아셈(주) 회로 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437196B2 (en) * 2019-01-31 2022-09-06 Point Engineering Co., Ltd. Multilayer ceramic substrate and probe card including same

Also Published As

Publication number Publication date
US20110240346A1 (en) 2011-10-06
JP2011216842A (ja) 2011-10-27
US8338714B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
KR101067091B1 (ko) 방열기판 및 그 제조방법
KR101095202B1 (ko) 하이브리드형 방열기판 및 그 제조방법
JP5070270B2 (ja) 電子素子を内蔵した印刷回路基板及びその製造方法
JP5285525B2 (ja) 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
KR100969412B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2010272836A (ja) 放熱基板およびその製造方法
JP2015170770A (ja) プリント配線板
KR101095100B1 (ko) 방열기판 및 그 제조방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR101009176B1 (ko) 다층 인쇄회로기판의 제조방법
KR101055558B1 (ko) 방열기판 및 그 제조방법
KR101109359B1 (ko) 방열기판 및 그 제조방법
KR101119259B1 (ko) 하이브리드형 방열기판 및 그 제조방법
KR20090094983A (ko) 메탈코어 패키지와 이를 포함하는 다층 인쇄회로기판 및 그제조방법
KR101765906B1 (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP4630027B2 (ja) プリント配線板とその製造方法
KR101140890B1 (ko) 인쇄회로기판용 코어 제조방법
US20140034358A1 (en) Electrode pattern and method of manufacturing the same, printed circuit board using electrode pattern and method of manufacturing the same
KR20130134642A (ko) 인쇄회로기판 및 그 제조 방법
JP2011165770A (ja) メタルコア基板とその製造方法と半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100331

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110719

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110916

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140701

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150707

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705