KR101066491B1

KR101066491B1 - Driving apparatus and method of liquid crystal display

Info

Publication number: KR101066491B1
Application number: KR1020040109431A
Authority: KR
Inventors: 함용성; 서정훈; 장철상
Original assignee: 엘지디스플레이 주식회사
Priority date: 2004-12-21
Filing date: 2004-12-21
Publication date: 2011-09-21
Anticipated expiration: 2024-12-21
Also published as: KR20060070807A

Abstract

본 발명은 모든 계조에서 고속구동을 가능하게 하여 화질저하를 방지하도록 한 액정 표시장치의 구동장치 및 방법에 관한 것이다.The present invention relates to a driving device and a method of a liquid crystal display device capable of high-speed driving in all grayscales to prevent image degradation.

본 발명에 따른 액정 표시장치의 구동장치는 데이터 라인과 게이트 라인에 의해 정의되는 영역에 형성된 액정셀을 포함하는 액정패널과, 외부로부터 입력되는 n(단, n은 양의 정수)비트 소스 데이터를 액정의 응답속도를 빠르게 하기 위한 n비트 변조 데이터와 싸인 비트를 발생하는 타이밍 콘트롤러와, 상기 타이밍 콘트롤러의 제어하에 상기 게이트 라인들을 구동하는 게이트 구동부와, 상기 타이밍 콘트롤러의 제어하에 상기 타이밍 콘트롤러로부터 공급되는 상기 싸인 비트와 상기 n비트 변조 데이터에 따라 i+j개(단, i는 2ⁿ이고, j는 i보다 작은 양의 정수)의 계조 중 어느 하나를 화상신호로 선택하여 상기 데이터 라인에 공급하는 데이터 구동부를 구비하는 것을 특징으로 한다. 이러한 구성에 의하여 본 발명은 싸인 비트를 이용하여 고속구동이 불가능한 영역의 변조 데이터를 고속구동함으로써 소스 데이터의 모든 계조에서 고속구동을 가능하게 하여 화질저하를 방지할 수 있다.A driving device of a liquid crystal display according to the present invention includes a liquid crystal panel including a liquid crystal cell formed in a region defined by a data line and a gate line, and n (where n is a positive integer) bit source data input from the outside. A timing controller for generating a bit signed with n-bit modulation data for increasing the response speed of the liquid crystal, a gate driver for driving the gate lines under the control of the timing controller, and a timing controller supplied from the timing controller under the control of the timing controller. According to the sign bit and the n-bit modulation data, any one of i + j gray scales (i is 2 ⁿ and j is a positive integer smaller than i) is selected as an image signal and supplied to the data line. And a data driver. According to this configuration, the present invention enables high-speed driving in all gray levels of the source data by high-speed driving modulated data in an area where high-speed driving is not possible using a sign bit, thereby preventing image degradation.

액정 응답시간, 변조 데이터LCD response time, modulation data

Description

Apparatus and method for driving a liquid crystal display {APPARATUS AND METHOD FOR DRIVING OF LIQUID CRYSTAL DISPLAY}

도 1은 일반적인 액정 표시장치의 데이터에 따른 휘도 변화를 나타내는 파형도.1 is a waveform diagram illustrating a change in luminance according to data of a general liquid crystal display.

도 2는 일반적인 액정 표시장치의 고속 구동방법의 데이터 변조에 따른 휘도 변화의 일례를 나타내는 파형도.2 is a waveform diagram illustrating an example of a luminance change caused by data modulation in a high speed driving method of a general liquid crystal display device.

도 3은 일반적인 액정 표시장치의 고속 구동장치에 있어서 상위 비트 데이터의 변조를 나타내는 도면.3 is a diagram showing modulation of higher bit data in a high speed driving device of a general liquid crystal display;

도 4는 일반적인 액정 표시장치의 고속 구동장치를 나타내는 블록도.4 is a block diagram illustrating a high speed driving device of a general liquid crystal display device.

도 5는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 블록도.5 is a block diagram illustrating a driving device of a liquid crystal display according to an exemplary embodiment of the present invention.

도 6은 도 5에 도시된 데이터 변조부를 나타내는 블록도.FIG. 6 is a block diagram illustrating a data modulator shown in FIG. 5. FIG.

도 7은 도 5에 도시된 데이터 구동부를 나타내는 블록도.FIG. 7 is a block diagram illustrating a data driver shown in FIG. 5. FIG.

도 8은 도 7에 도시된 감마전압 발생부를 나타내는 회로도.FIG. 8 is a circuit diagram illustrating a gamma voltage generator shown in FIG. 7. FIG.

도 9는 도 7에 도시된 스위치 어레이부의 한 스위치 어레이를 나타내는 회로도.FIG. 9 is a circuit diagram illustrating one switch array of the switch array unit shown in FIG. 7. FIG.

도 10은 도 5에 도시된 다른 형태의 데이터 구동부를 나타내는 블록도. FIG. 10 is a block diagram illustrating another data driver of FIG. 5; FIG.

도 11은 도 10에 도시된 감마전압 발생부를 나타내는 회로도.FIG. 11 is a circuit diagram illustrating a gamma voltage generator shown in FIG. 10. FIG.

도 12는 도 10에 도시된 스위치 어레이부의 한 스위치 어레이를 나타내는 회로도.FIG. 12 is a circuit diagram showing one switch array of the switch array unit shown in FIG. 10; FIG.

< 도면의 주요 부분에 대한 부호설명 ><Explanation of Signs of Major Parts of Drawings>

43, 143 : 프레임 메모리 44, 144 : 룩업 테이블43, 143: frame memory 44, 144: lookup table

112 : 기준 감마전압 발생부 113 : 데이터 구동부112: reference gamma voltage generator 113: data driver

114 : 게이트 구동부 115 : 데이터 라인114: gate driver 115: data line

116 : 게이트 라인 117 : 액정패널116: gate line 117: liquid crystal panel

118 : 타이밍 콘트롤러 119 : 데이터 변조부118: timing controller 119: data modulator

120 : 쉬프트 레지스터 122 : 래치120: shift register 122: latch

130, 230 : 디지털 아날로그 변환부 132, 232 : 감마전압 발생부130, 230: digital-to-analog converter 132, 232: gamma voltage generator

134, 234 : 스위치 어레이부 136, 236 : 8비트 디코더134, 234: switch array unit 136, 236: 8-bit decoder

138, 238 : 스위칭부 139, 239 : 공통라인138, 238: switching unit 139, 239: common line

본 발명은 액정 표시장치에 관한 것으로, 특히 모든 계조에서 고속구동을 가능하게 하여 화질저하를 방지하도록 한 액정 표시장치와 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of driving the same, which enable high-speed driving at all gray levels to prevent image degradation.

통상적으로, 액정 표시장치(Liquid Crystal Display)는 비디오 신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정셀마다 스위칭 소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정 표시장치는 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정 표시장치에 사용되는 스위칭 소자로는 주로 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.In general, a liquid crystal display (LCD) displays an image by adjusting light transmittance of liquid crystal cells according to a video signal. An active matrix type liquid crystal display device in which switching elements are formed for each liquid crystal cell is suitable for displaying moving images. As a switching element used in an active matrix liquid crystal display device, a thin film transistor (hereinafter, referred to as TFT) is mainly used.

액정 표시장치는 아래의 수학식 1 및 2에서 알 수 있는 바, 액정의 고유한 점성과 탄성 등의 특성에 의해 응답속도가 느린 단점이 있다. As shown in Equations 1 and 2, the liquid crystal display has a disadvantage in that the response speed is slow due to the inherent viscosity and elasticity of the liquid crystal.

여기서, τ_r는 액정에 전압이 인가될 때의 라이징 타임(Rising Time)을 의미하고, Va는 인가전압을 의미하고, V_F는 액정분자가 경사운동을 시작하는 프리드릭 천이 전압(Freederick Transition Voltage)을 의미하고, d는 액정셀의 셀갭(Cell gap)을 의미하고, (Gamma)는 액정분자의 회전점도(Rotational Viscosity)를 의미한다. Here, τ _r denotes a rising time when a voltage is applied to the liquid crystal, Va denotes an applied voltage, and V _F denotes a freederick transition voltage at which the liquid crystal molecules start an inclined motion. ), D denotes a cell gap of the liquid crystal cell, and (Gamma) denotes a rotational viscosity of the liquid crystal molecules.

여기서, τ_F는 액정에 인가된 전압이 오프된 후 액정이 탄성 복원력에 의해 원위치로 복원되는 폴링타임(Falling Time)을, K는 액정 고유의 탄성계수를 각각 의미한다.Here, τ _F denotes a falling time for the liquid crystal to be restored to its original position by the elastic restoring force after the voltage applied to the liquid crystal is turned off, and K denotes an elastic modulus inherent to the liquid crystal.

TN 모드의 액정 응답속도는 액정 재료의 물성과 셀갭 등에 의해 달라질 수 있지만 통상, 라이징 타임이 20-80ms이고 폴링 타임이 20-30ms이다. 이러한 액정의 응답속도는 동영상의 한 프레임 기간(NTSC : 16.67ms)보다 길기 때문에 도 1과 같이 액정셀에 충전되는 전압이 원하는 전압에 도달하기 전에 다음 프레임으로 진행되기 때문에 동영상에서 화면이 흐릿하게 되는 모션 블러링(Motion Burring) 현상이 나타나게 된다. The liquid crystal response speed of the TN mode may vary depending on the physical properties of the liquid crystal material, the cell gap, and the like, but usually has a rising time of 20-80 ms and a polling time of 20-30 ms. Since the response speed of the liquid crystal is longer than one frame period (NTSC: 16.67 ms) of the video, the screen is blurred in the video because the voltage charged in the liquid crystal cell proceeds to the next frame before reaching the desired voltage as shown in FIG. 1. Motion blurring phenomenon appears.

도 1을 참조하면, 종래의 액정 표시장치는 동영상 구현시 느린 응답속도로 인하여 한 레벨에서 다른 레벨로 데이터(VD)가 변할 때 그에 대응하는 표시 휘도(BL)가 원하는 휘도에 도달하지 못하게 되어 원하는 색과 휘도를 표현하지 못하게 된다. 그 결과, 액정 표시장치는 동화상에서 모션 블러링 현상이 나타나게 되고, 명암비(Contrast ratio)의 저하로 인하여 표시품위가 떨어지게 된다. Referring to FIG. 1, in the conventional liquid crystal display, when the data VD changes from one level to another level due to a slow response speed when a video is implemented, the corresponding display luminance BL does not reach a desired luminance. It will not be able to express color and brightness. As a result, the liquid crystal display exhibits a motion blur phenomenon in a moving image, and the display quality is degraded due to a decrease in contrast ratio.

이러한 액정 표시장치의 느린 응답속도를 해결하기 위하여, 미국특허 제5,495,265호와 PCT 국제공개번호 WO 99/09967에는 룩 업 테이블을 이용하여 데이터의 변화여부에 따라 데이터를 변조하는 방안(이하, '고속구동'이라 한다)이 제안된 바 있다. 이 고속 구동방법은 도 2와 같은 원리로 데이터를 변조하게 된다.In order to solve the slow response speed of the liquid crystal display, U.S. Patent No. 5,495,265 and PCT International Publication No. WO 99/09967 use a lookup table to modulate the data according to whether or not the data is changed (hereinafter, 'high speed'). Drive 'has been proposed. This high speed driving method modulates data in the same principle as in FIG. 2.

도 2를 참조하면, 종래의 고속 구동방법은 입력 데이터(VD)를 변조하고 변조 데이터(MVD)를 액정셀에 인가하여 원하는 휘도(MBL)를 얻게 된다. 이 고속 구동방법은 한 프레임기간 내에 입력 데이터의 휘도값에 대응하여 원하는 휘도를 얻을 수 있도록 데이터의 변화여부에 기초하여 수학식 1에서

을 크게 함으로써 액정의 응답속도를 빠르게 가속시키게 된다. Referring to FIG. 2, the conventional high speed driving method modulates the input data VD and applies the modulation data MVD to the liquid crystal cell to obtain a desired luminance MBL. This high-speed driving method uses Equation 1 based on whether or not the data changes so as to obtain a desired luminance corresponding to the luminance value of the input data within one frame period.

By increasing, the response speed of the liquid crystal is accelerated.

따라서, 종래의 고속 구동방법을 이용하는 액정 표시장치는 액정의 느린 응답속도를 데이터 값의 변조로 보상하여 동화상에서 모션 블러링(Motion Burring) 현상을 완화시킴으로써 원하는 색과 휘도로 화상을 표시할 수 있게 된다. Therefore, the liquid crystal display using the conventional high speed driving method compensates the slow response speed of the liquid crystal by modulating the data value, thereby alleviating the motion blur in the moving image, thereby displaying the image with the desired color and luminance. do.

다시 말하여, 고속 구동방법은 이전 프레임(Fn-1)과 현재 프레임(Fn) 각각의 상위 비트(MSB)를 비교하여 상위 비트(MSB)의 변화가 있으면, 룩업 테이블에서 해당되는 변조 데이터(MRGB)를 선택하여 도 3과 같이 변조하게 된다. In other words, the fast driving method compares the upper bit MSB of each of the previous frame Fn-1 and the current frame Fn, and if there is a change in the upper bit MSB, the corresponding modulation data MRGB in the lookup table. ) To be modulated as shown in FIG. 3.

이러한, 고속 구동방법은 하드웨어 구현시 메모리의 용량 부담을 줄이기 위하여, 상위 수 비트만을 변조하게 된다. 이렇게 구현된 고속 구동장치는 도 4와 같다.Such a high-speed driving method modulates only the upper few bits in order to reduce the capacity burden of the memory in hardware implementation. The high speed drive device implemented as described above is illustrated in FIG. 4.

도 4를 참조하면, 종래의 고속 구동장치는 상위 비트 버스라인(42)에 접속된 프레임 메모리(43)와, 상위 비트 버스라인(42)과 프레임 메모리(43)의 출력단자에 공통으로 접속된 룩업 테이블(44)을 구비한다.Referring to FIG. 4, the conventional high speed drive device is commonly connected to the frame memory 43 connected to the upper bit bus line 42 and the output terminals of the upper bit bus line 42 and the frame memory 43. The lookup table 44 is provided.

프레임 메모리(43)는 상위 비트(MSB)를 1 프레임기간 동안 저장하고 저장된 데이터를 룩업 테이블(44)에 공급하게 된다. 여기서, 상위 비트(MSB)는 8 비트의 소스 데이터(RGB) 중에서 상위 4 비트로 설정된다.The frame memory 43 stores the upper bit MSB for one frame period and supplies the stored data to the lookup table 44. Here, the upper bit MSB is set to the upper four bits among the eight bits of the source data RGB.

룩업 테이블(44)은 상위 비트 버스라인(42)으로부터 입력되는 현재 프레임(Fn)의 상위 비트(MSB)와 프레임 메모리(43)로부터 입력되는 이전 프레임(Fn-1)의 상위 비트(MSB)를 아래의 표 1에서 비교하여 해당 변조 데이터(MRGB)를 선택하게 된다. 변조 데이터(MRGB)는 하위 비트 버스라인(41)으로부터의 하위 비트(LSB)와 가산되어 액정 표시장치에 공급된다.The lookup table 44 selects an upper bit MSB of the current frame Fn input from the upper bit bus line 42 and an upper bit MSB of the previous frame Fn-1 input from the frame memory 43. In comparison with Table 1 below, the corresponding modulation data MRGB is selected. The modulated data MRGB is added to the lower bit LSB from the lower bit bus line 41 and supplied to the liquid crystal display.

표 1에 있어서, 좌측열은 이전 프레임(Fn-1)의 데이터전압(VDn-1)이며, 최상측행은 현재 프레임(Fn)의 데이터전압(VDn)이다.In Table 1, the left column is the data voltage VDn-1 of the previous frame Fn-1, and the uppermost row is the data voltage VDn of the current frame Fn.

이렇게 4비트의 상위 비트 데이터(MSB) 만을 변조하는 이유는 룩업 테이블(44)의 메모리 용량을 줄이기 위함이다. 그런데 메모리 용량을 줄이기 위하여 룩업 테이블(44)이 4비트 비교방식을 채택하면 계조간 변화가 선형적이지 못하고 도약이 발생하여 화질이 저하되는 문제점이 있다. The reason for modulating only the 4-bit upper bit data MSB is to reduce the memory capacity of the lookup table 44. However, when the lookup table 44 adopts the 4-bit comparison method to reduce the memory capacity, there is a problem in that the change between the gray levels is not linear, and the leap occurs, thereby degrading the image quality.

이러한 화질저하를 줄이기 위해서는 룩업 테이블(44)에 등재된 변조 데이터(MRGB)의 데이터 폭이 충분히 커야 하고 입력되는 소스 데이터(RGB)를 풀 비트 예 컨데, 8비트 단위로 비교하여야 한다.In order to reduce such image quality deterioration, the data width of the modulation data MRGB listed in the lookup table 44 should be large enough, and the input source data RGB should be compared in a full bit, for example, in units of 8 bits.

아래의 표 2는 변조 데이터(MRGB)가 8비트이며 소스 데이터(RGB)를 8비트의 풀 비트 단위로 비교하는 룩업 테이블(44)의 일례이다.Table 2 below is an example of a lookup table 44 in which modulation data MRGB is 8 bits and source data RGB is compared in 8 bit full bit units.

이렇게 룩업 테이블(44)이 풀 비트인 8비트 단위로 비교하고 룩업 테이블(44) 내에 미리 저장된 변조 데이터(MRGB)가 8비트인 경우에 계조값이 선형적으로 변하기 때문에 화질이 우수한 장점이 있다.When the lookup table 44 is compared in a full bit 8-bit unit and the modulation data MRGB stored in the look-up table 44 is 8 bits, the grayscale value is linearly changed, so the image quality is excellent.

그러나, 종래의 고속 구동방법은 8비트 데이터인 경우 최상위 계조인 계조 255(G255)에 대응하는 전압보다 높은 전압으로 구동할 수 없으며, 최하위 계조인 계조 0(G)에 대응되는 전압보다 낮은 전압으로 구동할 수 없다. 이에 따라, 종래의 고속 구동방법은 계조값이 최하위 계조인 0(G0)에서 계조 255로 변하면 계조 255(G255)에 대응하는 전압보다 높은 전압으로 데이터 전압을 변조하거나 최상위 계조인 255(G255)에서 계조 0으로 변하면 계조 0(G0)에 대응되는 전압보다 낮은 전 압으로 데이터 전압을 변조해야 하지만 도 3과 같은 비변조 방식의 정상 구동방법과 마찬가지로 계조 255에 대응하는 전압으로 액정 표시장치를 구동한다.However, in the case of the 8-bit data, the conventional high-speed driving method cannot drive the voltage higher than the voltage corresponding to the highest gray level, gradation 255 (G255), and lower the voltage corresponding to the lowest gray level, gradation 0 (G). I cannot drive it. Accordingly, in the conventional high speed driving method, when the gray value is changed from 0 (G0), which is the lowest gray level, to gradation 255, the data voltage is modulated with a voltage higher than the voltage corresponding to gradation 255 (G255) or at 255 (G255), which is the highest gray level. When the gray level is changed to zero, the data voltage must be modulated with a voltage lower than that corresponding to the gray level 0 (G0), but the liquid crystal display is driven with a voltage corresponding to the gray level 255 similar to the normal driving method of the non-modulation type as shown in FIG. .

그리고, 종래의 고속 구동방법은 8비트 룩업 테이블(44)에서는 표 2에 나타낸 A영역 및 B영역에서와 같이 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)으로 변하면 고속구동을 할 수 없게 된다. 즉, 8비트 데이터 드라이버 집적회로를 사용하면 8비트, 즉 256계조(G0 내지 G255)까지만 대응이 가능하므로 그 이외의 계조(256계조 이상)에 대해서는 처리할 수 없기 때문이다. 따라서, 룩업 테이블(44)의 A영역과 B영역에 대응되는 데이터 트랜지션(Transition)에서의 각 계조간의 액정 응답시간(ms)은 아래의 표 3과 같게 된다.In the conventional high-speed driving method, in the 8-bit lookup table 44, when the source data RGB of the previous frame Fn-1 is changed to the current frame Fn, as in the regions A and B shown in Table 2, You will not be able to drive. In other words, when an 8-bit data driver integrated circuit is used, only up to 256 gradations (G0 to G255) can be supported, and therefore other gradations (256 or more gradations) cannot be processed. Accordingly, the liquid crystal response time (ms) between the gray levels in the data transitions corresponding to the area A and the area B of the lookup table 44 is as shown in Table 3 below.

이에 따라, 종래의 고속구동 방법은 표 1에 나타낸 룩업 테이블(44)은 A영역과 B영역에서는 변조 데이터(MRGB)를 선택할 수 없으므로 60Hz 구동시 기준 응답시간인 16ms 이상의 액정 응답시간을 보이게 된다. 그 결과, A영역과 B영역에서의 데이터 트랜지션에서는 느린 액정 응답시간으로 인하여 화질 불량이 나타나게 된다.Accordingly, in the conventional high-speed driving method, since the lookup table 44 shown in Table 1 cannot select modulation data MRGB in areas A and B, the liquid crystal response time of 16 ms or more, which is a reference response time when driving at 60 Hz, is shown. As a result, image quality defects appear in the data transitions in the A and B regions due to the slow liquid crystal response time.

이러한, 종래의 고속구동 방법에서와 같이 8비트 데이터 구동을 위해 8비트 데이터 드라이버 집적회로를 이용할 때 표 2에서 나타낸 바와 같이 A영역과 B영역의 느린 액정 응답시간을 해결하기 위하여, 9비트 데이터 드라이버 집적회로를 사용하는 방법을 이용할 수 있다. 예를 들어, 9비트 데이터 드라이버 집적회로를 이용하는 경우 9비트, 즉 512계조 중에서 256개의 계조는 8비트 데이터 구동을 위해 사용하고, 나머지 256개의 계조는 고속구동에 대응되는 변조 데이터용으로 사용하게 된다.As shown in Table 2, when the 8-bit data driver integrated circuit is used to drive 8-bit data as in the conventional high-speed driving method, a 9-bit data driver is used to solve the slow liquid crystal response time of the A and B regions. A method using an integrated circuit can be used. For example, in the case of using a 9-bit data driver integrated circuit, 256 grays of 9 bits, that is, 512 grays, are used to drive 8-bit data, and the remaining 256 grays are used for modulation data corresponding to high-speed driving. .

그러나, 9비트 데이터 드라이버 집적회로를 사용하는 경우 9비트 룩업 테이블이 필요하게 되므로 룩업 테이블의 메모리 용량이 비약적으로 증대하는 단점이 있다. 예컨데, 룩업 테이블이 9비트 단위로 비교하고 변조 데이터(MRGB)가 9비트라면, 룩업 테이블의 메모리 용량은 65536×9=598,823 비트가 필요하게 된다. 여기서, 좌변의 첫 번째 항 '65536'은 이전 프레임(Fn-1)과 현재 프레임(Fn) 각각에서 8비트의 소스 데이터 곱(256×256)이며, 좌변의 두 번째 항 '9'은 룩업 테이블 내에 등재된 변조 데이터의 데이터 폭(9 비트)이다. 또한, 컬러구현을 위하여, 적, 녹 및 청색(RGB)를 고려하면 룩업 테이블의 메모리용량은 65536×9×3=1,796,469 비트에 이르게 된다. 따라서, 고속구동을 위하여 룩업 테이블이 9비트 비교방식을 채택하면 메모리 용량의 증대에 따라 제조비용이 상승할 뿐만 아니라 칩 사이즈가 커지게 된다.However, when a 9-bit data driver integrated circuit is used, a 9-bit lookup table is required, which greatly increases the memory capacity of the lookup table. For example, if the lookup table is compared in units of 9 bits and the modulation data MRGB is 9 bits, the memory capacity of the lookup table requires 65536 × 9 = 598,823 bits. Here, the first term '65536' on the left side is an 8-bit product of the source data (256 × 256) in each of the previous frame (Fn-1) and the current frame (Fn), and the second term '9' on the left side is a lookup table. The data width (9 bits) of the modulation data listed therein. In addition, for color implementation, considering red, green, and blue (RGB), the memory capacity of the lookup table reaches 65536 × 9 × 3 = 1,796,469 bits. Therefore, when the lookup table adopts a 9-bit comparison method for high-speed driving, as the memory capacity increases, the manufacturing cost increases and the chip size increases.

따라서, 상기와 같은 문제점을 해결하기 위하여 본 발명은 모든 계조에서 고속구동을 가능하게 하여 화질저하를 방지하도록 한 액정 표시장치와 그 구동방법을 제공하는데 있다.Accordingly, in order to solve the above problems, the present invention provides a liquid crystal display and a driving method thereof which enable high-speed driving in all gray levels to prevent image degradation.

또한, 본 발명의 다른 목적은 데이터 변조용 메모리 용량의 크기 변화없이 모든 계조에서 구속구동을 가능하게 하여 화질저하를 방지하도록 한 액정 표시장치와 그 구동방법을 제공하는데 있다.In addition, another object of the present invention is to provide a liquid crystal display device and a method of driving the same, which allow restraint driving at all gray levels to prevent deterioration of image quality without changing the size of the data modulation memory capacity.

상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 데이터 라인과 게이트 라인에 의해 정의되는 영역에 형성된 액정셀을 포함하는 액정패널과, 외부로부터 입력되는 n(단, n은 양의 정수)비트 소스 데이터를 액정의 응답속도를 빠르게 하기 위한 n비트 변조 데이터와 싸인 비트를 발생하는 타이밍 콘트롤러와, 상기 타이밍 콘트롤러의 제어하에 상기 게이트 라인들을 구동하는 게이트 구동부와, 상기 타이밍 콘트롤러의 제어하에 상기 타이밍 콘트롤러로부터 공급되는 상기 싸인 비트와 상기 n비트 변조 데이터에 따라 i+j개(단, i는 2ⁿ이고, j는 i보다 작은 양의 정수)의 계조 중 어느 하나를 화상신호로 선택하여 상기 데이터 라인에 공급하는 데이터 구동부를 구비하는 것을 특징으로 한다.A driving device of a liquid crystal display according to an exemplary embodiment of the present invention for achieving the above object is a liquid crystal panel including a liquid crystal cell formed in a region defined by a data line and a gate line, and n inputted from the outside. (n is a positive integer) bit source data, a timing controller for generating a bit signed with n-bit modulation data for increasing the response speed of the liquid crystal, a gate driver for driving the gate lines under the control of the timing controller, Under the control of the timing controller, any one of i + j gray levels (where i is 2 ⁿ and j is a positive integer less than i) according to the sign bit and the n bit modulation data supplied from the timing controller And a data driver which selects an image signal and supplies the same to the data line.

상기 액정 표시장치에서 타이밍 콘트롤러는 이전 프레임의 상기 n비트 소스 데이터와 현재 프레임의 n비트 소스 데이터를 비교하여 상기 n비트 변조 데이터로 변조함과 아울러 상기 싸인 비트를 발생하는 데이터 변조부를 구비하는 것을 특징으로 한다. 상기 데이터 변조부는 상기 n비트 소스 데이터와 현재 프레임의 n비트 소스 데이터를 비교하여 상기 n비트 변조 데이터를 발생하고, 상기 n비트 소스 데이터의 계조가 최하위 계조보다 높은 계조에서 상기 최하위 계조로 변할 때 제 1 논리상태의 싸인 비트를 발생하며, 상기 n비트 소스 데이터의 계조가 최상위 계조보다 낮은 계조에서 상기 최상위 계조로 변할 때 제 2 논리상태의 싸인 비트를 발생하는 것을 특징으로 한다.In the liquid crystal display, the timing controller includes a data modulator for comparing the n-bit source data of a previous frame and n-bit source data of a current frame to modulate the n-bit modulated data and to generate the sign bit. It is done. The data modulator generates the n-bit modulated data by comparing the n-bit source data with n-bit source data of the current frame, and when the gray level of the n-bit source data is changed from a higher gray level to the lowest gray level, A sign bit of one logic state is generated, and a sign bit of a second logic state is generated when the gray level of the n-bit source data changes from a gray level lower than the highest gray level to the highest gray level.

본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 데이터 라인과 게이트 라인에 의해 정의되는 영역에 형성된 액정셀을 포함하는 액정패널을 가지는 액정 표시장치의 구동방법에 있어서; 외부로부터 입력되는 n(단, n은 양의 정수)비트 소스 데이터를 액정의 응답속도를 빠르게 하기 위한 n비트 변조 데이터와 싸인 비트를 발생하는 제 1 단계와, 상기 싸인 비트와 상기 n비트 변조 데이터에 따라 i+j개(단, i는 2ⁿ이고, j는 i보다 작은 양의 정수)의 계조 중 어느 하나를 화상신호로 선택하여 상기 데이터 라인에 공급하는 제 2 단계를 포함하는 것을 특징으로 한다.A method of driving a liquid crystal display according to an exemplary embodiment of the present invention includes a method of driving a liquid crystal display having a liquid crystal panel including a liquid crystal cell formed in a region defined by a data line and a gate line; A first step of generating n-bit modulated data and a signed bit for n (where n is a positive integer) bit source data input from the outside to increase the response speed of the liquid crystal; and the sign bit and the n-bit modulated data. And a second step of selecting any one of i + j gradations (where i is 2 ⁿ and j is a positive integer smaller than i) as an image signal and supplying it to the data line. do.

이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 5는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 도면이다.5 is a diagram illustrating a driving device of a liquid crystal display according to an exemplary embodiment of the present invention.

도 5를 참조하면, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 데 이터 라인(115)과 게이트 라인(116)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)가 형성된 액정패널(117)과, 이전 프레임의 n비트 소스 데이터(RGB)와 현재 프레임의 소스 데이터(RGB)를 비교하여 n비트 변조 데이터(MRGB) 및 싸인 비트(Sign Bit)(Sbit)를 발생하는 데이터 변조부(119)를 포함하는 타이밍 콘트롤러(118)와, 타이밍 콘트롤러(118)의 제어하에 액정패널(117)의 게이트 라인(116)에 스캔펄스를 공급하기 위한 게이트 구동부(114)와, 데이터 변조(119)로부터의 싸인 비트(Sbit)와 n비트 변조 데이터(MRGB)에 따라 i+j개(단, i는 2ⁿ이고, j는 i보다 작은 양의 정수)의 계조 중 어느 하나를 화상신호로 선택하여 데이터 라인(115)에 공급하는 데이터 구동부(113)와, 상기 데이터 구동부(113)에 기준 감마전압(Vref0 내지 Vref7)를 공급하는 기준 감마전압 발생부(112)를 구비한다.Referring to FIG. 5, in the driving apparatus of the liquid crystal display according to the exemplary embodiment of the present invention, a thin film transistor for driving the liquid crystal cell Clc at the intersection thereof with the data line 115 and the gate line 116 is crossed. The liquid crystal panel 117 on which the TFT is formed is compared with the n-bit source data RGB of the previous frame and the source data RGB of the current frame, and the n-bit modulation data MRGB and the sign bit Sbit are compared. The timing controller 118 including the data modulator 119 for generating the? And the gate driver 114 for supplying the scan pulse to the gate line 116 of the liquid crystal panel 117 under the control of the timing controller 118. ) And i + j (where i is 2 ⁿ and j is a positive integer less than i) according to the sign bit (Sbit) and n-bit modulation data (MRGB) from the data modulation 119. A data driver 113 which selects one of the image signals as an image signal and supplies it to the data line 115; Based on the emitter driving unit 113 includes a gamma reference voltage generator 112 for supplying gamma voltages (Vref0 through Vref7).

액정패널(117)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터 라인들(115)과 게이트 라인들(116)이 상호 직교되도록 형성된다. 데이터 라인들(115)과 게이트 라인들(116)의 교차부에 형성된 박막 트랜지스터(TFT)는 스캔펄스에 응답하여 데이터 라인들(115) 상의 화상신호를 액정셀(Clc)에 공급하게 된다. 이를 위하여, 박막 트랜지스터(TFT)의 게이트전극은 게이트 라인(116)에 접속되며, 소스전극은 데이터 라인(115)에 접속된다. 그리고 박막 트랜지스터(TFT)의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다.In the liquid crystal panel 117, liquid crystal is injected between two glass substrates, and the data lines 115 and the gate lines 116 are formed to cross at right angles on the lower glass substrate. The thin film transistor TFT formed at the intersection of the data lines 115 and the gate lines 116 supplies the image signals on the data lines 115 to the liquid crystal cell Clc in response to a scan pulse. For this purpose, the gate electrode of the thin film transistor TFT is connected to the gate line 116, and the source electrode is connected to the data line 115. The drain electrode of the thin film transistor TFT is connected to the pixel electrode of the liquid crystal cell Clc.

기준 감마전압 발생부(112)는 제 1 및 제 2 전압원 사이에 직렬 접속된 다수 의 저항들 사이의 분압노드로부터 복수의 기준 감마전압(Vref0 내지 Vref7)을 발생하여 데이터 구동부(113)에 공급한다.The reference gamma voltage generator 112 generates a plurality of reference gamma voltages Vref0 to Vref7 from the voltage dividing node between the plurality of resistors connected in series between the first and second voltage sources, and supplies them to the data driver 113. .

게이트 구동부(114)는 타이밍 콘트롤러(118)로부터 공급되는 게이트 제어신호(GCS) 중 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터를 포함한다. 이 스캔펄스에 응답하여 박막 트랜지스터는 턴-온된다. TFT가 턴-온될 때, 데이터 라인(115) 상의 화상신호는 액정셀(Clc)의 화소전극에 공급된다.The gate driver 114 sequentially shifts scan pulses, that is, gate high pulses, in response to the gate start pulse GSP and the gate shift clock GSC among the gate control signals GCS supplied from the timing controller 118. And a level shifter for shifting the voltage of the scan pulse to a level suitable for driving the liquid crystal cell Clc. In response to this scan pulse, the thin film transistor is turned on. When the TFT is turned on, the image signal on the data line 115 is supplied to the pixel electrode of the liquid crystal cell Clc.

타이밍 콘트롤러(118)는 도시하지 않은 디지털 비디오 카드로부터 공급되는 소스 데이터(RGB)를 액정패널(117)의 구동에 알맞도록 재정렬하게 된다. 또한, 타이밍 콘트롤러(118)는 자신에게 입력되는 수평/수직 동기신호(H, V)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 발생하여 데이터 구동부(113)와 게이트 구동부(114)를 제어한다.The timing controller 118 rearranges the source data RGB supplied from the digital video card (not shown) to be suitable for driving the liquid crystal panel 117. In addition, the timing controller 118 generates the data control signal DCS and the gate control signal GCS by using the horizontal / vertical synchronization signals H and V input to the data controller 113 and the gate driver 114).

그리고, 타이밍 콘트롤러(118)는 데이터 변조부(119)를 이용하여 재정렬된 소스 데이터(RGB)의 이전 프레임과 현재 프레임을 비교하여 변조 데이터(MRGB) 및 싸인 비트(Sign Bit)(Sbit)를 발생하여 데이터 구동부(113)에 공급한다.The timing controller 118 compares the previous frame of the rearranged source data RGB with the current frame using the data modulator 119 to generate the modulation data MRGB and the sign bit Sbit. To the data driver 113.

이를 위해, 데이터 변조부(119)는 도 6에 도시된 바와 같이 프레임 단위로 입력되는 정렬된 8 비트의 소스 데이터(RGB)를 저장하는 프레임 메모리(143)와, 입력되는 현재 프레임(Fn)의 소스 데이터(RGB)와 프레임 메모리(143)에 저장된 이전 프레임(Fn-1)의 소스 데이터(RGB)를 비교하여 변조 데이터(MRGB) 및 싸인 비트 (Sbit)를 발생하는 룩업 테이블(144)을 구비한다.To this end, as illustrated in FIG. 6, the data modulator 119 includes a frame memory 143 that stores aligned 8-bit source data RGB input in units of frames, and the current frame Fn. A lookup table 144 for generating the modulation data MRGB and the sign bit Sbit by comparing the source data RGB with the source data RGB of the previous frame Fn-1 stored in the frame memory 143. do.

프레임 메모리(143)는 입력되는 정렬된 8비트의 소스 데이터(RGB)를 프레임 단위로 저장하고, 저장된 프레임 단위의 소스 데이터(RGB)를 룩업 테이블(144)로 공급한다.The frame memory 143 stores the input sorted 8-bit source data RGB in units of frames and supplies the stored frame unit data in the form of frame units to the lookup table 144.

룩업 테이블(144)은 입력되는 현재 프레임(Fn)의 소스 데이터(RGB)와 프레임 메모리(143)로부터 공급되는 이전 프레임(Fn-1)의 소스 데이터(RGB)를 아래의 표 4에서 비교하여 고속구동을 위한 해당 변조 데이터(MRGB)를 선택하게 된다.The lookup table 144 compares the source data RGB of the current frame Fn input with the source data RGB of the previous frame Fn-1 supplied from the frame memory 143 in Table 4 below. The modulation data MRGB for driving is selected.

표 4에 있어서, 좌측열은 이전 프레임(Fn-1)의 데이터 전압(VDn-1)이며, 최상측행은 현재 프레임(Fn)의 데이터 전압(VDn)이다. 이때, 룩 업 테이블(144)에 저장된 변조 데이터(MRGB)의 전압(MVDn)는 아래의 관계식 ① 내지 ③과 같은 고속 구동 조건을 만족하도록 그 값이 설정된다. In Table 4, the left column is the data voltage VDn-1 of the previous frame Fn-1, and the uppermost row is the data voltage VDn of the current frame Fn. At this time, the voltage MVDn of the modulation data MRGB stored in the look-up table 144 is set to satisfy the high-speed driving conditions such as the following relations 1 to 3 below.

VDn < VDn-1 ---> MVDn < VDn -------- ①VDn <VDn-1 ---> MVDn <VDn -------- ①

VDn = VDn-1 ---> MVDn = VDn -------- ②VDn = VDn-1 ---> MVDn = VDn -------- ②

VDn > VDn-1 ---> MVDn > VDn -------- ③VDn> VDn-1 ---> MVDn> VDn -------- ③

또한, 룩업 테이블(144)은 최하위 계조인 0계조(G0)보다 높은 계조, 예를 들어 15계조(G15) 내지 255계조(G255)인 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)에서는 최하위 계조인 0계조(G0)로 변할 경우와; 255계조(G255)에서 15계조(G15)으로 변할 경우에는 'a'의 싸인 비트(Sbit)를 발생한다.In addition, the lookup table 144 may have a higher gradation than the lowest gradation 0 (G0), for example, the source data RGB of the previous frame Fn-1 having 15 gradations (G15) to 255 gradations (G255) is currently present. In the frame Fn, when the frame Fn is changed to zero gray scale G0; When changing from 255 grayscales (G255) to 15 grayscales (G15), a sign bit (Sbit) of 'a' is generated.

아울러, 룩업 테이블(144)은 최상위 계조인 255계조(G255)보다 낮은 계조, 예를 들어 0계조(G0) 내지 239계조(G239)인 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)에서는 최상위 계조인 255계조(G255)로 변할 경우와; 127계조(G127)이하의 계조에서 239계조(G239)로 변할 경우에는 'b'의 싸인 비트(Sbit)를 발생한다. 이때, 'a'의 싸인 비트(Sbit)는 0의 논리상태가 되며, 'b'의 싸인 비트(Sbit)는 1의 논리상태가 된다.In addition, the lookup table 144 may have a source data RGB of the previous frame Fn-1, which is lower than the highest gray level, 255 grayscale G255, for example, the grayscale G0 to 239 grayscale G239. When the frame Fn is changed to the highest gray level, 255 grayscale G255; When changing from 127 gradation (G127) or less to 239 gradation (G239), a sign bit (Sbit) of 'b' is generated. At this time, the sign bit Sbit of 'a' becomes a logic state of 0, and the sign bit Sbit of 'b' becomes a logic state of 1.

이러한, 룩업 테이블(144)은 8비트 룩업 테이블(144)을 이용하여 변조 데이터(MRGB) 및 싸인 비트(Sbit) 중 어느 하나를 데이터 구동부(113)에 공급한다.The lookup table 144 supplies one of the modulation data MRGB and the sign bit Sbit to the data driver 113 using the 8-bit lookup table 144.

데이터 구동부(113)는 타이밍 콘트롤러(118)로부터의 데이터 제어신호(DCS)를 이용하여 데이터 변조부(119)로부터의 변조 데이터들(MRGB)을 샘플링 후 1 라인분씩 래치하고, 래치된 변조 데이터들(MRGB)를 감마전압에 대응되는 아날로그 형태인 화상신호로 변환하거나 데이터 변조부(119)로부터의 싸인 비트(Sbit)를 감마전압에 대응되는 화상신호로 변환한다. 그리고, 데이터 구동부(113)는 타이밍 콘트 롤러(118)로부터 공급되는 데이터 제어신호(DCS)에 따라 변환된 화상신호를 액정패널(117)의 데이터 라인들(115)에 공급한다.The data driver 113 latches the modulation data MRGB from the data modulation unit 119 by one line after sampling using the data control signal DCS from the timing controller 118, and latches the latched modulation data. (MRGB) is converted into an image signal in analog form corresponding to the gamma voltage, or the sign bit Sbit from the data modulator 119 is converted into an image signal corresponding to the gamma voltage. The data driver 113 supplies the image signals converted according to the data control signal DCS supplied from the timing controller 118 to the data lines 115 of the liquid crystal panel 117.

이를 위해, 데이터 구동부(113)는 도 7에 도시된 바와 같이 샘플링 신호를 발생하는 쉬프트 레지스터(120)와, 샘플링 신호에 따라 데이터 변조부(119)로부터 공급되는 변조 데이터(MRGB)를 샘플링 후 래치하는 래치(122)와, 래치(122)로부터의 래치된 변조 데이터(MRGB)와 데이터 변조부(119)로부터의 싸인 비트(Sbit) 중 어느 하나를 감마전압에 대응되는 화상신호로 변환하고 극성 제어신호(POL)에 따라 화상신호의 극성을 제어하여 데이터 라인(115)에 공급하는 디지털 아날로그 변환부(130)를 구비한다.To this end, the data driver 113 latches the shift register 120 generating the sampling signal and the modulation data MRGB supplied from the data modulator 119 according to the sampling signal as shown in FIG. 7. Converts any one of the latch 122, the latched modulated data MRGB from the latch 122, and the sign bit Sbit from the data modulator 119, into an image signal corresponding to the gamma voltage and controls polarity. And a digital-to-analog converter 130 for controlling the polarity of the image signal according to the signal POL and supplying it to the data line 115.

쉬프트 레지스터(120)는 타이밍 콘트롤러(118)로부터의 데이터 제어신호(DCS) 중 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생하여 래치(122)에 공급한다.The shift register 120 shifts the source start pulse SSP of the data control signal DCS from the timing controller 118 according to the source shift clock SSC to generate a sampling signal and supply the sampling signal to the latch 122.

래치(122)는 쉬프트 레지스터(120)로부터의 샘플링 신호에 따라 데이터 변조부(119)로부터 공급되는 변조 데이터(MRGB)를 샘플링한 후, 1 수평 라인분씩 래치한다. 이러한, 래치(122)는 래치된 1 수평 라인분의 변조 데이터(MRGB)를 디지털 아날로그 변환부(130)에 동시에 공급한다.The latch 122 samples the modulated data MRGB supplied from the data modulator 119 according to the sampling signal from the shift register 120, and then latches one horizontal line. The latch 122 supplies the latched modulation data MRGB for one horizontal line to the digital-to-analog converter 130 simultaneously.

디지털 아날로그 변환부(130)는 기준 감마전압 발생부(112)로부터 공급되는 기준 감마전압(Vref0 내지 Vref7)을 세분화하여 복수의 감마전압(V0 내지 V255)을 발생함과 동시에 제 1 및 제 2 전압(Va, Vb)를 발생하는 감마전압 발생부(132)와, 래치(122)로부터 공급되는 변조 데이터(MRGB)에 따라 복수의 감마전압(V0 내지 V255) 중 어느 하나를 선택하거나 싸인 비트(Sbit)에 따라 제 1 및 제 2 전압(Va, Vb) 중 어느 하나를 선택하여 데이터 라인(115)에 공급하는 복수의 스위치 어레이를 포함하는 스위치 어레이부(134)를 구비한다.The digital-to-analog converter 130 subdivides the reference gamma voltages Vref0 to Vref7 supplied from the reference gamma voltage generator 112 to generate a plurality of gamma voltages V0 to V255 and at the same time, the first and second voltages. A bit (Sbit) selected or signed among the gamma voltage generator 132 for generating (Va, Vb) and the gamma voltages V0 to V255 according to the modulation data MRGB supplied from the latch 122. A switch array unit 134 including a plurality of switch array to select any one of the first and second voltage (Va, Vb) to supply to the data line (115).

감마전압 발생부(132)는 도 8에 도시된 바와 같이 제 1 공급전압(VSS)과 제 2 공급전압(VDD) 사이에 직렬 접속된 복수의 저항(R1 내지 Rn)을 구비한다. 여기서, 제 1 공급전압(VSS)은 제 2 공급전압(VDD)보다 낮은 전압레벨을 가지게 된다.As shown in FIG. 8, the gamma voltage generator 132 includes a plurality of resistors R1 to Rn connected in series between the first supply voltage VSS and the second supply voltage VDD. Here, the first supply voltage VSS has a voltage level lower than the second supply voltage VDD.

이러한, 감마전압 발생부(132)는 제 1 구동전압(VSS)에 직렬 접속된 제 1 및 제 2 저항(R1, R2) 사이의 분압노드에서 제 1 전압(Va)을 발생하여 스위치 어레이부(134)에 공급하고, 제 2 구동전압(VDD)에 직렬 접속된 제 N-1 및 제 N 저항(Rn-1, Rn) 사이의 분압노드에서 제 2 전압(Vb)을 발생하여 스위치 어레이부(134)에 공급한다.The gamma voltage generator 132 generates a first voltage Va at a divided node between the first and second resistors R1 and R2 connected in series to the first driving voltage VSS, thereby generating a switch array unit ( 134 and generates a second voltage Vb at a divided node between N-1 and Nth resistors Rn-1 and Rn connected in series to the second driving voltage VDD. 134).

한편, 감마전압 발생부(132)는 제 2 및 제 3 저항(R2, R3) 사이의 분압노드에는 기준 감마전압 발생부(112)로부터 최저 기준 감마전압(Vref0)이 공급되고, 제 N-2 및 제 N-1 저항(Rn-2, Rn-1) 사이의 분압노드에는 기준 감마전압 발생부(112)로부터 최고 기준 감마전압(Vref7)이 공급된다. 그리고, 제 4 내지 제 N-2 저항(R4, Rn-2) 사이의 특정 분압노드에는 기준 감마전압 발생부(112)로부터 최저 기준 감마전압(Vref0)과 최고 기준 감마전압(Vref7) 사이의 기준 감마전압(Vref2 내지 Vref6)이 각각 공급된다. 이에 따라, 감마전압 발생부(132)는 제 2 및 제 N-1 저항(R2, Rn-1) 사이의 분압노드들 각각에서 256개의 감마전압(V0 내지 V255)을 발생하여 스위치 어레이부(134)에 공급한다. On the other hand, the gamma voltage generator 132 is supplied with the lowest reference gamma voltage Vref0 from the reference gamma voltage generator 112 to the divided node between the second and third resistors R2 and R3, and the N-2th. And the highest reference gamma voltage Vref7 is supplied from the reference gamma voltage generator 112 to the divided nodes between the N−1th resistors Rn-2 and Rn-1. In addition, a reference between the lowest reference gamma voltage Vref0 and the highest reference gamma voltage Vref7 is provided from the reference gamma voltage generator 112 to a specific divided node between the fourth to N-2 resistors R4 and Rn-2. Gamma voltages Vref2 to Vref6 are supplied, respectively. Accordingly, the gamma voltage generator 132 generates 256 gamma voltages V0 to V255 at each of the divided nodes between the second and N-1 resistors R2 and Rn-1 to generate the switch array unit 134. Supplies).

스위치 어레이부(134)의 각 스위치 어레이는 도 9에 도시된 바와 같이 8비트 변조 데이터(MRGB)의 각 비트(D0 내지 D7)에 따라 256개의 감마전압(V0 내지 V255) 중 어느 하나를 선택하여 공통라인(139)을 통해 데이터 라인(115)으로 출력하는 8비트 디코더(136)와, 데이터 변조부(119)로부터의 싸인 비트(Sbit)에 따라 제 1 및 제 2 전압(Va, Vb) 중 어느 하나를 선택하여 공통라인(139)를 통해 데이터 라인(115)로 출력하는 스위칭부(138)를 구비한다.As shown in FIG. 9, each switch array of the switch array unit 134 selects one of 256 gamma voltages V0 to V255 according to each bit D0 to D7 of the 8-bit modulation data MRGB. Among the first and second voltages Va and Vb according to the 8-bit decoder 136 outputting to the data line 115 through the common line 139 and the sign bit Sbit from the data modulator 119. The switching unit 138 selects one and outputs it to the data line 115 through the common line 139.

8비트 디코더(136)는 감마전압 발생부(132)로부터 256개의 감마전압(V0 내지 V255)이 공급되는 각 입력라인과 공통라인(139) 사이에 직렬 접속된 제 1 내지 제 8 트랜지스터들로 구성된다. 이때, 제 1 내지 제 8 트랜지스터 각각은 8비트 변조 데이터(MRGB) 각 비트(D0 내지 D7)에 따라 256개의 감마전압(V0 내지 V255) 중 어느 하나를 선택하도록 N 타입 트랜지스터와 P타입 트랜지스터의 조합으로 배치된다.The 8-bit decoder 136 includes first to eighth transistors connected in series between the input line and the common line 139 to which 256 gamma voltages V0 to V255 are supplied from the gamma voltage generator 132. do. In this case, each of the first to eighth transistors is a combination of an N-type transistor and a P-type transistor to select any one of 256 gamma voltages V0 to V255 according to each of the bits D0 to D7 of 8-bit modulation data MRGB. Is placed.

제 1 트랜지스터 각각의 게이트 전극은 8비트 변조 데이터(MRGB)의 제 8 비트(MSB, D7) 입력라인에 전기적으로 접속되고, 소스 전극은 각 감마전압(V0 내지 V255) 입력라인에 전기적으로 접속된다. 그리고, 제 1 트랜지스터 각각의 드레인 전극은 제 2 트랜지스터의 소스 전극에 전기적으로 접속된다. 또한, 제 2 내지 제 7 트랜지스터 각각의 게이트 전극은 8비트 변조 데이터(MRGB)의 제 2 내지 제 7 비트(D1 내지 D6) 입력라인에 각각 접속되며, 각각의 소스 전극은 이전 트랜지스터의 드레인 전극에 전기적으로 접속된다. 그리고, 제 2 내지 제 7 트랜지스터 각각의 드레인 전극은 다음 트랜지스터의 소스 전극에 전기적으로 접속된다. 한편, 제 8 트랜지스터 각각의 게이트 전극은 8비트 변조 데이터(MRGB)의 제 1 비트(LSB, D0) 입력라인에 접속되며, 소스 전극은 이전 트랜지스터의 드레인 전극에 전기적으로 접속된다. 그리고, 제 8 트랜지스터 각각의 드레인 전극은 공통라인(139)에 전기적으로 접속된다.The gate electrode of each of the first transistors is electrically connected to the eighth bit (MSB, D7) input line of 8-bit modulated data MRGB, and the source electrode is electrically connected to each gamma voltage (V0 to V255) input line. . The drain electrode of each of the first transistors is electrically connected to the source electrode of the second transistor. In addition, the gate electrodes of each of the second to seventh transistors are respectively connected to input lines of the second to seventh bits D1 to D6 of 8-bit modulation data MRGB, and each source electrode is connected to the drain electrode of the previous transistor. Electrically connected. The drain electrode of each of the second to seventh transistors is electrically connected to the source electrode of the next transistor. On the other hand, the gate electrode of each of the eighth transistors is connected to the first bit (LSB, D0) input line of 8-bit modulation data MRGB, and the source electrode is electrically connected to the drain electrode of the previous transistor. The drain electrode of each of the eighth transistors is electrically connected to the common line 139.

이러한, 8비트 디코더(136)는 래치(122)로부터 공급되는 변조 데이터(MRGB)가 '11111111'일 경우 제 255 감마전압(V255) 입력라인에 직렬 접속된 8개의 N타입 트랜지스터들을 턴-온시켜 256개의 감마전압(V0 내지 V255) 중 제 255 감마전압(V255)을 화상신호로 선택하여 공통라인(139)을 통해 데이터 라인(115)에 공급한다. 마찬가지로, 8비트 디코더(136)는 래치(122)로부터 공급되는 변조 데이터(MRGB)가 '00000000'일 경우 제 0 감마전압(V0) 입력라인에 직렬 접속된 8개의 P타입 트랜지스터들을 턴-온시켜 256개의 감마전압(V0 내지 V255) 중 제 0 감마전압(V0)을 화상신호로 선택하여 공통라인(139)을 통해 데이터 라인(115)에 공급한다. 결과적으로, 8비트 디코더(236)는 래치(122)로부터 공급되는 '00000000' 내지 '11111111'의 변조 데이터(MRGB)에 따라 256개의 감마전압(V0 내지 V255) 입력라인에 직렬 접속된 8개의 트랜지스터를 턴-온시켜 256개의 감마전압(V0 내지 V255) 중 어느 하나를 화상신호로 선택하여 공통라인(139)을 통해 데이터 라인(115)에 공급한다.The 8-bit decoder 136 turns on eight N-type transistors connected in series with the 255th gamma voltage V255 input line when the modulation data MRGB supplied from the latch 122 is '11111111'. The 255th gamma voltage V255 of the 256 gamma voltages V0 to V255 is selected as an image signal and supplied to the data line 115 through the common line 139. Similarly, the 8-bit decoder 136 turns on eight P-type transistors connected in series to the zeroth gamma voltage V0 input line when the modulation data MRGB supplied from the latch 122 is '00000000'. The zeroth gamma voltage V0 of the 256 gamma voltages V0 to V255 is selected as an image signal and supplied to the data line 115 through the common line 139. As a result, the 8-bit decoder 236 has eight transistors connected in series to 256 gamma voltage (V0 to V255) input lines according to modulation data (MRGB) of '00000000' to '11111111' supplied from the latch 122. Is turned on to select any one of 256 gamma voltages (V0 to V255) as an image signal and supply it to the data line 115 through the common line 139.

스위칭부(138)는 싸인 비트(Sbit)의 논리상태에 따라 제 1 및 제 2 전압(Va, Vb) 중 어느 하나를 선택하여 공통라인(139)을 통해 데이터 라인(115)에 공급하는 제 1 및 제 2 스위치(PM, NM)를 구비한다. The switching unit 138 selects one of the first and second voltages Va and Vb according to the logic state of the sign bit Sbit, and supplies the first data to the data line 115 through the common line 139. And second switches PM and NM.

제 1 스위치(PM)의 게이트 전극은 싸인 비트(Sbit) 입력라인에 전기적으로 접속되고, 소스 전극은 제 1 전압(Va) 입력라인에 전기적으로 접속된다. 그리고, 제 1 스위치(PM)의 드레인 전극은 공통라인(139)에 전기적으로 접속된다. 이러한, 제 1 스위치(PM)는 싸인 비트(Sbit) 입력라인으로부터 '0'논리상태의 싸인 비트(Sbit)에 의해 턴-온됨으로써 제 1 전압(Va) 입력라인으로부터의 제 1 전압(Va)을 데이터 라인(115)에 공급한다. 이때, 제 1 전압(Va)은 제 0 감마전압(V0)보다 낮은 전압레벨을 가진다.The gate electrode of the first switch PM is electrically connected to the Sbit input line, and the source electrode is electrically connected to the first voltage Va input line. The drain electrode of the first switch PM is electrically connected to the common line 139. The first switch PM is turned on by the sign bit Sbit of '0' logical state from the sign bit Sbit input line, so that the first voltage Va from the first voltage Va input line is turned on. Is supplied to the data line 115. In this case, the first voltage Va has a voltage level lower than the zeroth gamma voltage Vo.

제 2 스위치(NM)의 게이트 전극은 싸인 비트(Sbit) 입력라인에 전기적으로 접속되고, 소스 전극은 제 2 전압(Vb) 입력라인에 전기적으로 접속된다. 그리고, 제 2 스위치(NM)의 드레인 전극은 공통라인(139)을 통해 데이터 라인(115)에 전기적으로 접속된다. 이러한, 제 2 스위치(NM)는 싸인 비트(Sbit) 입력라인으로부터 '1'논리상태의 싸인 비트(Sbit)에 의해 턴-온되어 제 2 전압(Vb) 입력라인으로부터의 제 2 전압(Vb)을 데이터 라인(115)에 공급한다. 이때, 제 2 전압(Vb)은 제 255 감마전압(V255)보다 높은 전압레벨을 가진다.The gate electrode of the second switch NM is electrically connected to the Sbit input line, and the source electrode is electrically connected to the second voltage Vb input line. The drain electrode of the second switch NM is electrically connected to the data line 115 through the common line 139. The second switch NM is turned on by the sine bit Sbit of the '1' logical state from the sine bit input line, so that the second voltage Vb from the second voltage Vb input line is turned on. Is supplied to the data line 115. In this case, the second voltage Vb has a voltage level higher than the 255th gamma voltage V255.

이와 같은, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 변조 데이터(MRGB)를 이용하여 최하위 계조(G0)와 최상위 계조(G255) 사이의 계조를 고속구동함으로써 액정의 응답시간을 향상시켜 화질 저하를 방지할 수 있다. 나아가, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 싸인 비트(Sbit)를 이용하여 최하위 계조(G0)보다 높은 계조에서 최하위 계조(G0)로 변할 경우 0계조(G0) 전압(V0)보다 더 낮은 제 1 전압(Va)으로 액정을 고속구동 하거나, 최상위 계조(G255)보다 낮은 계조에서 최상위 계조(G255)로 변할 경우 255계조(G255) 전압(V255)보다 더 낮은 제 2 전압(Vb)으로 액정을 고속구동하게 된다.The driving apparatus and method of the liquid crystal display according to the first exemplary embodiment of the present invention respond to the liquid crystal by driving the grayscale between the lowest grayscale G0 and the highest grayscale G255 at high speed using the modulation data MRGB. The time can be improved to prevent deterioration of image quality. Furthermore, the driving device and method of the liquid crystal display according to the first exemplary embodiment of the present invention use the sign bit Sbit to change the gray level higher than the lowest gray level G0 from the lowest gray level G0 to zero gray level G0. When the liquid crystal is driven at a high speed with the first voltage Va lower than the voltage V0, or when the liquid crystal is changed from the gray level lower than the highest gray level G255 to the highest gray level G255, the lower voltage than the 255 gray level G255 voltage V255. The liquid crystal is driven at high speed with two voltages (Vb).

따라서, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 변조 데이터(MRGB)와 싸인 비트(Sbit)를 이용하여 종래의 고속구동이 불가능한 영역의 계조를 고속구동함으로써 8비트 룩업 테이블(144)의 크기를 증가시키지 않으면서 모든 계조에서 고속구동을 가능하게 하여 화질저하를 방지할 수 있다.Accordingly, the driving apparatus and method of the liquid crystal display according to the first exemplary embodiment of the present invention use an 8-bit lookup by high-speed driving the grayscale of a region where high speed driving is not possible using the modulation data MRGB and the signed bit Sbit. It is possible to prevent the deterioration in image quality by enabling high-speed driving in all gray levels without increasing the size of the table 144.

한편, 표 5는 본 발명의 다른 실시 예에 따른 데이터 변조부(119)의 룩업 테이블(144)에 등재된 변조 데이터(MRGB)를 나타내는 표이다.On the other hand, Table 5 is a table showing the modulation data (MRGB) listed in the look-up table 144 of the data modulator 119 according to another embodiment of the present invention.

표 5의 룩 업 테이블(244)에 저장된 변조 데이터(MRGB)의 전압(MVDn)는 상술한 관계식 ① 내지 ③과 같은 고속 구동 조건을 만족하도록 그 값이 설정된다.The voltage MVDn of the modulation data MRGB stored in the look-up table 244 of Table 5 is set so as to satisfy the high-speed driving conditions such as the above relations 1 to 3 above.

구체적으로, 룩업 테이블(244)은 최하위 계조인 0계조(G0)보다 높은 계조, 예를 들어 31계조(G31) 내지 159계조(G159)인 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)에서는 최하위 계조인 0계조(G0)로 변할 경우와, 255계조(G255)인 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)에서는 15계조(G15)로 변할 경우에 'a1'의 변조 데이터(MRGB)를 발생하고, 175계조(G175) 내지 255계조(G25)인 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)에서는 최하위 계조인 0계조(G0)로 변할 경우에 'a2'의 변조 데이터(MRGB)를 발생한다. 이때, 'a1'은 '1'논리상태의 싸인 비트(Sbit)와 '00000000'의 데이터 값을 포함하는 '1_00000000'에 대응되는 변조 데이터(MRGB)이다. 'a2'는 '1'논리상태의 싸인 비트(Sbit)와 '00000001'의 데이터 값을 포함하는 '1_00000001'에 대응되는 변조 데이터(MRGB)이다. 그리고, 'a1'과 'a2'는 '1'논리상태의 싸인 비트(Sbit)를 포함하는 제 1 복수의 8비트 변조 데이터(MRGB)이다.In detail, the lookup table 244 has a source data RGB of a previous frame Fn-1 having a higher gray level than the lowest gray level G0, for example, 31 gray levels G31 to 159 gray levels G159. In the current frame Fn, the source data RGB of the previous frame Fn-1, which is the lowest gray level, is changed to 0 gray level G0, and the 15th gray level G15 in the current frame Fn. When the signal is changed to 'a1', the modulation data MRGB is generated, and the source data RGB of the previous frame Fn-1, which is 175 grayscales G175 to 255 G25, is the lowest in the current frame Fn. When the gray level is changed to zero gray level G0, modulation data MRGB of 'a2' is generated. At this time, 'a1' is modulation data MRGB corresponding to '1_00000000' including a sign bit (Sbit) in a logic state of '1' and a data value of '00000000'. 'a2' is modulation data (MRGB) corresponding to '1_00000001' including a sign bit (Sbit) of '1' logical state and a data value of '00000001'. 'A1' and 'a2' are first plurality of 8-bit modulated data MRGB including a sign bit Sbit in a '1' logical state.

아울러, 룩업 테이블(244)은 최상위 계조인 255계조(G255)보다 낮은 계조, 예를 들어 0계조(G0) 내지 111계조(G111)인 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)에서는 239계조(G239)로 변할 경우와, 47계조(G47) 내지 239계조(G239)인 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)에서는 최상위 계조인 255계조(G255)로 변할 경우에는 'b1'의 변조 데이터(MRGB)를 발생하고, 0계조(G0) 내지 31계조(G47)인 이전 프레임(Fn-1)의 소스 데이터(RGB)가 현재 프레임(Fn)에서는 255계조(G255)로 변할 경우에는 'b2'의 변조 데이터(Sbit)를 발생한다. 이에 따라, 'b1'은 '1'논리상태의 싸인 비트(Sbit)와 '11110000'의 데이터 값을 포함하는 '1_11110000'에 대응되는 변조 데이터(MRGB)이고, 'b2'는 '1'논리상태 의 싸인 비트(Sbit)와 '11110001'의 데이터 값을 포함하는 '1_11110001'에 대응되는 변조 데이터(MRGB)이다. 그리고, 'b1'과 'b2'는 '1'논리상태의 싸인 비트(Sbit)를 포함하는 제 2 복수의 8비트 변조 데이터(MRGB)이다.In addition, the look-up table 244 may have a source level RGB of the previous frame Fn-1, which is lower than the highest gray level, 255 grayscale G255, for example, 0 grayscale G0 to 111 grayscale G111. In the frame Fn, the source data RGB of the previous frame Fn-1, which is changed to 239 grayscale G239 and 47 grayscale G47 to 239 grayscale G239, is the highest grayscale in the current frame Fn. When it is changed to 255 grayscale G255, modulation data MRGB of 'b1' is generated, and the source data RGB of the previous frame Fn-1, which is 0 grayscale G0 to 31 grayscale G47, is the current frame. In (Fn), when it changes to 255 grayscales (G255), the modulation data (Sbit) of "b2" is generated. Accordingly, 'b1' is modulation data (MRGB) corresponding to '1_11110000' including a sign bit (Sbit) in a '1' logical state and a data value of '11110000', and 'b2' is a '1' logical state. Modulated data (MRGB) corresponding to '1_11110001' including a sign bit (Sbit) of S and a data value of '11110001'. 'B1' and 'b2' are second plurality of 8-bit modulated data MRGB including a signed bit Sbit in a '1' logical state.

한편, 룩업 테이블(244)은 상술한 'a1', 'a2', 'b1' 및 'b2'의 변조 데이터(MRGB) 이외의 변조 데이터(MRGB)에 포함되는 싸인 비트(Sbit)는 항상 '0'논리상태를 가지게 된다. 이에 따라, 데이터 구동부(113)에는 '0'논리상태의 싸인 비트(Sbit)를 포함하는 8비트 변조 데이터(MRGB)가 공급된다.On the other hand, the lookup table 244 always includes a sign bit Sbit included in the modulation data MRGB other than the modulation data MRGB of 'a1', 'a2', 'b1', and 'b2'. 'You have a logical state. Accordingly, the data driver 113 is supplied with 8-bit modulated data MRGB including the sign bit Sbit in the '0' logical state.

이러한, 표 5에 도시된 룩업 테이블(144)을 이용하여 싸인 비트(Sbit)를 포함하는 변조 데이터(MRGB)를 데이터 구동부(113)에 공급한다.The modulation data MRGB including the sign bit Sbit is supplied to the data driver 113 by using the lookup table 144 shown in Table 5.

본 발명의 다른 실시 예에 따른 데이터 구동부(113)는 도 10에 도시된 바와 같이 쉬프트 레지스터(120)와, 래치(122) 및 디지털 아날로그 변환부(230)를 구비한다. 이때, 데이터 구동부(113)의 쉬프트 레지스터(120)와 래치(122)는 도 6에 도시된 데이터 구동부(113)와 동일하므로 이에 대한 설명은 상술한 설명으로 대신하기로 한다.As illustrated in FIG. 10, the data driver 113 includes a shift register 120, a latch 122, and a digital-to-analog converter 230. In this case, since the shift register 120 and the latch 122 of the data driver 113 are the same as the data driver 113 shown in FIG. 6, a description thereof will be replaced with the above description.

디지털 아날로그 변환부(230)는 래치(122)로부터의 래치된 변조 데이터(MRGB)와 데이터 변조부(119)로부터의 싸인 비트(Sbit)에 따라 감마전압에 대응되는 화상신호로 변환하고 극성 제어신호(POL)에 따라 화상신호의 극성을 제어하여 데이터 라인(115)에 공급한다.The digital-to-analog converter 230 converts the image data corresponding to the gamma voltage according to the latched modulation data MRGB from the latch 122 and the sign bit Sbit from the data modulator 119, and controls the polarity control signal. The polarity of the image signal is controlled in accordance with POL and supplied to the data line 115.

이를 위해, 디지털 아날로그 변환부(230)는 기준 감마전압 발생부(112)로부터 공급되는 기준 감마전압(Vref0 내지 Vref7)을 세분화하여 복수의 감마전압(V0 내지 V255)을 발생함과 동시에 제 1 및 제 2 하위전압(Va1, Va2)과 제 1 및 제 2 상위전압(Vb1, Vb2)을 발생하는 감마전압 발생부(232)와, 래치(122)로부터 공급되는 변조 데이터(MRGB)와 싸인 비트(Sbit)에 따라 복수의 감마전압(V0 내지 V255)과 제 1 및 제 2 하위전압(Va1, Va2)과 제 1 및 제 2 상위전압(Vb1, Vb2) 중 어느 하나를 선택하여 데이터 라인(115)에 공급하는 복수의 스위치 어레이를 포함하는 스위치 어레이부(234)를 구비한다.To this end, the digital-to-analog converter 230 generates the plurality of gamma voltages V0 to V255 by subdividing the reference gamma voltages Vref0 to Vref7 supplied from the reference gamma voltage generator 112, and at the same time, the first and second gamma voltages V0 to V255 are generated. The gamma voltage generator 232 for generating the second lower voltage Va1 and Va2 and the first and second upper voltages Vb1 and Vb2, and the bit (signed with the modulation data MRGB supplied from the latch 122) The data line 115 is selected by selecting one of the plurality of gamma voltages V0 to V255, the first and second lower voltages Va1 and Va2, and the first and second upper voltages Vb1 and Vb2 according to Sbit. And a switch array unit 234 including a plurality of switch arrays to be supplied thereto.

감마전압 발생부(132)는 도 11에 도시된 바와 같이 제 1 공급전압(VSS)과 제 2 공급전압(VDD) 사이에 직렬 접속된 복수의 저항(R1 내지 Rn)을 구비한다. 여기서, 제 1 공급전압(VSS)은 제 2 공급전압(VDD)보다 낮은 전압레벨을 가지게 된다.The gamma voltage generator 132 includes a plurality of resistors R1 to Rn connected in series between the first supply voltage VSS and the second supply voltage VDD as shown in FIG. 11. Here, the first supply voltage VSS has a voltage level lower than the second supply voltage VDD.

이러한, 감마전압 발생부(232)는 제 1 구동전압(VSS)에 직렬 접속된 제 1 내지 제 3 저항(R1, R2, R3) 사이의 분압노드 각각에서 제 1 및 제 2 하위전압(Va1, Va2)을 발생하여 스위치 어레이부(234)에 공급한다. 이때, 제 2 하위전압(Va2)은 제 1 하위전압(Va1)보다 낮은 전압레벨을 가진다. 또한, 감마전압 발생부(232)는 제 2 구동전압(VDD)에 직렬 접속된 제 N-2 내지 제 N 저항(Rn-2, Rn-1, Rn) 사이의 분압노드 각각에서 제 1 및 제 2 상위전압(Vb1, Vb2)을 발생하여 스위치 어레이부(234)에 공급한다. 이때, 제 2 상위전압(Vb2)은 제 1 상위전압(Vb1)보다 높은 전압레벨을 가진다.The gamma voltage generator 232 may include the first and second sub-voltages Va1, at the divided nodes between the first to third resistors R1, R2, and R3 connected in series to the first driving voltage VSS. Va2) is generated and supplied to the switch array unit 234. In this case, the second lower voltage Va2 has a voltage level lower than the first lower voltage Va1. In addition, the gamma voltage generator 232 may be configured such that the gamma voltage generator 232 is configured to provide the first and the first voltages at the divided nodes between the N-2 to Nth resistors Rn-2, Rn-1, and Rn connected in series with the second driving voltage VDD. Two upper voltages Vb1 and Vb2 are generated and supplied to the switch array unit 234. In this case, the second upper voltage Vb2 has a higher voltage level than the first upper voltage Vb1.

그리고, 감마전압 발생부(132)는 제 3 및 제 4 저항(R3, R4) 사이의 분압노드에는 기준 감마전압 발생부(112)로부터 최저 기준 감마전압(Vref0)이 공급되고, 제 N-3 및 제 N-2 저항(Rn-3, Rn-2) 사이의 분압노드에는 기준 감마전압 발생부 (112)로부터 최고 기준 감마전압(Vref7)이 공급된다. 그리고, 제 5 내지 제 N-3 저항(R5, Rn-3) 사이의 특정 분압노드에는 기준 감마전압 발생부(112)로부터 최저 기준 감마전압(Vref0)과 최고 기준 감마전압(Vref7) 사이의 기준 감마전압(Vref2 내지 Vref6)이 각각 공급된다. 이에 따라, 감마전압 발생부(232)는 제 3 및 제 N-2 저항(R3, Rn-2) 사이의 분압노드들 각각에서 256개의 감마전압(V0 내지 V255)을 발생하여 스위치 어레이부(234)에 공급한다.The gamma voltage generator 132 is supplied with the lowest reference gamma voltage Vref0 from the reference gamma voltage generator 112 to the divided node between the third and fourth resistors R3 and R4. And the highest reference gamma voltage Vref7 is supplied from the reference gamma voltage generator 112 to the divided nodes between the N-th resistors Rn-3 and Rn-2. In addition, a reference between the lowest reference gamma voltage Vref0 and the highest reference gamma voltage Vref7 is provided from the reference gamma voltage generator 112 to a specific divided node between the fifth to N-3 resistors R5 and Rn-3. Gamma voltages Vref2 to Vref6 are supplied, respectively. Accordingly, the gamma voltage generator 232 generates 256 gamma voltages V0 to V255 at each of the divided nodes between the third and N-2 resistors R3 and Rn-2 to generate the switch array unit 234. Supplies).

스위치 어레이부(234)의 각 스위치 어레이는 도 12에 도시된 바와 같이 8비트 변조 데이터(MRGB)의 각 비트(D0 내지 D7)에 따라 256개의 감마전압(V0 내지 V255) 중 어느 하나를 선택하여 데이터 라인(115)으로 출력하는 8비트 디코더(236)와, 데이터 변조부(119)로부터의 싸인 비트(Sbit)를 포함하는 변조 데이터(MRGB)에 따라 제 1 및 제 2 하위전압(Va1, Va2)과 제 1 및 제 2 상위전압(Vb1, Vb2) 중 어느 하나를 선택하여 데이터 라인(115)로 출력함과 아울러 256개의 감마전압(V0 내지 V25)을 8비트 디코더(236)에 공급하는 스위칭부(238)를 구비한다.As shown in FIG. 12, each switch array of the switch array unit 234 selects one of 256 gamma voltages V0 to V255 according to each bit D0 to D7 of the 8-bit modulation data MRGB. The first and second lower voltages Va1 and Va2 in accordance with the 8-bit decoder 236 output to the data line 115 and the modulated data MRGB including the sign bit Sbit from the data modulator 119. ) And one of the first and second higher voltages (Vb1, Vb2) is selected and output to the data line 115, and switching to supply 256 gamma voltages (V0 to V25) to the 8-bit decoder (236) The part 238 is provided.

스위칭부(138)는 제 1 및 제 2 하위전압(Va1, Va2)과 제 1 및 제 2 상위전압(Vb1, Vb2) 각각의 입력라인과 공통라인(239) 사이에 직렬 접속된 9개의 트랜지스터와, 256개의 감마전압(V0 내지 V255) 입력라인 각각과 8비트 디코더(236)간에 접속된 256개의 P타입 트랜지스터를 구비한다.The switching unit 138 includes nine transistors connected in series between the input lines of the first and second lower voltages Va1 and Va2 and the first and second upper voltages Vb1 and Vb2 and the common line 239. And 256 P-type transistors connected between each of the 256 gamma voltage (V0 to V255) input lines and the 8-bit decoder 236.

제 2 상위전압(Vb2) 입력라인과 공통라인(239)에 직렬 접속된 9개의 트랜지스터들은 b2', 즉 '1_11110001'의 변조 데이터(MRGB)에 따라 제 2 상위전압(Vb2)을 공통라인(239)에 공급하도록 N타입과 P타입으로 조합되어 구성된다. 이에 따라, 제 2 상위전압(Vb2) 입력라인과 공통라인(239)에 직렬 접속된 9개의 트랜지스터들은 싸인 비트(Sbit) 입력라인에 공급되는 '1'논리상태의 싸인 비트(Sbit)와 8비트 변조 데이터(MRGB)의 제 1 내지 제 8 비트(D0 내지 D7) 입력라인 각각에 공급되는 '11110001'의 변조 데이터(MRGB)에 따라 각각 턴-온됨으로써 제 2 상위전압(Vb2)을 공통라인(239)에 공급한다.Nine transistors connected in series with the second upper voltage Vb2 input line and the common line 239 share the second upper voltage Vb2 with the common line 239 according to the modulation data MRGB of b2 ', that is,' 1_11110001 '. It is composed by combining N type and P type to supply). Accordingly, the nine transistors connected in series to the second upper voltage Vb2 input line and the common line 239 have a sine bit and 8 bits of a '1' logical state supplied to the sbit input line. The second upper voltage Vb2 is turned on according to the modulation data MRGB of '11110001' supplied to each of the first to eighth bits D0 to D7 of the modulation data MRGB. 239).

제 1 상위전압(Vb1) 입력라인과 공통라인(239)에 직렬 접속된 9개의 트랜지스터들은 b1', 즉 '1_11110000'의 변조 데이터(MRGB)에 따라 제 1 상위전압(Vb1)을 공통라인(239)에 공급하도록 N타입과 P타입으로 조합되어 구성된다. 이에 따라, 제 1 상위전압(Vb1) 입력라인과 공통라인(239)에 직렬 접속된 9개의 트랜지스터들은 싸인 비트(Sbit) 입력라인에 공급되는 '1'논리상태의 싸인 비트(Sbit)와 8비트 변조 데이터(MRGB)의 제 1 내지 제 8 비트(D0 내지 D7) 입력라인 각각에 공급되는 '11110000'의 변조 데이터(MRGB)에 따라 각각 턴-온됨으로써 제 1 상위전압(Vb1)을 공통라인(239)에 공급한다.Nine transistors connected in series with the first upper voltage Vb1 input line and the common line 239 share the first upper voltage Vb1 with the common line 239 according to the modulation data MRGB of b1 ', that is,' 1_11110000 '. It is composed by combining N type and P type to supply). Accordingly, the nine transistors connected in series to the first upper voltage Vb1 input line and the common line 239 are the sine bits Sbit and 8 bits of the '1' logic state supplied to the sbit input line. The first upper voltage Vb1 is turned on according to the modulation data MRGB of '11110000' supplied to each of the first to eighth bits D0 to D7 of the modulation data MRGB. 239).

제 2 하위전압(Va2) 입력라인과 공통라인(239)에 직렬 접속된 9개의 트랜지스터들은 a2', 즉 '1_00000001'의 변조 데이터(MRGB)에 따라 제 2 하위전압(Va2)을 공통라인(239)에 공급하도록 N타입과 P타입으로 조합되어 구성된다. 이에 따라, 제 2 하위전압(Va2) 입력라인과 공통라인(239)에 직렬 접속된 9개의 트랜지스터들은 싸인 비트(Sbit) 입력라인에 공급되는 '1'논리상태의 싸인 비트(Sbit)와 8비트 변조 데이터(MRGB)의 제 1 내지 제 8 비트(D0 내지 D7) 입력라인 각각에 공급되는 '00000001'의 변조 데이터(MRGB)에 따라 각각 턴-온됨으로써 제 2 하위전압(Va2)을 공통라인(239)에 공급한다.Nine transistors connected in series to the second lower voltage Va2 input line and the common line 239 share the second lower voltage Va2 according to the modulation data MRGB of a2 ', that is,' 1_00000001 '. It is composed by combining N type and P type to supply). Accordingly, the nine transistors connected in series to the second low voltage Va2 input line and the common line 239 have a sine bit and an 8 bit in the '1' logic state supplied to the sbit input line. The second lower voltage Va2 is turned on according to the modulation data MRGB of '00000001' supplied to each of the first to eighth bits D0 to D7 of the modulation data MRGB. 239).

제 1 하위전압(Va1) 입력라인과 공통라인(239)에 직렬 접속된 9개의 트랜지스터들은 a1', 즉 '1_00000000'의 변조 데이터(MRGB)에 따라 제 1 하위전압(Va1)을 공통라인(239)에 공급하도록 N타입과 P타입으로 조합되어 구성된다. 이에 따라, 제 1 하위전압(Va1) 입력라인과 공통라인(239)에 직렬 접속된 9개의 트랜지스터들은 싸인 비트(Sbit) 입력라인에 공급되는 '1'논리상태의 싸인 비트(Sbit)와 8비트 변조 데이터(MRGB)의 제 1 내지 제 8 비트(D0 내지 D7) 입력라인 각각에 공급되는 '00000000'의 변조 데이터(MRGB)에 따라 각각 턴-온됨으로써 제 1 하위전압(Va1)을 공통라인(239)에 공급한다.Nine transistors connected in series to the first lower voltage Va1 input line and the common line 239 share the first lower voltage Va1 according to the modulation data MRGB of a1 ', that is,' 1_00000000 '. It is composed by combining N type and P type to supply). Accordingly, the nine transistors connected in series to the first low voltage Va1 input line and the common line 239 are the sine bits Sbit and 8 bits of the '1' logical state supplied to the Sbit input line. The first lower voltage Va1 is turned on according to the '00000000' modulation data MRGB supplied to each of the first to eighth bits D0 to D7 of the modulation data MRGB. 239).

256개의 P타입 트랜지스터는 '0'논리상태의 싸인 비트(Sbit)에 따라 턴-온됨으로써 256개의 감마전압(V0 내지 V255) 입력라인 각각으로부터의 256개의 감마전압(V0 내지 V255)을 8비트 디코더(236)에 공급한다.256 P-type transistors are turned on according to the sign bit (Sbit) in the '0' logic state to convert 256 gamma voltages (V0 to V255) from each of the 256 gamma voltages (V0 to V255) input lines. To 236.

8비트 디코더(236)는 스위칭부(238)의 256개 각각의 P타입 트랜지스터와 공통라인(239)에 직렬 접속된 제 1 내지 제 8 트랜지스터들로 구성된다. 이때, 제 1 내지 제 8 트랜지스터 각각은 8비트 변조 데이터(MRGB)의 제 1 내지 제 8 비트(D0 내지 D7) 입력라인에 공급되는 변조 데이터(MRGB)에 따라 스위칭부(238)를 통해 입력되는 256개의 감마전압(V0 내지 V255) 중 어느 하나를 선택하도록 N 타입 트랜지스터와 P타입 트랜지스터의 조합으로 배치된다.The 8-bit decoder 236 includes 256 P-type transistors of the switching unit 238 and first through eighth transistors connected in series to the common line 239. In this case, each of the first to eighth transistors is input through the switching unit 238 according to the modulation data MRGB supplied to the first to eighth bit D0 to D7 input lines of the 8-bit modulation data MRGB. It is arranged in combination of an N-type transistor and a P-type transistor to select any one of 256 gamma voltages V0 to V255.

제 1 트랜지스터 각각의 게이트 전극은 8비트 변조 데이터(MRGB)의 제 8 비트(MSB, D7) 입력라인에 전기적으로 접속되고, 소스 전극은 스위칭부(238)의 256개 각각의 P타입 트랜지스터의 드레인 전극에 접속된다. 그리고, 제 1 트랜지스터 각각의 드레인 전극은 제 2 트랜지스터의 소스 전극에 전기적으로 접속된다. 또한, 제 2 내지 제 7 트랜지스터 각각의 게이트 전극은 8비트 변조 데이터(MRGB)의 제 7 비트(D6)의 입력라인에 각각 접속되며, 각각의 소스 전극은 이전 트랜지스터의 드레인 전극에 전기적으로 접속된다. 그리고, 제 2 내지 제 7 트랜지스터 각각의 드레인 전극은 다음 트랜지스터의 소스 전극에 전기적으로 접속된다. 한편, 제 8 트랜지스터 각각의 게이트 전극은 8비트 변조 데이터(MRGB)의 제 1 비트(LSB, D0) 입력라인에 접속되며, 소스 전극은 이전 트랜지스터의 드레인 전극에 전기적으로 접속된다. 그리고, 제 8 트랜지스터 각각의 드레인 전극은 공통라인(239)에 전기적으로 접속된다.The gate electrode of each of the first transistors is electrically connected to the eighth bit (MSB, D7) input line of 8-bit modulation data MRGB, and the source electrode is the drain of 256 respective P-type transistors of the switching unit 238. Connected to the electrode. The drain electrode of each of the first transistors is electrically connected to the source electrode of the second transistor. Further, the gate electrodes of each of the second to seventh transistors are respectively connected to input lines of the seventh bit D6 of 8-bit modulation data MRGB, and each source electrode is electrically connected to the drain electrode of the previous transistor. . The drain electrode of each of the second to seventh transistors is electrically connected to the source electrode of the next transistor. On the other hand, the gate electrode of each of the eighth transistors is connected to the first bit (LSB, D0) input line of 8-bit modulation data MRGB, and the source electrode is electrically connected to the drain electrode of the previous transistor. The drain electrode of each of the eighth transistors is electrically connected to the common line 239.

이러한, 8비트 디코더(236)는 '0'논리상태의 싸인 비트(Sbit)가 스위칭부(238)에 공급됨과 동시에 래치(122)로부터 '11111111'의 변조 데이터(MRGB)가 공급되는 경우 제 255 감마전압(V255) 입력라인에 직렬 접속된 8개의 N타입 트랜지스터를 턴-온시켜 256개의 감마전압(V0 내지 V255) 중 제 255 감마전압(V255)을 화상신호로 선택하여 공통라인(239)을 통해 데이터 라인(115)에 공급한다. 마찬가지로, 8비트 디코더(236)는 '0'논리상태의 싸인 비트(Sbit)가 스위칭부(238)에 공급됨과 동시에 래치(122)로부터 '00000000'의 변조 데이터(MRGB)가 공급되는 경우 제 0 감마전압(V0) 입력라인에 직렬 접속된 8개의 P타입 트랜지스터를 턴-온시켜 256개의 감마전압(V0 내지 V255) 중 제 0 감마전압(V0)을 화상신호로 선택하여 공통라인(239)을 통해 데이터 라인(115)에 공급한다. 결과적으로, 8비트 디코더(236)는 '0'논리상태의 싸인 비트(Sbit)가 스위칭부(238)에 공급됨과 동시에 래치(122)로부터 '00000000' 내지 '11111111'의 변조 데이터(MRGB)에 따라 256개의 감마전압(V0 내지 V255) 입력라인에 직렬 접속된 8개의 트랜지스터를 턴-온시켜 256개의 감마전압(V0 내지 V255) 중 어느 하나를 화상신호로 선택하여 공통라인(239)을 통해 데이터 라인(115)에 공급한다.The 8-bit decoder 236 is configured to receive a 255th bit when the sign bit Sbit of '0' logic is supplied to the switching unit 238 and the modulation data MRGB of '11111111' is supplied from the latch 122. By turning on eight N-type transistors connected in series to the gamma voltage (V255) input line, the 255th gamma voltage (V255) among the 256 gamma voltages (V0 to V255) is selected as an image signal to select the common line (239). Supply to the data line 115 through. Similarly, the 8-bit decoder 236 may receive a zero when the sign bit Sbit of the '0' logic state is supplied to the switching unit 238 and the modulation data MRGB of '00000000' is supplied from the latch 122. Eight P-type transistors connected in series to the gamma voltage V0 input line are turned on to select the zeroth gamma voltage V0 among the 256 gamma voltages V0 to V255 as an image signal to select the common line 239. Supply to the data line 115 through. As a result, the 8-bit decoder 236 is supplied to the modulation data MRGB of '00000000' to '11111111' from the latch 122 at the same time as the sign bit Sbit of the '0' logical state is supplied to the switching unit 238. Accordingly, eight transistors connected in series to the 256 gamma voltage (V0 to V255) input lines are turned on to select any one of the 256 gamma voltages (V0 to V255) as an image signal, thereby providing data through the common line 239. Supply to line 115.

이와 같은, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 싸인 비트(Sbit)를 포함하는 변조 데이터(MRGB)를 이용하여 최하위 계조(G0)보다 높은 계조에서 최하위 계조(G0)로 변할 경우 0계조(G0) 전압(V0)보다 더 낮은 제 1 및 제 2 하위전압(Va1, Va2) 중 어느 하나의 전압으로 액정을 고속구동하거나, 최상위 계조(G255)보다 낮은 계조에서 최상위 계조(G255)로 변할 경우 255계조(G255) 전압(V255)보다 더 높은 제 1 및 제 2 전압(Vb1, Vb2)으로 액정을 고속구동하게 된다. 따라서, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 변조 데이터(MRGB)와 싸인 비트(Sbit)를 이용하여 종래의 고속구동이 불가능한 영역의 계조를 고속구동함으로써 8비트 룩업 테이블(144)의 크기를 증가시키지 않으면서 모든 계조에서 고속구동을 가능하게 하여 화질저하를 방지할 수 있다.As described above, the driving device and method of the liquid crystal display according to the second exemplary embodiment of the present invention use the modulation data MRGB including the sign bit Sbit, and the lowest gray level G0 at a higher gray level than the lowest gray level G0. ), The liquid crystal is driven at high speed by the voltage of any one of the first and second lower voltages Va1 and Va2 lower than the zero gray level G0 voltage V0, or the highest gray level at a gray level lower than the highest gray level G255. When changing to the grayscale G255, the liquid crystal is driven at a high speed with the first and second voltages Vb1 and Vb2 higher than the 255th G255 voltage V255. Accordingly, an apparatus and method for driving a liquid crystal display according to a second exemplary embodiment of the present invention use an 8-bit lookup by high-speed driving the grayscale of a region where high-speed driving is impossible using a modulation bit MRGB and a signed bit Sbit. It is possible to prevent the deterioration in image quality by enabling high-speed driving in all gray levels without increasing the size of the table 144.

한편, 상술한 본 발명의 본 발명의 실시 예들에 따른 액정 표시장치의 구동장치 및 방법에서 '1'논리상태의 싸인 비트(Sbit)를 포함하는 변조 데이터(NRGB)의 변조 데이터(MRGB)를 더욱 세분화함으로써 최하위 계조(G0)보다 높은 계조에서 최하위 계조(G0)로 변할 경우와 최상위 계조(G255)보다 낮은 계조에서 최상위 계조(G255)로 변할 경우를 복수의 계조로 표현할 수 있다. 결과적으로 상술한 바와 같 은 본 발명의 실시 예들에 따른 액정 표시장치의 구동장치 및 방법은 n비트 소스 데이터의 모든 계조에서 고속구동이 가능함과 아울러 싸인 비트(Sbit)를 포함하는 변조 데이터(MRGB)를 이용하여 i+j개(단, i는 2ⁿ이고, n는 변조 데이터의 비트 수이고, j는 i보다 작은 양의 정수)의 계조를 표현할 수 있다.Meanwhile, in the driving apparatus and method of the liquid crystal display according to the embodiments of the present invention described above, the modulation data MRGB of the modulation data NRGB including the sign bit Sbit in the '1' logical state is further included. By subdividing, the case of changing from the gradation higher than the lowest gradation G0 to the lowest gradation G0 and the case of changing from the gradation lower than the highest gradation G255 to the highest gradation G255 may be expressed as a plurality of gradations. As a result, the driving apparatus and method of the liquid crystal display according to the embodiments of the present invention as described above are capable of high-speed driving in all gray levels of the n-bit source data, and also include modulation data (MRGB) including a sign bit (Sbit). I can be represented by i + j gray scales, where i is 2 ⁿ , n is the number of bits of the modulation data, and j is a positive integer smaller than i.

한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention It will be apparent to those skilled in the art.

상기와 같은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 싸인 비트를 이용하여 최상위 계조보다 낮은 계조에서 최상위 계조로 변하는 소스 데이터를 최상위 계조보다 더 높은 제 1 계조로 표현하거나, 최하위 계조보다 높은 계조에서 최하위 계조로 변화는 소스 데이터를 최하위 계조보다 더 낮은 제 2 계조로 표현함으로써 소스 데이터의 모든 계조에서 액정의 응답시간을 빠르게 하여 화질저하를 방지할 수 있다. 또한, 본 발명의 다른 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 싸인 비트를 포함하는 변조 데이터를 이용하여 최상위 계조보다 낮은 계조에서 최상위 계조로 변하는 소스 데이터를 최상위 계조보다 더 높은 복수의 제 1 계조로 표현하거나, 최하위 계조보다 높은 계조에서 최하위 계조로 변화는 소스 데이터를 최하위 계조보다 더 낮은 복수의 제 2 계조로 표현함으로써 소 스 데이터의 모든 계조에서 액정의 응답시간을 빠르게 하여 화질저하를 방지할 수 있다. 따라서, 본 발명은 싸인 비트를 이용하여 고속구동이 불가능한 영역의 변조 데이터를 고속구동함으로써 소스 데이터의 모든 계조에서 고속구동을 가능하게 하여 화질저하를 방지할 수 있다.As described above, the driving device and method of the liquid crystal display according to the exemplary embodiment of the present invention express source data that is changed from the lowest gray level to the highest gray level using the sign bit as the first gray level higher than the highest gray level, or the lowest. The change from the gray level higher than the gray level to the lowest gray level represents the source data as the second gray level lower than the lowest gray level, so that the response time of the liquid crystal in all the gray levels of the source data can be prevented to prevent deterioration of image quality. In addition, the driving apparatus and method of a liquid crystal display according to another exemplary embodiment of the present invention may include a plurality of source data having a higher level than the highest gray level of source data that is changed from the lowest gray level to the highest gray level using modulation data including a sign bit. In one gray level, or changing from the highest gray level to the lowest gray level, the source data is expressed as a plurality of second gray levels lower than the lowest gray level, so that the response time of the liquid crystal is accelerated in all grays of the source data to reduce image quality. It can prevent. Therefore, the present invention enables high-speed driving in all gray levels of the source data by high-speed driving modulated data in an area where high-speed driving is impossible using a sign bit, thereby preventing image quality deterioration.

또한, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 데이터 변조용 메모리 용량의 크기 변화없이 모든 계조에서 구속구동을 가능하게 하여 화질저하를 방지할 수 있다.In addition, the driving apparatus and method of the liquid crystal display according to the exemplary embodiment of the present invention can prevent the deterioration of image quality by enabling the constraint driving in all gray levels without changing the size of the memory capacity for data modulation.

Claims

A liquid crystal panel comprising a liquid crystal cell formed in a region defined by a data line and a gate line;

A timing controller for generating a bit signed from n (where n is a positive integer) bit source data input from the outside and n-bit modulation data for increasing the response speed of the liquid crystal;

A gate driver driving the gate lines under the control of the timing controller;

Any one of i + j gradations (where i is 2 ⁿ and j is a positive integer less than i) according to the sign bit supplied from the timing controller and the n-bit modulation data under the control of the timing controller And a data driver which selects an image signal as an image signal and supplies it to the data line.

The method of claim 1,

The timing controller includes a data modulator for comparing the n-bit source data of the previous frame and n-bit source data of the current frame to modulate the n-bit modulated data and to generate the sign bit. Drive.

The method of claim 2,

The data modulator;

Generating the n-bit modulated data by comparing n-bit source data of the previous frame and n-bit source data of the current frame,

Generating a sign bit of a first logic state when the gray level of the n-bit source data of the previous frame is changed from the gray level higher than the lowest gray level to the lowest gray level,

And a sign bit in a second logic state is generated when the gray level of the n-bit source data of the previous frame is changed from the lower gray level to the highest gray level.

The method of claim 3, wherein

The data driver;

The reference gamma voltages are subdivided into a plurality of input gamma voltages, which are lower than the 2 ⁿ gamma voltages and the lowest gamma voltages, and are higher than the first and highest gamma voltages corresponding to some of the j gray levels, and correspond to the rest of the j gray levels. A gamma voltage generator for generating a second voltage;

And a switch array configured to select one of the 2 ⁿ gamma voltages and the first and second voltages as the image signals and supply them to the data lines according to the sign bit and the n bit modulated data. A drive device for a liquid crystal display device, characterized in that it is provided.

The method of claim 4, wherein

The switch array;

A decoder configured to select one of the 2 ⁿ gamma voltages and supply the image signal to the data line according to the n bit modulated data;

The image voltage is selected and supplied to the data line according to the sign bit of the first logic state, and the data is selected by selecting the second voltage as the image signal according to the sign bit of the second logic state. And a switching unit for supplying the line.

The method of claim 2,

The data modulator;

Comparing the n-bit source data of the previous frame with the n-bit source data of the current frame to generate a sign bit of the first logic state and the n-bit modulated data,

A first bit for selecting one of a sign bit in a second logic state and a part of the j gradations as the image signal when the gradation of the n-bit source data of the previous frame is changed from the gradation higher than the lowest gradation to the lowest gradation Generates a plurality of n-bit modulated data,

When the gray level of the n-bit source data of the previous frame is changed from the lower gray level to the highest gray level, a second bit for selecting one of the sign bit of the second logic state and the rest of the j gray levels as the image signal; And a plurality of n-bit modulated data.

The method of claim 6,

The data driver;

A plurality of input gamma voltages are subdivided, which are lower than the 2 ⁿ gamma voltages and the lowest gamma voltages, and are higher than a plurality of lower voltages and the highest gamma voltages corresponding to some of the j gray levels, and correspond to the rest of the j gray levels. A gamma voltage generator for generating a plurality of upper voltages;

And a switch array configured to select one of the 2 ⁿ gamma voltages, the plurality of lower voltages, and a plurality of upper voltages as the image signal and supply the selected data signals to the data lines according to the sign bit and the n bit modulated data. A drive device for a liquid crystal display device comprising an analog converter.

The method of claim 7, wherein

The switch array;

A decoder configured to select one of the 2 ⁿ gamma voltages and supply the selected image signal to the data line according to the sign bit of the first logic state and the n bit modulated data;

Select one of the plurality of lower voltages and the plurality of upper voltages according to the sign bit of the second logic state and the first and second plurality of n-bit modulated data to supply the image signal to the data line; And a switching unit for supplying the 2 ⁿ gamma voltages to the decoder according to the sign bit of the first logic state.

The method of claim 8,

The switching unit;

Select one of the plurality of lower voltages according to the sign bit of the second logic state and the first plurality of n-bit modulated data to supply the image signal to the data line,

And driving the image signal to the data line by selecting one of the plurality of higher voltages according to the sign bit in the second logic state and the second plurality of n-bit modulated data. Device.

A method of driving a liquid crystal display device having a liquid crystal panel including a liquid crystal cell formed in a region defined by a data line and a gate line;

A first step of generating a bit signed from n (where n is a positive integer) bit source data input from the outside and n bit modulated data for increasing the response speed of the liquid crystal;

According to the sign bit and the n-bit modulation data, any one of i + j gray scales (i is 2 ⁿ and j is a positive integer smaller than i) is selected as an image signal and supplied to the data line. And a second step.

11. The method of claim 10,

The first step is;

Generating the n-bit modulated data by comparing the n-bit source data of a previous frame with n-bit source data of a current frame;

Generating a sign bit in a first logic state when the gray level of the n-bit source data of the previous frame is changed from the gray level higher than the lowest gray level to the lowest gray level;

And generating a sign bit in a second logic state when the gray level of the n-bit source data of the previous frame is changed from the lower gray level to the uppermost gray level.

The method of claim 11,

The second step;

The reference gamma voltages are subdivided into a plurality of input gamma voltages, which are lower than the 2 ⁿ gamma voltages and the lowest gamma voltages, and are higher than the first and highest gamma voltages corresponding to some of the j gray levels, and correspond to the rest of the j gray levels. Generating a second voltage;

And selecting one of the 2 ⁿ gamma voltages and the first and second voltages as the image signal according to the sign bit and the n bit modulated data and supplying the image signal to the data line. Method of driving display device.

13. The method of claim 12,

Selecting the image signal and supplying the image signal to the data line;

Selecting one of the 2 ⁿ gamma voltages according to the n bit modulated data and supplying the image signal to the data line;

Selecting the image signal and supplying the first voltage to the data line according to the sign bit of the first logic state;

And selecting the second voltage as the image signal according to the sign bit in the second logic state and supplying the image signal to the data line.

The method of claim 11,

The first step is;

Comparing the n bit source data of the previous frame with the n bit source data of the current frame to generate a sign bit of the first logical state and the n bit modulated data;

A first bit for selecting one of a sign bit in a second logic state and a part of the j gradations as the image signal when the gradation of the n-bit source data of the previous frame is changed from the gradation higher than the lowest gradation to the lowest gradation Generating a plurality of n-bit modulated data;

When the gray level of the n-bit source data of the previous frame is changed from the lower gray level to the highest gray level, a second bit for selecting one of the sign bit of the second logic state and the rest of the j gray levels as the image signal; And generating a plurality of n-bit modulated data.

The method of claim 14,

The second step;

A plurality of input gamma voltages are subdivided, which are lower than the 2 ⁿ gamma voltages and the lowest gamma voltages, and are higher than a plurality of lower voltages and the highest gamma voltages corresponding to some of the j gray levels, and correspond to the rest of the j gray levels. Generating a plurality of higher voltages;

And selecting one of the 2 ⁿ gamma voltages, the plurality of lower voltages, and a plurality of upper voltages as the image signal according to the sign bit and the n bit modulated data, and supplying the image signal to the data line. A method of driving a liquid crystal display device.

The method of claim 15,

Selecting the image signal and supplying the image signal to the data line;

Selecting one of the 2 ⁿ gamma voltages according to the sign bit of the first logic state and the n bit modulated data and supplying the image signal to the data line;

Selecting one of the plurality of lower voltages according to the sign bit of the second logic state and the first plurality of n-bit modulated data and supplying the image signal to the data line;

And selecting the image signal and supplying one of the plurality of upper voltages to the data line according to the sign bit of the second logic state and the second plurality of n-bit modulated data. Method of driving display device.