[go: up one dir, main page]

KR101055202B1 - Transverse electric field liquid crystal display device - Google Patents

Transverse electric field liquid crystal display device Download PDF

Info

Publication number
KR101055202B1
KR101055202B1 KR1020040061805A KR20040061805A KR101055202B1 KR 101055202 B1 KR101055202 B1 KR 101055202B1 KR 1020040061805 A KR1020040061805 A KR 1020040061805A KR 20040061805 A KR20040061805 A KR 20040061805A KR 101055202 B1 KR101055202 B1 KR 101055202B1
Authority
KR
South Korea
Prior art keywords
insulating film
gate
liquid crystal
electric field
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040061805A
Other languages
Korean (ko)
Other versions
KR20060013036A (en
Inventor
황한욱
김상호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040061805A priority Critical patent/KR101055202B1/en
Publication of KR20060013036A publication Critical patent/KR20060013036A/en
Application granted granted Critical
Publication of KR101055202B1 publication Critical patent/KR101055202B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133371Cells with varying thickness of the liquid crystal layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/02Materials and properties organic material

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 화소의 가장자리에 유기절연막을 형성하여 화소전극과 데이터 배선을 오버랩시키고, 화소 개구부의 유기절연막을 제거하여 횡전계를 용이하게 형성하고자 하는 횡전계방식 액정표시소자에 관한 것으로, 본 발명의 횡전계방식 액정표시소자는, 기판; 상기 기판 상에 형성된 게이트 배선, 공통배선 및 공통전극; 상기 게이트 배선을 포함한 전면에 형성된 층간절연막; 상기 층간절연막 상에서 상기 게이트 배선에 수직교차하여 단위 화소를 정의하는 데이터 배선; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터; 상기 데이터 배선 상부에 형성되고 단위 화소의 개구부에서 오픈되는 유기절연막; 및 상기 화소 내부의 층간절연막 상에 형성되어 상기 공통전극과 평행하고 상기 박막트랜지스터에 접속하며, 상기 유기절연막 상에서 상기 데이터 배선의 모서리에 오버랩되는 화소전극을 포함한다.

Figure R1020040061805

고개구율, 폴리실리콘, 횡전계

The present invention relates to a transverse electric field liquid crystal display device in which an organic insulating film is formed at an edge of a pixel to overlap a pixel electrode and a data line, and an organic insulating film in the pixel opening is removed to easily form a transverse electric field. The transverse electric field liquid crystal display device includes a substrate; A gate wiring, a common wiring and a common electrode formed on the substrate; An interlayer insulating film formed on the entire surface including the gate wiring; A data line defining a unit pixel on the interlayer insulating layer by perpendicularly crossing the gate line; A thin film transistor formed at an intersection point of the gate line and the data line; An organic insulating layer formed on the data line and opened in an opening of a unit pixel; And a pixel electrode formed on the interlayer insulating film inside the pixel, parallel to the common electrode, connected to the thin film transistor, and overlapping an edge of the data line on the organic insulating film.

Figure R1020040061805

High opening ratio, polysilicon, transverse electric field

Description

횡전계방식 액정표시소자{In-Plane Switching Mode Liquid Crystal Display Device}Transverse electric field type liquid crystal display device {In-Plane Switching Mode Liquid Crystal Display Device}

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.1 is a plan view of a transverse electric field type liquid crystal display device according to the prior art.

도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 단면도.FIG. 2 is a sectional view taken along line II ′ of FIG. 1. FIG.

도 3은 본 발명에 의한 횡전계방식 액정표시소자의 평면도.3 is a plan view of a transverse electric field type liquid crystal display device according to the present invention.

도 4는 도 3의 Ⅱ-Ⅱ'선상에서의 단면도.4 is a cross-sectional view taken along line II-II ′ of FIG. 3.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

110 : 기판 111 : 버퍼층110 substrate 111 buffer layer

112 : 게이트 배선 113 : 게이트 절연막 112: gate wiring 113: gate insulating film

115 : 데이터 배선 117 : 화소전극 115: data wiring 117: pixel electrode

116 : 층간절연막 118 : 유기절연막116: interlayer insulating film 118: organic insulating film

118a : 오픈영역 124 : 공통전극118a: open area 124: common electrode

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 소자의 개구율을 향상시킴과 동시에 횡전계를 용이하게 형성하고자 하는 횡전계방식 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device (LCD), and more particularly, to a transverse electric field type liquid crystal display device for improving the aperture ratio of the device and easily forming a transverse electric field.

최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용되고 있다.Recently, a liquid crystal display device, which is one of the flat panel display devices that are attracting attention, is an element that changes the optical anisotropy by applying an electric field to a liquid crystal having both liquidity and optical properties of crystals. Compared with the low power consumption, small volume, large size, and high definition, it is widely used.

상기 액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.The liquid crystal display device has a variety of different modes depending on the nature of the liquid crystal and the structure of the pattern.

구체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 광시야각을 구현하는 멀티도메인 모드(Multi-Domain Mode)와, 보상필름을 기판에 부착하여 빛의 진행방향에 따른 빛의 위상변화를 보상하는 OCB 모드(Optically Compensated Birefringence Mode)와, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)과, 네가티브형 액정과 수직배향막을 이용하여 액정 분자의 장축이 배향막 평면에 수직 배열되도록 하는 VA 모드(Vertical Alignment Mode) 등 다양하다.Specifically, the TN mode (Twisted Nematic Mode) for arranging the liquid crystal directors to be twisted by 90 ° and then applying a voltage to the liquid crystal directors, and dividing one pixel into several domains to change the viewing angle of each domain to change the wide viewing angle. Multi-domain mode to implement, OCB mode (Optically Compensated Birefringence Mode) to compensate the phase change of light according to the direction of light by attaching a compensation film to the substrate, and two electrodes on one substrate In-plane switching mode in which the directors of the liquid crystal are twisted in parallel planes of the alignment layer, and VA mode in which the long axes of the liquid crystal molecules are vertically aligned with the alignment layer plane by using a negative liquid crystal and a vertical alignment layer. Vertical Alignment Mode).

이중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판으로 구성된다. Among them, the transverse electric field type liquid crystal display device is usually composed of a color filter array substrate and a thin film transistor array substrate disposed opposite to each other and having a liquid crystal layer therebetween.

즉, 상기 컬러필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성된다. That is, a black matrix for preventing light leakage and a color filter layer of R, G, and B for implementing color on the black matrix are formed on the color filter array substrate.

그리고, 상기 박막트랜지스터 어레이 기판에는 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성된다.The thin film transistor array substrate includes gate wirings and data wirings defining unit pixels, switching elements formed at intersections of the gate wirings and data wirings, and a common electrode and a pixel electrode alternately crossing each other to generate a transverse electric field. Is formed.

이 때, 상기 스위칭 소자로서 박막트랜지스터(TFT : Thin Film Transistor)를 주로 이용하는데, 상기 박막트랜지스터는 액티브층으로 어떤 실리콘을 사용하느냐에 따라, 비정질 실리콘(아몰퍼스 실리콘:a-Si)으로 이루어지는 액티브층을 사용하는 것과 결정상을 갖는 다결정질 실리콘으로 이루어지는 액티브층을 사용하는 것으로 분류할 수 있다. 다결정질 실리콘으로서는 주로 폴리 실리콘(poly-Si), 또는 미결정 실리콘(μc-Si)이 알려져 있다. In this case, a thin film transistor (TFT) is mainly used as the switching element, and the thin film transistor uses an active layer made of amorphous silicon (amorphous silicon: a-Si) according to which silicon is used as the active layer. It can be classified into using and using an active layer made of polycrystalline silicon having a crystalline phase. As polycrystalline silicon, polysilicon (poly-Si) or microcrystalline silicon (μc-Si) is mainly known.

다결정질 실리콘으로 이루어지는 액티브층은 비정질 실리콘으로 이루어지는 액티브층과 비교하여 캐리어의 이동도가 10배에서 100배 정도 크다는 특징이 있고, 스위칭 소자의 구성 재료로서 대단히 뛰어난 특성을 갖고 있다.The active layer made of polycrystalline silicon has a feature that carrier mobility is about 10 to 100 times larger than the active layer made of amorphous silicon, and has a very excellent characteristic as a constituent material of a switching element.

한편, 다결정 실리콘을 사용하는 경우, 고온의 결정화 과정이 수행되지 않기 때문에 저온공정이 가능하다. On the other hand, in the case of using polycrystalline silicon, a low temperature process is possible because a high temperature crystallization process is not performed.

다결정 실리콘을 사용하는 LTPS(Low Temperature Polycrystalline Silicon) 기술이 적용되는 액정표시소자는, 서로 대향하는 액티브층 및 게이트 패턴과 그 사이에 형성되는 얇은 게이트 절연막에 의해 스토리지 커패시턴스를 발생시키므로 스토리지 전극의 면적을 감소시킬 수 있고, 감소된 스토리지 전극의 면적만큼의 개구 율이 향상된다. Liquid crystal display devices employing low temperature polycrystalline silicon (LTPS) technology using polycrystalline silicon generate storage capacitance by opposing active layers and gate patterns and thin gate insulating films formed therebetween, thereby reducing the area of the storage electrode. It can be reduced, and the opening ratio by the area of the reduced storage electrode is improved.

이하, 도면을 참조하여 종래 기술에 의한 횡전계방식 액정표시소자에 대해 설명하면 다음과 같다. 이하에서는 주로 횡전계방식 액정표시소자의 박막트랜지스터 어레이 기판에 관한여 서술한다.Hereinafter, a transverse electric field type liquid crystal display device according to the related art will be described with reference to the accompanying drawings. Hereinafter, the thin film transistor array substrate of the transverse electric field type liquid crystal display device will be mainly described.

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 단면도이다.1 is a plan view of a transverse electric field type liquid crystal display device according to the prior art, and FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.

박막트랜지스터 어레이 기판(10) 상에는, 도 1 및 도 2에 도시된 바와 같이, 기판의 이물질이 상부의 패턴을 오염시키는 것을 방지하기 위해 전면에 형성된 버퍼층(11)과, 상기 버퍼층(11) 상에 형성된 액티브층(도시하지 않음)과, 상기 액티브층을 포함한 전면에 형성되는 게이트 절연막(13)과, 층간절연막(16)을 사이에 두고 수직으로 교차 배치되어 단위 화소를 정의하는 게이트 배선(12) 및 데이터 배선(15)과, 상기 단위 화소 내에 형성되는 공통전극(24)과, 상기 데이터 배선(15)을 포함한 전면에 형성된 유기절연막(18)과, 상기 유기절연막(18) 상에서 상기 공통전극(24)에 평행하게 형성되어 액정을 구동하기 위한 횡전계(E)를 형성하는 화소전극(17)이 형성되어 있다. On the thin film transistor array substrate 10, as shown in FIGS. 1 and 2, a buffer layer 11 formed on the front surface of the substrate to prevent foreign substances from contaminating the upper pattern, and on the buffer layer 11. A gate line 12 vertically intersecting the formed active layer (not shown), the gate insulating layer 13 formed on the entire surface including the active layer, and the interlayer insulating layer 16 therebetween to define a unit pixel. And an organic insulating film 18 formed on the entire surface including the data wiring 15, the common electrode 24 formed in the unit pixel, the data wiring 15, and the common electrode on the organic insulating film 18. A pixel electrode 17 is formed parallel to the 24 to form a transverse electric field E for driving the liquid crystal.

이 때, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 부위에는 상기 액티브층을 포함하는 박막트랜지스터(도시하지 않음)가 형성되어 게이트 배선에 흐르는 신호에 의해 자체적으로 데이터신호의 온/오프를 결정하여 화상을 표시한다. 이때, 상기 액티브층은 폴리실리콘층으로 형성되는 것으로, 탑-게이트형 박막트랜지스터가 된다. At this time, a thin film transistor (not shown) including the active layer is formed at an intersection of the gate line 12 and the data line 15 to turn on / off the data signal by a signal flowing through the gate line. Is determined to display an image. In this case, the active layer is formed of a polysilicon layer, and becomes a top-gate thin film transistor.                         

한편, 상기 화소전극(17) 및 공통전극(24)은 각각 단위 화소 내부에서 일체형으로 연결되어 있고, 특히, 상기 공통전극(24)은 게이트 배선(12)에 평행하게 형성된 공통배선(도시하지 않음)에 의해 액티브 영역 외곽으로부터 공통전압 신호를 인가받는다. 상기 공통전극(24) 및 공통배선은 상기 게이트 배선과 동시에 형성된다. On the other hand, the pixel electrode 17 and the common electrode 24 are each integrally connected inside the unit pixel, and in particular, the common electrode 24 is a common wiring formed in parallel to the gate wiring 12 (not shown). The common voltage signal is applied from the outside of the active region. The common electrode 24 and the common wiring are formed simultaneously with the gate wiring.

이러한 횡전계방식 액정표시소자는 횡전계에 의해 액정분자를 수평방향으로 회전시키므로 시야각이 크게 향상된다. 그러나, 횡전계방식 액정표시소자는 개구율 감소가 가장 큰 문제점이므로 개구율 향상에 대한 연구가 절대적으로 필요하다. Such a transverse electric field type liquid crystal display device rotates the liquid crystal molecules in a horizontal direction by a transverse electric field, thereby greatly improving the viewing angle. However, since the reduction of the aperture ratio is the biggest problem in the transverse electric field type liquid crystal display device, it is absolutely necessary to study the improvement of the aperture ratio.

최근, 고개구율을 위해서, 화소전극(17)과 데이터 배선(15) 사이에 유기절연막(18)을 형성하는데, 유기절연막을 사용하는 경우 유전율이 낮고 단차가 두꺼워 화소전극(17)과 데이터 배선(15) 사이의 기생 커패시턴스(Cdp)가 크지 않아 화소전극과 데이터 배선을 오버랩시켜도 된다. 이때, 화소전극(17)을 데이터 배선(15)을 오버랩시키게 되면, 화소의 개구부가 넓어져 소자의 개구율이 향상되는 것이다. Recently, the organic insulating film 18 is formed between the pixel electrode 17 and the data wiring 15 for a high opening ratio. When the organic insulating film is used, the dielectric constant is low and the step is thick, so that the pixel electrode 17 and the data wiring ( The parasitic capacitance Cdp between the layers 15) is not large, and the pixel electrode and the data wiring may overlap. At this time, when the pixel electrode 17 overlaps the data line 15, the opening of the pixel is widened, thereby improving the aperture ratio of the device.

참고로, 무기절연막은 유전율이 6.5정도이고 5000∼7000Å의 두께로 형성되고, 유기절연막은 유전율이 2.65정도이고 1.3∼1.5㎛의 두께로 형성된다. 상기 게이트 절연막(13) 및 층간절연막(16)은 무기절연막으로 형성한다. For reference, the inorganic insulating film has a dielectric constant of about 6.5 and is formed to a thickness of 5000 to 7000 ,, and the organic insulating film has a dielectric constant of about 2.65 and a thickness of 1.3 to 1.5 mu m. The gate insulating film 13 and the interlayer insulating film 16 are formed of an inorganic insulating film.

그러나, 상기와 같이 저유전율의 유기절연막을 사용하는 경우, 공통전극(24)과 화소전극(17) 사이의 유기절연막에 의해 액정구동을 위한 횡전계가 효과적으로 형성될 수 없다. However, in the case where the low dielectric constant organic insulating film is used as described above, the transverse electric field for driving the liquid crystal cannot be effectively formed by the organic insulating film between the common electrode 24 and the pixel electrode 17.

구체적으로, 도 2에 도시된 바와 같이, 층간절연막(16)에 걸리는 기생 커패 시턴스를 C1이라 하고, 유기절연막(18)에 걸리는 기생 커패시턴스를 C2라 하고, 액정층에 걸리는 기생 커패시턴스를 C3라 하는 경우에 있어서, 층간절연막(16)은 고유전율의 무기절연막으로 형성되므로 C1이 C2보다 크게 된다. Specifically, as shown in FIG. 2, the parasitic capacitance applied to the interlayer insulating film 16 is called C1, the parasitic capacitance applied to the organic insulating film 18 is referred to as C2, and the parasitic capacitance applied to the liquid crystal layer is referred to as C3. In this case, since the interlayer insulating film 16 is formed of an inorganic insulating film having a high dielectric constant, C1 becomes larger than C2.

한편, C3가 C2보다 큰 경우에는, Q=CV에 의해서 V2다 V3보다 크게 되는데, 이것은 기생 커패시턴스에 의해서 액정층에 걸리는 전압보다 층간절연막에 걸리는 전압이 커짐을 의미한다. 액정에 거의 전압이 걸리지 않게 되면 횡전계 형성이 어려워진다.On the other hand, when C3 is larger than C2, V = V2 becomes larger than V3 due to Q = CV, which means that the voltage applied to the interlayer insulating film becomes larger than the voltage applied to the liquid crystal layer by parasitic capacitance. When almost no voltage is applied to the liquid crystal, it becomes difficult to form a transverse electric field.

따라서, 상기와 같은 구조에서는 액정에 일정한 전압을 인가해주기 위해 매우 큰 값의 전압을 인가해주어야 하는데, 이경우 소비전력이 증가하는 문제점이 있다. Therefore, in the above structure, in order to apply a constant voltage to the liquid crystal, a very large voltage must be applied. In this case, power consumption increases.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 화소의 가장자리에는 유기절연막을 형성하여 화소전극과 데이터 배선을 오버랩시키고, 화소의 개구부에는 유기절연막을 제거하여 액정에 충분한 전압이 인가될 수 있도록 함으로써 고개율을 구현함과 동시에 횡전계를 용이하게 형성하고자 하는 횡전계방식 액정표시소자를 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, and an organic insulating film is formed at the edge of the pixel to overlap the pixel electrode and the data wiring, and the organic insulating film is removed from the opening of the pixel so that sufficient voltage can be applied to the liquid crystal. It is an object of the present invention to provide a transverse electric field type liquid crystal display device in which a high electric field ratio is realized and a transverse electric field is easily formed.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시소자는 기판 상에 형성된 게이트 배선, 공통배선 및 공통전극과, 상기 게이트 배선을 포함한 전면에 형성된 층간절연막과, 상기 층간절연막 상에서 상기 게이트 배선에 수직교 차하여 화소를 정의하는 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터와, 상기 데이터 배선 상부에 형성되고 단위 화소의 개구부에서 오픈되는 유기절연막과, 상기 화소 내부의 층간절연막 상에 형성되어 상기 공통전극과 평행하고, 상기 박막트랜지스터에 접속하는 화소전극을 포함하여 구성되는 것을 특징으로 한다. In accordance with one aspect of the present invention, a transverse electric field type liquid crystal display device includes a gate wiring, a common wiring and a common electrode formed on a substrate, an interlayer insulating film formed on the entire surface including the gate wiring, and the gate on the interlayer insulating film. A data wiring defining a pixel perpendicular to the wiring, a thin film transistor formed at an intersection of the gate wiring and the data wiring, an organic insulating film formed on the data wiring and opened in an opening of a unit pixel, and the pixel. And a pixel electrode formed on an interlayer insulating film therein and parallel to the common electrode and connected to the thin film transistor.

즉, 데이터 배선과 상기 데이터 배선에 오버랩되는 화소전극 사이에는 저유전율의 유기절연막을 형성하여 기생 커패시턴스를 줄이고, 횡전계를 발생시키는 공통전극과 화소전극 사이에는 유기절연막을 제거하여 액정에 인가되는 전압을 충분히 유지시켜 주는 것을 특징으로 한다. That is, a low dielectric constant organic insulating film is formed between the data wiring and the pixel electrode overlapping the data wiring to reduce the parasitic capacitance, and the voltage applied to the liquid crystal by removing the organic insulating film between the common electrode and the pixel electrode generating the transverse electric field. It is characterized by maintaining enough.

이하, 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시소자에 대해 상세히 설명하면 다음과 같다.Hereinafter, a transverse electric field liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 횡전계방식 액정표시소자의 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ'선상에서의 단면도이다.3 is a plan view of a transverse electric field type liquid crystal display device according to the present invention, and FIG. 4 is a cross-sectional view taken along line II-II 'of FIG. 3.

본 발명에 의한 횡전계방식 액정표시소자의 박막 어레이 기판(110)에는, 도 3 및 도 4에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(112)과, 상기 게이트 배선(112)을 포함한 전면에 형성된 층간절연막(116)과, 단위 화소를 정의하기 위해 상기 게이트 배선(112)에 수직 교차하는 데이터 배선(115)과, 상기 데이터 배선(115) 상부에 형성된 유기절연막(118)과, 단위 화소 내부에 일체형으로 연결되고 액티브 영역 외곽으로부터 공통전압 신호가 인가되는 복수개의 공통전극(124)과, 상기 공통전극(124) 사이사이에 평행하게 형성되어 상기 공통전극과 함께 횡전 계를 발생시키는 화소전극(117)이 구비되어 있다.In the thin film array substrate 110 of the transverse electric field type liquid crystal display device according to the present invention, as shown in FIGS. 3 and 4, a plurality of gate lines 112 arranged in a line and the gate lines 112 are provided. An interlayer insulating film 116 formed on the entire surface thereof, a data line 115 perpendicular to the gate line 112 to define a unit pixel, an organic insulating film 118 formed on the data line 115, and A plurality of common electrodes 124 integrally connected inside the unit pixel and to which a common voltage signal is applied from an outside of the active region, and formed in parallel between the common electrodes 124 to generate a transverse electric field together with the common electrodes; The pixel electrode 117 is provided.

상기 게이트 배선(112), 게이트 전극 및 공통전극(124)은 동일층에 구비되며, 상기 기판(110) 상면에는 SiO2의 버퍼층(111)을 더 구비할 수 있다. The gate wiring 112, the gate electrode, and the common electrode 124 may be provided on the same layer, and a buffer layer 111 of SiO 2 may be further provided on the upper surface of the substrate 110.

이 때, 박막트랜지스터는 게이트 배선(112) 및 데이터 배선(115)의 교차 지점에 형성되며, 게이트 전극, 액티브층, 소스/드레인 전극을 포함하여 구성된다. 구체적으로, 상기 액티브층으로 저온에서도 공정이 가능한 폴리실리콘을 사용하였을 경우에는, 액티브층, 게이트 절연막(113), 게이트 전극, 층간절연막(116) 및 소스/드레인 전극의 적층막으로 구성된 탑-게이트(top-gate) 타입의 박막트랜지스터가 되고, 상기 액티브층으로 아몰퍼스 실리콘을 사용하였을 경우에는, 게이트 전극, 층간절연막(116), 액티브층, 소스/드레인 전극의 적층막으로 구성된 버텀-게이트(bottom-gate) 타입의 박막트랜지스터가 된다. In this case, the thin film transistor is formed at the intersection of the gate wiring 112 and the data wiring 115 and includes a gate electrode, an active layer, and a source / drain electrode. Specifically, when polysilicon which can be processed at low temperature is used as the active layer, a top-gate composed of an active layer, a gate insulating layer 113, a gate electrode, an interlayer insulating layer 116, and a stacked layer of a source / drain electrode When a top-gate type thin film transistor is used and amorphous silicon is used as the active layer, a bottom-gate composed of a laminated film of a gate electrode, an interlayer insulating film 116, an active layer, and a source / drain electrode is used. -gate) thin film transistor.

여기서, 상기 데이터 배선(115)과 동일층에 구비되는 소스/드레인 전극도 유기절연막(118)에 의해 커버되어 상부층과 절연된다. 다만, 드레인 전극의 소정 부위는 외부로 노출시켜 상기 화소전극(117)과 콘택되도록 한다. Here, the source / drain electrodes provided on the same layer as the data line 115 are also covered by the organic insulating layer 118 and insulated from the upper layer. However, a predetermined portion of the drain electrode is exposed to the outside to be in contact with the pixel electrode 117.

즉, 데이터 배선(115)과 박막트랜지스터 상부에 유기절연막(118)을 형성하는 것을 특징으로 하는데, 게이트 배선(112) 상부에도 형성하는 등, 화소의 개구부를 제외한 나머지 영역 전부에 형성할 수도 있다. That is, the organic insulating film 118 is formed on the data line 115 and the thin film transistor. The organic insulating layer 118 may be formed on the gate line 112, and may be formed on all of the remaining regions except for the opening of the pixel.

이와같이, 데이터 배선(115)을 저유전율의 유기절연막(118)으로 커버함으로써, 화소전극(117)을 데이터 배선(115)의 일부에 오버랩시킬 수 있게 된다. 데이터 배선(115)과 화소전극(117)을 오버랩시킴으로써 화소의 개구부가 커지고, 유기절연막(118)의 유전율이 낮아 기생 커패시턴스의 크기가 작아서 고개구율을 구현할 수 있다. As such, by covering the data line 115 with the organic insulating film 118 having a low dielectric constant, the pixel electrode 117 can overlap a part of the data line 115. By overlapping the data line 115 and the pixel electrode 117, the opening of the pixel becomes large, and the dielectric constant of the organic insulating layer 118 is low, so that the parasitic capacitance is small, thereby achieving a high opening ratio.

상기 유기절연막(118)은 유전율이 2.65정도인 BCB(Benzocyclobutene) 또는 포토 아크릴 수지(photo acryl resin)를 1.3∼1.5㎛의 두께로 도포하여 형성한다.The organic insulating layer 118 is formed by applying BCB (Benzocyclobutene) or photo acryl resin having a dielectric constant of about 2.65 to a thickness of 1.3 to 1.5 μm.

이 때, BCB를 사용하는 경우에는, 데이터 배선을 포함한 전면에 BCB 및 포토레지스트를 도포하고 상기 포토레지스트를 노광 및 현상한 후, 드레인 전극과 화소전극을 콘택하기 위해 BCB를 식각함과 동시에 화소 개구부의 BCB도 식각함으로써 유기절연막을 패터닝한다. At this time, in the case of using the BCB, after the BCB and the photoresist are applied to the entire surface including the data wiring, the photoresist is exposed and developed, the BCB is etched to contact the drain electrode and the pixel electrode and at the same time, the pixel openings. BCB is also etched to pattern the organic insulating film.

그리고, 아크릴 수지를 사용하는 경우에는, 데이터 배선을 포함한 전면에 포토 아크릴 수지를 도포한 후 상기 포토 아크릴 수지를 노광 및 현상하여 드레인 전극과 화소전극을 콘택하기 위한 콘택홀 및 화소 개구부의 오픈영역(118a)을 동시에 형성한다. In the case of using an acrylic resin, the photoacrylic resin is applied to the entire surface including the data wiring, and then the photoacrylic resin is exposed and developed to contact the drain electrode and the pixel electrode, and the open area of the pixel opening. 118a) are formed simultaneously.

한편, 상기 유기절연막(118)은 공통전극(124)과 화소전극(117)이 형성되는 단위 화소내부에는 형성하지 않는데, 공통전극(124)과 화소전극(117) 사이에 형성되는 횡전계의 세기를 크게 하기 위함이다. 즉, 공통전극(124)과 화소전극(117) 사이에는 고유전율의 층간절연막(116)만 형성되어 있으므로 기존보다 더 많은 전압이 액정층에 인가된다. On the other hand, the organic insulating layer 118 is not formed inside the unit pixel in which the common electrode 124 and the pixel electrode 117 are formed, but the strength of the transverse electric field formed between the common electrode 124 and the pixel electrode 117. To increase the That is, since only the high dielectric constant interlayer insulating film 116 is formed between the common electrode 124 and the pixel electrode 117, more voltage is applied to the liquid crystal layer than before.

이 때, 상기 층간절연막(116)은 유전율이 6.5정도인 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등을 5000∼7000Å의 두께로 증착하여 형성한다. At this time, the interlayer insulating film 116 is formed by depositing silicon nitride (SiNx) or silicon oxide (SiOx) with a dielectric constant of about 6.5 to 7000 Å.                     

따라서, 횡전계의 세기가 커지므로 액정의 구동이 용이해지며, 액정을 원하는 만큼 구동하기 위해 전압의 세기를 높이지 않아도 되므로 소자의 소비전력이 감소하는 효과도 얻을 수 있다. 따라서, 본발명은 고개구율을 구현함과 동시에 횡전계의 형성도 효율적으로 개선하는 것을 특징으로 한다. Therefore, since the strength of the transverse electric field is increased, the driving of the liquid crystal is easy, and the power consumption of the device can be reduced since the intensity of the voltage does not have to be increased to drive the liquid crystal as desired. Accordingly, the present invention is characterized in that the formation of the transverse electric field is efficiently improved while achieving a high opening ratio.

이하, 본발명의 일실시예에 의한 횡전계방식 액정표시소자의 제조방법을 살펴보면 다음과 같다. Hereinafter, a method of manufacturing a transverse electric field type liquid crystal display device according to an embodiment of the present invention will be described.

먼저, 기판(110) 전면에 SiO2를 증착하여 버퍼층(111)을 형성하고, 그 위에 비정질실리콘층을 형성하고 엑시머 레이저(Excimer Laser)를 이용한 어닐링(Annealing)공정을 수행하여 폴리실리콘층으로 결정화한 뒤, 결정화된 폴리실리콘층을 패터닝하여 액티브층을 형성한다. First, SiO 2 is deposited on the entire surface of the substrate 110 to form a buffer layer 111, an amorphous silicon layer is formed thereon, and an annealing process using an excimer laser is performed to crystallize into a polysilicon layer. After that, the crystallized polysilicon layer is patterned to form an active layer.

다음, 상기 액티브층을 포함한 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 게이트 절연막(113)을 형성한다.Next, an inorganic insulating film such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface including the active layer to form a gate insulating film 113.

그리고, 상기 게이트 절연막(113) 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112), 게이트 전극, 공통전극(124)을 형성한다.In addition, copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), and molybdenum-tungsten (MoW) having low specific resistance to prevent signal delay on the gate insulating layer 113. After depositing a metal such as a pattern, a plurality of gate wirings 112, gate electrodes, and common electrodes 124 are formed.

상기 게이트 전극은 상기 게이트 배선에서 분기되도록 형성하고, 상기 공통전극(125)은 상기 게이트 배선과 분리되도록 형성한다. The gate electrode is formed to branch from the gate line, and the common electrode 125 is formed to be separated from the gate line.

다음, 상기 게이트 전극을 마스크로 하여 상기 액티브층에 불순물 이온 주입 을 하여 소스/드레인 영역을 형성한 후, 게이트 배선(112)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착하여 층간절연막(116)을 형성한다.Next, an impurity ion is implanted into the active layer using the gate electrode as a mask to form a source / drain region, and then an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the entire surface including the gate wiring 112. An insulating material is deposited by PECVD to form an interlayer insulating film 116.

그리고, 상기 층간절연막(116) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(115) 및 소스/드레인 전극을 형성한다. Further, a plurality of metals such as copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), and molybdenum-tungsten (MoW) are deposited on the interlayer insulating layer 116 and then patterned to form a plurality of metals. Data wirings 115 and source / drain electrodes are formed.

이 때, 상기 데이터 배선(115)은 상기 게이트 배선(112)에 교차하여 단위화소를 정의하고, 상기 소스/드레인 전극은 게이트 절연막(113) 및 층간절연막(116)을 제거하여 형성된 콘택홀을 통하여 액티브층에 콘택시킨다. In this case, the data line 115 crosses the gate line 112 to define a unit pixel, and the source / drain electrode is formed through a contact hole formed by removing the gate insulating layer 113 and the interlayer insulating layer 116. The active layer is contacted.

다음, 상기 데이터 배선(115)을 포함한 전면에 유기절연막(118) 및 포토 레지스트를 차례로 형성하고, 상기 포토 레지스트를 노광 및 현상하여 패터닝한다. 이어서, 패터닝된 포토레지스트 사이로 노출된 유기절연막(118)을 식각하여 상기 드레인 전극이 노출되는 콘택홀을 형성하고 동시에 단위 화소의 개구부에 오픈영역(118a)을 형성한다. 이 때, 데이터 배선(115)을 포함한 화소의 가장자리에 유기절연막(118)이 제거되지 않도록 한다. Next, an organic insulating film 118 and a photoresist are sequentially formed on the entire surface including the data line 115, and the photoresist is exposed and developed to pattern the photoresist. Subsequently, the organic insulating layer 118 exposed between the patterned photoresist is etched to form a contact hole through which the drain electrode is exposed, and at the same time, an open region 118a is formed in the opening of the unit pixel. At this time, the organic insulating film 118 is not removed from the edge of the pixel including the data line 115.

다음, 상기 유기절연막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 상기 드레인 전극에 접속하고, 상기 공통전극(124)에 평행하는 화소전극(117)을 형성한다. 이 때, 화소전극(117)을 유기절연막(118) 상에서 상기 데이터 배선(115)의 모서리에 오버랩되도록 형성한다. Next, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited and patterned on the entire surface including the organic insulating layer to be connected to the drain electrode, and the pixel electrode parallel to the common electrode 124. 117 is formed. In this case, the pixel electrode 117 is formed to overlap the edge of the data line 115 on the organic insulating layer 118.

이로써, 고개구율을 구현하고 횡전계의 형성이 용이한 횡전계방식 액정표시소자가 완성된다. As a result, a transverse electric field type liquid crystal display device having high aperture ratio and easily forming a transverse electric field is completed.

이 때, 상기 횡전계방식 액정표시소자는 탑-게이트형의 폴리실리콘 박막트랜지스터를 포함한 것을 일실시예로 하여 설명하였으나, 이에 한정하지 않고 버텀-게이트형 박막트랜지스터를 구비하는 액정표시소자에도 적용가능하다.In this case, the transverse electric field type liquid crystal display device is described as including an example of a top-gate type polysilicon thin film transistor, but is not limited thereto and may be applied to a liquid crystal display device having a bottom-gate type thin film transistor. Do.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 횡전계방식 액정표시소자는 다음과 같은 효과가 있다.The transverse electric field type liquid crystal display device of the present invention as described above has the following effects.

화소의 가장자리에는 유기절연막을 형성하여 화소전극과 데이터 배선을 오버랩시켜 개구율을 향상시키고, 화소의 개구부에는 유기절연막을 제거하여 액정에 충분한 전압이 인가될 수 있도록 함으로써 횡전계를 용이하게 형성한다. An organic insulating film is formed at the edge of the pixel to overlap the pixel electrode and the data wiring to improve the aperture ratio, and the organic insulating film is removed from the opening of the pixel so that a sufficient voltage can be applied to the liquid crystal, thereby easily forming a transverse electric field.

그리고, 횡전계의 세기가 커지므로 액정의 구동이 용이해지며, 액정을 원하는 만큼 구동하기 위해 전압의 세기를 높이지 않아도 되므로 소자의 소비전력이 감소하는 효과가 있다. In addition, since the strength of the transverse electric field increases, driving of the liquid crystal becomes easy, and the power consumption of the device is reduced because the intensity of the voltage does not need to be increased to drive the liquid crystal as desired.

Claims (8)

기판;Board; 상기 기판 상에 형성된 게이트 배선, 공통배선 및 공통전극;A gate wiring, a common wiring and a common electrode formed on the substrate; 상기 게이트 배선을 포함한 전면에 형성된 층간절연막;An interlayer insulating film formed on the entire surface including the gate wiring; 상기 층간절연막 상에서 상기 게이트 배선에 수직교차하여 단위 화소를 정의하는 데이터 배선;A data line defining a unit pixel on the interlayer insulating layer by perpendicularly crossing the gate line; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 데이터 배선 상부에 형성되고 단위 화소의 개구부에서 오픈되는 유기절연막; 및An organic insulating layer formed on the data line and opened in an opening of a unit pixel; And 상기 화소 내부의 층간절연막 상에 형성되어 상기 공통전극과 평행하고, 상기 박막트랜지스터에 접속하며, 상기 유기절연막 상에서 상기 데이터 배선의 모서리에 오버랩되는 화소전극을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.And a pixel electrode formed on the interlayer insulating film inside the pixel, parallel to the common electrode, connected to the thin film transistor, and overlapping an edge of the data line on the organic insulating film. Liquid crystal display device. 제 1 항에 있어서, The method of claim 1, 상기 박막트랜지스터는 폴리실리콘층, 게이트 절연막, 게이트 전극, 층간절연막, 소스/드레인 전극의 적층막을 포함하여 이루어지는 것을 특징으로 하는 횡전계방식 액정표시소자.The thin film transistor includes a polysilicon layer, a gate insulating film, a gate electrode, an interlayer insulating film, and a stacked film of a source / drain electrode. 제 2 항에 있어서, The method of claim 2, 상기 폴리실리콘층 하면에 버퍼층이 더 구비되고, A buffer layer is further provided on the lower surface of the polysilicon layer, 상기 폴리실리콘층과 게이트 배선 사이에 게이트 절연막이 더 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.And a gate insulating film is further provided between the polysilicon layer and the gate wiring. 제 1 항에 있어서, The method of claim 1, 상기 박막트랜지스터는 게이트 전극, 층간절연막, 액티브층 및 소스/드레인 전극의 적층막을 포함하여 이루어지는 것을 특징으로 하는 횡전계방식 액정표시소자.And the thin film transistor includes a laminated film of a gate electrode, an interlayer insulating film, an active layer, and a source / drain electrode. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 유기절연막은 BCB 또는 포토아크릴 수지로 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.The organic insulating film is a transverse electric field liquid crystal display device, characterized in that formed of BCB or photoacrylic resin. 제 1 항에 있어서, The method of claim 1, 상기 단위 화소의 개구부는 상기 화소전극과 공통전극 사이에 층간절연막만 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.The opening of the unit pixel is a transverse electric field type liquid crystal display device, characterized in that only the interlayer insulating film is provided between the pixel electrode and the common electrode. 제 1 항에 있어서, The method of claim 1, 상기 유기절연막은 박막트랜지스터 상부 또는 게이트 배선 상부에도 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.And the organic insulating layer is formed on the thin film transistor or the gate wiring.
KR1020040061805A 2004-08-05 2004-08-05 Transverse electric field liquid crystal display device Expired - Fee Related KR101055202B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061805A KR101055202B1 (en) 2004-08-05 2004-08-05 Transverse electric field liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061805A KR101055202B1 (en) 2004-08-05 2004-08-05 Transverse electric field liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20060013036A KR20060013036A (en) 2006-02-09
KR101055202B1 true KR101055202B1 (en) 2011-08-08

Family

ID=37122514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061805A Expired - Fee Related KR101055202B1 (en) 2004-08-05 2004-08-05 Transverse electric field liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101055202B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480235B1 (en) 2012-07-04 2015-01-08 가부시키가이샤 재팬 디스프레이 Liquid crystal display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075304A (en) * 2001-03-23 2002-10-04 닛본 덴기 가부시끼가이샤 Liquid crystal display and manufacturing method of same
KR20020091450A (en) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Apparatus for In Plane Switching Liquid Crystal Display
KR20030063131A (en) * 2002-01-17 2003-07-28 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device and image display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075304A (en) * 2001-03-23 2002-10-04 닛본 덴기 가부시끼가이샤 Liquid crystal display and manufacturing method of same
KR20020091450A (en) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Apparatus for In Plane Switching Liquid Crystal Display
KR20030063131A (en) * 2002-01-17 2003-07-28 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device and image display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480235B1 (en) 2012-07-04 2015-01-08 가부시키가이샤 재팬 디스프레이 Liquid crystal display device

Also Published As

Publication number Publication date
KR20060013036A (en) 2006-02-09

Similar Documents

Publication Publication Date Title
CN103838045B (en) Array substrate for liquid crystal display and manufacturing method of the same
US6665036B2 (en) In-plane switching mode liquid crystal display device having particular common electrodes
US9651829B2 (en) Seal pattern of liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
US7480024B2 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
CN100504554C (en) Liquid crystal display device and manufacturing method thereof
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR100801153B1 (en) Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR101055202B1 (en) Transverse electric field liquid crystal display device
KR101066482B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
KR101429921B1 (en) Liquid crystal display device
KR100918279B1 (en) Array substrate for liquid crystal display device and manufacturing method
CN1818766A (en) In-plane switching mode LCD device
KR101048699B1 (en) Method of manufacturing a transverse electric field type liquid crystal display device
KR101267532B1 (en) The Liquid Crystal Display Device of a storage on common type and the method for fabricating thereof
KR20140083414A (en) Array substrate for Fringe field switching mode liquid crystal display device
KR101950835B1 (en) Thin film transistor substrate and method of fabricating the same
KR20120035364A (en) In-plane switching mode lcd and method of manufacturing the same
US6972818B1 (en) In-plane switching mode liquid crystal display device
KR20080040478A (en) Liquid crystal display panel and manufacturing method thereof
KR100798311B1 (en) Wiring structure of liquid crystal display device and liquid crystal display device
KR101374097B1 (en) Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device
KR20130058387A (en) Liquid crystal display device and method of fabricating the same
KR20080014243A (en) LCD and its manufacturing method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040805

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090630

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040805

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110107

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110802

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110803

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150728

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160712

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190723

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20200720

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230513