[go: up one dir, main page]

KR101054798B1 - 다결정 실리콘 박막 트랜지스터 및 그 제조방법 - Google Patents

다결정 실리콘 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101054798B1
KR101054798B1 KR1020050116184A KR20050116184A KR101054798B1 KR 101054798 B1 KR101054798 B1 KR 101054798B1 KR 1020050116184 A KR1020050116184 A KR 1020050116184A KR 20050116184 A KR20050116184 A KR 20050116184A KR 101054798 B1 KR101054798 B1 KR 101054798B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
polycrystalline silicon
amorphous silicon
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050116184A
Other languages
English (en)
Other versions
KR20070057328A (ko
Inventor
한병욱
Original Assignee
사천홍시현시기건유한공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사천홍시현시기건유한공사 filed Critical 사천홍시현시기건유한공사
Priority to KR1020050116184A priority Critical patent/KR101054798B1/ko
Publication of KR20070057328A publication Critical patent/KR20070057328A/ko
Application granted granted Critical
Publication of KR101054798B1 publication Critical patent/KR101054798B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 다결정 실리콘 박막 트랜지스터 및 그 제조방법은 다결정 실리콘 박막 트랜지스터 및 그 제조방법은 기판 상의 채널 형성 영역에만 버퍼 산화막을 형성한 후 상기 버퍼 산화막을 포함한 기판 상에 비정질 실리콘 박막을 증착하거나, 기판 상의 소스/드레인 형성 영역에만 금속층을 형성한 후 상기 금속층을 포함한 기판 상에 비정질 실리콘 박막을 증착한다. 그 다음에, 상기 비정질 실리콘 박막을 레이저의 조사에 의해 용융하여 재결정화함으로써 다결정 실리콘 박막을 형성한다. 이때, 상기 버퍼 산화막은 축열기로서 작용하고, 상기 금속층은 방열기로서 작용하므로 상기 용융된 비정질 실리콘의 온도는 상기 채널 형성 영역보다도 상기 소스/드레인 형성 영역에서 더 낮아진다. 즉, 상기 채널 형성 영역과 소스/드레인 형성 영역의 비정질 실리콘 사이에 온도구배가 발생하며, 상기 온도구배가 채널 방향을 따라 이루어진다. 따라서, 상기 소스/드레인 형성 영역의 비정질 실리콘이 먼저 다결정 실리콘으로 결정화되고 난 후 상기 채널 형성 영역의 비정질 실리콘이 상기 소스/드레인 형성 영역의 다결정 실리콘을 시드 결정으로 하여 횡방향으로 결정화하여 채널 영역의 다결정 실리콘 박막을 형성한다.
다결정 실리콘 박막 트랜지스터, 비정질 실리콘, 결정화, 온도구배,

Description

다결정 실리콘 박막 트랜지스터 및 그 제조방법{polysilicon thin film transistor and method for manufacturing the same}
도 1은 본 발명에 의한 다결정 실리콘 박막 트랜지스터를 나타낸 단면구조도.
도 2는 본 발명에 의한 다른 다결정 실리콘 박막 트랜지스터를 나타낸 단면구조도.
도 3a 내지 도 2e는 본 발명에 의한 다결정 실리콘 박막 트랜지스터의 제조방법을 나타낸 공정순서도.
도 3a 내지 도 2e는 본 발명에 의한 다른 다결정 실리콘 박막 트랜지스터의 제조방법을 나타낸 공정순서도.
본 발명은 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 비정질 실리콘 박막(amorphous silicon thin film)을 레이저에 의해 다결정 실리콘 박막(polysilicon thin film)으로 재결정화하면서도 채널 영역의 다결정 실리콘의 결정성을 향상하도록 한 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor)는 전계효과 이동도가 낮기 때문에 주변 구동회로에 사용하기가 적합하지 않다. 그러므로, 구동 회로를 상기 비정질 실리콘 박막 트랜지스터 패널 이외의 다른 기판 상에 집적한 후 상기 패널에 별도로 전기적 연결을 하여야 한다. 상기 비정질 실리콘 박막 트랜지스터 대신에 다결정 실리콘 박막 트랜지스터를 사용할 경우, 소자의 크기를 축소하여 개구율을 높일 수가 있으므로 고화질의 구현에 유리하고 무엇보다도 전계효과 이동도가 좋기 때문에 주변 구동회로를 패널 상에 집적할 수가 있고 나아가 제조공정의 비용을 절감할 수 있다. 이를 위해, 특성이 좋은 다결정 실리콘을 대면적 유리기판 상에 제조 가능하여야 하고, 상기 유리기판 상에 상기 다결정 실리콘 박막을 직접 결정 형태로 증착하는 것보다는 비정질 실리콘 박막을 증착한 후 재결정화시킴으로써 결정립 크기가 큰 다결정 실리콘 박막을 제조하는 것이 바람직하다.
상기 비정질 실리콘 박막의 결정화 방법 중 하나인 레이저를 이용한 결정화 방법은, 비정질 실리콘 박막의 고상체를 국부적으로 용융시켜 액상체로 만든 후 상기 액상체를 결정화함으로써 다결정 실리콘 박막을 형성하는 기술로서, 30~200 나노초(㎱)의 단시간 내에만 비정질 실리콘 박막에 레이저빔을 조사하여 비정질 실리 콘 박막을 순간적으로 다결정 실리콘 박막으로 결정화시켜주므로 유기 기판에 전혀 손상을 주지 않는다. 레이저빔의 프로파일(profile) 및 펄스 수, 비정질 실리콘 박막의 증착 조건 및 방법 등이 다결정 실리콘 박막의 최종 결정성에 큰 영향을 미친다. 레이저 결정화에 의한 다결정 실리콘 박막의 형성에 관하여, 결정립의 크기를 증가시켜 결정립계(grain boundary)에서의 전자 트랩을 감소시키며, 결정립 내의 결함을 감소시키는 방향으로 연구가 진행되고 있다. 특히, 고경사 결정립계(high-angle grain boundary)는 액티브(active) 층 내의 채널 부분의 전기적 특성을 열화시켜 소자 품위를 악화시키는데, 이는 실리콘 에너지 밴드 갭 내에 존재하는 트랩 사이트(trapping site)가 많이 존재하기 때문이다. 이러한 트랩은 스레솔드전압(threshold voltage)의 증가, 전계효과 이동도(filed effect mobility)의 감소, 서브스레솔드 기울기(subthreshold slope)의 감소, 누설전류의 증가 등을 유발시킨다. 그러므로, 저온 다결정 실리콘 박막 트랜지스터의 제조공정에서 다결정 실리콘 박막의 결정성을 증가시키는 것이 더욱 요구되는 실정이다.
따라서, 본 발명의 목적은 비정질 실리콘 박막을 레이저에 의해 다결정 실리콘 박막으로 결정화하면서도 다결정 실리콘 박막의 결정성을 높이는데 있다.
본 발명의 다른 목적은 비정질 실리콘 박막의 채널 영역을 결정성을 높임으로써 다결정 실리콘 박막 트랜지스터의 특성을 향상하고 나아가 다결정 실리콘 박막 트랜지스터를 적용한 디스플레이의 품위를 향상하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 다결정 실리콘 박막 트랜지스터는, 기판; 상기 기판의 일부 영역 상에 형성된 절연막; 상기 절연막 상에 형성된 다결정 실리콘 박막의 채널 영역; 상기 채널 영역을 사이에 두고 상기 기판 상에 각각 이격하여 배치되며, 상기 채널 영역과 일체로 연결되는 다결정 실리콘 박막의 소스/드레인 영역; 및 상기 채널 영역 상에 게이트 절연막을 개재하며 형성되는 게이트 전극을 포함하며, 상기 채널 영역 및 소스/드레인 영역의 다결정 실리콘 박막은 비정질 실리콘 박막을 레이저의 조사에 의해 재결정화한 박막이고, 상기 채널 영역의 다결정 실리콘 박막은 상기 소스/드레인 영역의 다결정 실리콘 박막을 시드 결정으로 하여 횡방향으로 결정 성장한 것을 특징으로 한다.
바람직하게는, 상기 절연막은, 상기 비정질 실리콘 박막이 상기 레이저 조사에 의해 용융된 상태에서 축열기로서 작용함으로써 상기 절연막 상의 부분과 상기 절연막 외측 부분 사이에서 상기 용융된 비정질 실리콘 박막의 온도구배를 발생시킬 수가 있다. 상기 온도구배는 상기 용융된 비정질 실리콘 박막의 온도가 상기 절연막 외측 부분보다 상기 절연막 상의 부분에서 더 높은 것이 가능하다.
바람직하게는, 상기 절연막은 버퍼 산화막인 것이 가능하다.
바람직하게는, 상기 기판은 절연성 투명 기판인 것이 가능하다.
또한, 본 발명에 의한 다른 다결정 실리콘 박막 트랜지스터는, 기판; 상기 기판의 일부 영역을 사이에 두고 각각 이격하여 배치된 금속층; 상기 기판의 일부 영역 상에 형성된 다결정 실리콘 박막의 채널 영역; 상기 채널 영역을 사이에 두고 상기 금속층 상에 각각 이격하여 배치되며, 상기 채널 영역과 일체로 연결되는 다결정 실리콘 박막의 소스/드레인 영역; 및 상기 채널 영역 상에 게이트 절연막을 개재하며 형성되는 게이트 전극을 포함하며, 상기 채널 영역 및 소스/드레인 영역의 다결정 실리콘 박막은 비정질 실리콘 박막을 레이저의 조사에 의해 재결정화한 박막이고, 상기 채널 영역의 다결정 실리콘 박막은 상기 소스/드레인 영역의 다결정 실리콘 박막을 시드 결정으로 하여 횡방향으로 결정 성장한 것을 특징으로 한다.
바람직하게는, 상기 금속층은, 상기 비정질 실리콘 박막이 상기 레이저 조사에 의해 용융된 상태에서 방열기로서 작용함으로써 상기 절연막 상의 부분과 상기 절연막 외측 부분 사이에서 상기 용융된 비정질 실리콘 박막의 온도구배를 발생시킬 수가 있다. 상기 온도구배는 상기 용융된 비정질 실리콘 박막의 온도가 상기 금속층 외측 부분보다 상기 금속층 상의 부분에서 더 낮은 것이 가능하다.
바람직하게는, 상기 금속층은 은(Ag) 혹은 은과 동등한 수준의 열전도도를 가지는 Cu 385, Mo 138, W 163, Fe 147, AlN 180, SiC 200 중 어느 하나의 재료로 이루어진 층인 것이 가능하다.
바람직하게는, 상기 기판은 절연성 투명 기판인 것이 가능하다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 다결정 실리콘 박막 트랜지스터의 제조방법은, 기판 상의 일부 영역에 절연막을 형성하는 단계; 상기 절연막을 포함한 상기 기판 상에 비정질 실리콘 박막을 형성하는 단계; 및 상기 비정질 실리콘 박막을 레이저의 조사에 의해 용융함으로써 다결정 실리콘 박막으로 재결정화하는 단계를 포함하며, 상기 절연막의 외측 부분의 용융된 비정질 실리콘 박막을 먼저 다결정 실리콘 박막으로 재결정한 후 상기 절연막의 외측 부분의 다결정 실리콘 박막을 시드 결정으로 하여 상기 절연막 상의 용융된 비정질 실리콘 박막을 횡방향으로 결정 성장하여 다결정 실리콘 박막을 형성하는 것을 특징으로 한다.
바람직하게는, 상기 절연막은, 상기 비정질 실리콘 박막을 상기 레이저 조사에 의해 용융한 상태에서 축열기로서 작용함으로써 상기 절연막 상의 부분과 상기 절연막의 외측 부분 사이에서 상기 용융된 비정질 실리콘 박막의 온도구배를 발생시킬 수가 있다. 상기 온도구배는, 상기 용융된 비정질 실리콘 박막의 온도가 상기 절연막의 외측 부분보다 상기 절연막 상의 부분에서 더 높은 것이 가능하다.
바람직하게는, 상기 절연막을 버퍼 산화막으로 형성하는 것이 가능하다.
바람직하게는, 상기 기판을 절연성 투명 기판으로 형성하는 것이 가능하다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 다른 다결정 실리콘 박막 트랜지스터의 제조방법은, 기판의 일부 영역을 사이에 두고 금속층을 각각 이격하여 형성하는 단계; 상기 각각의 금속층을 포함한 기판 상에 비정질 실리콘 박막을 형성하는 단계; 및 상기 비정질 실리콘 박막을 레이저의 조사에 의해 용융함으로써 다결정 실리콘 박막으로 재결정화하는 단계를 포함하며, 상기 금속층 상의 용융된 비정질 실리콘 박막을 먼저 다결정 실리콘 박막으로 재결정한 후 상기 금속층의 다결정 실리콘 박막을 시드 결정으로 하여 상기 금속층의 외측 부분의 용융된 비정질 실리콘 박막을 횡방향으로 결정 성장하여 다결정 실리콘 박막을 형성하는 것을 특징으로 한다.
바람직하게는, 상기 금속층은, 상기 비정질 실리콘 박막을 상기 레이저 조사에 의해 용융한 상태에서 방열기로서 작용함으로써 상기 금속층 상의 부분과 상기 금속층의 외측 부분 사이에서 상기 용융된 비정질 실리콘 박막의 온도구배를 발생시킬 수가 있다. 상기 온도구배는, 상기 용융된 비정질 실리콘 박막의 온도가 상기 금속층의 외측 부분보다 상기 금속층 상의 부분에서 더 낮은 것이 가능하다.
바람직하게는, 상기 금속층을 은(Ag) 혹은 은과 동등한 수준의 열전도도를 가지는 Cu 385, Mo 138, W 163, Fe 147, AlN 180, SiC 200 중 어느 하나의 재료로 이루어진 층으로 형성하는 것이 가능하다.
바람직하게는, 상기 기판을 절연성 투명 기판으로 형성하는 것이 가능하다.
이하, 본 발명에 의한 다결정 실리콘 박막 트랜지스터 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 의한 다결정 실리콘 박막 트랜지스터를 나타낸 단면구조도이다. 도 1을 참조하면, 본 발명의 다결정 실리콘 박막 트랜지스터는 기판, 예를 들어 절연성 투명 기판(10), 버퍼 절연막(20), 액티브 층을 위한 다결정 실리콘 박막(30), 게이트 절연막(40) 및 게이트 전극(50)을 포함하는 구조를 갖는다. 여기서, 상기 기판(10)은 소스/드레인 형성 영역(11),(13)과, 채널 형성 영역(15)을 갖는다.
또한, 상기 버퍼 절연막(20)은 제1 버퍼 절연막, 예를 들어 질화막(21)과, 상기 질화막(21)의 일부 영역 상에 형성되는 제2 버퍼 절연막, 예를 들어 산화막(23)을 갖는다. 상기 질화막(21)은 상기 기판(10)의 전면 상에 증착되고, 상기 산화막(23)은 상기 채널 형성 영역(15)의 질화막(21) 상에만 수백 Å 내지 수천 Å의 두께로 형성된다.
또한, 상기 다결정 실리콘 박막(30)은 상기 산화막(23)과 질화막(21) 상에 증착된 비정질 실리콘 박막(미도시)을 레이저에 의해 재결정화한 다결정 실리콘 박막으로서, 채널 영역(31) 및 고농도 도핑된 소스/드레인 영역(33),(35)을 갖는다. 상기 채널 영역(31)은 상기 산화막(23) 상에 위치한다. 상기 소스/드레인 영역(33),(35)은 상기 채널 영역(31)을 사이에 두고 이격하며, 상기 질화막(21) 상에 각각 위치한다. 상기 게이트 전극(50)은 상기 게이트 절연막(40)을 개재하며 상기 채널 영역(31) 상에 위치한다.
이와 같이 구성된 본 발명의 다결정 실리콘 박막 트랜지스터는 상기 기판(10) 상에 증착된 비정질 실리콘 박막(미도시)이 재결정화를 위한 레이저 조사에 의해 완전히 용융되었을 때, 상기 채널 형성 영역(15)의 용융된 비정질 실리콘과, 상기 소스/드레인 형성 영역(11),(13)의 용융된 비정질 실리콘 사이에 온도구배가 발생하고, 상기 온도구배는 채널 방향을 따라 이루어진다. 즉, 상기 채널 형성 영역(15)의 산화막(23)이 축열기(heat capacitor)로서 작용하여 상기 비정질 실리콘의 잠열을 보유하므로 상기 비정질 실리콘의 온도는 상기 소스/드레인 형성 영역(11),(13)보다 상기 채널 형성 영역(15)에서 더 높아진다.
따라서, 상기 소스/드레인 형성 영역(11),(13)의 용융된 비정질 실리콘이 상기 채널 형성 영역(15)의 용융된 비정질 실리콘보다 먼저 다결정 실리콘 박막으로 재결정화한다. 이어, 상기 소스/드레인 형성 영역(11),(13)의 결정화된 다결정 실리콘 박막이 시드(seed) 결정으로서 작용하므로 상기 채널 형성 영역(15)의 비정질 실리콘은 상기 채널 방향의 온도구배를 따라 다결정 실리콘으로 재결정화하여 채널 영역(31)을 형성한다.
이때, 상기 채널 영역(31)의 다결정 실리콘은 상기 온도구배에 따라 상기 채널 영역(31)의 가장자리부에서 중앙부를 향하는 횡방향으로 결정 성장하는데, 이는 상기 채널 영역(31)의 다결정 실리콘의 결정립의 크기를 확대하여 결정립계의 크기를 감소시키고, 또한 상기 소스/드레인 영역(33),(35) 사이의 전류 경로와 평행한 균일한 결정립을 형성시킨다.
따라서, 본 발명은 다결정 박막 트랜지스터의 채널 영역을 위한 다결정 실리콘 박막의 결정성을 향상하여 상기 채널 영역의 전류 흐름을 개선할 수가 있고, 나아가 다결정 박막 트랜지스터의 특성을 향상하고 상기 다결정 실리콘 박막 트랜지스터를 채용하는 디스플레이를 비롯한 각종 소자의 품위도 향상시킬 수가 있다.
도 2는 본 발명에 의한 다른 다결정 실리콘 박막 트랜지스터를 나타낸 단면구조도이다. 도 1의 부분과 동일한 구성 및 동일 작용을 갖는 부분에는 동일한 부호를 부여한다.
도 2를 참조하면, 본 발명의 다결정 실리콘 박막 트랜지스터는 기판, 예를 들어 절연성 투명 기판(10), 버퍼 절연막(60), 금속층(70), 액티브 층을 위한 다결 정 실리콘 박막(80), 게이트 절연막(40) 및 게이트 전극(50)을 포함하는 구조를 갖는다. 여기서, 상기 기판(10)은 소스/드레인 형성 영역(11),(13)과, 채널 형성 영역(15)을 갖는다.
또한, 상기 버퍼 절연막(60)은 단일층, 예를 들어 산화막 혹은 질화막의 단일층으로 구성된 것처럼 도시되어 있으나, 실제로는 질화막과 산화막의 다층구조로 구성되는 것도 가능하다. 상기 버퍼 절연막(60)은 상기 기판(10)의 전면 상에 증착되어 있다.
또한, 상기 금속층(70)은 상기 채널 형성 영역(15)을 가운데 두고 이격하며, 상기 버퍼 절연막(60) 상의 소스/드레인 형성 영역(11),(13)에 각각 수십 Å 내지 수천 Å의 두께로 형성된다. 상기 금속층(70)은 예를 들어 은(Ag) 혹은 은과 동등한 수준의 열전도도를 가지는 Cu 385, Mo 138, W 163, Fe 147, AlN 180, SiC 200 중 어느 하나로 구성되며, 수십 Å 내지 수천 Å의 두께를 갖는다.
또한, 상기 다결정 실리콘 박막(80)은 상기 질화막(60)과 금속층(70) 상에 증착된 비정질 실리콘 박막(미도시)을 레이저에 의해 재결정화한 박막으로서, 채널 영역(81) 및 고농도 도핑된 소스/드레인 영역(83),(85)을 갖는다. 상기 채널 영역(81)은 상기 금속층(70) 사이의 버퍼 절연막(60) 상에 위치한다. 상기 소스/드레인 영역(83),(85)은 상기 채널 영역(81)을 사이에 두고 이격하며, 상기 금속층(70) 상에 각각 위치한다. 상기 게이트 전극(50)은 상기 게이트 절연막(40)을 개재하며 상기 채널 영역(81) 상에 위치한다.
이와 같이 구성되는 본 발명의 다결정 실리콘 박막 트랜지스터는 상기 기판(10) 상에 증착된 비정질 실리콘 박막(미도시)이 재결정화를 위한 레이저 조사에 의해 완전히 용융되었을 때, 상기 채널 형성 영역(15)의 용융된 비정질 실리콘과, 상기 소스/드레인 형성 영역(11),(13)의 용융된 비정질 실리콘 사이에 온도구배가 발생하고, 상기 온도구배는 채널 방향을 따라 이루어진다. 즉, 상기 소스/드레인 형성 영역(11),(13)의 금속층(70)이 방열기(heat sink)로서 작용하여 상기 비정질 실리콘의 잠열을 방열하므로 상기 비정질 실리콘의 온도는 상기 채널 형성 영역(15)보다 상기 소스/드레인 형성 영역(11),(13)에서 더 낮아진다. 결국, 도 1에 도시된 다결정 실리콘 박막 트랜지스터와 마찬가지로, 상기 용융된 비정질 실리콘의 온도는 상기 소스/드레인 형성 영역(11),(13)보다 상기 채널 형성 영역(15)에서 더 높아진다.
따라서, 상기 소스/드레인 형성 영역(11),(13)의 용융된 비정질 실리콘이 상기 채널 형성 영역(15)의 용융된 비정질 실리콘보다 먼저 다결정 실리콘 박막으로 재결정화한다. 이어, 상기 소스/드레인 형성 영역(11),(13)의 결정화된 다결정 실리콘 박막이 시드(seed) 결정으로서 작용하므로 상기 채널 형성 영역(15)의 비정질 실리콘은 상기 채널 방향의 온도구배를 따라 다결정 실리콘으로 재결정화하여 채널 영역(81)을 형성한다.
이때, 상기 채널 영역(81)의 다결정 실리콘은 상기 온도구배에 따라 상기 채널 영역(81)의 가장자리부에서 중앙부를 향하는 횡방향으로 결정 성장하는데, 이는 상기 채널 영역(81)의 다결정 실리콘의 결정립의 크기를 확대하여 결정립계의 크기를 감소시키고, 또한 상기 소스/드레인 영역(83),(85) 사이의 전류 경로와 평행한 균일한 결정립을 형성시킨다.
따라서, 본 발명은 다결정 박막 트랜지스터의 채널 영역을 위한 다결정 실리콘 박막의 결정성을 향상하여 상기 채널 영역의 전류 흐름을 개선할 수가 있고, 나아가 다결정 박막 트랜지스터의 특성을 향상하고 상기 다결정 실리콘 박막 트랜지스터를 채용하는 디스플레이를 비롯한 각종 소자의 품위도 향상시킬 수가 있다.
도 3a 내지 도 3e는 본 발명에 의한 다결정 실리콘 박막 트랜지스터의 제조방법을 나타낸 공정순서도이다. 도 3a를 참조하면, 먼저, 기판, 예를 들어 절연성 투명 기판(10) 등을 준비한다. 상기 기판(10)은 예를 들어 능동형 유기발광소자 등의 박막 트랜지스터 형성 영역을 포함하고, 상기 박막 트랜지스터 형성 영역은 소스/드레인 형성 영역(11),(13) 및 채널 형성 영역(15)으로 구분될 수 있다.
이어서, 통상적인 증착공정을 이용하여 상기 기판(10)의 전역 상에 버퍼 절연막(20)을 위한 제1 절연막과 제2 절연막을 순차적으로 증착한다. 즉, 상기 제1 절연막을 예를 들어 질화막(21)으로 형성하고, 상기 제2 절연막을 예를 들어 산화막(23)으로 구성할 수 있다. 상기 산화막(23)을 수백 Å 내지 수천 Å의 두께로 형성할 수 있다.
한편, 상기 버퍼 절연막(20)을, 예를 들어 질화막(21)과 산화막(23)의 2층 구조로 형성하였지만, 그 외의 가능한 다양한 다층구조로 형성하는 것도 가능하다.
그런 다음, 통상적인 사진식각공정을 이용하여 상기 소스/드레인 형성 영역(11),(13)의 산화막(23)을 제거함으로써 상기 채널 형성 영역(15)에만 상기 산화막(23)의 패턴을 형성한다.
도 3b를 참조하면, 이후, 통상적인 증착공정을 이용하여 상기 산화막(23)의 패턴을 포함한 상기 질화막(21) 상에 비정질 실리콘 박막(27)을 500~5000Å의 두께로 증착한다.
도 3c를 참조하면, 이어서, 상기 비정질 실리콘 박막(27)의 전역에 예를 들어 레이저를 30~200㎱의 시간동안 조사하여 상기 비정질 실리콘 박막(27)을 완전히 용융시킨다.
이때, 상기 채널 형성 영역(15)의 용융된 비정질 실리콘(27)과, 상기 소스/드레인 형성 영역(11),(13)의 용융된 비정질 실리콘(27) 사이에 온도구배가 발생하고, 상기 온도구배는 채널 방향을 따라 이루어진다. 즉, 상기 채널 형성 영역(15)의 산화막(23)이 축열기로서 작용하여 상기 비정질 실리콘(27)의 잠열을 보유하므로 상기 용융된 비정질 실리콘(27)의 온도는 상기 소스/드레인 형성 영역(11),(13)보다 상기 채널 형성 영역(15)에서 더 높아진다.
따라서, 상기 용융된 비정질 실리콘(27)은 상기 채널 형성 영역(15)보다 상기 소스/드레인 형성 영역(11),(13)에서 먼저 다결정 실리콘 박막(29)으로 재결정화한다. 이어, 상기 소스/드레인 형성 영역(11),(13)의 다결정 실리콘 박막(29)이 시드(seed) 결정으로서 작용하므로 상기 채널 형성 영역(15)의 비정질 실리콘(27)은 도 3d에 도시된 바와 같이, 상기 채널 방향의 온도구배를 따라 다결정 실리콘으로 재결정화하여 채널 영역(31)을 형성한다.
이때, 상기 채널 영역(31)의 다결정 실리콘은 상기 온도구배에 따라 상기 채널 영역(31)의 가장자리부에서 중앙부를 향하는 횡방향으로 결정 성장하는데, 이는 상기 채널 영역(31)의 다결정 실리콘의 결정립의 크기를 확대하여 결정립계의 크기를 감소시키고, 또한 후속 공정에서 형성할 도 3e에 도시된 소스/드레인 영역(33),(35) 사이의 전류 경로와 평행한 균일한 결정립을 형성시킨다. 따라서, 상기 채널 영역(31)을 위한 다결정 실리콘 박막의 결정성이 향상될 수 있다.
도 3e를 참조하면, 그런 다음, 통상적인 공정을 진행하여 상기 소스/드레인 형성 영역(11),(13)의 다결정 실리콘 박막(29)을 고농도의 불순물로 도핑함으로써 소스/드레인 영역(33),(35)을 형성한다. 따라서, 다결정 실리콘 박막(30)은 상기 채널 영역(31)과 소스/드레인 영역(33),(35)을 갖는다.
이후, 상기 채널 영역(31) 및 소스/드레인 영역(33),(35)을 포함한 기판(10) 상에 게이트 절연막(40)을 증착하고, 상기 게이트 절연막(40)을 개재하며 상기 채널 영역(31) 상에 게이트 전극(50)을 형성하여 본 발명의 다결정 실리콘 박막 트랜지스터를 완성한다.
따라서, 본 발명은 다결정 박막 트랜지스터의 채널 영역을 위한 다결정 실리콘 박막의 결정성을 향상하여 상기 채널 영역의 전류 흐름을 개선할 수가 있고, 나아가 다결정 박막 트랜지스터의 특성을 향상하고 상기 다결정 실리콘 박막 트랜지스터를 채용하는 디스플레이를 비롯한 각종 소자의 품위도 향상시킬 수가 있다.
도 4a 내지 도 4e는 본 발명에 의한 다른 다결정 실리콘 박막 트랜지스터의 제조방법을 나타낸 공정순서도이다. 도 4a를 참조하면, 먼저, 기판, 예를 들어 절연성 투명 기판(10) 등을 준비한다. 상기 기판(10)은 예를 들어 능동형 유기발광소자 등의 박막 트랜지스터 형성 영역을 포함하고, 상기 박막 트랜지스터 형성 영역 은 소스/드레인 형성 영역(11),(13) 및 채널 형성 영역(15)으로 구분될 수 있다.
이어서, 통상적인 증착공정을 이용하여 상기 기판(10)의 전역 상에 버퍼 절연막(60)을 증착한다. 한편, 상기 버퍼 절연막(60)을 단일층 구조로 형성하는 것처럼 도시하였지만, 질화막과 산화막의 2층 구조 등과 같은 다층구조로 형성하는 것도 가능하다.
그런 다음, 상기 버퍼 절연막(60) 상에 스퍼터링공정, 진공증착공정, 이빔(e-beam) 공정 등과 같은 증착공정에 의해 금속층(70), 예를 들어 은(Ag) 혹은 은과 동등한 수준의 열전도도를 가지는 Cu 385, Mo 138, W 163, Fe 147, AlN 180, SiC 200 중 어느 하나를 수십 Å 내지 수천 Å의 두께로 증착한다. 이후, 사진식각공정을 이용하여 상기 채널 형성 영역(15)의 금속층(70)을 제거하여 상기 소스/드레인 형성 영역(11),(13)에 각각 상기 금속층(70)의 패턴을 형성한다.
도 4b를 참조하면, 이후, 통상적인 공정을 이용하여 상기 금속층(70)의 패턴을 포함한 상기 버퍼 절연막(60) 상에 비정질 실리콘 박막(77)을 500~5000Å의 두께로 증착한다.
도 4c를 참조하면, 이어서, 상기 비정질 실리콘 박막(77)의 전역에 예를 들어 레이저를 30~200㎱의 시간동안 조사하여 상기 비정질 실리콘 박막(77)을 완전히 용융시킨다.
이때, 상기 채널 형성 영역(15)의 용융된 비정질 실리콘(77)과, 상기 소스/드레인 형성 영역(11),(13)의 용융된 비정질 실리콘(77) 사이에 온도구배가 발생하고, 상기 온도구배는 채널 방향을 따라 이루어진다. 즉, 상기 소스/드레인 형성 영 역(11),(13)의 금속층(70)이 방열기로서 작용하여 상기 비정질 실리콘(77)의 잠열을 방열하므로 상기 용융된 비정질 실리콘(77)의 온도는 상기 채널 형성 영역(15)보다 상기 소스/드레인 형성 영역(11),(13)에서 더 낮아진다. 결국, 상기 용융된 비정질 실리콘(77)의 온도는 상기 소스/드레인 형성 영역(11),(13)보다 상기 채널 형성 영역(15)에서 더 높아진다.
따라서, 상기 소스/드레인 형성 영역(11),(13)의 용융된 비정질 실리콘(77)이 상기 채널 형성 영역(15)의 용융된 비정질 실리콘(77)보다 먼저 다결정 실리콘 박막(79)으로 재결정화한다. 이어, 상기 소스/드레인 형성 영역(11),(13)의 다결정 실리콘 박막(79)이 시드(seed) 결정으로서 작용하므로 상기 채널 형성 영역(15)의 비정질 실리콘(77)은 도 4d에 도시된 바와 같이, 상기 채널 방향의 온도구배를 따라 다결정 실리콘으로 재결정화하여 채널 영역(81)을 형성한다.
이때, 상기 채널 영역(81)의 다결정 실리콘은 상기 온도구배에 따라 상기 채널 영역(81)의 가장자리부에서 중앙부를 향하는 횡방향으로 결정 성장하는데, 이는 상기 채널 영역(81)의 다결정 실리콘의 결정립의 크기를 확대하여 결정립계의 크기를 감소시키고, 또한 상기 소스/드레인 영역(83),(85) 사이의 전류 경로와 평행한 균일한 결정립을 형성시킨다. 따라서, 상기 채널 영역(81)을 위한 다결정 실리콘 박막의 결정성이 향상될 수 있다.
도 4e를 참조하면, 그런 다음, 통상적인 공정을 진행하여 상기 소스/드레인 형성 영역(11),(13)의 다결정 실리콘 박막(79)을 고농도의 불순물로 도핑함으로써 소스/드레인 영역(83),(85)을 형성한다. 따라서, 다결정 실리콘 박막(80)은 상기 채널 영역(81)과 소스/드레인 영역(83),(85)을 갖는다.
이후, 상기 채널 영역(81) 및 소스/드레인 영역(83),(85)을 포함한 기판(10) 상에 게이트 절연막(40)을 증착하고, 상기 게이트 절연막(40)을 개재하며 상기 채널 영역(31) 상에 게이트 전극(50)을 형성하여 본 발명의 다결정 실리콘 박막 트랜지스터를 완성한다.
따라서, 본 발명은 다결정 박막 트랜지스터의 채널 영역을 위한 다결정 실리콘 박막의 결정성을 향상하여 상기 채널 영역의 전류 흐름을 개선할 수가 있고, 나아가 다결정 박막 트랜지스터의 특성을 향상하고 상기 다결정 실리콘 박막 트랜지스터를 채용하는 디스플레이를 비롯한 각종 소자의 품위도 향상시킬 수가 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 다결정 실리콘 박막 트랜지스터 및 그 제조방법은 기판 상의 채널 형성 영역에만 버퍼 산화막을 형성한 후 상기 버퍼 산화막을 포함한 기판 상에 비정질 실리콘 박막을 증착하거나, 기판 상의 소스/드레인 형성 영역에만 금속층을 형성한 후 상기 금속층을 포함한 기판 상에 비정질 실리콘 박막을 증착한다. 그 다음에, 상기 비정질 실리콘 박막을 레이저의 조사에 의해 용융하여 재결정화함으로써 다결정 실리콘 박막을 형성한다. 이때, 상기 버퍼 산화막은 축열기로서 작용하고, 상기 금속층은 방열기로서 작용하므로 상기 용융된 비정질 실리콘의 온도는 상기 채널 형성 영역보다도 상기 소스/드레인 형성 영역에서 더 낮아진다. 즉, 상기 채널 형성 영역과 소스/드레인 형성 영역의 비정질 실리 콘 사이에 온도구배가 발생하며, 상기 온도구배가 채널 방향을 따라 이루어진다.
따라서, 상기 소스/드레인 형성 영역의 비정질 실리콘이 먼저 다결정 실리콘으로 결정화되고 난 후 상기 채널 형성 영역의 비정질 실리콘이 상기 소스/드레인 형성 영역의 다결정 실리콘을 시드 결정으로 하여 횡방향으로 결정화하여 채널 영역의 다결정 실리콘 박막을 형성한다.
따라서, 본 발명은 상기 채널 영역의 다결정 실리콘 박막의 결정성을 향상할 수 있고, 나아가 다결정 박막 트랜지스터의 특성을 향상할 수 있을 뿐만 아니라, 상기 다결정 실리콘 박막 트랜지스터를 채용하는 디스플레이를 비롯한 각종 소자의 품위도 향상시킬 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (20)

  1. 기판;
    상기 기판의 일부 영역 상에 형성된 절연막;
    상기 절연막 상에 형성된 다결정 실리콘 박막의 채널 영역;
    상기 채널 영역을 사이에 두고 상기 기판 상에 각각 이격하여 배치되며, 상기 채널 영역과 일체로 연결되는 다결정 실리콘 박막의 소스/드레인 영역; 및
    상기 채널 영역 상에 게이트 절연막을 개재하며 형성되는 게이트 전극을 포함하며,
    상기 채널 영역 및 소스/드레인 영역의 다결정 실리콘 박막은 비정질 실리콘 박막을 레이저의 조사에 의해 재결정화한 박막이고, 상기 채널 영역의 다결정 실리콘 박막은 상기 소스/드레인 영역의 다결정 실리콘 박막을 시드 결정으로 하여 횡방향으로 결정 성장한 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  2. 제1 항에 있어서, 상기 절연막은, 상기 비정질 실리콘 박막이 상기 레이저 조사에 의해 용융된 상태에서 축열기로서 작용함으로써 상기 절연막 상의 부분과 상기 절연막 외측 부분 사이에서 상기 용융된 비정질 실리콘 박막의 온도구배를 발생시키는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  3. 제2 항에 있어서, 상기 온도구배는 상기 용융된 비정질 실리콘 박막의 온도가 상기 절연막 외측 부분보다 상기 절연막 상의 부분에서 더 높은 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  4. 제1 항 내지 제3 항 중 어느 하나에 있어서, 상기 절연막은 버퍼 산화막인 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  5. 제1 항에 있어서, 상기 기판은 절연성 투명 기판인 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  6. 기판;
    상기 기판의 일부 영역을 사이에 두고 각각 이격하여 배치된 금속층;
    상기 기판의 일부 영역 상에 형성된 다결정 실리콘 박막의 채널 영역;
    상기 채널 영역을 사이에 두고 상기 금속층 상에 각각 이격하여 배치되며, 상기 채널 영역과 일체로 연결되는 다결정 실리콘 박막의 소스/드레인 영역; 및
    상기 채널 영역 상에 게이트 절연막을 개재하며 형성되는 게이트 전극을 포 함하며,
    상기 채널 영역 및 소스/드레인 영역의 다결정 실리콘 박막은 비정질 실리콘 박막을 레이저의 조사에 의해 재결정화한 박막이고, 상기 채널 영역의 다결정 실리콘 박막은 상기 소스/드레인 영역의 다결정 실리콘 박막을 시드 결정으로 하여 횡방향으로 결정 성장한 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  7. 제6 항에 있어서, 상기 금속층은, 상기 비정질 실리콘 박막이 상기 레이저 조사에 의해 용융된 상태에서 방열기로서 작용함으로써 상기 절연막 상의 부분과 상기 절연막 외측 부분 사이에서 상기 용융된 비정질 실리콘 박막의 온도구배를 발생시키는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  8. 제7 항에 있어서, 상기 온도구배는 상기 용융된 비정질 실리콘 박막의 온도가 상기 금속층 외측 부분보다 상기 금속층 상의 부분에서 더 낮은 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  9. 제6 항 내지 제8 항 중 어느 하나에 있어서, 상기 금속층은 은(Ag) 혹은 은과 동등한 수준의 열전도도를 가지는 Cu 385, Mo 138, W 163, Fe 147, AlN 180, SiC 200 중 어느 하나의 재료로 이루어진 층 인 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  10. 제6 항에 있어서, 상기 기판은 절연성 투명 기판인 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  11. 기판 상의 일부 영역에 절연막을 형성하는 단계;
    상기 절연막을 포함한 상기 기판 상에 비정질 실리콘 박막을 형성하는 단계; 및
    상기 비정질 실리콘 박막을 레이저의 조사에 의해 용융함으로써 다결정 실리콘 박막으로 재결정화하는 단계를 포함하며,
    상기 절연막의 외측 부분의 용융된 비정질 실리콘 박막을 먼저 다결정 실리콘 박막으로 재결정한 후 상기 절연막의 외측 부분의 다결정 실리콘 박막을 시드 결정으로 하여 상기 절연막 상의 용융된 비정질 실리콘 박막을 횡방향으로 결정 성장하여 다결정 실리콘 박막을 형성하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  12. 제11 항에 있어서, 상기 절연막은, 상기 비정질 실리콘 박막을 상기 레이저 조사에 의해 용융한 상태에서 축열기로서 작용함으로써 상기 절연막 상의 부분과 상기 절연막의 외측 부분 사이에서 상기 용융된 비정질 실리콘 박막의 온도구배를 발생시키는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  13. 제12 항에 있어서, 상기 온도구배는, 상기 용융된 비정질 실리콘 박막의 온도가 상기 절연막의 외측 부분보다 상기 절연막 상의 부분에서 더 높은 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  14. 제11 항 내지 제13 항 중 어느 하나에 있어서, 상기 절연막을 버퍼 산화막으로 형성한 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  15. 제11 항에 있어서, 상기 기판을 절연성 투명 기판으로 형성한 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  16. 기판의 일부 영역을 사이에 두고 금속층을 각각 이격하여 형성하는 단계;
    상기 각각의 금속층을 포함한 기판 상에 비정질 실리콘 박막을 형성하는 단계; 및
    상기 비정질 실리콘 박막을 레이저의 조사에 의해 용융함으로써 다결정 실리콘 박막으로 재결정화하는 단계를 포함하며,
    상기 금속층 상의 용융된 비정질 실리콘 박막을 먼저 다결정 실리콘 박막으로 재결정한 후 상기 금속층의 다결정 실리콘 박막을 시드 결정으로 하여 상기 금속층의 외측 부분의 용융된 비정질 실리콘 박막을 횡방향으로 결정 성장하여 다결정 실리콘 박막을 형성하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  17. 제16 항에 있어서, 상기 금속층은, 상기 비정질 실리콘 박막을 상기 레이저 조사에 의해 용융한 상태에서 방열기로서 작용함으로써 상기 금속층 상의 부분과 상기 금속층의 외측 부분 사이에서 상기 용융된 비정질 실리콘 박막의 온도구배를 발생시키는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  18. 제17 항에 있어서, 상기 온도구배는, 상기 용융된 비정질 실리콘 박막의 온 도가 상기 금속층의 외측 부분보다 상기 금속층 상의 부분에서 더 낮은 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  19. 제16 항 내지 제18 항 중 어느 하나에 있어서, 상기 금속층을 은(Ag) 혹은 은과 동등한 수준의 열전도도를 가지는 Cu 385, Mo 138, W 163, Fe 147, AlN 180, SiC 200 중 어느 하나의 재료로 이루어진 층으로 형성한 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  20. 제16 항에 있어서, 상기 기판을 절연성 투명 기판으로 형성한 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
KR1020050116184A 2005-12-01 2005-12-01 다결정 실리콘 박막 트랜지스터 및 그 제조방법 Expired - Fee Related KR101054798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050116184A KR101054798B1 (ko) 2005-12-01 2005-12-01 다결정 실리콘 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116184A KR101054798B1 (ko) 2005-12-01 2005-12-01 다결정 실리콘 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070057328A KR20070057328A (ko) 2007-06-07
KR101054798B1 true KR101054798B1 (ko) 2011-08-05

Family

ID=38354683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116184A Expired - Fee Related KR101054798B1 (ko) 2005-12-01 2005-12-01 다결정 실리콘 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101054798B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173922A (ja) 1998-12-07 2000-06-23 Fujitsu Ltd 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法
JP2005057056A (ja) 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
KR20050070240A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173922A (ja) 1998-12-07 2000-06-23 Fujitsu Ltd 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法
JP2005057056A (ja) 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
KR20050070240A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20070057328A (ko) 2007-06-07

Similar Documents

Publication Publication Date Title
CN100555570C (zh) 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法
KR100671212B1 (ko) 폴리실리콘 형성방법
TW595003B (en) Thin-film transistor and method for manufacturing same
TW200306009A (en) Semiconductor device and method of manufacturing the same
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
JP2006237270A (ja) 薄膜半導体装置及びその製造方法と表示装置
TWI352391B (ko)
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
CN101038867B (zh) 结晶半导体薄膜的方法
WO2003009351A1 (en) Thin-film semiconductor device and its production method
TWI285783B (en) Poly silicon layer structure and forming method thereof
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
JP4169071B2 (ja) 表示装置
JP2005005410A (ja) 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置
KR100710621B1 (ko) 박막트랜지스터형 어레이기판의 액티브층 제조방법
KR101054798B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP5232360B2 (ja) 半導体装置及びその製造方法
WO2002103806A1 (fr) Transistor a couche mince de type cmos et procede permettant de produire ce transistor
JP2003017702A (ja) 平面表示装置とその製造方法
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
US7666726B2 (en) Semiconductor element, semiconductor device, and method of manufacturing the same
JP4328519B2 (ja) 結晶性薄膜の製造方法
JP2006216600A (ja) 薄膜半導体の製造方法およびその製造方法により製造された薄膜トランジスタ
JP2004158779A (ja) 半導体薄膜の製造方法及び半導体装置の製造方法、並びに薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140802

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140802

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000