KR101051605B1

KR101051605B1 - 표시 장치 및 그 구동 방법

Info

Publication number: KR101051605B1
Application number: KR1020067002302A
Authority: KR
Inventors: 히로시 고바야시; 다마끼 하라노
Original assignee: 소니 주식회사
Priority date: 2003-08-04
Filing date: 2004-07-14
Publication date: 2011-07-22
Anticipated expiration: 2024-07-14
Also published as: EP1653436A1; CN100428324C; WO2005013252A1; US7304630B2; EP1653436A4; DE602004022830D1; JP4089546B2; KR20060055532A; CN1830015A; TWI296792B; TW200521933A; EP1653436B1; JP2005055632A; US20060232543A1

Abstract

동시 샘플링이 많아지더라도, 샘플링 펄스의 지연이나 무뎌짐에 기인하는 화질 불량이나, 신호선-커먼선·주사선 사이의 커플링에 의한 화질 불량을 억제할 수 있는 표시 장치 및 그 구동 방법이다. 수평 스타트 펄스 HST에 수평 클럭 펄스 HCK, HCKX의, 예를 들면 2개의 펄스를 포함하는 펄스 폭을 갖게 함과 함께, 클럭 펄스 DCK를 4상으로 하고, 이 4상의 클럭 펄스 DCK1 ∼ 4와 이것을 발취하는 전송 펄스 사이의 위상 관계의 마진 α1, α2를 크게 취함으로써, 클럭 펄스 DCK1 ∼ 4에 지연이나 파형의 무뎌짐이 발생했다고 해도, 그 영향을 받지 않고, 상기 클럭 펄스 DCK1 ∼ 4와 동일한 일정한 펄스 폭의 샘플링 펄스 SP1 ∼ SP6을 생성할 수 있도록 한다.

샘플링 펄스, 무뎌짐, 펄스, 화질 불량, 커플링, 지연, 위상 관계

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVE METHOD THEREOF}

본 발명은, 표시 장치 및 그 구동 방법에 관한 것으로, 특히 점순차 구동 방식의 액티브 매트릭스형 표시 장치 및 그 구동 방법에 관한 것이다.

전기 광학 소자를 포함하는 화소가 다수의 행렬 형상으로 배치되고, 이들 화소의 배열에 대하여 행마다 주사선이, 열마다 신호선이 배선되어 이루어지는 화소 어레이부와, 이 화소 어레이부의 각 화소를 행 단위로 선택하는 수직 구동 회로와, 이 수직 구동 회로에 의해서 선택된 행의 각 화소에 영상 신호를 기입하는 수평 구동 회로를 갖는 액티브 매트릭스형 표시 장치에서, 점순차 구동 방식은, 예를 들면 시리얼 입력되는 아날로그 영상 신호를 1수평 주사 기간에 걸쳐 순차적으로 샘플링하고, 이 샘플링한 영상 신호를 화소 어레이부의 대응하는 신호선에 기입하는 방식의 것이다.

이 점순차 구동 방식의 액티브 매트릭스형 표시 장치에서는, 고정밀화에 수반하여 특히 수평 방향의 화소 수가 증가하면, 1계통으로 입력되는 영상 신호를, 한정된 수평 유효 기간 내에서 전체 화소에 대하여 순서대로 샘플링하기 위한 샘플링 기간을 충분히 확보하는 것이 어렵게 된다. 따라서, 샘플링 기간을 충분히 확보하기 위해, 종래부터, 영상 신호를 m 계통(m은 2 이상의 정수)으로 병렬로 입력 하는 한편, 수평 방향의 m 개의 화소(도트)를 단위로 하여 m 개의 샘플링 스위치를 설치하고, 1개의 샘플링 펄스에서 m 개의 샘플링 스위치를 동시에 구동함으로써 m 화소 단위로 순차적으로 기입을 행하는 m 도트 동시 샘플링 구동 방식이 채용되고 있다(예를 들면, 일본 특개2003-66914호 공보(특히, 단락 0011, 도 16) 참조).

그런데, 화상 표시 장치의 고화질화·고정밀화가 진행됨에 따라, 예를 들면 투사형 액정 표시 장치(액정 프로젝터 장치)에서도, 300만 화소 클래스의 QXGA(H (수평) : 2048 × V (수직) : 1536)의 그래픽 표시 규격의 요구가 높아져 오고 있다.

투사형 액정 표시 장치는, 액정 패널(액정 라이트 밸브)을 광 스위칭 소자로서 이용하여, 액정 라이트 밸브 상의 화상을 투사 광학계에 의해 스크린 상에 확대 투영하는 표시 장치이다.

이 투사형 액정 표시 장치에서, 액정 라이트 밸브로서 이용되는 액티브 매트릭스형 액정 표시 장치에서는, 지금까지의 그래픽 표시 규격인 XGA(H : 1024 × V : 768)의 경우, 12 도트 동시 샘플링 구동 방식(m = 12)을 채용하고 있었지만, QXGA 표시 규격의 경우에는 화소 수가 XGA 표시 규격의 4배로 되기 때문에, 동시 샘플링 수 m 에 대해서도 더 많이 해야한다. 일반적으로는, 동시 샘플링 수 m을, 예를 들면 화소 수와 동일하게 XGA의 동시 샘플링 수의 4배로 설정하고, 48 도트 동시 샘플링 구동 방식을 채용하게 된다.

그러나, 동시 샘플링 수 m이 많아지면, 영상 신호를 샘플링하여 신호선에 기입하는 수평 스위치를 구동하는 샘플링 펄스의 트랜전트의 저항·용량 부하에 의한 무뎌짐이 악화된다고 하는 과제가 있다. 이 샘플링 펄스의 지연이나 무뎌짐은 고스트의 발생이 요인으로 된다. 여기서, 고스트의 발생 원인에 대하여 설명한다. 도 10에 영상 신호에 포함되는 흑 레벨의 피크를, N 단(N 열)의 화소 열에 기입하는 경우에서의 고스트의 발생 원인을 모식적으로 도시한다.

초기 단계, 즉 통전하여 동작을 안정시키는 에이징 전에는, 샘플링 펄스의 지연은 발생하고 있지 않기 때문에, 정확하게 N 단의 샘플링 펄스에서 영상 신호의 흑 레벨을 샘플링할 수 있다. 따라서, 앞 고스트는 발생하지 않는다. 이것에 대하여 에이징 후에는 샘플링 펄스에 지연이 발생하기 때문에, 경우에 따라서는 전단(N-1단)의 드라이브 펄스에서 영상 신호의 흑 레벨의 피크를 일부 샘플링하게 되는 경우가 있다. 이에 의해 앞 고스트가 발생한다.

구체적으로는, 액정 패널을 장시간 사용함으로써, 샘플링 펄스가 통과하는 회로계 내에 개재하는 트랜지스터의 핫 캐리어 스트레스 때문에 임계값 전압 Vth가 증가하고, 그 결과 샘플링 펄스가 시간축 상의 뒷방향으로 드리프트하기 때문에 앞 고스트가 발생한다. 특히, 상기 트랜지스터로서, TFT(Thin Film Transistor ; 박막 트랜지스터)를 이용한 경우, TFT의 핫 캐리어 스트레스에 의한 샘플링 펄스의 지연 폭은 30 nsec 정도이다.

또한, 액티브 매트릭스형 액정 표시 장치에서는, 각 화소에 기입하는 영상 신호의 극성을 1H(H는 수평 주사 기간)마다 반전시키는 1H 반전 구동의 경우, 신호선과 커먼선 사이, 신호선과 주사선 사이의 기생 용량의 커플링에 의해 신호선 상의 영상 신호가 커먼선이나 주사선에 뛰어든다. 이 영상 신호가 뛰어듦으로써, 커 먼선·주사선의 전위의 흔들림량이 증가하기 때문에, 도 11에 도시한 바와 같이 가로 크로스토크(A)나 윈도우 띠(B)의 발생이 현저하게 되어, 화질이 크게 손상된다. 도 11에는 신호선에 흑 레벨을 기입했을 때에, 신호선의 전위의 흔들림이 커먼선 혹은 주사선에 커플링을 통해 뛰어드는 것에 의해 발생하는 현상을 도시하고 있다.

본 발명은, 상기 과제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 동시 샘플링 수 m이 많아져도, 샘플링 펄스의 지연이나 무뎌짐에 기인하는 화질 불량이나, 신호선-커먼선·주사선 사이의 커플링에 의한 화질 불량을 억제 가능한 표시 장치 및 그 구동 방법을 제공하는 것에 있다.

<발명의 개시>

상기 목적을 달성하기 위해, 본 발명에서는 화소가 행렬 형상으로 배치되고, 이들 화소 배열의 각 수직 화소 열마다 신호선이 배선되어 이루어지는 화소 어레이부와, 수평 주사의 개시를 명령하는 수평 스타트 펄스, 수평 주사의 기준으로서 사용되는 제1 클럭 펄스들 및 상기 제1 클럭 펄스들에 동기한 n(단 n은 3 이상의 정수) 상(phase)의 제2 클럭 펄스들을 생성하는 클럭 생성 수단과, 상기 수평 스타트 펄스를 상기 제1 클럭 펄스들에 동기하여 순서대로 전송하는 전송단이 종속 접속되어 이루어지고, 각 전송단으로부터 전송 펄스를 순차적으로 출력하는 시프트 레지스터와, 상기 시프트 레지스터로부터 순차적으로 출력되는 상기 전송 펄스에 응답하여 상기 제2 클럭 펄스들을 발취함으로써 샘플링 펄스를 순차적으로 생성하는 제1 스위치군과, 입력되는 영상 신호를 상기 제1 스위치군에서 생성된 상기 샘플링 펄스에 응답하여 순차적으로 샘플링하여 상기 화소 어레이부의 각 신호선에 공급하는 제2 스위치군을 구비한 표시 장치에 있어서, 상기 수평 스타트 펄스는, 상기 제1 클럭 펄스들의 복수의 펄스 폭들을 포함하는 펄스 폭을 갖는 구성을 채용하고 있다.

상기한 구성에서, 시프트 레지스터는 수평 스타트 펄스가 공급되면, 상기 수평 스타트 펄스를 제1 클럭 펄스에 동기하여 순서대로 전송하고, 각 전송단으로부터 순차적으로 전송 펄스를 출력하여, 제1 스위치군의 각 스위치에 공급한다. 제1 스위치군의 각 스위치는 시프트 레지스터로부터의 전송 펄스에 응답하여 제2 클럭 펄스를 발취한다. 여기서, 수평 스타트 펄스가 제1 클럭 펄스의 복수의 펄스를 포함하는 펄스 폭을 가짐으로써 제2 클럭 펄스를 발취하는 전송 펄스의 펄스 폭이 수평 스타트 펄스의 펄스 폭에 대응하여 넓게 되기 때문에, 상기 제2 클럭 펄스와 이것을 발취하는 전송 펄스 사이의 위상 관계에 마진을 크게 취할 수 있다. 이에 의해, 제2 클럭 펄스에 지연이나 파형의 무뎌짐이 발생했다고 해도, 그 영향을 받아 발취되는 펄스의 폭이 좁혀져 있거나, 펄스 폭이 변동되거나 하지 않고, 상기 제2 클럭 펄스의 펄스 폭 그대로, 즉 항상 일정한 펄스 폭으로 발취된다. 이 발취된 클럭 펄스는, 제2 스위치군의 각 스위치에 샘플링 펄스로서 공급된다.

본 발명에 따르면, 수평 스타트 펄스에 제1 클럭 펄스의 복수의 펄스를 포함하는 펄스 폭을 갖게 하고, 제2 클럭 펄스와 이것을 발취하는 전송 펄스 사이의 위상 관계의 마진을 크게 취함으로써, 제2 클럭 펄스에 지연이나 파형의 무뎌짐이 발생했다고 해도, 그 영향을 받지 않고, 상기 제2 클럭 펄스와 동일한 일정한 펄스 폭의 샘플링 펄스를 생성할 수 있는 것에 의해 세로줄 등을 보다 확실하게 억제할 수 있기 때문에, 화질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 표시 장치의 기본 구성을 모식적으로 도시하는 블록도.

도 2는 수평 구동 회로의 구체적인 구성예를 도시하는 블록도.

도 3은 수평 스타트 펄스 HST, 수평 클럭 펄스 HCK, HCKX, 4상의 클럭 펄스 DCK1 ∼ DCK4, 전송 펄스(1 ∼ 6) 및 샘플링 펄스 SP1 ∼ SP6의 타이밍 관계를 나타내는 타이밍차트.

도 4는 고스트가 발생하지 않은 동작 설명을 위한 타이밍차트.

도 5는 고스트가 발생하는 동작 설명을 위한 타이밍차트.

도 6은 세로줄이 발생하지 않은 동작 설명을 위한 타이밍차트.

도 7은 세로줄이 발생하는 동작 설명을 위한 타이밍차트.

도 8은 참고예의 동작 설명을 위한 타이밍차트.

도 9는 본 발명의 일 실시 형태에 따른 표시 장치의 실시예를 도시하는 회로도.

도 10은 종래 기술의 과제의 설명도(그 1).

도 11은 종래 기술의 과제의 설명도(그 2).

<발명을 실시하기 위한 최량의 형태>

이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 일 실시 형태에 따른 표시 장치, 구체적으로는 점순차 구동 방식의 액티브 매트릭스형 표시 장치의 기본 구성을 모식적으로 도시하는 블록 도이다. 도 1에서, 표시 패널(10)에는 본 표시 장치의 기본적인 구성 요소인 화소 어레이부(11), 수직 구동 회로(12L,12RB), 수평 구동 회로(13) 및 샘플링 스위치군(14) 등이 집적되어 있다. 여기서는, 화소 어레이부(11)의 좌우 양측에 수직 구동 회로(12L, 12R)를 배치하는 구성을 채용하고 있지만, 한 쪽측에만 수직 구동 회로를 배치하는 구성이어도 된다. 또한, 상기한 구성 요소 외에, 필요에 따라 화질 개선을 목적으로 하여, 영상 신호의 기입에 앞서 프리차지를 행하기 위한 프리차지 회로(15)가, 화소 어레이부(11)를 사이에 두고 수평 구동 회로(13)의 반대측에 설치된다.

화소 어레이부(11)는, 행렬 형상으로 2차원 배치된 다수의 화소(16)를 갖고, 이들 다수의 화소(16)의 배열에 대하여 신호선(17)이 각 열마다 그 화소 배열 방향을 따라 배선됨과 함께, 주사선(게이트선)(18)이 각 행마다 그 화소 배열 방향을 따라 배선된 구성으로 되어 있다. 환언하면, 화소 어레이부(11)는, 매트릭스 형상으로 배선된 신호선(17)과 주사선(18)이 교차하는 부분에 화소(16)의 각각이 배치된 구성으로 되어 있다. 본 실시 형태에 따른 표시 장치에서는, 일례로서, QXGA(H : 2048 × V : 1536)의 그래픽 표시 규격에 대응한 화소 수를 가지고 있다.

수직 구동 회로(12L, 12R)는, 예를 들면 신호를 순서대로 전송하는 레지스터단(전송단)이 종속 접속되어 이루어지는 시프트 레지스터에 의해 구성되고, 각 레지스터단의 출력단에 접속된 주사선(18)의 각각에 대하여 순차적으로 주사 펄스를 공급함으로써, 상기 주사 펄스가 공급된 주사선(18)에 접속되어 있는 1행분의 화소(16)를 행 단위로 순서대로 선택한다. 수평 구동 회로(13)는, 예를 들면 표시 패 널(10)의 외부에 설치된 타이밍 제너레이터(TG ; 타이밍 생성 회로)(20)에서 생성되는 각종 타이밍 펄스에 기초하여 동작하여, 샘플링 펄스를 순차적으로 발생하여 스위치군(14)의 각 스위치 HSW를 순서대로 구동한다. 이 수평 구동 회로(13)의 구체적인 구성의 상세 내용에 대해서는 후술한다.

샘플링 스위치군(14)의 각 스위치 HSW는, 적어도 2계통으로 나뉘어 배선된 영상 라인(19A, 19B)에 의해 표시 패널(10)의 외부로부터 입력되는 영상 신호를, 수평 구동 회로(13)로부터 순차적으로 출력되는 샘플링 펄스에 동기하여 순서대로 샘플링하고, 화소 어레이부(11)의 신호선(17)의 각각에 공급함으로써, 수직 구동 회로(12L, 12R)에 의해 선택된 행의 각 화소(16)에 영상 신호를 기입한다.

구체적으로는, 샘플링 스위치군(14)의 각 스위치 HSW는, 띄엄띄엄 배치된 제1 조의 샘플링 스위치와, 제1 조에 속하는 각 샘플링 스위치로부터 1개 어긋나게 배치된 제2 조의 샘플링 스위치로 나뉘어져 있다. 본 실시 형태에서는, 샘플링 스위치군(14)의 각 스위치 HSW를 제1 조와 제2 조의 2조로 나눈다고 했지만, 경우에 따라서는 3조 이상으로 나누는 것도 가능하다.

본 실시 형태와 같이, 2조로 나누는 경우에는, 샘플링 스위치군(14)의 각 스위치 HSW의 배열에서, 홀수번째의 샘플링 스위치가 제1 조(홀수조)에 속하는 한편, 짝수번째의 샘플링 스위치가 제2 조(짝수조)에 속하게 된다. 홀수조의 샘플링 스위치에는 제1 계통의 영상 라인(19A)이 접속되고, 짝수조의 샘플링 스위치에는 제2계통의 영상 라인(19B)이 접속된다.

본 실시 형태에 따른 표시 장치에서는, QXGA 표시 규격에 대응한 화소 수를 갖고 있고, 화소 수가 XGA 표시 규격의 4배이기 때문에, 동시 샘플링 수 m을, 예를 들면 화소 수와 동일하게 XGA의 동시 샘플링 수의 4배로 설정하여, 24 도트 + 24 도트의 계 48 도트 동시 샘플링 구동 방식을 채용한다. 구체적으로는, 제1 계통의 영상 라인(19A) 및 제2 계통의 영상 라인(19B)을 각각 24개의 배선의 집합으로 하여, 합계 48개의 영상 라인(19A, 19B)을 통하여 공급되는 영상 신호를, 24 도트씩의 2계통으로 나누어 동시에 샘플링(24 도트 + 24 도트 동시 샘플링)하여 행렬 형상의 화소(16)의 각각에 기입하도록 한다.

보다 구체적으로는, 샘플링 스위치군(14)에서, 홀수조에 속하는 샘플링 스위치 HSW는 24개의 스위치로 이루어지고, 24개의 영상 라인(19A)으로부터 공급되는 24개의 영상 신호 SIG1 ∼ SIG24를 동시에 샘플링하여 24개의 신호선(17)의 각각에 공급한다. 짝수조에 속하는 샘플링 스위치 HSW도 24개의 스위치로 이루어지고, 홀수조에 속하는 샘플링 스위치 HSW의 샘플링 동작과 병행하여, 24개의 영상 라인(19B)으로부터 공급되는 24개의 영상 신호 SIG25 ∼ SIG48을 동시에 샘플링하여 24개의 신호선(17)의 각각에 공급한다.

도 2는, 도 1에 도시한 수평 구동 회로(13)의 구체적인 구성예를 도시하는 블록도이다. 이 수평 구동 회로(13)에는, 표시 패널(10)의 외부에 설치된 타이밍 제너레이터(20)에서 생성되는 각종 타이밍 펄스가 적절하게 공급된다. 타이밍 제너레이터(20)에서는, 각종 타이밍 펄스로서, 수평 주사의 개시를 명령하는 수평 스타트 펄스 HST, 수평 주사의 기준으로 되는 상호 역상의 수평 클럭 펄스 HCK, HCKX, 수평 클럭 펄스 HCK, HCKX에 동기한 n 상(n은 3 이상의 정수), 예를 들면 4 상의 클럭 펄스 DCK1 ∼ DCK4 등이 생성된다. 수평 스타트 펄스 HST, 수평 클럭 펄스 HCK, HCKX 및 4상의 클럭 펄스 DCK1 ∼ DCK4의 타이밍 관계를 도 3에 도시한다.

도 3의 타이밍차트로부터 분명히 알 수 있듯이, 수평 클럭 펄스 HCK, HCKX는 듀티비가 50%인 펄스 신호이다. 이 수평 클럭 펄스 HCK, HCKX에 대하여, 수평 스타트 펄스 HST는 수평 클럭 펄스 HCK의 복수의 펄스, 본 예에서는 2개의 펄스를 포함하는 펄스 폭을 가지고 있다. 또한, 4상의 클럭 펄스 DCK1 ∼ DCK4는, 수평 클럭 펄스 HCK, HCKX의 2배의 주기이고, 또한 수평 클럭 펄스 HCK, HCKX보다도 펄스 폭이 넓고(예를 들면, 수평 클럭 펄스 HCK, HCKX의 펄스 폭의 1.5배), 상호 90°의 위상 차를 가지고 있다.

수평 구동 회로(13)는, 시프트 레지스터(21) 및 발취 스위치군(22)에 의해 구성되어 있다. 시프트 레지스터(21)는, 수평 클럭 펄스 HCK, HCKX에 동기하여 수평 스타트 펄스 HST의 시프트(전송) 동작을 행하여, 각 레지스터단(S/R)으로부터 전송 펄스 1, 2, 3, 4, 5, 6, …를 순차적으로 출력한다. 또한, 본 실시 형태에 따른 표시 장치에서는, 24 도트 + 24 도트 동시 샘플링 구동 방식을 채용하는 것이기 때문에, 수평 클럭 펄스 HCK, HCKX의 주기를, 48 도트 동시 샘플링 구동 방식을 채용하는 경우의 절반으로 설정함으로써 시프트 레지스터(21)를 배속 구동으로 한다.

시프트 레지스터(21)로부터 순차적으로 출력되는 전송 펄스 1, 2, 3, 4, 5, 6, …는, 발취 스위치군(22)의 각 발취 스위치 CKSW에 공급된다. 발취 스위치군 (22)의 각 발취 스위치 CKSW는 샘플링 스위치군(14)과 마찬가지로, 3개 건너뛰어 배치된 제1 조의 발취 스위치와, 제1 조에 속하는 각 발취 스위치로부터 1개 어긋나게 배치된 제2 조의 발취 스위치와, 제2 조에 속하는 각 발취 스위치로부터 1개 어긋나게 배치된 제3 조의 발취 스위치와, 제3 조에 속하는 각 발취 스위치로부터 1개 어긋나게 배치된 제4 조의 발취 스위치로 나뉘어져 있다.

그리고, 제1 조의 발취 스위치는 클럭 펄스 DCK2를, 제2 조의 발취 스위치는 클럭 펄스 DCK3을, 제3 조의 발취 스위치는 클럭 펄스 DCK4를, 제4 조의 발취 스위치는 클럭 펄스 DCK1을 각각 입력으로 한다. 이에 의해, 발취 스위치군(22)의 각 스위치 CKSW는 시프트 레지스터(21)로부터 순서대로 출력되는 전송 펄스 1, 2, 3, 4, 5, 6, …가 공급되면, 상기 전송 펄스 1, 2, 3, 4, 5, 6, …에 응답하여 클럭 펄스 DCK2, 3, 4, 1을 교대로 발취하는 동작을 행한다. 이 발취 동작에 의해, 수평 클럭 펄스 HCK, HCKX보다도 폭이 넓은 펄스가 발취된다.

이 발취된 펄스는, 샘플링 펄스 SP1, SP2, SP3, SP4, SP5, SP6, …으로서 샘플링 스위치군(14)의 각 샘플링 스위치 HSW에 공급된다. 구체적으로는, 홀수번째의 샘플링 펄스 SP1, SP3, SP5, …는 홀수조(홀수단)에 속하는 샘플링 스위치 HSW에, 짝수번째의 샘플링 펄스 SP2, SP4, SP6, …는 짝수조(짝수단)에 속하는 샘플링 스위치 HSW에 각각 공급된다.

즉, 수평 구동 회로(13)로부터 순차적으로 출력되는 샘플링 펄스 SP1, SP2, SP3, SP4, SP5, SP6, …은, 홀수조에 속하는 샘플링 스위치 HSW와 짝수조에 속하는 샘플링 스위치 HSW로 교대로 분류된다. 4상의 클럭 펄스 DCK1, DCK2, DCK3, DCK4, 전송 펄스 1, 2, 3, 4, 5, 6 및 샘플링 펄스 SP1, SP2, SP3, SP4, SP5, SP6의 타이밍 관계를 도 3에 도시한다.

이와 같이, 샘플링 펄스 SP1, SP2, SP3, SP4, SP5, SP6, …를 홀수조와 짝수조로 교대로 분류함과 함께, 수평 클럭 펄스 HCK, HCKX보다도 폭이 넓은 펄스로서 생성함으로써, 도 3의 타이밍차트로부터 분명히 알 수 있듯이, 홀수 펄스 열 중에서 인접하는 샘플링 펄스는 서로 펄스 파형이 오버랩하지 않는 (넌오버랩) 파형으로 되고, 짝수 펄스 열 중에서 인접하는 샘플링 펄스도 넌오버랩의 파형으로 된다.

그런데, 점순차 구동 방식의 액티브 매트릭스형 표시 장치에서는, 종래부터 고스트나 세로줄 등이 화질을 저하시키는 요인의 하나로서 거론되고 있다. 고스트는 샘플링 펄스의 출력 타이밍의 변동이나 지연 등에 의해, 인접단의 신호선에 샘플링할 영상 신호를 잘못하여 자단(自段)의 신호선에 샘플링함으로써 발생하는 화상 결함이다. 이 고스트를 억제하기 위해서는, 가능한 한 인접하는 샘플링 펄스 상호간의 간격(넌오버랩 시간)을 크게 취하는 것이 유효하다. 단, 넌오버랩 시간을 확대하면, 그 분만큼 샘플링 펄스의 폭이 좁게 된다.

한편, 세로줄은, 샘플링 펄스의 폭이 흐트러지거나 변동되거나 함으로써, 신호선에 대한 영상 신호의 샘플링이 불충분하거나 혹은 불완전하게 되어, 인접하는 화소 열의 화소 사이에서 표시 농도에 오차가 발생하기 때문에 발생하는 화상 결함이다. 이 세로줄을 억제하기 위해서는, 샘플링 펄스의 펄스 폭을 가능한 한 넓게 설정하는 것이 바람직하다. 단, 각 행마다의 샘플링 기간이 1수평 유효 기간 내로 한정되어 있기 때문에, 샘플링 펄스의 펄스 폭을 넓게 설정하면, 그 분만큼 넌오버 랩 시간이 단축된다.

즉, 고스트를 억제하기 위해서는 인접단의 샘플링 펄스 상호간의 넌오버랩 시간을 넓게 취하는 것이 유효하고, 세로줄을 억제하기 위해서는 샘플링 펄스의 펄스 폭을 넓게 취하는 것이 유효하다. 그러나, 전술한 것으로부터 분명히 알 수 있듯이, 고스트와 세로줄은 트레이드-오프의 관계에 있기 때문에, 한 쪽을 개선하려고 하면 다른 쪽이 희생되게 된다.

이것에 대하여, 본 실시 형태에 따른 표시 장치에서는, 영상 신호를 2계통으로 나누고, 그것에 대응하여 샘플링 펄스를 홀수조와 짝수조로 교대로 분류함과 함께, 수평 클럭 펄스 HCK, HCKX보다도 폭이 넓은 펄스로서 발취함으로써, 샘플링 펄스를 인접단끼리는 오버랩시키고, 홀수단끼리 및 짝수단끼리는 넌오버랩으로 하여 샘플링 스위치군(14)의 각 샘플링 스위치 HSW를 구동할 수 있기 때문에, 고스트를 발생시키지 않도록 할 수 있다.

여기서, 고스트를 발생시키지 않기 위한 본 발명의 작용에 대하여, 도 4를 이용하여 더 상세히 설명한다. 일례로서, 홀수단(홀수 화소 열)3의 화소에 흑선을 기입하는 경우를 생각하면, 영상 신호는 도시한 바와 같은 파형으로 된다. 이 영상 신호의 피크 부분과 대응하여, 홀수단3의 샘플링 펄스가 발생하도록 되어 있다. 샘플링 펄스는 경시적으로 위상이 변화하여, 도시한 바와 같이 에이징(통전하여 동작을 안정시키기 위한 동작)에 의한 지연이 발생한다. 이 결과, 영상 신호에 대한 샘플링 타이밍이 어긋나게 되지만, 극단적인 지연이 아닌 한, 홀수단3의 샘플링 펄스는 영상 신호의 피크를 샘플링하는 것이 가능하다. 이에 의해, 화소 어레이부 (11)의 홀수단3에 대응하는 화소 열에는, 1개의 흑선이 표시된다.

한편, 짝수단(짝수 화소 열)에 공급되는 영상 신호는, 짝수단의 화소에는 특히 흑선을 기입하지 않으므로, 피크는 포함되지 않고 배경색(본 예에서는, 백색)에 대응한 평탄한 파형으로 되어 있다. 이 평탄한 영상 신호는 짝수단 2, 4의 샘플링 펄스에 의해 순차적으로 샘플링된다. 짝수단 2의 샘플링 펄스는 에이징에 의한 지연에 의해 변화하지만, 영상 신호는 흑선에 대응한 피크를 아무것도 포함하고 있지 않으므로, 고스트는 발생하지 않는다. 즉, 짝수단과 홀수단에서 영상 라인을 독립적으로 하지 않는 경우에는, 짝수단 2의 샘플링 펄스는 에이징에 의한 지연 결과, 도 5에 도시한 바와 같이 홀수단 3에 기입할 영상 신호의 피크를 잘못하여 샘플링하기 때문에, 소위 앞 고스트가 나타나는 것으로 된다.

또한, 세로줄에 관해서도, 본 실시 형태에 따른 표시 장치에서는, 인접단 사이에서 샘플링 펄스끼리 오버랩시키는 구동 방식을 채용하고 있는 것에 의해, 도 6에 도시한 바와 같이 전단이 홀드하기 전에 자단의 신호선 전위를 기입하기 시작하기 때문에, 세로줄을 제거할 수 있다. 즉, 인접단 사이에서 샘플링 펄스끼리 오버랩시키지 않는 넌오버랩 구동 방식을 채용한 경우에는, 도 7에 도시한 바와 같이 인접하는 신호선(17 - n, 17 - n + 1) 사이에 있는 커플링 용량에 의해, 전단의 홀드한 전위를 자단에 의해 인상되는 것에 의해 세로줄이 발생하는 것으로 된다.

특히, 본 실시 형태에 따른 표시 장치에서는, 수평 스타트 펄스 HST에 수평 클럭 펄스 HCK의 복수(본 예에서는, 2개)의 펄스를 포함하는 펄스 폭을 갖게 함과 함께, 발취 스위치군(22)에서 발취되는 클럭 펄스 DCK를 3상 이상(본 예에서는, 4 상)으로 함으로써, 클럭 펄스 DCK를 발취하는 전송 펄스의 펄스 폭이 수평 스타트 펄스 HST의 펄스 폭에 대응하여 넓게 되기 때문에, 발취되는 클럭 펄스 DCK의 펄스 폭이 수평 클럭 펄스 HCK, HCKX의 펄스 폭보다도 넓더라도, 상기 클럭 펄스 DCK와 이것을 발취하는 전송 펄스 사이의 위상 관계로, 마진α1, α2를 크게 취할 수 있다. 그 결과, 클럭 펄스 DCK의 위상 어긋남의 영향을 받지 않고, 영상 신호를 확실하게 샘플링할 수 있다.

즉, 클럭 펄스 DCK가 통과하는 회로계 중에 존재하는 트랜지스터로서, 예를 들면 TFT를 이용했을 때에, 상기 TFT의 특성에 기인하여 클럭 펄스 DCK에 다소 큰 위상 어긋남(지연이나 파형의 무뎌짐을 포함)이 발생했다고 해도, 큰 위상 마진α1, α2가 클럭 펄스 DCK의 전후에 존재함으로써 클럭 펄스 DCK가 전송 펄스의 펄스 폭 외로 되지 않기 때문에, 클럭 펄스 DCK를 그대로 발취하여 샘플링 펄스로 할 수 있다. 따라서, 클럭 펄스 DCK와 동일한 펄스 폭, 즉 수평 클럭 펄스 HCK, HCKX보다도 넓은 펄스 폭의 샘플링 펄스를 생성할 수 있다.

세로줄을 억제하는 관점에서 보면, 전술한 바와 같이, 샘플링 펄스의 펄스 폭은 가능한 한 넓은 쪽이, 세로줄을 보다 확실하게 억제할 수 있다. 따라서, 클럭 펄스 DCK에 위상 어긋남이 발생했다고 해도, 그 위상 어긋남의 영향을 받지 않고, 항상 일정한 펄스 폭이고, 또한 클럭 펄스 DCK와 동일한 펄스 폭의 샘플링 펄스를 생성할 수 있기 때문에, 샘플링 펄스의 펄스 폭이 넓은 것에 의해 신호선(17)에 원하는 전위를 확실하게 기입할 수 있음과 함께, 해당 펄스 폭이 항상 일정한 것에 의해 세로줄을 보다 확실하게 억제할 수 있다.

(참고예)

즉, 수평 스타트 펄스 HST에 수평 클럭 펄스 HCK의 1개의 펄스를 포함하는 펄스 폭을 갖게 함과 함께, 클럭 펄스 DCK를 2상으로 한 경우의 타이밍 관계를 참고예로서 도 8에 도시한다. 이 경우에는, 클럭 펄스 DCK를 발취하는 전송 펄스의 펄스 폭이 수평 스타트 펄스 HST의 펄스 폭에 대응하여 좁기 때문에, 발취되는 클럭 펄스 DCK와 발취하는 전송 펄스 사이의 위상 관계의 마진 α를 매우 적게 해야한다.

클럭 펄스 DCK와 전송 펄스의 펄스 폭에 여유가 없으면, 클럭 펄스 DCK에 마진 α보다도 큰 위상 어긋남이 발생했을 때에, 클럭 펄스 DCK가 전송 펄스의 펄스 폭 외로 되기 때문에, 샘플링 펄스의 펄스 폭이 클럭 펄스 DCK의 펄스 폭보다도 좁게 됨과 함께, 위상 어긋남량에 따라 펄스 폭이 변동되거나 하여, 극단적인 경우에는 이웃한 샘플링 펄스가 다음 샘플링 펄스와 함께 된 2연의 펄스로 된다. 그 결과, 샘플링 펄스의 펄스 폭이 좁은 것에 의해 신호선(17)에 원하는 전위를 기입할 수 없게 되거나, 펄스 폭의 변동에 의해 세로줄이 발생하거나, 또한 샘플링 펄스가 2연의 펄스인 것에 의해 정상적인 화상을 표시할 수 없게 된다.

또한, 본 실시 형태에서는 QXGA 표시 규격에 대응한 경우를 전제로 하여, 영상 신호를 24 도트씩의 2계통으로 나누어 동시에 샘플링하는 24 도트 + 24 도트 동시 샘플링을 행하는 경우를 예로 들어 설명했지만, 본 발명은 QXGA 표시 규격에의 적용에 한정되는 것은 아니고, 또한 2계통으로 나누지 않고 1계통으로 동시 샘플링(QXGA 대응에서는, 48 도트 동시 샘플링)하는 것도 가능하다. 단, 1계통에서의 동 시 샘플링 구동 방식을 채용하는 경우에는, 클럭 펄스 DCK의 펄스 폭을 수평 클럭 펄스 HCK, HCKX의 펄스 폭보다도 좁게 할 필요가 있다.

(실시예)

도 9는 상기 실시 형태에 따른 표시 장치의 구체적인 실시예를 도시하는 회로도로서, 도 9에서, 도 1과 동등 부분에는 동일 부호를 붙여 도시하고 있다.

본 실시예에 따른 표시 장치는, 액정 셀을 화소(16)의 표시 엘리먼트(전기 광학 소자)로서 이용한 점순차 구동 방식의 액티브 매트릭스형 액정 표시 장치이다. 여기서는, 도면의 간략화를 위해, 4 행 4 열의 화소 배열의 경우를 예로 채용하여 도시하고 있다. 액정 표시 장치의 경우, 도 1에 도시하는 표시 패널(10)은, 2매의 투명 절연 기판, 예를 들면 글래스 기판을, 한 쪽의 글래스 기판을 화소 트랜지스터인 TFT가 배치되는 TFT 기판으로 하고, 다른 쪽의 글래스 기판을 상기 TFT 기판과 소정의 간극을 갖고 배향 배치되는 대향 기판으로 하여, 양 기판 사이에 액정 재료를 밀봉하여 일체화한 액정 패널(LCD 패널)이다.

도 9에서, 행렬 형상으로 배치된 4 행 4 열분의 화소(16)의 각각은, 화소 트랜지스터인 박막 트랜지스터 TFT와, 이 박막 트랜지스터 TFT의 드레인 전극에 화소 전극이 접속된 액정 셀 LC와, 박막 트랜지스터 TFT의 드레인 전극에 한 쪽의 전극이 접속된 축적 용량 Cs로 구성되어 있다. 여기서, 액정 셀 LC는 화소 전극과 이것에 대향하여 형성되는 대향 전극 사이에서 발생하는 액정 용량을 의미한다.

이들 화소(16)의 각각에 대하여, 신호선(17-1 ∼ 17-4)이 각 열마다 그 화소 배열 방향을 따라 배선되고, 주사선(18-1 ∼ 13-8)이 각 행마다 그 화소 배열 방향 을 따라 배치되어 있다. 그리고, 박막 트랜지스터 TFT의 소스 전극(또는 드레인 전극)은, 대응하는 신호선(17-1 ∼ 17-4)에 각각 접속되어 있다. 박막 트랜지스터 TFT의 게이트 전극은 주사선(18-1 ∼ 18-4)에 각각 접속되어 있다. 액정 셀 LC의 대향 전극 및 축적 용량 Cs의 다른 쪽의 전극은, 각 화소 사이에서 공통으로 커먼선(23)에 접속되어 있다. 이 커먼선(23)에는, 소정의 직류 전압이 커먼 전압 Vcom으로서 공급되고 있다.

이상에 의해, 화소(16)가 행렬 형상으로 배치되고, 이들 화소(16)에 대하여 신호선(17-1 ∼ 17-4)이 각 열마다 배선되고, 또한 주사선(18-1 ∼ 18-4)이 각 행마다 배선되어 이루어지는 화소 어레이부(11)가 구성되어 있다. 이 화소 어레이부(11)에서, 주사선(18-1 ∼ 18-4)의 각 양 단은 화소 어레이부(11)의, 예를 들면 좌우 양측에 배치된 수직 구동 회로(12L, 12R)를 구성하는 시프트 레지스터의 각 레지스터단의 출력단에 접속되어 있다.

상기 실시예에 따른 점순차 구동 방식의 액티브 매트릭스형 액정 표시 장치에서, 화소 어레이부(11)의 주변의 구동 회로, 즉 수직 구동 회로(12L, 12R), 수평 구동 회로(13) 및 샘플링 스위치군(14) 등의 구성에 대해서는, 도 1 및 도 2에 도시한 실시 형태에 따른 표시 장치의 경우와 기본적으로 동일하다. 따라서, 본 실시예에 따른 액정 표시 장치에서도, 전술한 실시 형태에 따른 표시 장치의 경우와 마찬가지로 작용 효과를 얻을 수 있다.

또한, 본 실시예에 따른 액정 표시 장치에서는, 예를 들면 QXGA 표시 규격에 대응할 때에, 1계통에서의 48 도트 동시 샘플링 구동 방식이 아니라, 영상 신호를 24 도트씩의 2계통으로 나누어 동시에 샘플링하는 24 도트 + 24 도트 동시 샘플링 구동 방식을 채용함으로써, 신호선(17)과 커먼선(23) 사이, 신호선(17)과 주사선(18) 사이의 커플링에 의해 임의의 신호선 상의 영상 신호가 커먼선(23) 혹은 주사선(18)에 뛰어드는 양, 그 뛰어듦에 수반하는 커먼선(23) 혹은 주사선(18)의 전위의 흔들림량을 거의 반감할 수 있기 때문에, 가로 크로스토크나 윈도우 띠의 발생을 억제할 수 있다고 하는 작용 효과를 얻을 수도 있다.

본 실시예에 따른 점순차 구동 방식의 액티브 매트릭스형 액정 표시 장치는, 예를 들면 투사형 액정 표시 장치(액정 프로젝터 장치)에서, 액정 라이트 밸브로서 이용하기에 적합한 것이다.

Claims

표시 장치로서,

화소가 행렬 형상으로 배치되고, 이들 화소 배열의 각 수직 화소 열마다 신호선이 배선되어 이루어지는 화소 어레이부와,

수평 주사의 개시를 명령하는 수평 스타트 펄스, 수평 주사의 기준으로서 사용되는 제1 클럭 펄스들 및 상기 제1 클럭 펄스들에 동기한 n(단 n은 3 이상의 정수) 상(phase)의 제2 클럭 펄스들을 생성하는 클럭 생성 수단과,

상기 수평 스타트 펄스를 상기 제1 클럭 펄스들에 동기하여 순서대로 전송하는 전송단이 종속 접속되어 이루어지고, 각 전송단으로부터 전송 펄스를 순차적으로 출력하는 시프트 레지스터와,

상기 시프트 레지스터로부터 순차적으로 출력되는 상기 전송 펄스에 응답하여 상기 제2 클럭 펄스들을 발취함으로써 샘플링 펄스를 순차적으로 생성하는 제1 스위치군과,

입력되는 영상 신호를 상기 제1 스위치군에서 생성된 상기 샘플링 펄스에 응답하여 순차적으로 샘플링하여 상기 화소 어레이부의 각 신호선에 공급하는 제2 스위치군

을 포함하고,

상기 수평 스타트 펄스는, 상기 제1 클럭 펄스들의 복수의 펄스 폭들을 포함하는 펄스 폭을 갖는 표시 장치.
제1항에 있어서,

상기 제2 클럭 펄스들의 펄스 주기는, 상기 제1 클럭 펄스들의 펄스 주기의 n(단 n은 3 이상의 정수) 배인 표시 장치.
제2항에 있어서,

상기 제2 클럭 펄스들 각각의 펄스 폭은, 상기 제1 클럭 펄스들 각각의 펄스 폭보다도 넓은 표시 장치.
제1항에 있어서,

상기 제2 스위치군은, 제2 스위치들에 비인접한 제1 조의 스위치군 및 상기 제1 조의 스위치군 내에서 상기 제2 스위치들 옆에 배치되는 제2 조의 스위치군을 포함하는 적어도 2조의 스위치군으로 나뉘어져 있고, 상기 영상 신호는 적어도 2계통으로 나뉘어, 상기 적어도 2조의 스위치군에 공급되고,

상기 제1 스위치군에서 생성된 상기 샘플링 펄스는, 상기 제2 스위치군의 상기 적어도 2조의 스위치군으로 나누어 공급되는 표시 장치.
제4항에 있어서,

상기 제2 클럭 펄스들의 펄스 주기는, 상기 제1 클럭 펄스들의 펄스 주기의 n(단 n은 3 이상의 정수) 배인 표시 장치.
제5항에 있어서,

상기 제2 클럭 펄스들 각각의 펄스 폭은, 상기 제1 클럭 펄스들 각각의 펄스 폭보다도 넓은 표시 장치.
제1항에 있어서,

상기 화소의 전기 광학 소자가 액정 셀인 표시 장치.
삭제
화소가 행렬 형상으로 배치되고, 이들 화소 배열의 각 수직 화소 열마다 신호선이 배선되어 이루어지는 화소 어레이부를 구비한 표시 장치를 구동하기 위한 방법으로서,

클럭 생성 수단에 의해, 수평 주사의 개시를 명령하는 수평 스타트 펄스, 수평 주사의 기준으로서 사용되는 제1 클럭 펄스들 및 상기 제1 클럭 펄스들에 동기한 n(단 n은 3 이상의 정수) 상의 제2 클럭 펄스들을 생성하는 단계;

상기 수평 스타트 펄스를 상기 제1 클럭 펄스들에 동기하여 순서대로 전송하는 전송단이 종속 접속되어 이루어지는 시프트 레지스터에 의해, 상기 전송단으로부터 전송 펄스를 순차적으로 출력하는 단계;

제1 스위치군에 의해, 상기 시프트 레지스터로부터 순차적으로 출력되는 상기 전송 펄스에 응답하여 상기 제2 클럭 펄스들을 발취함으로써 샘플링 펄스를 순차적으로 생성하는 단계; 및

제2 스위치군에 의해, 입력되는 영상 신호를 상기 제1 스위치군에서 생성된 상기 샘플링 펄스에 응답하여 순차적으로 샘플링하여 상기 화소 어레이부의 각 신호선에 공급하는 단계

를 포함하고,

상기 수평 스타트 펄스는, 상기 제1 클럭 펄스들의 복수의 펄스 폭들을 포함하는 펄스 폭으로 설정한 것을 특징으로 하는 표시 장치의 구동 방법.
제9항에 있어서,

상기 제2 클럭 펄스들의 펄스 주기는, 상기 제1 클럭 펄스들의 펄스 주기의 n(단 n은 3 이상의 정수) 배인 표시 장치의 구동 방법.
제10항에 있어서,

상기 제2 클럭 펄스들 각각의 펄스 폭은, 상기 제1 클럭 펄스들 각각의 펄스 폭보다도 넓은 표시 장치의 구동 방법.