[go: up one dir, main page]

KR101049802B1 - 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 - Google Patents

다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 Download PDF

Info

Publication number
KR101049802B1
KR101049802B1 KR1020090112770A KR20090112770A KR101049802B1 KR 101049802 B1 KR101049802 B1 KR 101049802B1 KR 1020090112770 A KR1020090112770 A KR 1020090112770A KR 20090112770 A KR20090112770 A KR 20090112770A KR 101049802 B1 KR101049802 B1 KR 101049802B1
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
metal catalyst
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090112770A
Other languages
English (en)
Other versions
KR20110056084A (ko
Inventor
이동현
이기용
서진욱
양태훈
정윤모
박병건
이길원
박종력
최보경
소병수
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090112770A priority Critical patent/KR101049802B1/ko
Priority to JP2010180954A priority patent/JP5231497B2/ja
Priority to TW099131965A priority patent/TWI433321B/zh
Priority to US12/890,002 priority patent/US9070717B2/en
Priority to CN201010517117.9A priority patent/CN102082077B/zh
Priority to EP10251967A priority patent/EP2325870A1/en
Publication of KR20110056084A publication Critical patent/KR20110056084A/ko
Application granted granted Critical
Publication of KR101049802B1 publication Critical patent/KR101049802B1/ko
Priority to US14/721,621 priority patent/US9576797B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

본 발명은 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것으로써, 더 상세하게는 기판을 제공하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 금속촉매층을 형성하고, 상기 금속촉매층의 금속촉매를 버퍼층으로 확산시키고, 상기 금속촉매층을 제거하고, 상기 버퍼층 상에 비정질 실리콘층을 형성하고, 상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키는 것을 특징으로 하는 다결정 실리콘층의 제조방법에 관한 것이다.
그리고 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층을 포함하는 기판상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트 전극; 및 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 버퍼층과 상기 반도체층이 접촉하는 계면에 금속실리사이드를 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이며, 상기 박막트랜지스터를 구비하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다.
다결정 실리콘, 금속촉매

Description

다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법{The fabricating method of polysilicon, Thin film transistor, fabricating method for the same, organic light emitting diode display device comprising the same and fabricating method for the same}
본 발명은 다결정 실리콘층의 제조방법, 그를 이용한 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것으로써, 버퍼층 내에 금속촉매를 확산시킨 후, 버퍼층 내의 금속촉매를 이용하여 비정질 실리콘층을 다결정 실리콘층을 결정화는 제조방법을 제공하고, 이후 반도체층으로 사용시 잔류 금속촉매가 감소하여 특성이 향상된 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것이다.
일반적으로, 다결정 실리콘층은 높은 전계 효과 이동도와 고속 동작 회로에 적용이 가능하며 CMOS 회로 구성이 가능하다는 장점이 있어 박막트랜지스터용 반도체층의 용도로서 많이 사용되고 있다. 이러한 다결정 실리콘층을 이용한 박막트랜지스터는 주로 능동 행렬 액정 디스플레이 장치(AMLCD)의 능동소자와 유기 전 계 발광 소자(OLED)의 스위칭 소자 및 구동 소자에 사용된다.
상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법은 고상 결정화법(Solid Phase Crystallization), 엑시머 레이저 결정화법(Excimer Laser Crystallization), 금속 유도 결정화법(Metal Induced Crystallization) 및 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization) 등이 있다.
현재, 금속을 이용하여 비정질 실리콘층을 결정화하는 방법은 고상결정화(Solid Phase Crystallization)보다 낮은 온도에서 빠른 시간 내에 결정화시킬 수 있는 장점을 가지고 있기 때문에 많이 연구되고 있다. 금속을 이용한 결정화 방법은 금속 유도 결정화(MIC, Metal Induced Crystallization) 방법과 금속 유도 측면 결정화(MILC, Metal Induced Lateral Crystallization) 방법, SGS 결정화(Super Grain Silicon Crystallization) 방법 등이 있다. 그러나, 금속 촉매를 이용한 상기 방법의 경우는 금속 촉매에 의한 오염으로 인하여 박막트랜지스터의 소자 특성이 저하되는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 금속 촉매를 이용하여 결정화된 반도체층에 있어서, 반도체층에 잔존하는 금속 촉매의 양을 감소시킬 수 있는 다결정 실리콘층의 제조방법 및 전기적 특성이 향상된 박막트랜지스터, 그의 제조방법 및 유기전계발광표시장치 및 그의 제조방법를 제공하는데 목적이 있다.
본 발명은 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것으로써, 더 상세하게는 기판을 제공하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 금속촉매층을 형성하고, 상기 금속촉매층의 금속촉매를 버퍼층으로 확산시키고, 상기 금속촉매층을 제거하고, 상기 버퍼층 상에 비정질 실리콘층을 형성하고, 상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키는 것을 특징으로 하는 다결정 실리콘층의 제조방법을 제공한다.
그리고 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층을 포함하는 기판상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트 전극; 및 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 버퍼층과 상기 반도체층이 접촉하는 계면에 금속실리사이드를 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이며, 상기 박막트랜지스터를 구비하는 유기전계발광표시장치 및 그의 제조방법을 제공한다.
본 발명은 버퍼층 내에 금속촉매를 확산시킨후, 버퍼층 내의 금속촉매으로 비정질 실리콘층 계면에 금속실리사이드를 형성하여 결정화를 진행하는 것으로써, 비정질 실리콘층내에 금속촉매 및 금속실리사이드의 양을 최소화함으로써 반도체층의 특성을 향상시켜 특성이 향상된 박막트랜지스터 및 그를 구비하는 유기전계발광표시장치를 제조할 수 있는 효과가 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 결정화 공정의 단면도이다.
먼저, 도 1a에 도시된 바와 같이 유리 또는 플라스틱과 같은 기판(100)상에 버퍼층(110)을 형성한다. 상기 버퍼층(110)은 화학적 기상 증착(Chemical Vapor Deposition)법 또는 물리적 기상 증착(Physical Vapor Deposition)법을 이용하여 실리콘 산화막, 실리콘 질화막과 같은 절연막을 이용하여 단층 또는 이들의 복층으로 형성한다. 바람직하게는 실리콘 질화막과 실리콘 산화막의 복층 구조로 버퍼층 을 형성하며, 기판에서 발생하는 불순물들의 확산을 막기 위해서 하층은 실리콘 질화막으로 형성하고, 상층은 금속촉매를 확산시키는 버퍼층으로써, 이후 증착 될 비정질 실리콘과의 접착특성을 고려하여 실리콘 산화막으로 형성한다
이때 상기 버퍼층(110)은 상기 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 이후 열처리에 의해 버퍼층 내에 확산된 금속촉매를 실리콘층의 결정화에 제공함으로써, 금속실리사이드를 형성하여 실리콘층의 결정화를 이루도록 하는 기능을 한다.
이러한 상기 버퍼층(110)은 형성시에는 10 내지 5000Å으로 형성하며, 5000Å 이상의 경우 결정화 열처리 시 기판의 휘어짐 및 수축등을 유발하며, 10Å 미만이 되는 경우에는 상기 버퍼층 내에 존재하는 금속촉매의 양이 적어지게 되기 때문에 이후에 형성되는 비정질 실리콘층으로 확산되는 양 또한 적어지게 되어 다결정 실리콘층을 결정화 하기 어렵다.
그리고 나서, 도 1b를 참조하면, 상기 버퍼층(110) 상부에 금속 촉매를 증착하여 금속 촉매층(115)을 형성한다. 이때, 상기 금속 촉매는 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Tr, 및 Cd로 이루어진 군에서 선택되는 어느 하나를 사용할 수 있는데, 바람직하게는 니켈(Ni)을 이용한다. 이때, 상기 금속 촉매층(115)은 상기 버퍼층(110) 상에 1011 내지 1015atoms/㎠의 면밀도로 형성하는데, 상기 금속 촉매가 1011atoms/㎠의 면밀도 보다 적게 형성된 경우에는 결정화의 핵인 시드의 양이 적어 상기 비정질 실리콘층이 SGS법에 의한 다결정 실리콘층으로 결정화하기 어렵고, 상 기 금속 촉매가 1015atoms/㎠의 면밀도 보다 많게 형성된 경우에는 비정질 실리콘층으로 확산되는 금속 촉매의 양이 많아지고 잔류하는 금속 촉매의 양이 많아 지게 되어 상기 다결정 실리콘층을 패터닝하여 형성되는 반도체층의 특성이 저하되게 된다.
그 후에, 상기 기판(100)을 열처리(10)하여 상기 금속촉매층(115)의 금속촉매를 상기 버퍼층(110)으로 확산시킨 후, 상기 금속촉매층(115)를 제거한다.
이때, 상기 열처리(10) 공정은 200 내지 900℃의 온도 범위에서 수 초 내지 수 시간 동안 진행하여 상기 금속 촉매(A)를 확산시키게 되는데, 상기 온도와 시간에서 진행하는 경우에 과다한 열처리 공정으로 인한 기판의 변형 등을 방지할 수 있으며, 제조 비용 및 수율의 면에서도 바람직하다. 상기 열처리(150) 공정은 로(furnace) 공정, RTA(Rapid Thermal Annealling) 공정, UV 공정 또는 레이저(Laser) 공정 중 어느 하나의 공정을 이용할 수 있다.
계속해서 도 1c를 참조하면, 금속촉매(A)를 포함하는 상기 버퍼층(110) 상에 비정질 실리콘층(120A)을 형성한다. 그 후에 상기 기판(100)을 열처리 하면 상기 버퍼층(110) 내에 잔류하는 금속촉매(115a)에 의해 상기 비정질 실리콘층(120A)이 다결정 실리콘층(120)으로 결정화된다. 즉, 상기 버퍼층 내부로 확산한 금속 촉매(115a)가 비정질 실리콘층의 실리콘과 결합하여 금속 실리사이드를 형성하고 상기 금속 실리사이드가 결정화의 핵인 시드(seed)를 형성하게 되며, 상기 시드로부터 결정이 성장하여 비정질 실리콘층이 다결정 실리콘층으로 결정화하게 된다.
이때, 상기 비정질 실리콘층(120A)를 형성하기 전에, 상기 버퍼층(110) 상에 실리콘 질화막, 실리콘 산화막 또는 이들의 2중층의 절연막을 형성할 수 있다. 이와 같이 상기 절연막을 형성하면, 비정질 실리콘층(120A)으로 확산되는 금속촉매의 양을 조절할 수 있으므로 결정 크기를 더 크게 할 수 있으며, 반도체 층 내의 금속 촉매 양도 적게하는 것이 가능하다.
그리고 상기에서는 비정질 실리콘층을 열처리 하기 전에 금속촉매층을 제거한 후 결정화를 진행하였으나, 금속촉매층을 제거하지 않고 결정화를 진행할 수도 있다.
도 1d를 참조하면, 상기와 같은 방법으로 형성된 시드(A)는 다결정 실리콘층(120B)와 버퍼층(110)의 계면에 위치하게 되며, 시드는 버퍼층 상부계면으로부터 버퍼층 하부로 10nm 되는 지점까지 위치하게 된다. 또한, 상기 시드(s)로 부터 결정이 성장하여 상기 비정질 실리콘층(120A)을 다결정실리콘층(120B)으로 결정화하여, 본 발명의 일실시예에 따른 다결정 실리콘층을 제조한다.
도 1e은 상기에 기재된 방법인 버퍼층 내의 금속촉매에 의해 결정화된 다결정 실리콘층의 시드군 영역의 단면 TEM 사진이고, 도 1f는 일반적인 SGS법으로 비정질 실리콘층 상부에서 확산된 금속촉매에 의해 결정화된 다결정 실리콘층의 시드군 영역의 단면 TEM 사진이다.
도 1e 도 1f에서 관찰되는 바와 같이, 본 발명에 의한 다결정 실리콘층은 버퍼층과 다결정 실리콘층이 접하는 계면에 시드가 모여 형성된 면상 형태의 시드군 영역을 포함하며, 일반적인 비정질 실리콘층 상부에서 확산된 금속촉매에 의한 결정화법, 예를 들어, SGS법으로 형성된 다결정 실리콘층과 버퍼층이 접하는 계면에는 삼각뿔 형태의 시드군 영역을 포함하는 것을 관찰할 수 있다. 그 이유는 본원발명의 경우 금속촉매가 버퍼층에 증착 후 확산을 위해 열처리를 하는 것이 넓게 퍼진 형태의 시드군 영역을 갖게 하는 이유이고, 일반적인 SGS법의 경우 금속촉매가 상부표면으로부터 직접 확산되어 내려와 실리콘층과 버퍼층 계면에 모이기 때문에 본원발명의 결정화법과는 다른 형태의 시드군 영역을 형성하게 되는 것이다.
도 1g는 본 발명에 따른 다결정 실리콘층을 세코 에칭 하였을 때의 사진이고, 도 1h는 비정질 실리콘층의 상부에서 금속촉매가 확산되어 결정화된 다결정 실리콘층을 세코 에칭 하였을 때의 사진이다. 상기 도 1g와 1h를 비교해보면, 본 발명에 따른 도 1g의 경우 그레인 바운더리 안에 시드를 관찰할 수 없으며, 일반적인 SGS법에 의한 도 1h는 그레인 바운더리 안에 시드가 위치하는 것을 선명히 관찰할 수 있는데, 그 이유는 본 발명에 따른 결정화법은 시드가 버퍼층과 비정질 실리콘층 계면에 포함되고 버퍼층에 넓게 형성되기 때문이다.
도 1i 는 본 발명에 의한 다결정 실리콘층의 시드군 영역에서의 EDS분석 결과에 관한 그래프이고, 도 1j는 일반적인 금속촉매에 의한 다결정 실리콘층의 시드군 영역에서의 EDS분석 결과에 관한 그래프이다. 상기에서 설명한 바와 같이, 도 1i에 나타나 있는 다결정 실리콘층(X), 금속실리사이드(Z), 버퍼층(Y)의 위치를 살펴보면, 발명의 금속실리사이드(Z)는 버퍼층(Y) 내의 약 10nm 위치까지 존재하는 반면에, 도 1j에서는 금속실리사이드(Z)가 다결정 실리콘층(X)및 계면에만 많은 양이 존재하며 버퍼층 내로는 존재하지 않는 것을 알 수 있다.
따라서, 본원발명과 같이 버퍼층 내에 확산된 금속촉매에 의해 결정화된 다결정 실리콘층은 기존의 방법에 의한 다결정 실리콘층과 시드의 형태도 다르며, 실리콘층 내부 및 버퍼층에 존재하는 시드군 영역의 형태가 다르기 때문에 , 반도체 소자로 형성시 더 우수한 소자를 형성할 수 있다.
(제 2 실시예)
도 2a 내지 도 2e 는 본 발명에 따른 박막트랜지스터에 관한 도면이며, 상기 제 1 실시예에 기재된 다결정 실리콘층의 제조방법을 동일하게 사용하여 박막트랜지스터를 형성한다.
도 2a를 참조하면, 상기 기판(100)을 준비하고, 상기 기판(100) 상에 버퍼층(110)을 형성한다.
그리고 나서, 도 2b를 참조하면, 상기 버퍼층(110) 상에 금속촉매층(115)을 형성한 후, 기판을 열처리 하여 상기 금속촉매층(115)의 금속촉매를 버퍼층으로 확산시킨다.
그 후에 도 2c를 참조하면, 상기 금속촉매층(115)을 제거한 후, 상기 버퍼층(110) 상에 비정질 실리콘층(120A)를 형성한 후 열처리하여, 상기 버퍼층(110) 내에 존재하는 금속촉매에 의한 상기 비정질 실리콘층(120A)를 결정화하여 다결정 실리콘층으로 형성한다.
앞선, 실시예 1과 같이 비정질 실리콘층(120A) 형성 전에 실리콘 산화막, 실리콘 질화막 또는 이들의 2증충을 형성한 후 비정질 실리콘층(120A)을 형성하여 열처리하여 결정화할 수 있다.
그리고 상기에서는 비정질 실리콘층을 열처리 하기 전에 금속촉매층을 제거한 후 결정화를 진행하였으나, 금속촉매층을 제거하지 않고 결정화를 진행할 수도 있다.
그리고 나서, 도 2d를 참조하면, 상기 결정화된 다결정 실리콘층을 패터닝하여 반도체층(120)을 형성한다. 그 후에 상기 기판(100) 전면에 걸쳐 게이트 절연막(130)을 형성하고, 상기 반도체층(120)에 대응하는 게이트 전극(140)을 형성한다. 여기서 상기 게이트 절연막(130)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층일 수 있다. 그리고 게이트 절연막(130) 상에 게이트 전극(140)은 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중층을 게이트 전극용 금속층(도시안됨)을 형성하고, 사진 식각공정으로 상기 게이트 전극용 금속층을 식각하여 형성한다.
그 후에, 도 2e를 참조하면, 상기 기판(100) 전면에 걸쳐 층간절연막(150)을 형성하고, 상기 반도체층(120)과 전기적으로 연결되는 소스/드레인 전극(160a, 160b)를 형성하여 본 발명의 제 2 실시예에 따른 박막트랜지스터를 완성한다.
(제 3 실시예)
제 3 실시예는 제 1 실시예에서 사용한 다결정 실리콘층의 제조방법을 사용하여 형성한 박막트랜지스터에 관한 것이며, 도 3a 및 도 3b는 상기 박막트랜지스터에 관한 것이다.
먼저, 도 3a를 참조하면, 기판(200)을 준비하고, 상기 기판(200) 상에 버 퍼층(210)을 형성한다. 그리고 나서, 제 1 실시예에서 기재된 방법을 사용하여 결정화된 다결정 실리콘층으로 이루어진 반도체층(220)을 형성한다. 제 1 실시예와 동일한 방법 형성한 다결정 실리콘층을 패터닝하여 상기 반도체층(220)을 사용하였으므로, 상기 반도체층(220)과 상기 버퍼층(210) 사이에는 시드(A)가 존재한다.
그 후에 상기 반도체층(220)의 일부영역을 개구시키며, 상기 반도체층과 연결되는 소스/드레인 전극(230a, 230b)를 형성한다.
그리고 나서, 도 3b를 참조하면, 상기 기판(200) 전면에 걸쳐 게이트 절연막(240)을 형성한다. 그 후에 상기 반도체층(220)에 대응되는 게이트 전극(250)을 형성하고 나서, 상기 기판 전면에 걸쳐 층간절연막(260)을 형성하여, 본 발명의 제 3 실시예에 따른 박막트랜지스터를 완성한다.
(제 4 실시예)
도 4a 내지 도 4b는 본 발명의 제 1 실시예에 의한 다결정 실리콘층의 방법을 사용한 박막트랜지스터에 관한 것이다.
먼저, 도 4a를 참조하면, 기판(300) 상에 도 1의 실시예에서 설명된 방법과 동일한 방법으로 금속촉매가 확산된 버퍼층(310)을 형성한다. 그리고 나서, 상기 버퍼층(310) 표면은 오존(O3)으로 세정처리한다.
그리고 나서, 도 4b를 참조하면, 상기 버퍼층(310) 상에 제 1 실시예와 동일한 방법으로 형성한 다결정 실리콘층으로 이루어진 반도체층(320)을 형성한다.
이때, 상기 오존(O3) 세정처리로 인하여 상기 버퍼층(310) 표면에는 산화막 이 형성되므로써, 결정화되어 반도체층(320)을 형성하는 비정질 실리콘층과 상기 버퍼층(310) 사이에서 확산층의 역할을 하며, 이것은 비정질 실리콘층으로 확산되는 금속촉매를 조절하여, 그레인사이즈가 더 큰 다결정 실리콘층을 형성할 수 있게 한다.
그 후에, 상기와 같이 기판(300) 상에 게이트 절연막(330), 게이트 전극(340), 층간절연막(350) 및 소스/드레인 전극(360a, 360b)을 형성하여, 본 발명의 제 4 실시예에 따른 박막트랜지스터를 완성한다.
상기 제 4 실시예는 상기 제 2 실시예에 버퍼층의 오존(O3) 세정처리를 더 포함하는 것일 뿐 다른 공정은 제 2 실시예와 동일하게 실시한다.
(제 5 실시예)
도 5a 및 도 5b 는 제 5 실시예에 의한 유기전계발광표시장치에 관한 것으로써, 제 5 실시예는 제 2 실시예에서 형성한 박막트랜지스터를 포함하는 유기전계발광표시장치이며, 동일한 설명은 반복을 피하기 위하여 생략한다.
도 5a를 참조하면, 제 1 실시예에서 형성한 박막트랜지스터를 구비하는 기판(100) 상에 기판 전면에 걸쳐 보호막(170)을 형성하고, 상기 보호막(170) 상에 평탄화막(175)를 형성한다. 이때, 상기 보호막(170)은 경우에 따라 생략 가능하다.
그리고 나서, 상기 박막트랜지스터의 소스/드레인 전극(160a, 160b)에 전기적으로 연결되는 제 1 전극(180)을 형성한다.
그 후에, 도 5b를 참조하면, 상기 제 1 전극(180) 상에 일부를 개구시키며 화소를 정의하는 화소정의막(185)를 형성한다. 그리고 나서, 상기 제 1전극(180) 상부에 유기발광층을 포함하는 유기막층(190)을 형성한다. 상기 유기막층(190)은 정공주입층, 정공수송층 및 전자수송층 등을 더 포함할 수도 있다.
그 후에 상기 기판 전면에 걸쳐 제 2 전극(195)를 형성하여 제 5 실시예에 따른 유기전계발광표시장치를 완성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1a 내지 도 1d는 본 발명에 의한 다결정 실리콘층의 제조방법에 관한 도면이고,
도 1e 는 일반적인 금속촉매에 의한 다결정 실리콘층의 시드군 영역의 사진이고,
도 1f 는 본 발명에 의한 다결정 실리콘층의 시드군 영역의 사진이고,
도 1g는 본 발명에 의한 다결정 실리콘층의 세코 에칭 사진이고,
도 1h는 일반적인 금속촉매에 의한 다결정 실리콘층의 세코 에칭 사진이고,
도 1i 는 본 발명에 의한 다결정 실리콘층과 시드의 위치를 나타내는 EDS분석 결과에 관한 그래프이고,
도 1j 는 일반적인 금속촉매에 의한 다결정 실리콘층과 시드의 위치를 나타내는 EDS분석 결과에 관한 그래프이다.
도 2a 내지 도 2e는 본 발명의 제 2 실시예에 따른 박막트랜지스터에 관한 도면이고,
도 3a 및 3b는 본 발명의 제 3 실시예에 따른 박막트랜지스터에 관한 도면이고,
도 4a 내지 4c는 본 발명의 제 4 실시예에 따른 박막트랜지스터에 관한 도면이고,
도 5a 및 5b는 본 발명의 제 5 실시예에 따른 유기전계발광표시장치에 관한 도면이 다.

Claims (50)

  1. 기판을 제공하고,
    상기 기판 상에 버퍼층을 형성하고,
    상기 버퍼층 상에 금속촉매층을 형성하고,
    상기 금속촉매층의 금속촉매를 버퍼층으로 확산시키고,
    상기 금속촉매층을 제거하고,
    상기 버퍼층 상에 비정질 실리콘층을 형성하고,
    상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키는 것을 특징으로 하는 다결정 실리콘층의 제조방법.
  2. 제 1항에 있어서,
    상기 금속촉매층은 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Tr, 및 Cd로 이루어진 군에서 선택되는 어느 하나를 사용하는 것을 특징으로 하는 다결정 실리콘층의 제조방법.
  3. 제 1항에 있어서,
    상기 버퍼층은 10 내지 5000Å의 두께로 형성하는 것을 특징으로 하는 다결정 실리콘층의 제조방법.
  4. 제 1항에 있어서,
    상기 버퍼층은 실리콘 산화막, 실리콘 질화막 및 이들의 이중막 중 어느 하나로 형성하는 것을 특징으로 하는 다결정 실리콘층의 제조방법.
  5. 제 1항에 있어서,
    상기 금속촉매를 상기 버퍼층으로 확산시키는 것은 열처리하여 확산시키는 것을 특징으로 하는 다결정 실리콘층의 제조방법.
  6. 제 1항에 있어서,
    상기 열처리는 상기 버퍼층과 상기 비정질 실리콘층이 직접 접촉하게 한 후에 실시하는 것을 특징으로 하는 다결정 실리콘층의 제조방법.
  7. 제 1항에 있어서,
    상기 비정질 실리콘층을 결정화시키는 것은 상기 버퍼층과 상기 비정질 실리콘층 계면에 형성되는 금속실리사이드로부터 결정을 성장시켜 형성하는 것을 특징으로 하는 다결정 실리콘층의 제조방법.
  8. 제 1항에 있어서,
    상기 금속촉매층을 제거한 후에, 상기 버퍼층 상에 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층 중 어느 하나를 형성하는 것을 더 포함하는 다결정 실리콘층의 제조방법.
  9. 기판;
    상기 기판 상에 위치하는 버퍼층;
    상기 버퍼층 상에 위치하는 반도체층;
    상기 반도체층을 포함하는 기판상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 게이트 전극; 및
    상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 버퍼층과 상기 반도체층이 접촉하는 계면에 금속실리사이드를 포함하는 것을 특징으로 하는 박막트랜지스터.
  10. 제 9항에 있어서,
    상기 버퍼층 내부에는 금속촉매가 포함되어 있는 것을 특징으로 하는 박막트랜지스터.
  11. 제 10항에 있어서,
    상기 금속촉매는 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Tr, 및 Cd로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 박막트랜지스터.
  12. 제 9항에 있어서,
    상기 버퍼층의 두께는 10 내지 5000Å인 것을 특징으로 하는 박막트랜지스터.
  13. 제 9항에 있어서,
    상기 버퍼층은 실리콘 산화막, 실리콘 질화막 및 이들의 이중막 중 어느 하나로 형성하는 것을 특징으로 하는 박막트랜지스터.
  14. 제 9항에 있어서,
    상기 금속실리사이드가 모인 시드군 영역은 면상인 것을 특징으로 하는 박막트랜지스터.
  15. 제 14항에 있어서,
    상기 금속실리사이드는 상기 버퍼층 상부계면으로부터 버퍼층내 하부로10nm까지 내에 위치하는 것을 특징으로 박막트랜지스터.
  16. 제 9항에 있어서,
    상기 버퍼층과 상기 반도체층 사이에 실리콘 산화막, 실리콘 질화막 또는 이들의 2중층 중 어느 하나를 더 포함하는 박막트랜지스터.
  17. 기판을 제공하고,
    상기 기판 상에 버퍼층을 형성하고,
    상기 버퍼층 상에 금속촉매층을 형성하고,
    상기 금속촉매층의 금속촉매를 버퍼층으로 확산시키고,
    상기 금속촉매층을 제거하고,
    상기 버퍼층 상에 비정질 실리콘층을 형성하고,
    상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키고,
    상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하고,
    상기 기판에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하고,
    상기 게이트 전극과 절연되고, 상기 반도체층과 연결되는 소스/드레인 전극을 형성하는 것을 포함하고, 상기 열처리는 상기 버퍼층과 상기 비정질 실리콘층이 직접 접촉하게 형성한 뒤 실시하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  18. 제 17항에 있어서,
    상기 금속촉매층은 금속촉매를 1011 내지 1015atoms/㎠로 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  19. 제 17항에 있어서,
    상기 버퍼층은 10 내지 5000Å의 두께가 되도록 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  20. 제 17항에 있어서,
    상기 금속촉매를 버퍼층으로 확산시키는 것은 열처리하여 확산시키는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  21. 제 17항에 있어서,
    상기 열처리는 200 내지 900℃으로 실시하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  22. 제 21항에 있어서,
    상기 금속촉매층을 제거한 후에, 상기 버퍼층 상에 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층 중 어느 하나를 형성하는 것을 더 포함하는 박막트랜지스터의 제조방법.
  23. 기판;
    상기 기판 상에 위치하는 버퍼층;
    상기 버퍼층 상에 위치하는 반도체층;
    상기 반도체층의 일부를 개구시키며 상기 반도체층 상에 위치하는 소스/드레인 전극;
    상기 소스/드레인 전극을 포함하는 기판 전면에 위치하는 게이트 절연막; 및
    상기 반도체층과 대응되며, 상기 게이트 절연막 상에 위치하는 게이트 전극을 포함하며, 상기 버퍼층과 상기 반도체층이 접촉하는 계면에 금속실리사이드를 포함하는 것을 특징으로 하는 박막트랜지스터.
  24. 제 23항에 있어서,
    상기 버퍼층 내부에는 금속촉매가 포함되어 있는 것을 특징으로 하는 박막트랜지스터.
  25. 제 24항에 있어서,
    상기 금속촉매는 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Tr, 및 Cd로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 박막트랜지스터.
  26. 제 23항에 있어서,
    상기 버퍼층의 두께는 10 내지 5000Å인 것을 특징으로 하는 박막트랜지스터.
  27. 제 23항에 있어서,
    상기 버퍼층은 실리콘 산화막, 실리콘 질화막 및 이들의 이중막 중 어느 하나인 것을 특징으로 하는 박막트랜지스터.
  28. 제 23항에 있어서,
    상기 금속실리사이드가 모인 시드군 영역은 면상인 것을 특징으로 하는 박막트랜지스터.
  29. 제 28항에 있어서,
    상기 금속실리사이드는 상기 버퍼층 상부계면으로부터 버퍼층내 하부로10nm까지 내에 위치하는 것을 특징으로 박막트랜지스터.
  30. 제 23항에 있어서,
    상기 버퍼층과 상기 반도체층 사이에 실리콘 산화막, 실리콘 질화막 또는 이들의 2중층 중 어느 하나를 더 포함하는 박막트랜지스터.
  31. 기판을 제공하고,
    상기 기판 상에 버퍼층을 형성하고,
    상기 버퍼층 상에 금속촉매층을 형성하고,
    상기 기판을 오존세정처리하고,
    상기 금속촉매층을 제거하고,
    상기 버퍼층 상에 비정질 실리콘층을 형성하고,
    상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키고,
    상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하고,
    상기 기판에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하고,
    상기 게이트 전극과 절연되고, 상기 반도체층과 연결되는 소스/드레인 전극을 형성하는 것을 포함하고, 상기 열처리는 상기 버퍼층과 상기 비정질 실리콘층이 직접 접촉하게 형성한 뒤 실시하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  32. 제 31항에 있어서,
    상기 금속촉매층은 금속촉매를 1011 내지 1015atoms/㎠로 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  33. 제 31항에 있어서,
    상기 버퍼층은 10 내지 5000Å의 두께가 되도록 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  34. 제 31항에 있어서,
    상기 금속촉매를 버퍼층으로 확산시키는 것은 열처리하여 확산시키는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  35. 제 31항에 있어서,
    상기 열처리는 200 내지 900℃으로 실시하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  36. 제 31항에 있어서,
    상기 금속촉매층을 제거한 후에, 상기 버퍼층 상에 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층 중 어느 하나를 형성하는 것을 더 포함하는 박막트랜지스터의 제조방법.
  37. 기판;
    상기 기판 상에 위치하는 버퍼층;
    상기 버퍼층 상에 위치하는 반도체층;
    상기 반도체층을 포함하는 기판상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 게이트 전극; 및
    상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 버퍼층과 상기 반도체층이 접촉하는 계면에 금속실리사이드를 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  38. 제 37항에 있어서,
    상기 버퍼층 내부에는 금속촉매가 포함되어 있는 것을 특징으로 하는 유기전계발광표시장치.
  39. 제 38항에 있어서,
    상기 금속촉매는 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Tr, 및 Cd로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 유기전계발광표시장치.
  40. 제 37항에 있어서,
    상기 버퍼층의 두께는 10 내지 5000Å인 것을 특징으로 하는 유기전계발광표시장치.
  41. 제 37항에 있어서,
    상기 버퍼층은 실리콘 산화막, 실리콘 질화막 및 이들의 이중막 중 어느 하나인 것을 특징으로 하는 유기전계발광표시장치.
  42. 제 37항에 있어서,
    상기 금속실리사이드가 모인 시드군 영역은 면상인 것을 특징으로 하는 유기전계발광표시장치.
  43. 제 37항에 있어서,
    상기 금속실리사이드는 상기 버퍼층 상부계면으로부터 버퍼층내 하부로10nm까지 내에 위치하는 것을 특징으로 유기전계발광표시장치.
  44. 제 37항에 있어서,
    상기 버퍼층과 상기 반도체층 사이에 실리콘 산화막, 실리콘 질화막 또는 이들의 2중층 중 어느 하나를 더 포함하는 유기전계발광표시장치.
  45. 기판을 제공하고,
    상기 기판 상에 버퍼층을 형성하고,
    상기 버퍼층 상에 금속촉매층을 형성하고,
    상기 금속촉매층을 제거하고,
    상기 버퍼층 상에 비정질 실리콘층을 형성하고,
    상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키고,
    상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하고,
    상기 기판에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하고,
    상기 게이트 전극과 절연되고, 상기 반도체층과 연결되는 소스/드레인 전극을 형성하고,
    상기 소스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 형성하는 것을 포함하고, 상기 열처리는 상기 버퍼층과 상기 비정질 실리콘층이 직접 접촉하게 형성한 뒤 실시하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  46. 제 45항에 있어서,
    상기 금속촉매층은 금속촉매를 1011 내지 1015atoms/㎠로 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  47. 제 45항에 있어서,
    상기 버퍼층은 10 내지 5000Å의 두께가 되도록 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  48. 제 45항에 있어서,
    상기 금속촉매를 버퍼층으로 확산시키는 것은 열처리하여 확산시키는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  49. 제 45항에 있어서,
    상기 열처리는 200 내지 900℃으로 실시하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  50. 제 45항에 있어서,
    상기 금속촉매층을 제거한 후에, 상기 버퍼층 상에 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층 중 어느 하나를 형성하는 것을 더 포함하는 유기전계발광표시장치의 제조방법.
KR1020090112770A 2009-11-20 2009-11-20 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 Expired - Fee Related KR101049802B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020090112770A KR101049802B1 (ko) 2009-11-20 2009-11-20 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
JP2010180954A JP5231497B2 (ja) 2009-11-20 2010-08-12 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
TW099131965A TWI433321B (zh) 2009-11-20 2010-09-21 製造多晶矽層之方法、薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法
US12/890,002 US9070717B2 (en) 2009-11-20 2010-09-24 Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
CN201010517117.9A CN102082077B (zh) 2009-11-20 2010-10-15 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
EP10251967A EP2325870A1 (en) 2009-11-20 2010-11-19 Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
US14/721,621 US9576797B2 (en) 2009-11-20 2015-05-26 Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112770A KR101049802B1 (ko) 2009-11-20 2009-11-20 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법

Publications (2)

Publication Number Publication Date
KR20110056084A KR20110056084A (ko) 2011-05-26
KR101049802B1 true KR101049802B1 (ko) 2011-07-15

Family

ID=43628585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090112770A Expired - Fee Related KR101049802B1 (ko) 2009-11-20 2009-11-20 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법

Country Status (6)

Country Link
US (2) US9070717B2 (ko)
EP (1) EP2325870A1 (ko)
JP (1) JP5231497B2 (ko)
KR (1) KR101049802B1 (ko)
CN (1) CN102082077B (ko)
TW (1) TWI433321B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094302B1 (ko) 2010-06-03 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101860859B1 (ko) 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
KR20140062565A (ko) * 2012-11-12 2014-05-26 삼성디스플레이 주식회사 증착설비 및 이를 이용한 박막 증착방법
US8946062B2 (en) * 2012-11-21 2015-02-03 Guardian Industries Corp. Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same
US10092724B2 (en) 2013-05-07 2018-10-09 Lamina Solutions Llc Retention drainage catheter
CN103972110B (zh) * 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
KR102484363B1 (ko) 2017-07-05 2023-01-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN110676162B (zh) * 2018-07-03 2022-09-02 合肥晶合集成电路股份有限公司 金属硅化物层的形成方法、半导体器件及其形成方法
CN112951709B (zh) * 2021-01-27 2022-05-27 济南晶正电子科技有限公司 一种半导体衬底、电子元器件以及半导体衬底的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054415A (ja) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
KR20080054777A (ko) * 2006-12-13 2008-06-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1119053B1 (en) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3403810B2 (ja) * 1993-05-26 2003-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH08139021A (ja) * 1994-09-15 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08148425A (ja) 1994-11-22 1996-06-07 Sharp Corp 半導体装置およびその製造方法
JP3582768B2 (ja) * 1998-07-13 2004-10-27 シャープ株式会社 半導体装置の製造方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100470021B1 (ko) 2001-12-28 2005-02-04 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법과 박막트랜지스터 제조방법
US6738113B2 (en) * 2002-06-10 2004-05-18 Allied Material Corp. Structure of organic light-emitting material TFT LCD and the method for making the same
JP2004071777A (ja) * 2002-08-06 2004-03-04 Fujitsu Ltd 有機絶縁膜の作製方法、半導体装置の製造方法、及びｔｆｔ基板の製造方法
KR100470274B1 (ko) 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
JP4734944B2 (ja) * 2005-02-02 2011-07-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100761082B1 (ko) 2005-08-25 2007-09-21 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100742382B1 (ko) 2006-06-28 2007-07-24 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100839735B1 (ko) 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
CN101295679A (zh) 2007-04-26 2008-10-29 中华映管股份有限公司 薄膜晶体管的制造方法
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100976456B1 (ko) * 2007-12-29 2010-08-17 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법
US8344378B2 (en) * 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054415A (ja) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
KR20080054777A (ko) * 2006-12-13 2008-06-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법

Also Published As

Publication number Publication date
CN102082077A (zh) 2011-06-01
JP5231497B2 (ja) 2013-07-10
TW201119043A (en) 2011-06-01
US9070717B2 (en) 2015-06-30
JP2011109064A (ja) 2011-06-02
US20110121309A1 (en) 2011-05-26
TWI433321B (zh) 2014-04-01
US9576797B2 (en) 2017-02-21
KR20110056084A (ko) 2011-05-26
US20150255282A1 (en) 2015-09-10
EP2325870A1 (en) 2011-05-25
CN102082077B (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
KR101049802B1 (ko) 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR101041141B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100875432B1 (ko) 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100848341B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100965260B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
US8384087B2 (en) Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same
KR101049799B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
US8633484B2 (en) Organic light emitting display and method of fabricating the same
KR101041142B1 (ko) 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
KR100761082B1 (ko) 박막트랜지스터 및 그의 제조 방법
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091120

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110408

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110711

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110711

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140701

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150701

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160629

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170704

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180702

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190701

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210422