KR101046393B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR101046393B1 KR101046393B1 KR1020090061752A KR20090061752A KR101046393B1 KR 101046393 B1 KR101046393 B1 KR 101046393B1 KR 1020090061752 A KR1020090061752 A KR 1020090061752A KR 20090061752 A KR20090061752 A KR 20090061752A KR 101046393 B1 KR101046393 B1 KR 101046393B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- heat dissipation
- semiconductor
- electrode
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 230000017525 heat dissipation Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005538 encapsulation Methods 0.000 claims abstract description 14
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 5
- 238000007789 sealing Methods 0.000 claims abstract description 5
- 238000001816 cooling Methods 0.000 claims description 29
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 13
- 239000003507 refrigerant Substances 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 239000011135 tin Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000012530 fluid Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명에 따른 반도체 패키지는 기판; 상기 기판 상에 관통전극과 매립제를 매개로 전기적 및 물리적으로 스택된 적어도 하나 이상의 반도체 칩; 상기 스택된 반도체 칩들을 상면을 밀봉하는 봉지부재; 및 상기 스택된 반도체 칩들 중, 최상부 반도체 칩의 관통전극 상에 형성되며 상기 봉지부재 외측으로 노출되게 형성된 열방출 부재를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 패키지에 관한 것으로, 보다 구체적으로는 반도체 패키지의 동작시 발생한 열을 효과적으로 방출할 수 있는 반도체 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전해 왔다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
스택 패키지는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징하는 방법과, 패키징된 개별 반도체 칩들을 스택하여 형성하는 방법으로 구분된다.
그러나, 이러한 스택형의 반도체 패키지 중, 특히 관통전극을 이용하여 상하 반도체 칩들을 스택하는 반도체 패키지는 외부의 전자기기로부터의 전기신호를 관통전극들을 통해 인가받게 된다.
특히, 상기 반도체 칩의 관통전극들을 통해 전기적 신호가 전달되는 과정에서 반도체 패키지의 내부에 상당한 열이 축적된다. 이 때, 반도체 칩들을 포함하는 기판은 봉지부재로 밀봉되는 데 기인하여 반도체 패키지의 내부에서 발생한 열을 외부로 방출하는 데 어려움이 따르고 있다.
상기 반도체 패키지의 내부에 축적된 열은 반도체 칩들의 열화를 가져와 반도체 소자의 성능을 저하시키고, 나아가 신뢰성에 중대한 영향을 미친다.
본 발명은 반도체 칩들의 동작시 반도체 패키지의 내부에 발생한 열을 효과적으로 방열할 수 있는 반도체 패키지를 제공한다.
본 발명의 실시예에 따른 반도체 패키지는 기판; 상기 기판 상에 관통전극과 매립제를 매개로 전기적 및 물리적으로 스택된 적어도 하나 이상의 반도체 칩; 상기 스택된 반도체 칩들을 상면을 밀봉하는 봉지부재; 및 상기 스택된 반도체 칩들 중, 최상부 반도체 칩의 관통전극 상에 형성되며 상기 봉지부재 외측으로 노출되게 형성된 열방출 부재를 포함하는 것을 특징으로 한다.
상기 열방출 부재는 상기 봉지부재의 외측으로 돌출되게 형성된 것을 특징으로 한다. 상기 열방출 부재는 구리, 알루미늄, 주석, 니켈, 금 및 백금 중 어느 하나로 구성된 것을 특징으로 한다.
상기 최상부 반도체 칩의 관통전극과 상기 열방출 부재 사이에 개재된 절연층을 더 포함하는 것을 특징으로 한다.
상기 절연층과 열방출 부재 사이에 개재된 열계면 물질층을 더 포함하는 것을 특징으로 한다.
상기 절연층은 폴리이미드 또는 산화실리콘을 포함하는 것을 특징으로 한다. 상기 절연층은 0.01 ~ 1㎛의 두께를 갖는 것을 특징으로 한다.
상기 열방출 부재의 상면에 장착된 냉각부재를 더 포함하는 것을 특징으로 한다.
상기 냉각부재는 몸체와, 상기 몸체의 내부에 형성된 냉각관 및 상기 냉각관 내에 채워진 냉매를 포함하는 것을 특징으로 한다.
상기 냉매는 물을 포함하는 것을 특징으로 한다. 상기 냉매는 기체를 포함하는 것을 특징으로 한다.
본 발명은 관통전극과 연결된 열방출 부재를 통해 반도체 칩들의 동작시 발생하는 열을 효과적으로 방열할 수 있다. 또한, 상기 열방출 부재와 접촉된 상부로 냉각부재를 추가 장착하는 것을 통해 열교환을 보다 효과적으로 유도할 수 있다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지에 대해 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 반도체 패키지(105)는 기판(110)과, 상기 기판(110) 상에 스택된 적어도 하나 이상의 반도체 칩(150a, 150b, 150c, 150d)을 포함한다.
기판(110)과 반도체 칩(150a, 150b, 150c, 150d)들은 각 반도체 칩(150a, 150b, 150c, 150d)에 구비된 관통전극(130)들의 맞닿는 사이에 개재된 솔더 페이스 트(미도시) 및, 상기 기판(110)과 스택된 반도체 칩(150a, 150b, 150c, 150d)들 각각의 사이 공간에 개재된 매립제(114)를 매개로 전기적 및 물리적으로 연결된다.
이때, 기판(110) 상의 최하부 반도체 칩(150a)의 관통전극(130)은 기판(110)의 본드핑거(도시안함)와 솔더 페이스트를 매개로 전기적으로 연결될 수 있다. 또한, 기판(110) 하면에 구비된 볼랜드(도시안함)에 대응하여 외부접속단자(144)들이 더 부착된다. 상기 외부접속단자(144)는 일 예로 솔더볼을 포함할 수 있다.
상기 스택된 반도체 칩(150a, 150b, 150c, 150d)들의 일면을 밀봉하는 봉지부재(170)가 더 형성될 수 있다. 특히, 스택된 반도체 칩(150a, 150b, 150c, 150d)들 중, 최상부 반도체 칩(150d)의 관통전극(130) 상에 형성되며 봉지부재(170) 외측으로 노출되게 형성된 방열 포스트(160)를 더 포함한다.
이때, 최상부 반도체 칩(150d)의 관통전극(130)과 방열 포스트(160)의 사이에 절연층(145)이 개재될 수 있다.
상기 방열 포스트(160) 및 절연층(145)은 최상부 반도체 칩(150d)의 관통전극(130)을 노출하는 비아(162) 내에 형성될 수 있다. 이때, 방열 포스트(160)는 봉지부재(170)의 외측으로 돌출된 형태로 형성하는 것이 바람직하다.
비아(162)는 레이저 드릴링(laser drilling) 또는 건식식각(dry etching) 중 어느 한 공정을 수행하는 것을 통해 형성될 수 있다. 비아(162)의 지름은 관통전극(130)의 지름과 동일한 크기를 가질 수 있다. 이와 다르게, 비아(162)의 지름은 관통전극(130)의 지름보다 크게 설계할 수도 있다.
방열 포스트(160)의 개수는 관통전극(130)의 개수와 동일하게 형성하는 것이 바람직하며, 관통전극(130)의 개수 보다 많은 개수로 형성할 수도 있다.
절연층(145)은 일 예로, 폴리이미드(polyimide) 또는 산화실리콘(SiO₂)이 이용될 수 있다. 절연층(145)의 두께는 0.01 ~ 1㎛로 형성하는 것이 바람직하다. 상기 방열 포스트(160)와 최상부 반도체 칩(150d)의 사이에 절연층(145)을 형성하는 것은 스택된 반도체 칩(150a, 150b, 150c, 150d)들과 방열 포스트(160) 간의 전기적인 연결은 방지함과 동시에, 열적 전달은 가능하게 하기 위함이다.
방열 포스트(160)는 각 반도체 칩(150a, 150b, 150c, 150d)의 관통전극(130)을 통해 전기적 신호가 전달되는 과정에서 발생한 열을 외부로 방출하는 열방출 부재로 사용된다.
방열 포스트(160)는 구리(Cu), 알루미늄(Al), 주석(Sn), 니켈(Ni), 금(Au) 및 백금(Pt)을 포함하는 금속물질 중 어느 하나로 형성될 수 있다. 방열 포스트(160)는 금속물질을 매립하거나, 금속핀 또는 금속바를 삽입하는 것을 통해 형성될 수 있다.
또한, 도면으로 상세히 제시하지는 않았지만, 상기 절연층(145)과 방열 포스트(160)의 맞닿는 사이에 개재된 열계면 물질층(도시안함)을 더 포함할 수 있다. 열계면 물질층(thermal interface material: TIM)은 스택된 반도체 칩(150a, 150b, 150c, 150d)들과 방열 포스트(160)의 접촉이 용이하도록 보조하는 기능을 한다. 즉, 열계면 물질층은 접촉 불량에 기인한 면저항의 상승으로 열 방출 효율이 저하되는 것을 방지한다.
전술한 구성은 방열 포스트(160)와 최상부 반도체 칩(150d)의 관통전극(130) 의 사이 공간에 매우 얇은 두께로 형성된 절연층(145)을 개재함으로써, 방열 포스트(160)와 최상부 반도체 칩(150d)의 관통전극(130) 간은 상호 전기적으로 절연됨과 동시에, 반도체 칩(150a, 150b, 150c, 150d)들에서 발생한 열은 반도체 패키지(105)의 외부로 효과적으로 방열시킬 수 있다. 그 결과, 효과적인 열교환을 통한 냉각 효과로 반도체 패키지(105)의 신뢰성을 향상시킬 수 있다.
또한, 이러한 방열 포스트의 상면에 냉각부재를 추가 장착하는 방식이 적용될 수 있는바, 이에 대해서는 이하 첨부한 도면을 참조하여 보다 구체적으로 설명하도록 한다.
도 2a는 본 발명의 변형예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2b은 본 발명의 변형예에 따른 냉각부재을 나타낸 평면도로, 도 1과 동일한 명칭에 대해서는 동일한 도면 번호를 부여하도록 한다.
도 2a 및 도 2b에 도시한 바와 같이, 본 발명의 변형예에 따른 반도체 패키지(105)는 전술한 도 1의 구성에 냉각부재(180)가 더 장착된 것을 특징으로 한다. 냉각부재(180)는 방열 포스트(160)와 일면이 접촉하도록 장착될 수 있다. 냉각부재(180)는 열전도도가 우수한 구리(Cu), 알루미늄(Al), 금(Au) 및 백금(Pt) 중 어느 하나로 형성될 수 있다.
특히, 냉각부재(180)는 일 예로, 방열 포스트(160)와의 접촉 면적을 최대한으로 넓혀줄 수 있는 판형으로 이루어질 수 있다. 따라서, 방열 포스트(160)와 접촉하는 판형의 냉각부재(180)를 장착하는 것을 통해 반도체 패키지(105)의 내부에서 발생한 열을 보다 효과적으로 냉각시킬 수 있게 된다.
이때, 냉각부재(180)는 몸체(182)와, 상기 몸체(182) 내에 형성된 냉각관(184)과, 냉각관(184) 내에 채워진 냉매(도시안함)를 포함할 수 있다.
냉각관(184)은 형성 면적을 확장시킬 수 있는 구조라면 어떠한 형태로 형성하더라도 무방하다. 즉, 냉각관(184)은 적어도 한번 이상의 굴절부(R)를 가질 수 있다. 냉매는 액화 및 기화가 가능한 유체가 이용될 수 있으며, 일 예로 물이 적용될 수 있다. 이와 다르게, 냉매는 프레온 가스를 포함하는 기체가 이용될 수 있다.
이러한 냉각관(184)에 냉매와 같은 유체 냉각제를 채워넣을 경우, 반도체 패키지(105)의 내부에서 발생한 열을 외부에 장착된 냉각부재(180)와의 열교환을 통해 내부의 열을 보다 효과적으로 냉각시킬 수 있는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지의 제조방법에 대해 설명하도록 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.
도 3a에 도시한 바와 같이, 기판(110) 상에 적어도 하나 이상의 반도체 칩(150a, 150b, 150c, 150d)을 스택한다.
이때, 기판(110)과 반도체 칩(150a, 150b, 150c, 150d)들은 각 반도체 칩(150a, 150b, 150c, 150d)에 구비된 관통전극(130)들의 맞닿는 사이에 개재된 솔더 페이스트(미도시) 및, 상기 기판(110)과 스택된 반도체 칩(150a, 150b, 150c, 150d)들 각각의 사이 공간에 개재된 매립제(114)를 매개로 전기적 및 물리적으로 연결된다.
또한, 기판(110) 상의 최하부 반도체 칩(150a)의 관통전극(130)은 기판(110)의 본드핑거(도시안함)와 솔더 페이스트를 매개로 전기적으로 연결될 수 있다.
다음으로, 기판(110) 상에 스택된 반도체 칩(150a, 150b, 150c, 150d)들의 일면을 봉지부재(170)로 밀봉한다. 상기 봉지부재(170)는 일 예로, 에폭시 몰딩 화합물(epoxy molding compound: EMC)이 이용될 수 있다.
도 3b에 도시한 바와 같이, 스택된 반도체 칩(150a, 150b, 150c, 150d)들을 덮는 봉지부재(170)를 레이저 드릴링(laser drillimg)이나 건식식각(dry etching) 중 어느 하나의 공정을 수행하여 최상부 반도체 칩(150d)의 관통전극(130)을 외부로 노출하는 비아(162)를 형성한다.
비아(162)의 개수는 관통전극(130)과 동일한 개수로 형성하는 것이 바람직하다. 이와 다르게, 비아의 수는 관통전극(130)의 수 보다 많게 형성할 수도 있다. 비아(162)의 지름은 관통전극(130)의 지름과 동일한 크기를 가질 수 있다. 이와 다르게, 비아(162)의 지름은 관통전극(130)의 지름보다 크게 설계할 수도 있다.
다음으로, 도 3c에 도시한 바와 같이, 비아(162) 내에 절연물질을 매립하여 절연층(145)을 형성한다. 절연물질은 폴리이미드 또는 산화실리콘이 이용될 수 있다. 상기 절연층(145)은 0.01 ~ 1㎛의 두께로 형성하는 것이 바람직하다.
다음으로, 절연층(145)을 사이에 두고 제4 반도체 칩(150d)의 관통전극(130)과 연결된 방열 포스트(160)를 형성한다. 상기 방열 포스트(160)는 비아(162) 내에 매립되며, 상기 봉지부재(170)를 관통하며 외부로 돌출된다.
방열 포스트(160)는 구리(Cu), 알루미늄(Al), 주석(Sn), 니켈(Ni), 금(Au) 및 백금(Pt)을 포함하는 금속물질 중 어느 하나로 형성될 수 있다. 방열 포스트(160)는 금속물질을 매립하거나, 금속핀 또는 금속바를 삽입하는 것에 의해 형성될 수 있다.
방열 포스트(160)는 전자기기로부터의 전기신호에 응답하여 반도체 패키지(105)가 동작할 경우, 각 반도체 칩(150a, 150b, 150c, 150d)의 관통전극(130)을 통해 전기적 신호가 전달되는 과정에서 발생한 열을 외부로 방출하는 열방출 부재로 사용된다.
특히, 방열 포스트(160)와 최상부 반도체 칩(150d)의 관통전극(130)의 사이 공간에 매우 얇은 두께로 형성된 절연층(145)을 개재함으로써, 방열 포스트(160)와 최상부 반도체 칩(150d)의 관통전극(130) 간은 상호 전기적으로 절연됨과 동시에, 반도체 칩(150a, 150b, 150c, 150d)들에서 발생한 열은 반도체 패키지(105)의 외부로 효과적으로 방열시킬 수 있다.
도 3d에 도시한 바와 같이, 기판(110) 하면에 구비된 볼랜드(도시안함)에 외부접속단자(144)들을 부착한다. 상기 외부접속단자(144)는, 일 예로 솔더볼을 포함할 수 있다.
다음으로, 방열 포스트(160)의 상면에 방열 포스트(160)와 접촉하는 냉각부재(180)를 장착한다. 이때, 냉각부재(180)는 몸체(182)와, 상기 몸체(182) 내에 형성된 냉각관(184)과, 냉각관(184) 내에 채워진 냉매(도시안함)를 포함할 수 있다.
냉매는 액화 및 기화가 가능한 유체가 이용될 수 있으며, 일 예로 물이 적용될 수 있다. 이와 다르게, 냉매는 프레온 가스를 포함하는 기체를 포함할 수 있다.
이상으로, 본 발명의 실시예에 따른 반도체 패키지를 제작할 수 있다.
전술한 제조과정에 있어서, 기판 상에 스택되는 반도체 칩들은 웨이퍼 레벨의 반도체 칩들일 수 있다. 이와 다르게, 기판 상에 스택되는 반도체 칩들은 웨이퍼 레벨에서 제작된 반도체 칩을 쏘잉 공정으로 절단한 반도체 칩일 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도.
도 2a는 본 발명의 변형예에 따른 반도체 패키지를 나타낸 단면도.
도 2b은 본 발명의 변형예에 따른 냉각부재을 나타낸 평면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도.
Claims (11)
- 기판;상기 기판 상에 관통전극과 매립제를 매개로 전기적 및 물리적으로 스택된 적어도 하나 이상의 반도체 칩;상기 스택된 반도체 칩들을 상면을 밀봉하는 봉지부재; 및상기 스택된 반도체 칩들 중, 최상부 반도체 칩의 관통전극 상에 형성되며 상기 봉지부재 외측으로 노출되게 형성된 열방출 부재;를 포함하는 반도체 패키지.
- 제 1 항에 있어서, 상기 열방출 부재는 상기 봉지부재의 외측으로 돌출되게 형성된 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서, 상기 열방출 부재는 구리, 알루미늄, 주석, 니켈, 금 및 백금 중 어느 하나로 구성된 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서, 상기 최상부 반도체 칩의 관통전극과 상기 열방출 부재 사이에 개재된 절연층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
- 제 4 항에 있어서, 상기 절연층과 열방출 부재 사이에 개재된 열계면 물질층 을 더 포함하는 것을 특징으로 하는 반도체 패키지.
- 제 4 항에 있어서, 상기 절연층은 폴리이미드 또는 산화실리콘을 포함하는 것을 특징으로 하는 반도체 패키지
- 제 4 항에 있어서, 상기 절연층은 0.01 ~ 1㎛의 두께를 갖는 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서, 상기 열방출 부재의 상면에 장착된 냉각부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
- 제 8 항에 있어서, 상기 냉각부재는 몸체와, 상기 몸체의 내부에 형성된 냉각관 및 상기 냉각관 내에 채워진 냉매를 포함하는 것을 특징으로 하는 반도체 패키지.
- 제 9 항에 있어서, 상기 냉매는 물을 포함하는 것을 특징으로 하는 반도체 패키지.
- 제 9 항에 있어서, 상기 냉매는 기체를 포함하는 것을 특징으로 하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090061752A KR101046393B1 (ko) | 2009-07-07 | 2009-07-07 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090061752A KR101046393B1 (ko) | 2009-07-07 | 2009-07-07 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110004109A KR20110004109A (ko) | 2011-01-13 |
| KR101046393B1 true KR101046393B1 (ko) | 2011-07-05 |
Family
ID=43611771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090061752A Expired - Fee Related KR101046393B1 (ko) | 2009-07-07 | 2009-07-07 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101046393B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245311A (ja) * | 2005-03-03 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008113010A (ja) * | 2006-10-30 | 2008-05-15 | Samsung Electronics Co Ltd | 垂直型熱放出通路を持つ積層型半導体パッケージ及びその製造方法 |
| KR20090011769A (ko) * | 2007-07-27 | 2009-02-02 | 삼성전자주식회사 | 방열 캐패시터를 구비하는 반도체 패키지 |
-
2009
- 2009-07-07 KR KR1020090061752A patent/KR101046393B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245311A (ja) * | 2005-03-03 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008113010A (ja) * | 2006-10-30 | 2008-05-15 | Samsung Electronics Co Ltd | 垂直型熱放出通路を持つ積層型半導体パッケージ及びその製造方法 |
| KR20090011769A (ko) * | 2007-07-27 | 2009-02-02 | 삼성전자주식회사 | 방열 캐패시터를 구비하는 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110004109A (ko) | 2011-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10546844B2 (en) | Stack package and method of manufacturing the stack package | |
| US9780079B2 (en) | Semiconductor die assembly and methods of forming thermal paths | |
| US7928590B2 (en) | Integrated circuit package with a heat dissipation device | |
| US8004079B2 (en) | Chip package structure and manufacturing method thereof | |
| JP6122863B2 (ja) | 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法 | |
| CN102629560B (zh) | 封装载板及其制作方法 | |
| KR100891805B1 (ko) | 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법 | |
| KR101996154B1 (ko) | 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들 및 관련 시스템들 | |
| US20140151880A1 (en) | Package-on-package structures | |
| KR20110078399A (ko) | 스택 패키지 및 그의 제조방법 | |
| US12205906B2 (en) | Electronic package and fabrication method thereof | |
| KR20110055973A (ko) | 반도체 칩 모듈 및 이를 포함하는 반도체 패키지 | |
| CN104867908A (zh) | 倒装芯片堆叠封装 | |
| KR101111423B1 (ko) | 열방출 수단을 갖는 적층 칩 반도체 패키지 | |
| WO2014158388A1 (en) | Package-on-package structures | |
| US20120168936A1 (en) | Multi-chip stack package structure and fabrication method thereof | |
| KR20120005185A (ko) | 스택 패키지 | |
| KR20100104373A (ko) | 적층형 반도체 패키지 장치 | |
| KR101212061B1 (ko) | 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지 | |
| KR101013558B1 (ko) | 인터포저 및 이를 이용한 반도체 패키지 | |
| KR101537390B1 (ko) | 인터포저를 이용한 적층형 반도체 패키지 | |
| KR101046393B1 (ko) | 반도체 패키지 | |
| KR20090083779A (ko) | 스택 패키지 | |
| US9070657B2 (en) | Heat conductive substrate for integrated circuit package | |
| KR20110004120A (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090707 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110124 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110328 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110628 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20110629 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20150509 |