KR101043384B1 - Magnetoresistive ram using high temperature superconductor - Google Patents
Magnetoresistive ram using high temperature superconductor Download PDFInfo
- Publication number
- KR101043384B1 KR101043384B1 KR1020090056377A KR20090056377A KR101043384B1 KR 101043384 B1 KR101043384 B1 KR 101043384B1 KR 1020090056377 A KR1020090056377 A KR 1020090056377A KR 20090056377 A KR20090056377 A KR 20090056377A KR 101043384 B1 KR101043384 B1 KR 101043384B1
- Authority
- KR
- South Korea
- Prior art keywords
- mtj
- ferromagnetic layer
- high temperature
- temperature superconductor
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고온 초전도체를 이용한 자기저항 램에 관한 것으로서, 고온 초전도체를 이용하여 자기저항 램을 구현함으로써 스위칭 자화반전의 효율을 높이고 전류 밀도를 높일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 가변 강자성층, 터널 접합층 및 고정 강자성층을 포함하는 MTJ와, 가변 강자성층의 상부에 형성된 비트라인과, 고정 강자성층에 그 일단이 연결되어 워드라인에 의해 스위칭 동작이 제어되는 선택 트랜지스터, 및 선택 트랜지스터의 다른 일단과 연결된 소스 라인을 포함하고, MTJ와 비트라인 및 소스 라인은 고온 초전도체 물질로 이루어진다. The present invention relates to a magnetoresistive ram using a high temperature superconductor, and discloses a technique for increasing the efficiency of switching magnetization and increasing current density by implementing a magnetoresistive ram using a high temperature superconductor. The present invention is an MTJ including a variable ferromagnetic layer, a tunnel junction layer and a fixed ferromagnetic layer, a bit line formed on top of the variable ferromagnetic layer, and one end thereof is connected to the fixed ferromagnetic layer to control the switching operation by a word line. A select transistor, and a source line connected to the other end of the select transistor, wherein the MTJ and the bit line and the source line are made of a high temperature superconductor material.
Description
도 1a, 도 1b는 일반적인 MTJ의 구성도.1A and 1B are schematic diagrams of a typical MTJ.
도 2는 일반적인 고온 초전도체의 특성을 나타낸 도면. 2 is a view showing the characteristics of a typical high temperature superconductor.
도 3a 및 도 3b는 본 발명에 따른 고온 초전도체를 이용한 STT-MRAM 셀 구조를 나타낸 도면. 3A and 3B show an STT-MRAM cell structure using a high temperature superconductor according to the present invention.
도 4는 본 발명에 따른 고온 초전도체를 이용한 MRAM의 다른 실시예. Figure 4 is another embodiment of an MRAM using a high temperature superconductor in accordance with the present invention.
본 발명은 고온 초전도체를 이용한 자기저항 램(Magnetoresistive random access memory, 이하 'MRAM' 이라 함)에 관한 것으로서, 고온 초전도체(zero resistance)를 이용하여 자기저항 램을 구현함으로써 스위칭 자화반전의 효율을 높이고 전류 밀도를 높일 수 있도록 하는 기술이다. BACKGROUND OF THE
대부분의 반도체 메모리 제조 업체들은 차세대 통합형 정보 기억소자의 하나로 강자성체 물질을 이용한 MRAM을 개발하고 있다. Most semiconductor memory manufacturers are developing MRAMs using ferromagnetic materials as one of the next generation of integrated information storage devices.
MRAM은 자기저항(Magnetoresistance) 이라는 양자역학적 효과를 이용한 기억 소자로서, 강자성 박막을 다층으로 형성하여 각 박막층의 자화방향에 따른 전류 변화를 감지함으로써 데이터를 읽고 쓸 수 있는 기억소자이다. MRAM is a memory device using a quantum mechanical effect called magnetoresistance, and is a memory device that reads and writes data by forming a ferromagnetic thin film in multiple layers to sense a current change according to the magnetization direction of each thin film layer.
즉, MRAM은 자기 물질의 박막에 자기 분극(Magnetic Polarization) 상태를 저장시키는 메모리 형태로서, 비트라인 전류와 워드라인 전류의 조합에 따라 생성된 자기장에 의해 자기 분극 상태를 바꾸거나 감지해 냄으로써 쓰기와 읽기 동작이 수행된다. In other words, MRAM is a type of memory that stores a magnetic polarization state in a thin film of magnetic material. By using a magnetic field generated by a combination of bit line current and word line current, the MRAM is changed or sensed. A read operation is performed.
이러한 MRAM은 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적이 가능할 뿐만 아니라 플래시 메모리와 같이 전원이 꺼져도 기록된 정보가 지워지지 않는 비휘발성(Nonvolatile) 메모리 동작이 가능한 소자이다. The MRAM is a device capable of high speed, low power, and high integration due to the inherent characteristics of the magnetic thin film, and capable of nonvolatile memory operation in which recorded information is not erased even when the power is turned off, such as a flash memory.
MRAM은 일반적으로 GMR(Giant Magneto Resistance), MTJ(Magnetic Tunnel Junction, 이하 'MTJ'라 함)등 여러 가지 셀 종류로 구성된다. MRAM is generally composed of various cell types such as Giant Magneto Resistance (GMR) and Magnetic Tunnel Junction (MTJ).
즉, MRAM은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항(GMR) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현한다. In other words, MRAM implements a memory device by using a large magnetoresistance (GMR) phenomenon or spin polarization magnetic permeation phenomenon, which occurs because spin has a great influence on electron transfer.
먼저, 거대자기 저항(GMR) 현상을 이용한 MRAM은 비자성층을 사이에 둔 두 자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 구현된다. First, an MRAM using a giant magnetoresistance (GMR) phenomenon is implemented using a phenomenon in which the resistance in the case where the spin directions are different in the two magnetic layers having a nonmagnetic layer between them is significantly different.
그리고, 스핀 편극 자기 투과 현상을 이용한 MRAM은 절연층을 사이에 둔 두자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용해 구현된다.In addition, the MRAM using the spin polarization magnetic permeation phenomenon is implemented by using the phenomenon that current transmission occurs much better than the case where the spin direction is the same in the two magnetic layers having the insulating layer interposed therebetween.
도 1a, 도 1b는 일반적인 MTJ의 구성도이다. 1A and 1B are schematic diagrams of a general MTJ.
종래의 MTJ의 구조는 두 층의 자화 방향의 정렬에 따라 저항이 달라지는 특성을 지니고 있다. The structure of the conventional MTJ has a characteristic that the resistance varies depending on the alignment of the magnetization directions of the two layers.
즉, MTJ는 외부의 자기장 또는 MTJ를 관통하여 흐르는 전류의 양과 방향에 의해 자화 방향이 바뀌는 가변 강자성층(Free magnetic layer;2)과, 터널 접합층(Tunnel junction layer;3) 및 자화 방향이 고정된 고정 강자성층(Fixed magnetic layer;4)이 적층되어 이루어진다. That is, the MTJ has a variable free magnetic layer (2), a tunnel junction layer (3), and a magnetization direction fixed in which the magnetization direction is changed by an external magnetic field or the amount and direction of current flowing through the MTJ. Fixed magnetic layer (Fixed magnetic layer) 4 is made of a stack.
여기서, 가변 강자성층(2)과 고정 강자성층(4)은 대개 NiFeCo/CoFe와 같은 재료를 가지며, 터널 접합층(3)은 Al2O3와 같은 재질을 갖는다. 가변 강자성층(2)과 고정 강자성층(4)은 절연층인 터널 접합층(3)에 의해 분리되어 있다. Here, the variable
그리고, 가변 강자성층(2)과 고정 강자성층(4)은 서로 다른 두께를 가지며, 그에 따라서 고정 강자성층(4)은 강한 자기장에서 자기 분극 상태가 변화되고, 가변 강자성층(2)은 약한 자기장에서 자기 분극 상태가 변화된다.In addition, the variable
이 가변 강자성층(2)과 고정 강자성층(4)에 수직 방향으로 전압을 인가하면, 터널 접합층(3)의 두께가 매우 얇기 때문에 전자의 터널링(Tunneling) 현상에 의해 전류가 흐르게 된다. When a voltage is applied to the variable
도 1a에서와 같이, 가변 강자성층(2)과 고정 강자성층(4)의 자화 방향이 같을 경우, 터널 접합층(3)의 터널링 저항이 낮아져 큰 터널링 전류가 흐르게 되므로 센싱 전류가 커진다. As shown in FIG. 1A, when the magnetizing directions of the variable
반면에, 도 1b에서와 같이, 가변 강자성층(2)과 고정 강자성층(4)의 자화 방향이 다를 경우, 터널 접합층(3)의 터널링 저항이 높아져 낮은 터널링 전류가 흐르게 되므로 센싱 전류가 작아진다.On the other hand, as shown in FIG. 1B, when the magnetization directions of the variable
여기서, 가변 강자성층(2)은 외부 자장에 의해 자화 극성 방향이 바뀌며, 이 가변 강자성층(2)의 자화 극성 방향에 따라 "0" 또는 "1"의 정보가 기억된다. 따라서, 라이트시에 고정강자성층(4)은 자기 분극 상태가 변하지 않고 가변 강자성층(2)만 자기 분극 상태가 변화되는 자기장만 발생시킨다.Here, the direction of magnetization polarity of the variable
그러나, 상술한 바와 같이 동작 되는 종래의 MRAM 셀은 가변 강자성층(3)에 사용되는 강자성(Ferromagnetic) 층은 그 부피가 감소함에 따라 열 안정성이 급격하게 감소하는 특징이 있다. MTJ의 열 안정성이 부족하게 될 경우 배열되었던 스핀이 반대 방향으로 전환되는 현상이 발생한다. 즉, MTJ의 열 안정성은 MTJ의 크기에 비례하여 MTJ의 크기가 감소하게 되면 열 안정성이 감소하게 된다. However, in the conventional MRAM cell operated as described above, the ferromagnetic layer used for the variable ferromagnetic layer 3 has a feature that the thermal stability decreases rapidly as the volume thereof decreases. If the thermal stability of the MTJ is insufficient, the arranged spin is reversed. That is, the thermal stability of the MTJ decreases in size when the size of the MTJ decreases in proportion to the size of the MTJ.
또한, 두께 대비 면적 비가 클수록 열적으로 더욱 안정적이 되는 특징이 있다. 따라서, 수 기가 비트 이상의 메모리 셀에 이를 적용하려면 MTJ 소자의 면적을 수십 나노미터 이하로 만들어야 하므로, 부피를 유지시키기 위해 두께를 증가시키는 방향으로 설계해야 한다. 그러나, 두께 대비 면적 비는 급격히 감소하기 때문에 이를 동시에 만족시킬 수 없게 된다. In addition, there is a feature that the larger the area ratio to the thickness, the more thermally stable. Therefore, in order to apply it to a memory cell of several gigabytes or more, the area of the MTJ element must be made several tens of nanometers or less, and thus, the thickness of the MTJ element must be designed to maintain the volume. However, since the ratio of the area to the thickness decreases rapidly, this cannot be satisfied at the same time.
또한, 이미 강자성체의 두께는 수 나노미터에 도달되어 있어 더 이상 그 두께를 감소시키는 것이 기술적으로 어려운 실정이다. 따라서, MTJ 셀에 허용된 면적이 감소하면 두께 대비 면적 비의 감소 및 부피 감소의 이중고로 인해 그 신호의 안정성이 급격히 감소하게 된다. 결국, 수십 나노미터 단위를 갖는 작은 크기의 메모리 셀이 안정적으로 동작하는 일이 매우 어렵게 된다. In addition, since the thickness of the ferromagnetic material has reached several nanometers, it is technically difficult to further reduce the thickness. Therefore, if the area allowed for the MTJ cell is reduced, the stability of the signal is drastically reduced due to the reduction of the area-to-thickness ratio and the double height of volume reduction. As a result, it is very difficult to operate stably in a small memory cell having a few tens of nanometers.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 고온 초전도체를 이용하여 자기저항 램을 구현함으로써 스위칭 자화반전의 효율을 높이고 전류 밀도를 높일 수 있도록 하는데 그 목적이 있다. The present invention was created to solve the above problems, and has an object to improve the efficiency of switching magnetization and increase the current density by implementing a magnetoresistive RAM using a high temperature superconductor.
또한, 본 발명은 MRAM 셀의 구조를 개선하여 기록 성능(Writing Margin)의 효율을 증가시킬 수 있도록 하는데 그 목적이 있다. In addition, an object of the present invention is to improve the structure of the MRAM cell to increase the efficiency of writing performance.
상기한 목적을 달성하기 위한 본 발명에 따른 고온 초전도체를 이용한 자기저항 램은, 가변 강자성층, 터널 접합층 및 고정 강자성층을 포함하는 MTJ; 가변 강자성층의 상부에 형성된 비트라인; 고정 강자성층에 그 일단이 연결되어 워드라인에 의해 스위칭 동작이 제어되는 선택 트랜지스터; 및 선택 트랜지스터의 다른 일단과 연결된 소스 라인을 포함하고, MTJ와 비트라인 및 소스 라인은 고온 초전도체 물질로 이루어짐을 특징으로 한다. Magnetoresistive ram using a high temperature superconductor according to the present invention for achieving the above object, MTJ including a variable ferromagnetic layer, a tunnel junction layer and a fixed ferromagnetic layer; A bit line formed over the variable ferromagnetic layer; A selection transistor whose one end is connected to the fixed ferromagnetic layer and whose switching operation is controlled by a word line; And a source line connected to the other end of the selection transistor, wherein the MTJ and the bit line and the source line are made of a high temperature superconductor material.
그리고, 본 발명은 실리콘 기판상에 형성된 소스영역 및 드레인 영역; 실리콘 기판의 채널 영역 상측에 형성된 게이트 영역; 소스 영역 및 드레인 영역의 상부에 각각 형성된 랜딩 패드; 드레인 영역의 상부에 형성된 랜딩 패드와 연결된 바이패스 라인; 바이패스 라인의 상부에 형성되며, 가변 강자성층, 터널 접합층 및 고정 강자성층을 포함하는 MTJ; MTJ의 상부에 형성된 비트라인을 포함하고, MTJ와 비트라인 및 소스 라인은 고온 초전도체 물질로 이루어짐을 특징으로 한다. And, the present invention is a source region and drain region formed on the silicon substrate; A gate region formed above the channel region of the silicon substrate; A landing pad formed on top of the source and drain regions, respectively; A bypass line connected to the landing pad formed on the drain region; An MTJ formed on the bypass line and including a variable ferromagnetic layer, a tunnel junction layer, and a fixed ferromagnetic layer; And a bit line formed on top of the MTJ, wherein the MTJ and the bit line and the source line are made of a high temperature superconductor material.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 일반적인 고온 초전도체의 특성을 나타낸 도면이다. 2 is a view showing the characteristics of a general high temperature superconductor.
초전도 현상은 어떤 물질의 온도가 매우 낮을 때(대체로, -200℃ 이하) 일어나는 현상으로, 전기 저항이 '0'이 되고 내부 자기장을 밀쳐내는 현상을 말한다. Superconductivity is a phenomenon where a material's temperature is very low (typically below -200 ° C), where the electrical resistance becomes '0' and the internal magnetic field is pushed back.
이러한 사실은 1911년 네덜란드의 물리학자 오네스가 발견하였다. 그는 수은의 온도가 약 4K(-269℃) 이하로 내려갈 때 수은의 전기저항이 '0'이 된다는 사실을 발견하였다. This was discovered in 1911 by Dutch physicist Ones. He found that the mercury's electrical resistance became '0' when the mercury temperature dropped below about 4K (-269 ° C).
이러한 초전도 현상이 나타나는 물체를 초전도체라 하며, 이 현상이 나타나기 시작하는 온도를 임계온도라고 한다. The superconductor that exhibits such superconductivity is called a superconductor, and the temperature at which this phenomenon begins to appear is called the critical temperature.
일반적인 금속 도체의 비저항은 온도가 내려감에 따라 점점 감소한다. 그러나, 구리나 은과 같은 도체의 경우에는 불순물이나 다른 결함으로 인해 저항이 어느 값 이상으로 감소하지 않는 한계가 있다. The resistivity of ordinary metal conductors decreases gradually with temperature. However, in the case of a conductor such as copper or silver, there is a limit that the resistance does not decrease by more than a certain value due to impurities or other defects.
절대온도('0'도) 근처에서도 실제 구리 시료의 저항은 '0'이 아닌 값을 가지게 된다. 반면에, 초전도체의 저항은 온도가 "임계 온도" 값보다 아래로 내려가면 갑자기 '0'으로 떨어진다. 이에 따라, 초전도 전선으로 된 구리에 흐르는 전류는 전원 공급 없이도 계속 흐를 수 있다. Even near absolute temperatures ('0'), the actual copper sample's resistance will be non-zero. On the other hand, the resistance of the superconductor suddenly drops to zero when the temperature drops below the "critical temperature" value. Accordingly, the current flowing through the copper of the superconducting wire can continue to flow even without power supply.
초전도 현상은 다양한 종류의 물질에서 나타나는데, 주석이나 알루미늄과 같이 한가지 원소로 된 물질에서도 나타나고, 다양한 금속 합금이나 도핑 된 세라믹 물질에서도 나타난다. Superconducting phenomena occur in a wide variety of materials, even in one-element materials such as tin and aluminum, and in various metal alloys and doped ceramic materials.
한편, 초전도 현상은 금이나 은과 같은 귀금속에서는 나타나지 않으며, 순수한 강자성 금속(Ferromagnetic Metal)에서도 나타나지 않는다. On the other hand, superconductivity does not occur in precious metals such as gold or silver, and does not appear in pure ferromagnetic metals.
1986년에는 구리 페롭스카이트(perovskite)계 세라믹 물질에서 임계 온도가 90K 를 넘는 고온 초전도체가 발견되었는데, 이 때문에 초전도체 연구가 다시 활성화되는 계기가 되었다. In 1986, high temperature superconductors with a critical temperature above 90K were found in copper perovskite-based ceramic materials, which led to the reactivation of superconductor research.
순수한 연구 주제로서, 이러한 물질들은 초전도체를 설명하는 기존 이론으로는 설명되지 않고 있다. 게다가, 초전도 상태가 경제적인 면에서 중요한 기준이 되는 온도인 액체 질소의 비등점(77K) 보다 높은 온도에서도 나타남에 따라 좀더 많은 상업적 응용 가능성이 열리게 되었다. As a pure research topic, these materials are not explained by existing theories explaining superconductors. In addition, as the superconductivity appears at temperatures above the boiling point (77 K) of liquid nitrogen, an economically important point, more commercial applications open up.
1986년까지 물리학자들은 BCS(Bardeen Cooper Schrieffer) 이론에 의하면 30K 이상의 온도에서 초전도성을 보이는 것이 불가능하다고 믿었다. 그러나, 1986년 베드노르즈(Johannes Georg Bednorz)와 뮬러(Karl Alexander Muller)는 란타늄 구리계 페롭스카이트 물질에서 초전도 물질을 발견하였으며, 그 임계 온도는 35K 이었다. By 1986, physicists believed that superconductivity was not possible at temperatures above 30K, according to Bardeen Cooper Schrieffer (BCS) theory. However, in 1986 Johannes Georg Bednorz and Karl Alexander Muller discovered superconducting materials in lanthanum copper-based perovskite materials, with a critical temperature of 35K.
이후에, 우(M.K.Wu) 등이 란타늄을 이트륨으로 치환하여 YBCO(YbBa2Cu3O7) 물질을 만들었는데, 그 임계온도가 92K에 이르렀다. 이것은 냉각제로 사용되는 액화 질소의 기화점인 77K 보다 높은 온도라는 점에서 중요한 것이었다. Later, M.K.Wu et al. Substituted lanthanum with yttrium to produce YBCO (YbBa2Cu3O7), which reached a critical temperature of 92K. This was important in that the temperature was higher than 77 K, the vaporization point of the liquefied nitrogen used as the coolant.
이것은 상업적으로 중요한데 액화 질소는 원재료 걱정 없이 값싸게 어디서나 생산할 수 있으며, 액체 헬륨을 수송할 때 나타나는 문제점인 고체 에어 플러그 등 의 문제에서 자유롭기 때문이었다. This is commercially important because liquefied nitrogen can be produced anywhere inexpensively without worrying about the raw materials, and free from problems such as solid air plugs, a problem in transporting liquid helium.
그 후로 많은 다른 구리계 초전도체가 발견되었으며, 이 물질들이 보이는 초전도에 대한 이론적 설명은 응집 물질 물리 분야의 가장 도전적인 과제가 되었다. Since then, many other copper-based superconductors have been discovered, and the theoretical explanation for the superconductivity of these materials has become one of the most challenging tasks in the field of cohesive materials physics.
약 1993년부터 가장 높은 임계 온도를 가지는 초전도체는 탈륨, 수은, 구리, 바륨, 칼슘, 산소로 구성된 세라믹으로서 임계온도가 Tc=138K 였다.Since about 1993, the superconductor with the highest critical temperature is a ceramic consisting of thallium, mercury, copper, barium, calcium and oxygen, with a critical temperature of Tc = 138K.
란타늄-산소-불소-철-비소 화합물(LaO1 - xFxFeAs), 즉, oxypnictide에서 초전도를 임계 온도 26K에서 발견하였다. 이어진 다른 그룹의 연구는 LaO1 - xFxFeAs의 란타늄을 세륨, 사마륨, 네오디뮴, 프라세오디뮴 등의 다른 희토류로 치환하였을 때 임계 온도가 52K 까지 높아짐을 발견하였다. 그 외에도, 이와 유사한 AFe2As2 구조를 가진 철-비소 기반의 초전도체 또한 보고되었다. Superconductivity was found at the critical temperature of 26K in the lanthanum-oxygen-fluorine-iron-arsenic compound (LaO 1 - x F x FeAs), ie oxypnictide. A subsequent group of studies found that the critical temperature increased to 52K when the lanthanum of LaO 1 - x F x FeAs was replaced with other rare earths such as cerium, samarium, neodymium, praseodymium, and the like. In addition, iron-arsenic based superconductors with similar AFe2As2 structures have also been reported.
한편, 스핀 전환 토크(STT;Spin Transfer Torque) 현상에 의한 전류 유도 자성 스위치(CiMS;Current induced Magnetization Switching) 동작을 이용한 MRAM은 100 나노 미터 급의 메모리 셀을 만들 수 있다. On the other hand, MRAM using a current induced magnetization switching (CiMS) operation by the spin transfer torque (STT) phenomenon can create a memory cell of 100 nanometers.
여기서, 자기저항 효과를 활용한 자성소자 기술은 스핀트로닉스(Spintronics) 기술의 하나로 최근 전자의 스핀을 조작하여 스핀 전환 토크(STT) RAM(random access memory) 이라는 범용 비휘발성 메모리 회로를 구현하였다. Here, the magnetic device technology using the magnetoresistive effect is one of spintronics technologies and has recently implemented a general purpose nonvolatile memory circuit called spin switching torque (STT) random access memory (RAM) by manipulating the spin of electrons.
STT RAM은 스핀을 제어하는데 자성체가 사용되며, 자성체를 통하여 전자를 통과시키면 전자의 스핀이 자성체와 동일한 자화 방향으로 이동한다. In the STT RAM, a magnetic material is used to control the spin. When electrons pass through the magnetic material, the spin of the electrons moves in the same magnetization direction as the magnetic material.
자기터널접합(Magnetic Tunnel Junction, MTJ)은 MRAM의 구동 셀 또는 자기 저항 센서 등의 응용분야에 가능성을 갖고 있기 때문에 현재, 스핀 소자 중 가장 각광을 받고 있다. Magnetic Tunnel Junction (MTJ) is the most popular spin device because of its potential in applications such as MRAM drive cells or magnetoresistive sensors.
전형적인 자기터널접합은 강자성체로 구성된 고정층(Pinned Layer)과 가변층(Free Layer)을 가지며, 두 층은 터널 배리어(Tunnel Barrier)로 사용되는 절연층에 의해 분리되어 있다. A typical magnetic tunnel junction has a pinned layer and a free layer made of ferromagnetic material, and the two layers are separated by an insulating layer used as a tunnel barrier.
이러한 STT에 의한 MRAM은 기존의 자기장에 비해 매우 작은 동작 전류가 요구되기 때문에 더 작은 크기의 메모리 소자를 만들 수 있게 된다. The MRAM by the STT requires a very small operating current compared to a conventional magnetic field, thereby making it possible to create a smaller size memory device.
그리고, STT에 의한 MRAM 메모리 셀은 10년 가까이 저장된 신호가 유지되고, 리드 동작시 데이터가 파괴되지 않으며 매우 빠른 속도(nano second 단위)로 동작 가능한 비휘발성 메모리의 특성을 지니고 있다. In addition, the MRAM memory cell by STT has a characteristic of a non-volatile memory that maintains a signal stored for almost 10 years, does not destroy data during a read operation, and can operate at a very high speed (nano second units).
도 3a 및 도 3b는 본 발명에 따른 고온 초전도체를 이용한 STT-MRAM의 셀 구조를 나타낸 도면이다. 3A and 3B are diagrams illustrating a cell structure of an STT-MRAM using a high temperature superconductor according to the present invention.
본 발명에 따른 초전도 자기저항 램은 비트라인(100)과, MTJ(105)와, 콘택라인(106)과, 워드라인(108)과, 선택 트랜지스터 TR 및 소스 라인(110)을 포함한다. The superconducting magnetoresistive RAM according to the present invention includes a
MTJ(105)는 가변 강자성층(Free magnetic layer; 101), 터널 접합층(Tunnel junction layer; 102) 및 고정 강자성층(Fixed magnetic layer; 103)이 적층되어 이루어진다. 가변 강자성층(Free magnetic layer; 101)과 고정 강자성층(Fixed magnetic layer; 103)은 얇은 절연층인 터널 접합층(Tunnel junction layer; 102)에 의해 서로 분리된다. The
이러한 본 발명은 비트라인(100), MTJ(105)의 가변 강자성층(101)과 고정 강 자성층(103)과, 콘택라인(106), 초전도 소스라인(100)은 고온 초전도체 물질로 이루어진다. In the present invention, the
여기서, 고온 초전도체 물질은 임계온도 30K를 갖는 란타늄계(란타늄-산소-불소-철-비소 화합물(La01 - xFxFeAs))와, 임계온도 90K를 갖는 이트륨계, 비스무스 산화물계, 임계온도 134K를 갖는 수은계 등으로 이루어질 수 있다. Here, the high temperature superconductor material is lanthanum-based (lanthanum-oxygen-fluorine-iron-arsenic compound (La0 1 - x F x FeAs)) having a critical temperature of 30K, yttrium-based, bismuth oxide-based, and critical temperature having a critical temperature of 90K. Mercury-based or the like having 134K.
그리고, 비트라인(100)은 MTJ(105)의 가변 강자성층(101)과 연결되고, 콘택라인(106)은 MTJ(105)의 고정 강자성층(103)과 연결된다. The
또한, 선택 트랜지스터 TR의 일단은 콘택라인(106)을 통해 MTJ(105)의 고정 강자성층(103)과 연결되고, 다른 일단은 소스라인(110)과 연결된다. 그리고, 선택 트랜지스터 TR는 워드라인(108)에 의해 스위칭 동작이 제어된다. In addition, one end of the selection transistor TR is connected to the fixed
이러한 구성을 갖는 본 발명의 고온 초전도체를 이용한 STT-MRAM은, 스핀 전달 스위칭 동작이 초전도 MTJ(105)의 상태를 평행(0)에서 불평행(0) 또는 그 반대로 전환한다. 이것은 초전도 MTJ(105)의 상단에서 하단으로 또는 그 반대로 흐르는 전류에 의해 수행된다. In the STT-MRAM using the high temperature superconductor of the present invention having such a configuration, the spin transfer switching operation switches the state of the
즉, 소스라인(110)에 로우 전압을 인가하고, 비트라인(100)에 하이 전압을 인가하면, 비트라인(100)에서 소스라인(110) 쪽으로 전류가 흐르게 된다. 이에 따라, 도 3a에서와 같이, MTJ(105)에 저저항 상태의 데이터 "0"이 라이트 된다.That is, when a low voltage is applied to the
반면에, 소스라인(110)에 하이 전압을 인가하고, 비트라인(100)에 로우 전압을 인가하면, 소스라인(110)에서 비트라인(100) 쪽으로 전류가 흐르게 된다. 이에 따라, 도 3b에서와 같이, MTJ(105)에 고저항 상태의 데이터 "1"이 라이트 된다. On the other hand, when a high voltage is applied to the
이러한 본 발명은 초전도 비트라인(100)과, 초전도 소스 라인(110)을 통하여 직접 셀 전류를 흐르게 함으로써 각 셀을 개별적으로 어드레싱할 수 있도록 한다. The present invention allows each cell to be individually addressed by allowing the cell current to flow directly through the
이렇게 초전도 STT 방식을 통해 전류를 편광시키면 고정 강자성층(103)을 통해 흐르는 전류는 전자를 편광시킨다. 그리고, 편광된 전자는 가변 강자성층(101)의 스위칭 동작에 영향을 미치게 되어 MTJ(105)가 평행과 불평행 전환을 수행하게 된다. 여기서, 스위칭 동작은 가변 강자성층(101)의 자화 반전을 의미한다. 이에 따라, 고정 강자성층(103)(편광기)에서 가변 강자성층(101)으로 데이터가 전달된다. When the current is polarized through the superconducting STT method, the current flowing through the fixed
이러한 전도도의 차이는 가변 강자성층(101)과 고정 강자성층(103)으로 각각 사용되는 강자성층의 스핀 분극도(Spin Polarization)와 배리어 물질을 통한 전자의 터널링 효과에 의존한다. The difference in conductivity depends on the spin polarization of the ferromagnetic layer used as the variable
평행, 반평행 상태에 따른 저항값을 변화를 터널자기저항비(Tunneling Magnetoresistance, TMR)라 부른다. The change in resistance according to parallel and antiparallel states is called Tunneling Magnetoresistance (TMR).
따라서, 높은 스핀 분극을 갖는 강자성 재료 및 터널 배리어의 개발은 MRAM의 재생 성능(Reading Margin)을 높이는데 가장 중요한 핵심 기술 사항이다. Therefore, the development of ferromagnetic materials and tunnel barriers with high spin polarization is the most important key technology for increasing the reading margin of MRAM.
또한, STT-RAM의 중요한 기술적 해결 과제는 자기터널접합의 스위칭 문제이다. 집적도가 Gb 급으로 갈수록 구동전류한계에 따라 특정 셀의 스위칭이 어려워지거나, 인접 셀에 의한 간섭문제가 발생한다. In addition, an important technical challenge of STT-RAM is the switching problem of magnetic tunnel junctions. As the degree of integration increases to Gb, switching of specific cells becomes more difficult or interference problems occur due to adjacent cells depending on the driving current limit.
본 발명은 스위칭 자화반전의 효율을 높이고 전류밀도를 높이는 셀 구조를 위해 초전도를 이용한 셀 구조를 구현하게 된다. 이와 더불어, 저 포화자화(Saturation Magnetization)를 갖는 초전도 재료층을 사용하는 MRAM 셀 구조를 구현하여 기록 성능(Writing Margin)의 효율을 증가시키도록 한다. The present invention implements a cell structure using superconductivity for a cell structure that increases the efficiency of switching magnetization inversion and increases the current density. In addition, an MRAM cell structure using a superconducting material layer having low saturation magnetization can be implemented to increase the efficiency of writing margin.
도 4는 본 발명에 따른 고온 초전도체를 이용한 MRAM의 다른 실시예이다. 4 is another embodiment of an MRAM using a high temperature superconductor according to the present invention.
본 발명은 실리콘 기판(200)상에 소스 영역(202a)과, 드레인 영역(202b)을 형성한다. 그리고, 실리콘 기판(200)의 채널영역 상부에 배리어 막질(204)이 형성된다. 그리고, 배리어 막질(204)의 상부에 게이트 영역(206)이 형성된다. The present invention forms a
소스 영역(202a)과 드레인 영역(202b)의 상부에는 각각 컨택층(208a,208b)이 성성되고, 컨택층(208a,208b)의 상부에는 랜딩 패드(210a,210b)가 형성된다.
또한, 게이트 영역(206)의 상측에는 클래딩(Cladding) 영역(212)이 형성되고, 클래딩 영역(212) 상에는 클래딩 영역(212)에 의해 감싸지도록 형성된 워드라인(214)이 형성된다. In addition, a
그리고, 드레인 영역(202b)의 상측에 형성된 랜딩 패드(210b)의 상부에는 컨택층(216)이 형성된다. 컨택층(216)의 상부에는 워드라인(214) 영역까지 연장된 바이패스 라인(218)이 형성된다. The
바이패스 라인(218)의 상부에는 워드라인(214)의 상측 영역에 MTJ(220)가 형성된다. 그리고, MTJ(220)의 상부에는 비트라인(225)이 형성된다. The
여기서, MTJ(220)는 고정 강자성층(223), 터널 접합층(222) 및 가변 강자성층(221)이 적층되어 이루어진다. Here, the
이러한 본 발명은 비트라인(225)과, MTJ(220)의 가변 강자성층(221)과 고정 강자성층(223)와, 워드라인(214)이 초전도 물질로 이루어진다. In the present invention, the
여기서, 고온 초전도체 물질은 임계온도 30K를 갖는 란타늄계(란타늄-산소-불소-철-비소 화합물(La01 - xFxFeAs))와, 임계온도 90K를 갖는 이트륨계, 비스무스 산화물계, 임계온도 134K를 갖는 수은계 등으로 이루어질 수 있다. Here, the high temperature superconductor material is lanthanum-based (lanthanum-oxygen-fluorine-iron-arsenic compound (La0 1 - x F x FeAs)) having a critical temperature of 30K, yttrium-based, bismuth oxide-based, and critical temperature having a critical temperature of 90K. Mercury-based or the like having 134K.
본 발명은 MTJ(220)에 데이터를 기록하는 기록 동작시 초전도 외부 도선에서 발생하는 자기장을 이용하여 자화 반전을 하게 된다. According to the present invention, magnetization reversal is performed by using a magnetic field generated from a superconducting external conductor during a recording operation for recording data in the
즉, MTJ(220)에 일정량 이상의 전류가 흘러 임계 자기장을 넘게 되면 초전도 가변 강자성층(221)의 자화방향이 반전하게 된다. 특히, 자기터널접합 셀의 크기가 작아질수록 스위칭에 저항하는 힘인 보자력(Coercivity, Hc)이 커지게 된다. 이에 따라, 큰 전류가 도선에 흘러야 하기 때문에 초전도 MTJ(220)와 초전도 외부 도선을 사용하게 된다. That is, when a predetermined amount or more of current flows in the
이러한 본 발명은 초전도 외부 도선으로 서로 수직한 위치에 형성된 워드라인(214)과 비트라인(225)을 사용하게 된다. 즉, 초전도 워드라인(214)과 초전도 비트라인(225)에 필요한 만큼의 전류를 각각 인가하게 된다. 그리고, 두 도선의 교차점에 있는 특정 셀 내에서 초전도 가변 강자성층(221)의 자화방향을 선택적으로 반전함으로써 원하는 정보를 기록한다. The present invention uses the word line 214 and the
전술한 바와 같이, 초전도 도선에 전류를 흘리면 초전도 도선의 주위에 원형의 자기장이 유도된다. 그리고, 임계값 이상의 전류를 초전도 도선에 흘려 초전도 자성박막의 보자력보다 큰 자기장을 셀 근처에 형성하게 된다. 그러면, 도선에 흐 르는 전류의 방향에 따라 초전도 자성박막으로 이루어진 초전도 가변 강자성층(221)의 자화방향을 결정할 수 있게 된다. As described above, when a current flows through the superconducting wire, a circular magnetic field is induced around the superconducting wire. Then, a current above the threshold flows through the superconducting wire to form a magnetic field larger than the coercive force of the superconducting magnetic thin film near the cell. Then, the magnetization direction of the superconducting variable
이때, 두 개의 수직한 초전도 도선에 전류를 인가하는 이유는, 교차점에 있는 초전도 자성층의 자화방향을 스위칭하는데 필요한 전류의 임계값이 하나의 초전도 도선에 전류를 흘려 스위칭하는데 필요한 임계값에 비해 절반 정도로 작기 때문이다. 이에 따라, 두 개의 초전도 도선에 전류를 인가하여 원하는 셀 만을 선택적으로 스위칭하게 된다. In this case, the reason why the current is applied to the two vertical superconducting wires is that the threshold of the current required to switch the magnetization direction of the superconducting magnetic layer at the intersection point is about half of the threshold required to switch the current through one superconducting wire. Because it is small. Accordingly, current is applied to the two superconducting wires to selectively switch only the desired cells.
이상에서와 같은 본 발명은 워드 라인(214)과 비트라인(225)에 공급되는 전류의 극성에 따라서 MTJ(220) 자화 상태 변화에 따른 데이터의 라이트가 이루어지게 된다. 그리고, MTJ(220)의 자화 상태에 따라 다르게 발생 되는 터널링 전류에 의하여 드레인에서 소스로 흐르는 전류의 양이 결정되어 데이터의 리드가 이루어지게 된다. As described above, according to the present invention, data is written according to the change of the magnetization state of the
이상에서 설명한 바와 같이, 본 발명은 고온 초전도체를 이용하여 자기저항 램을 구현함으로써 스위칭 자화반전의 효율을 높이고 전류 밀도를 높일 수 있도록 한다. As described above, the present invention implements a magnetoresistive RAM using a high temperature superconductor to increase the efficiency of switching magnetization inversion and increase the current density.
또한, MRAM 셀의 구조를 개선하여 기록 성능(Writing Margin)의 효율을 증가시킬 수 있도록 하는 효과를 제공한다. It also provides the effect of improving the structure of the MRAM cell to increase the efficiency of writing performance.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090056377A KR101043384B1 (en) | 2009-06-24 | 2009-06-24 | Magnetoresistive ram using high temperature superconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090056377A KR101043384B1 (en) | 2009-06-24 | 2009-06-24 | Magnetoresistive ram using high temperature superconductor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100138037A KR20100138037A (en) | 2010-12-31 |
KR101043384B1 true KR101043384B1 (en) | 2011-06-21 |
Family
ID=43511558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090056377A Expired - Fee Related KR101043384B1 (en) | 2009-06-24 | 2009-06-24 | Magnetoresistive ram using high temperature superconductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101043384B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595561B2 (en) | 2012-08-13 | 2017-03-14 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112012002442B4 (en) * | 2011-06-13 | 2018-12-27 | New York University | Magnetic storage system and method in various modes of operation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020084453A1 (en) | 2000-09-27 | 2002-07-04 | Ivan Bozovic | Hybrid oxide heterostructures and devices |
KR20040047549A (en) * | 2002-11-26 | 2004-06-05 | 샤프 가부시키가이샤 | Common bit/common source line high density 1t1r r-ram array |
US6849564B2 (en) * | 2003-02-27 | 2005-02-01 | Sharp Laboratories Of America, Inc. | 1R1D R-RAM array with floating p-well |
KR20070121819A (en) * | 2003-12-26 | 2007-12-27 | 마츠시타 덴끼 산교 가부시키가이샤 | Memory integrated circuit with memory element, memory circuit and variable resistor |
-
2009
- 2009-06-24 KR KR1020090056377A patent/KR101043384B1/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020084453A1 (en) | 2000-09-27 | 2002-07-04 | Ivan Bozovic | Hybrid oxide heterostructures and devices |
KR20040047549A (en) * | 2002-11-26 | 2004-06-05 | 샤프 가부시키가이샤 | Common bit/common source line high density 1t1r r-ram array |
US6849564B2 (en) * | 2003-02-27 | 2005-02-01 | Sharp Laboratories Of America, Inc. | 1R1D R-RAM array with floating p-well |
KR20070121819A (en) * | 2003-12-26 | 2007-12-27 | 마츠시타 덴끼 산교 가부시키가이샤 | Memory integrated circuit with memory element, memory circuit and variable resistor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595561B2 (en) | 2012-08-13 | 2017-03-14 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
Also Published As
Publication number | Publication date |
---|---|
KR20100138037A (en) | 2010-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10734054B2 (en) | Magnetic structure based on synthetic antiferromagnetic free layer and derivative SOT-MRAM | |
KR102545571B1 (en) | Manufacturing method of multilayer structure of magnetic material and BiSb, magnetoresistive memory, forward spin injection source | |
US9666793B2 (en) | Method of manufacturing magnetoresistive element(s) | |
JP5146836B2 (en) | Magnetic random access memory and manufacturing method thereof | |
US11776726B2 (en) | Dipole-coupled spin-orbit torque structure | |
RU2585578C2 (en) | Magnetic memory element | |
US10953319B2 (en) | Spin transfer MRAM element having a voltage bias control | |
KR101323786B1 (en) | Magnetic stack having reference layers with orthogonal magnetization orientation directions | |
KR100754930B1 (en) | MRM element of voltage controlled magnetization inversion recording method and method of recording and reading information using the same | |
US11527708B2 (en) | Ultra-fast magnetic random access memory having a composite SOT-MTJ structure | |
US9135973B2 (en) | Magnetoresistance effect element and magnetic memory | |
US10192600B2 (en) | Storage element | |
JP2007273495A (en) | Magnetic memory device and driving method thereof | |
CN103794715B (en) | A kind of based on voltage-controlled magnetic memory | |
CN103137855B (en) | Storage Elements and Storage Devices | |
CN108574041A (en) | Magnetic junction, method of providing magnetic junction, and magnetic memory | |
JP2007201059A (en) | Magnetic element, magnetic recording apparatus and writing method | |
CN102592658A (en) | Storage element and storage device | |
JP2006086476A (en) | Magnetic recording element and magnetic recording apparatus | |
EP2306510B1 (en) | Magnetic memory element and its driving method and nonvolatile memory device | |
US20090052237A1 (en) | Magnetic memory device and magnetic memory apparatus | |
KR101043384B1 (en) | Magnetoresistive ram using high temperature superconductor | |
KR101474665B1 (en) | Spin Transfer Torque Magnetic Tunnel Junction device, Operation Method thereof, and Magnetoresistive Random Access Memory including them | |
CN102376345B (en) | Magnetic multilayer film for magnetic random access memory | |
CN115802871A (en) | Magneton spin torque device, storage structure and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090624 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110114 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110531 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110615 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20110616 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20150509 |