[go: up one dir, main page]

KR101041613B1 - Transverse electric field liquid crystal display device - Google Patents

Transverse electric field liquid crystal display device Download PDF

Info

Publication number
KR101041613B1
KR101041613B1 KR1020030084013A KR20030084013A KR101041613B1 KR 101041613 B1 KR101041613 B1 KR 101041613B1 KR 1020030084013 A KR1020030084013 A KR 1020030084013A KR 20030084013 A KR20030084013 A KR 20030084013A KR 101041613 B1 KR101041613 B1 KR 101041613B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
common
liquid crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030084013A
Other languages
Korean (ko)
Other versions
KR20050050306A (en
Inventor
이원호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030084013A priority Critical patent/KR101041613B1/en
Publication of KR20050050306A publication Critical patent/KR20050050306A/en
Application granted granted Critical
Publication of KR101041613B1 publication Critical patent/KR101041613B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 고 개구율과 광 시야각 및 고 휘도를 구현하는 횡전계 방식 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a transverse electric field type liquid crystal display which realizes a high aperture ratio, a wide viewing angle, and high luminance.

본 발명은 횡전계 방식 액정표시장치에 있어서, 일정 전압 이상의 고 전압이 인가되어도 투과율이 최대가 되는 액정의 배열방향을 유지하기 위해, 하부기판에 공통 전극과 화소 전극을 "ㄱ" 및 "ㄴ"형상으로 하여, 서로 대각선 방향으로 대칭적으로 구성하고, 상부기판에는 상기 공통 전극과 동일한 형상의 공통 전극을 더욱 더 구성하는 것을 특징으로 한다.
In the transverse electric field type liquid crystal display device, in order to maintain the alignment direction of the liquid crystal having the maximum transmittance even when a high voltage of a predetermined voltage or more is applied, the common electrodes and the pixel electrodes are formed on the lower substrate by using "a" and "b". It is characterized in that the configuration, symmetrical configuration in the diagonal direction to each other, the upper substrate further comprises a common electrode having the same shape as the common electrode.

Description

횡전계 방식 액정표시장치{In-Plane switching mode LCD} Transverse electric field liquid crystal display device {In-Plane switching mode LCD}             

도 1은 일반적인 횡전계 방식 액정표시장치의 일부를 개략적으로 도시한 단면도이고,1 is a cross-sectional view schematically showing a part of a general transverse electric field type liquid crystal display device,

도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이기판의 구성을 도시한 확대 평면도이고,2 is an enlarged plan view showing the configuration of a conventional array substrate for a transverse electric field type liquid crystal display device;

도 3a, 3b는 일반적인 횡전계 방식 액정표시장치의 오프(off), 온(on)상태의 동작을 각각 도시한 단면도이고,3A and 3B are cross-sectional views illustrating operations of off and on states of a general transverse electric field type liquid crystal display device, respectively.

도 4는 종래에 따른 횡전계 방식 액정표시장치의 전압-투과율(V-T) 특성을 그래프로 나타낸 도면이고,4 is a graph illustrating voltage-transmittance (V-T) characteristics of a transverse electric field liquid crystal display according to the related art.

도 5는 종래에 따른 횡전계 방식 액정표시장치의 광시야각 특성을 나타낸 도면이고,5 is a view showing a wide viewing angle characteristics of a conventional transverse electric field type liquid crystal display device,

도 6은 본 발명에 따른 횡전계 방식 액정표시장치용 하부 기판의 구성을 도시한 확대 평면도이고,6 is an enlarged plan view showing the configuration of a lower substrate for a transverse electric field type liquid crystal display device according to the present invention;

도 7은 본 발명에 따른 횡전계 방식 상부기판의 일부를 도시한 확대 평면도이고,7 is an enlarged plan view showing a part of a transverse electric field type upper substrate according to the present invention;

도 8a와 도 8b는 전압이 오프, 온 상태일 때, 각각 액정의 동작을 나타낸 도 면이고,8A and 8B are diagrams illustrating the operation of liquid crystals when the voltage is turned off and on, respectively.

도 9는 도 6과 도 7의 S에 포함되는 영역에 위치하는 액정의 배열상태를 시뮬레이션한 결과를 나타낸 도면이고, FIG. 9 is a diagram illustrating a result of simulating an arrangement of liquid crystals positioned in regions included in S of FIGS. 6 and 7.

도 10은 도 9의 Ⅸ-Ⅸ를 따라 절단하여, 절단된 영역에 위치하는 액정의 배열상태와 그에 따른 투과율 특성을 나타낸 단면도이고,FIG. 10 is a cross-sectional view illustrating the arrangement state of the liquid crystals positioned along the cut region of FIG. 9 and the transmittance characteristics thereof according to FIG. 9.

도 11a 내지 도 11e와 도 12a 내지 도 12e는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조공정을 공정 순서에 따라 도시한 공정 단면도이다.
11A to 11E and 12A to 12E are cross-sectional views illustrating a manufacturing process of an array substrate for a transverse electric field type liquid crystal display device according to the present invention, in the order of a process.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

100 : 기판 102 : 게이트 전극100 substrate 102 gate electrode

104 :게이트 배선 106a,106b : 공통전극의 수직부104: gate wiring 106a, 106b: vertical portion of the common electrode

108 : 공통전극의 수평부 112 : 액티브층108: horizontal portion of the common electrode 112: active layer

116 : 소스 전극 118 : 드레인 전극116: source electrode 118: drain electrode

120 : 데이터 배선 126a : 화소 전극의 수직부120: data wiring 126a: vertical portion of pixel electrode

126b : 화소 전극의 수평부
126b: horizontal portion of the pixel electrode

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특 히, 고 개구율과 광 시야각 및 고휘도 특성을 가지는 횡전계 방식 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a transverse electric field type liquid crystal display device having a high aperture ratio, a wide viewing angle, and a high brightness characteristic.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Generally, the driving principle of a liquid crystal display device utilizes the optical anisotropy and polarization properties of a liquid crystal. Since the liquid crystal has a long structure, it has a directionality in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Therefore, when the molecular alignment direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular alignment direction of the liquid crystal by optical anisotropy, so that image information can be expressed.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, an active matrix liquid crystal display device (AM-LCD: below Active Matrix LCD, abbreviated as liquid crystal display device) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has the best resolution and video performance. It is attracting attention.

상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display includes a color filter substrate (upper substrate) on which a common electrode is formed, an array substrate (lower substrate) on which a pixel electrode is formed, and a liquid crystal filled between upper and lower substrates. In such a manner that the liquid crystal is driven by an electric field applied up and down, the pixel electrode has excellent characteristics such as transmittance and aperture ratio.

그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다. However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent. Therefore, new techniques have been proposed to overcome the above disadvantages. The liquid crystal display device to be described below has an advantage of excellent viewing angle characteristics by a liquid crystal driving method using a transverse electric field.                         

도 1은 일반적인 횡전계 방식 액정표시장치의 단면을 도시한 확대 단면도이다.1 is an enlarged cross-sectional view illustrating a cross section of a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 이격되어 구성되며, 컬러필터기판 및 어레이기판 (B1,B2)사이에는 액정층(90)이 개재되어 있다.As shown in the drawing, the transverse electric field type liquid crystal display device B is composed of a color filter substrate B1 and an array substrate B2 spaced apart from each other, and a liquid crystal layer 90 between the color filter substrate and the array substrates B1 and B2. ) Is intervened.

상기 어레이기판(B2)은 투명한 절연 기판(50)에 정의된 다수의 화소(P1,P2)마다 박막트랜지스터(T)와 공통 전극(58)과 화소 전극(72)이 구성된다.The array substrate B2 includes a thin film transistor T, a common electrode 58, and a pixel electrode 72 for each of the pixels P1 and P2 defined in the transparent insulating substrate 50.

상기 박막트랜지스터(T)는 게이트 전극(52)과, 게이트 전극(52) 상부에 절연막(60)을 사이에 두고 구성된 반도체층(62)과, 반도체층(62)의 상부에 서로 이격하여 구성된 소스 및 드레인 전극(64,66)을 포함한다.The thin film transistor T includes a gate electrode 52, a semiconductor layer 62 having an insulating layer 60 interposed therebetween, and a source configured to be spaced apart from each other on the semiconductor layer 62. And drain electrodes 64 and 66.

전술한 구성에서, 상기 공통 전극(58)과 화소 전극(72)은 동일 기판 상에 서로 평행하게 이격하여 구성된다.In the above configuration, the common electrode 58 and the pixel electrode 72 are configured to be spaced apart from each other in parallel on the same substrate.

그런데 일반적으로, 상기 공통 전극(58)은 상기 게이트 전극(52)과 동일층 동일물질로 구성되고, 상기 화소 전극(72)은 상기 소스 및 드레인 전극(64,66)과 동일층 동일물질로 구성되나, 개구율을 높이기 위해 도시한 바와 같이, 상기 화소 전극(72)은 투명한 전극으로 형성할 수 있다.In general, the common electrode 58 is made of the same material as the gate electrode 52, and the pixel electrode 72 is made of the same material as the source and drain electrodes 64 and 66. However, as shown in order to increase the aperture ratio, the pixel electrode 72 may be formed as a transparent electrode.

도시하지는 않았지만, 상기 화소(P1,P2)의 일 측을 따라 연장된 게이트 배선(미도시)과, 이와는 수직한 방향으로 연장된 데이터 배선(미도시)이 구성되고, 상기 공통 전극(58)에 전압을 인가하는 공통 배선(미도시)이 구성된다.Although not shown, a gate wiring (not shown) extending along one side of the pixels P1 and P2 and a data wiring (not shown) extending in a direction perpendicular thereto are formed, and the common electrode 58 is disposed on the common electrode 58. A common wiring (not shown) for applying a voltage is configured.

상기 컬러필터 기판(B1)은 투명한 절연 기판(30) 상에 상기 게이트 배선(미 도시)과 데이터 배선(미도시)과 박막트랜지스터(T)에 대응하는 부분에 블랙매트릭스(32)가 구성되고, 상기 화소(P1,P2)에 대응하여 컬러필터(34a,34b)가 구성된다.The color filter substrate B1 has a black matrix 32 formed on a transparent insulating substrate 30 corresponding to the gate wiring (not shown), the data wiring (not shown), and the thin film transistor T. Color filters 34a and 34b are formed corresponding to the pixels P1 and P2.

상기 액정층(90)은 상기 공통 전극(58)과 화소 전극(72)의 수평전계(95)에 의해 동작된다.The liquid crystal layer 90 is operated by the horizontal electric field 95 of the common electrode 58 and the pixel electrode 72.

이하, 도 2를 참조하여, 전술한 바와 같은 횡전계 방식 액정표시장치를 구성하는 어레이기판의 구성을 설명한다.(도 2의 어레이기판은 도 1의 구성과는 달리 상기 화소 전극을 불투명한 전극으로 형성한 예를 설명한다.)Hereinafter, referring to FIG. 2, a configuration of an array substrate constituting the transverse electric field type liquid crystal display device as described above will be described. (The array substrate of FIG. 2 is an electrode that is opaque, unlike the configuration of FIG. 1. The example formed by this is demonstrated.)

도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 평면도이다.2 is a plan view schematically illustrating a configuration of a conventional array substrate for a transverse electric field type liquid crystal display device.

도시한 바와 같이, 기판(50)상에 일 방향으로 연장된 게이트 배선(54)과, 게이트 배선(54)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(68)이 구성된다.As shown in the drawing, the gate wiring 54 extending in one direction on the substrate 50 and the data wiring 68 are formed so as to vertically intersect the gate wiring 54 to define the pixel region P. As shown in FIG. .

또한, 상기 게이트 배선(54)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(56)이 구성된다.In addition, the common wiring 56 is formed to cross the pixel region P while being spaced in parallel with the gate wiring 54.

상기 게이트 배선(54)과 데이터 배선(68)의 교차지점에는 상기 게이트 배선(54)과 연결된 게이트 전극(52)과, 게이트 전극(52) 상부의 반도체층(62)과, 반도체층(62) 상부의 소스 전극(64)과 드레인 전극(66)을 포함하는 박막트랜지스터(T)가 구성된다.At the intersection of the gate line 54 and the data line 68, the gate electrode 52 connected to the gate line 54, the semiconductor layer 62 on the gate electrode 52, and the semiconductor layer 62 are provided. The thin film transistor T including the upper source electrode 64 and the drain electrode 66 is configured.

상기, 화소 영역(P)에는 상기 공통 배선(56)에 수직하게 연장되고 서로 평행하게 이격된 공통 전극(58)이 구성되고, 상기 공통 전극(58)사이에는 공통 전극(58)과 평행하게 이격된 화소 전극(72)이 구성된다.The pixel region P includes a common electrode 58 extending perpendicular to the common wiring 56 and spaced in parallel to each other, and spaced in parallel with the common electrode 58 between the common electrodes 58. The pixel electrode 72 is constituted.

이하, 도 3a와 도 3b를 참조하여, 전압의 온/오프(on/off)에 따른 횡전계 모드의 동작특성을 알아본다.3A and 3B, operation characteristics of the transverse electric field mode according to on / off of voltage will be described.

도 3a, 3b는 전압이 각각 오프상태 일 때와 온상태 일 때, 공통 전극과 화소 전극 사이에 위치한 액정의 동작특성을 나타낸 도면이다.3A and 3B are diagrams illustrating operating characteristics of a liquid crystal positioned between a common electrode and a pixel electrode when voltages are in an off state and an on state, respectively.

도 3a에 도시한 바와 같이, 공통 전극(58)과 화소 전극(72) 사이에 전압이 인가되지 않을 경우, 액정(90)은 초기배열 상태를 유지하게 된다.As shown in FIG. 3A, when no voltage is applied between the common electrode 58 and the pixel electrode 72, the liquid crystal 90 maintains an initial arrangement state.

그러나, 도 3b에 도시한 바와 같이, 상기 공통 전극(58)과 화소 전극(72)사이에 전압이 인가되면, 상기 두 전극 사이에는 수평전계(95)가 분포하게 된다.However, as shown in FIG. 3B, when a voltage is applied between the common electrode 58 and the pixel electrode 72, the horizontal electric field 95 is distributed between the two electrodes.

이때, 액정(90)은 상기 전계(95)의 분포 방향으로 움직이려 하는 특성을 가지게 되며, 전계의 방향과 임의의 각을 가지고 배열된다.In this case, the liquid crystal 90 has a characteristic of moving in the distribution direction of the electric field 95 and is arranged at an angle with the direction of the electric field.

이때, 액정이 45도의 방향으로 배열되었을 때, 가장 최대의 투과율 특성을 나타낸다.At this time, when liquid crystals are arranged in the direction of 45 degrees, the maximum transmittance | permeability characteristic is shown.

그러나, 임의의 값 이상의 고전압이 인가되면 액정(90)은 상기 전계(95)의 방향과 수평한 방향으로 움직이려는 성질이 더욱 강해지므로 액정(90)은 45도 이상으로 배열하게 되며, 이러한 경우에는 투과율이 현저히 떨어지는 현상이 발생하게 된다.However, when a high voltage of a predetermined value or more is applied, the liquid crystal 90 becomes stronger to move in a direction parallel to the direction of the electric field 95, so that the liquid crystal 90 is arranged at 45 degrees or more. The phenomenon that the transmittance falls considerably occurs.

이하, 도 4를 참조하여 설명한다.A description with reference to FIG. 4 is as follows.

도 4는 종래에 따른 횡전계 방식 액정표시장치의 전압에 투과율 특성(V-T 특상)을 그래프로 나타낸 도면이다. FIG. 4 is a graph showing transmittance characteristics (V-T characteristics) in a voltage of a conventional transverse electric field type liquid crystal display device.                         

도시한 바와 같이, 횡전계 방식 액정패널에 인가될 수 있는 전압이 최대 10V라 가정할 경우, 6V일 때 최대의 투과율특성을 나타내는 반면 6V가 넘어서게 되면 갑자기 투과율 곡선(99)이 하강하는 것을 알 수 있다.As shown, assuming that the maximum voltage that can be applied to the transverse electric field type liquid crystal panel is 10V, it shows the maximum transmittance characteristic when 6V, while the transmittance curve 99 suddenly drops when 6V is exceeded. have.

이는, 6V 이상을 인가하게 되면 액정은 수평전계와 거의 평행하게 배열되기 때문에 액정은 45이상으로 배열하게 된다.This means that when 6V or more is applied, the liquid crystal is arranged in parallel with the horizontal electric field so that the liquid crystal is arranged at 45 or more.

이와 같은 경우에는, 액정패널의 투과율 특성이 떨어진다.In such a case, the transmittance characteristic of the liquid crystal panel is inferior.

이에 대해 이하, 도 5를 참조하여 설명한다.This will be described below with reference to FIG. 5.

도 5는 종래에 따른 횡전계 방식 액정표시장치의 광시야각 특성을 나타낸 그래프이다.5 is a graph showing a wide viewing angle characteristic of a conventional transverse electric field type liquid crystal display device.

도시한 바와 같이, 액정패널의 상하좌우에서 콘트라스트 특성이 대칭을 이루지 않음을 알 수 있다. As shown, it can be seen that the contrast characteristics are not symmetrical in the top, bottom, left and right of the liquid crystal panel.

즉, 서로 보상되지 못하고 한 방향으로 배열하기 때문에, 안정된 광시야각 특성을 보이지 않고, 상하방향과 좌우방향에서 옐로우 쉬프트(yellow shift)와 블루 쉬프트(blue shift)현상이 발생하는 것을 알 수 있다.That is, since they are arranged in one direction without being compensated with each other, it is seen that yellow shift and blue shift phenomena occur in up, down, left and right directions without showing stable wide viewing angle characteristics.

이러한 현상은 횡전계 방식 액정표시장치의 광시야각 특성이 현저히 저하됨은 물론 화질을 저하하는 문제를 유발하게 된다.
Such a phenomenon causes not only the wide viewing angle characteristic of the transverse electric field type liquid crystal display device to be significantly reduced but also a problem of degrading image quality.

본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 하부 기판에 공통 전극과 화소 전극을 "ㄱ"및 "ㄴ"형상으로 하여, 서로 대각선 방향으로 대 칭적으로 구성하고, 상기 하부 기판에 대응되는 상부 기판의 일면에 상부 공통 전극을 더욱 구성하는 것을 특징으로 한다. SUMMARY OF THE INVENTION The present invention has been proposed for the purpose of solving the above-described problems, and has a common electrode and a pixel electrode in the lower and lower portions of the lower electrode and the lower electrode in the diagonal direction. The upper common electrode may be further configured on one surface of the corresponding upper substrate.

이와 같은 구성은, 상기 공통 전극과 화소 전극 사이에서 전계가 45(또는 135도)도로 분포할 수 있도록 하고, 상부 기판에 공통전극을 더욱 구성함으로써, 공통 전극과 화소 전극의 거리에 상관없이 개구영역의 중심부에 대응하는 부분과 개구영역의 주변에 대응하는 영역에서의 휘도가 거의 동일하게 되므로, 고전압이 인가되더라도 액정 배열은 개구영역에 대응하여 균일하게 45(또 135도)도로 유지될 수 있어 안정된 투과율 특성을 유지할 수 있는 동시에, 고휘도를 구현할 수 있게 한다.Such a configuration allows an electric field to be distributed at 45 degrees (or 135 degrees) between the common electrode and the pixel electrode, and further configures the common electrode on the upper substrate, thereby opening the region regardless of the distance between the common electrode and the pixel electrode. Since the luminance in the portion corresponding to the center of the region and in the region corresponding to the periphery of the opening region is almost the same, the liquid crystal array can be maintained uniformly 45 degrees (or 135 degrees) corresponding to the opening region even when a high voltage is applied. It is possible to maintain high transmittance characteristics and to realize high brightness.

또한, 하부기판에 공통배선을 따로 구성하지 않아도 되므로 기존의 횡전계 방식 액정표시장치보다 고개구율을 구현할 수 있다.In addition, since it is not necessary to separately configure a common wiring on the lower substrate, it is possible to implement a higher opening ratio than the conventional transverse electric field type liquid crystal display device.

또한, 전술한 전극의 구조는 한 화소를 다수의 영역으로 나누게 되고, 각 영역에 구성되는 액정은 서로 대칭되는 방향으로 배열하게 된다. 따라서 광보상 특성에 의해 컬러쉬프트 현상을 방지할 수 있다.
In addition, the structure of the electrode described above divides one pixel into a plurality of regions, and the liquid crystals formed in each region are arranged in a symmetrical direction. Therefore, the color shift phenomenon can be prevented by the optical compensation characteristics.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치는 서로 이격 하여 구성된 제 1 기판과, 제 2 기판과; 상기 제 1 기판 상에 일 방향으로 연장된 게이트 배선과; 상기 게이트 배선과 수직한 방향으로 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 화소영역 내측에 상기 데이터 배선과 인접하여 나란하게 형성된 제 1 공통 수직부 및 제 2 공통 수직부와, 상기 제 1 및 제 2 공통 수직부와 그 끝단이 연결되며 이격하며 형성된 다수의 공통 수평부로 구성되어 사다리 형태를 갖는 공통전극과; 상기 화소영역 내에 상기 제 1 및 제 2 공통 수직부와 나란하게 이들 두 구성요소 사이에 위치하는 화소 수직부와 상기 화소 수직부와 수직 교차하며 상기 다수의 공통 수평부와 나란하게 교대하며 형성된 다수의 화소 수평부로 구성된 화소전극과; 상기 제 1 기판과 마주보는 제 2 기판의 일면에 상기 제 1 기판에 구성된 상기 공통 전극과 평면적으로 겹쳐지는 동일한 형상으로 구성된 상부 공통 전극과; 서로 이웃하는 화소영역 간에 상기 데이터 배선을 사이에 두고 인접하는 상기 제 1 공통 수직부 및 제 2 공통 수직부와 그 양 끝단이 접촉하는 공통 연결부를 포함한다.In accordance with an aspect of the present invention, a transverse electric field type liquid crystal display device includes: a first substrate and a second substrate spaced apart from each other; A gate wiring extending in one direction on the first substrate; A data line crossing the gate line in a direction perpendicular to the pixel line to define a pixel area; A thin film transistor configured at an intersection point of the gate line and the data line; A plurality of common horizontal portions formed in the pixel area, the first common vertical portion and the second common vertical portion formed in parallel with the data line, and the first and second common vertical portions and ends thereof connected to and spaced apart from each other; A common electrode having a ladder shape; A plurality of pixel vertical portions positioned between the two components in parallel with the first and second common vertical portions in the pixel area and vertically intersecting with the pixel vertical portions and alternately arranged in parallel with the plurality of common horizontal portions; A pixel electrode composed of a pixel horizontal portion; An upper common electrode formed on one surface of the second substrate facing the first substrate, the upper common electrode having an identical shape overlapping the common electrode formed on the first substrate; The first common vertical part and the second common vertical part which are adjacent to each other with the data wires interposed therebetween are adjacent to each other, and a common connection part of which both ends thereof contact each other.

상기 화소 전극의 다수의 화소 수평부 중 상기 화소영역 내에서 최상부에 위치하는 화소 수평부는 상기 게이트 배선의 상부에 위치하여, 게이트 배선을 제 1 전극으로 하고, 상기 화소 수평부를 제 2 전극으로 하는 스토리지 캐패시터가 구성된다.The pixel horizontal portion positioned at the top of the pixel region among the plurality of pixel horizontal portions of the pixel electrode is positioned above the gate wiring, so that the gate wiring is the first electrode and the pixel horizontal portion is the second electrode. The capacitor is configured.

상기 박막트랜지스터는 상기 게이트 배선과 연결된 게이트 전극과, 상기 데이터 배선과 연결된 소스 전극과, 상기 소스 전극과 소정 간격 이격 되고, 상기 화소 전극과 연결된 드레인 전극으로 구성된다.The thin film transistor includes a gate electrode connected to the gate line, a source electrode connected to the data line, a drain electrode spaced apart from the source electrode by a predetermined distance, and a drain electrode connected to the pixel electrode.

상기 공통 전극 및 상부 공통 전극과 화소 전극은 평면적으로 서로 대칭 되게 구성되어, 정사각형 또는 직사각형을 이룬다.The common electrode, the upper common electrode, and the pixel electrode are configured to be symmetrical to each other in a plane, thereby forming a square or a rectangle.

삭제delete

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 --Example

본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 구성은, 하부기판에 공통 전극과 화소 전극을 "ㄱ" 및 "ㄴ"형상으로 서로 대각선 방향으로 대칭되도록 구성하고, 상부기판에는 상기 공통 전극과 동일한 상부 공통 전극을 더욱 구성하는 것을 특징으로 한다.The array substrate for a transverse electric field type liquid crystal display device according to the present invention is configured such that the common electrode and the pixel electrode are symmetrically diagonally aligned with each other in a shape of "a" and "b" on the lower substrate, and the common electrode on the upper substrate. It is characterized by further comprising the same upper common electrode as.

이하, 도면을 참조하여, 본 발명에 따른 어레이기판의 구성을 개략적으로 설명한다. Hereinafter, with reference to the drawings, the configuration of the array substrate according to the present invention will be described schematically.

도 6과 도 7은 본 발명에 따른 횡전계 방식 액정표시장치용 하부 기판과 상부 기판의 한 화소를 개략적으로 도시한 확대 평면도이다.6 and 7 are enlarged plan views schematically illustrating one pixel of a lower substrate and an upper substrate for a transverse electric field type liquid crystal display according to the present invention.

도시한 바와 같이, 하부 기판(100)의 일면에는 일 방향으로 연장된 게이트 배선(104)과, 게이트 배선(104)과 교차하여 화소 영역(PA)을 정의하는 데이터 배선(120)을 구성한다.As shown in the drawing, the gate line 104 extending in one direction and the data line 120 defining the pixel area PA intersect the gate line 104 on one surface of the lower substrate 100.

상기 화소 영역(PA)의 일 측에는 게이트 전극(102)과, 게이트 전극(102)상부의 반도체층(112)과, 반도체층(112)의 상부에서 서로 이격된 소스 전극(116)과 드레인 전극(118)을 포함하는 박막트랜지스터(T)를 구성한다.One side of the pixel area PA includes a gate electrode 102, a semiconductor layer 112 on the gate electrode 102, and a source electrode 116 and a drain electrode spaced apart from each other on the semiconductor layer 112. 118 to form a thin film transistor (T).

상기 화소 영역(PA)에는 공통 전극(106a,106b,108)과 화소 전극(126a,126b)을 각각 "ㄴ"형상과 "ㄱ"형상으로 서로 대각선 방향으로 대칭되도록 구성한다.In the pixel area PA, the common electrodes 106a, 106b and 108 and the pixel electrodes 126a and 126b are configured to be symmetrically diagonally aligned with each other in a "b" shape and a "b" shape, respectively.

이러한 구성은 상기 화소 영역(PA)을 정사각형 또는 직사각형 형상의 다수개 의 영역(A1,A2,A3,A4,A5,A6,A7,A8)으로 나눈다.This configuration divides the pixel area PA into a plurality of areas A1, A2, A3, A4, A5, A6, A7, and A8 in a square or rectangular shape.

상기 공통 전극(106a,106b,108)과 화소 전극(126a,126b)의 구성을 더욱 상세하게 설명하면, 상기 공통 전극(106a,106b,108)은 화소 영역(PA)의 양측에 위치하고 상기 데이터 배선(120)과 평행하게 구성된 수직부(106a,106b)와, 상기 수직부를 연결하는 다수개의 수평부(108)로 구성한다.The configuration of the common electrodes 106a, 106b and 108 and the pixel electrodes 126a and 126b will be described in more detail. The common electrodes 106a, 106b and 108 are positioned at both sides of the pixel area PA and the data wires. Vertical parts 106a and 106b configured in parallel with 120 and a plurality of horizontal parts 108 connecting the vertical parts.

상기 화소 전극(126a,126b)은 상기 공통 전극(106a,106b,108)의 수직부(106a,106b) 사이에 위치하고 이들과는 평행하게 이격된 수직부(126a)와, 상기 수직부(126a)와 수직한 방향으로 교차하는 수평부(126b)로 구성한다.The pixel electrodes 126a and 126b are disposed between the vertical portions 106a and 106b of the common electrodes 106a, 106b and 108 and vertically spaced apart from and parallel to the vertical portions 126a and the vertical portions 126a. And a horizontal portion 126b intersecting in the vertical direction.

상기 화소 전극(126a,126b)의 수평부(126b)는 공통 전극의 수평부(108)와 소정 간격 평행하게 이격되도록 구성한다.The horizontal portions 126b of the pixel electrodes 126a and 126b are spaced apart from each other in parallel with the horizontal portions 108 of the common electrode.

전술한 구성에서, 상기 공통 전극(106a,106b,108)은 서로 이웃한 화소 영역(미도시)의 공통 전극과 연결된 연결부(c)를 포함한다. 따라서, 액정패널의 전면에 대해 동일한 공통 전압이 흐르게 된다.In the above-described configuration, the common electrodes 106a, 106b, and 108 include a connection part c connected to the common electrodes of adjacent pixel regions (not shown). Therefore, the same common voltage flows to the entire surface of the liquid crystal panel.

또한, 상기 게이트 배선(104)의 상부에 화소 전극의 수평부(126b)가 위치하게 되며, 화소 전극의 수평부(126b)를 제 1 전극으로 하고, 그 하부의 게이트 배선(102)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 형성된다.In addition, the horizontal portion 126b of the pixel electrode is positioned above the gate wiring 104, and the horizontal portion 126b of the pixel electrode is the first electrode, and the lower gate wiring 102 is the second electrode. A storage capacitor C ST serving as an electrode is formed.

도 7에 도시한 바와 같이, 상기 하부 기판(100)과 대응되는 상부 기판(200)의 일면에는 상기 공통 전극(106a,106b)과 동일한 위치에 이와 동일한 형상의 상부 공통 전극(204a,204b,206)을 더욱 구성한다. As shown in FIG. 7, the upper common electrode 204a, 204b, and 206 having the same shape on one surface of the upper substrate 200 corresponding to the lower substrate 100 at the same position as the common electrodes 106a and 106b. ).                     

즉, 상기 상부 공통 전극(204a,204b,206)은 평행하게 이격된 양측 수직부(204a,204b)와, 상기 양측 수직부를 연결하는 다수개의 수평부(206)로 구성한다.That is, the upper common electrodes 204a, 204b, and 206 may include two vertical parts 204a and 204b spaced in parallel and a plurality of horizontal parts 206 connecting the two vertical parts.

이때, 상기 하부 기판(100)에 구성한 공통 전극(106a,106b,108)과 화소 전극(126a,126b)과 상기 공통 전극(106a,106b,108)과 대응하는 상부 공통 전극(204a,204b,206)은, 앞서 언급한 바와 같이, 상기 화소 영역(PA)을 사각형상의 다수개의 영역(A1,A2,A3,A4,A5,A6,A7,A8)으로 나누게 되며, 각각의 영역에서 발생한 전계(300a,300b)는 상기 공통 전극 및 화소 전극의 수평부(108(및 206),126b)를 중심으로 45도와 135도 방향으로 서로 대칭되는 형상으로 분포하도록 한다.At this time, the common electrodes 106a, 106b and 108, the pixel electrodes 126a and 126b, and the upper common electrodes 204a, 204b and 206 formed in the lower substrate 100 correspond to each other. As described above, the pixel area PA is divided into a plurality of rectangular areas A1, A2, A3, A4, A5, A6, A7, and A8, and the electric field 300a generated in each area 300b is distributed in a shape symmetrical with respect to the horizontal portions 108 (and 206 and 126b) of the common electrode and the pixel electrode in the 45 degree and 135 degree directions.

따라서, 상기 전계(300a,300b)의 분포에 의해, 단일 화소 내에 액정의 배열방향이 서로 대칭되는 다수의 도메인(domain)이 형성될 수 있다.Accordingly, due to the distribution of the electric fields 300a and 300b, a plurality of domains in which the arrangement directions of the liquid crystals are symmetric with each other may be formed in a single pixel.

이와 같은 구성은, 광학적 보상을 유도하여 컬러쉬프트와 같은 불량을 방지할 수 있으며, 이로 인해 고화질의 광시야각 특성을 가진 액정패널을 제작하는 것이 가능해 진다.Such a configuration can induce optical compensation to prevent defects such as color shift, thereby making it possible to manufacture a liquid crystal panel having a wide viewing angle characteristic of high quality.

또한, 상기 공통 전극(106a,106b),108)과 화소 전극(126a,126b)과 상부 공통전극(204a,204b,206)의 구성에 의해 일정전압 이상의 전압이 인가되더라고 액정패널은 높은 투과율을 유지할 수 있으며, 개구영역 내에서 균일한 휘도 분포를 얻을 수 있다.In addition, the liquid crystal panel has a high transmittance even though a voltage of a predetermined voltage or more is applied by the configuration of the common electrodes 106a, 106b, 108, the pixel electrodes 126a, 126b, and the upper common electrodes 204a, 204b, 206. It is possible to maintain and obtain a uniform luminance distribution in the opening area.

이하, 도 8a와 도 8b를 참조하여, 전술한 본 발명에 따른 전극 구조를 통한 액정의 배열 특성을 설명한다. Hereinafter, referring to FIGS. 8A and 8B, arrangement characteristics of the liquid crystal through the electrode structure according to the present invention will be described.                     

도 8a 와 도 8b는 각각 전압이 오프(off) 및 온(on)되었을 경우, 액정의 동작특성을 도시한 도면이다. (공통 전극에 대응하여 상부 공통전극이 구성되나, 상부 공통전극의 구성은 생략한다.)8A and 8B are diagrams showing operating characteristics of the liquid crystal when the voltages are turned off and on, respectively. (The upper common electrode is configured to correspond to the common electrode, but the configuration of the upper common electrode is omitted.)

도 8a에 도시한 바와 같이, 공통 전극(106a,106b,108)과 화소 전극(126a,126b)은 "ㄱ"형상 및 "ㄴ"형상으로 서로 대각선 방향으로 대칭적으로 구성된 형상이며, 전압이 인가되지 않았을 경우에는 액정(400)은 초기 배열상태를 유지하게 되나, 도 8b에 도시한 바와 같이 전압이 인가되면, 상기 공통 전극(106a,106b,108)과 화소 전극(126a,126b)사이에 전계(300a,330b)가 분포하게 되며, 액정은 전계의 분포방향과 평행한 방향으로 배열하게 된다.As shown in FIG. 8A, the common electrodes 106a, 106b and 108 and the pixel electrodes 126a and 126b are symmetrically configured diagonally with each other in an "a" shape and a "b" shape, and voltage is applied thereto. If not, the liquid crystal 400 maintains an initial arrangement, but when voltage is applied as shown in FIG. 8B, an electric field is formed between the common electrodes 106a, 106b and 108 and the pixel electrodes 126a and 126b. (300a, 330b) is distributed, the liquid crystal is arranged in a direction parallel to the distribution direction of the electric field.

이때, 전계(300a,300b)의 분포방향은 서로 이웃하는 도메인에 대해 45도와 135도 방향으로 분포하기 때문에 아무리 고전압을 인가해도 액정의 배열방향은 45도 또는 135도를 유지하게 된다. At this time, since the distribution directions of the electric fields 300a and 300b are distributed in the directions of 45 degrees and 135 degrees with respect to neighboring domains, the alignment direction of the liquid crystals is maintained at 45 degrees or 135 degrees no matter how high a voltage is applied.

이러한 특성으로 인해, 본 발명에 따른 액정패널은 일정 전압 이상의 고전압을 인가해도 액정이 45(또는 135도)도 이상으로 배열하지 않기 때문에 종래와는 달리 높은 투과율 특성이 유지될 수 있다.Due to these characteristics, the liquid crystal panel according to the present invention can maintain a high transmittance characteristic unlike the prior art because the liquid crystal does not arrange more than 45 (or 135 degrees) even when a high voltage of a predetermined voltage or more is applied.

또한, 상기 하부 기판에 구성한 공통 전극과 대응하여 상부기판에 상부 공통 전극을 더욱 구성함으로써, 공통 전극과 화소 전극 사이의 거리에 상관없이 개구영역 내에서 균일한 휘도분포를 얻을 수 있으며 이때, 개구영역 내에서 80%이상의 투과율을 얻을 수 있다. Further, by further configuring the upper common electrode on the upper substrate corresponding to the common electrode configured on the lower substrate, a uniform luminance distribution can be obtained in the opening region regardless of the distance between the common electrode and the pixel electrode. A transmittance of 80% or more can be obtained in the substrate.

전술한 바와 같은 특성을 나타내는 각 도메인에서의 액정의 배열방향과 그에 따른 투과율 특성을 이하, 도 9와 10을 참조하여 상세히 설명한다.The arrangement direction of the liquid crystal in each domain exhibiting the characteristics as described above and the transmittance characteristic thereof will be described in detail with reference to FIGS. 9 and 10.

도 9는 도 6과 도 7의 S에 포함되는 영역에 위치하는 액정의 배열상태를 시뮬레이션한 결과를 나타낸 도면이고, 도 10은 도 9의 Ⅸ-Ⅸ를 따라 절단하여, 절단된 영역에 위치하는 액정의 배열상태와 그에 따른 투과율 특성을 나타낸 단면도이다. FIG. 9 is a diagram illustrating a simulation result of arrangement of liquid crystals positioned in regions included in S of FIGS. 6 and 7, and FIG. 10 is cut along the line VII-VII of FIG. 9 and positioned in the cut region. It is sectional drawing which shows the arrangement state of a liquid crystal and its transmittance characteristic.

도 9에 도시한 바와 같이, 상,하,좌,우로 이웃한 각 영역(A1,A2,A3,A4)에 분포하는 전계(300a,300b)는 각각 45도 와 135도로 대칭성을 가지고 분포하게 되며, 이러한 전계(300a,300b)의 분포에 따른 액정 디렉터(450)가 45도 와 135도로 대칭성을 가지고 분포하고 있음을 알 수 있다.As shown in FIG. 9, the electric fields 300a and 300b distributed in the adjacent regions A1, A2, A3, and A4 in the up, down, left, and right directions are symmetrically distributed at 45 degrees and 135 degrees, respectively. It can be seen that the liquid crystal director 450 according to the distribution of the electric fields 300a and 300b is symmetrically distributed at 45 degrees and 135 degrees.

따라서, 다수의 영역(도 9의 A1,A2,A3,A4)은 서로 대칭되는 방향으로 액정이 배열하기 때문에 광보상을 통해 컬러쉬프트 현상을 방지할 수 있게 된다.Therefore, the plurality of regions (A1, A2, A3, and A4 of FIG. 9) are arranged in directions in which they are symmetrical with each other, thereby preventing color shift through optical compensation.

또한, 상기 공통 전극을 하부 기판과 상부 기판에 구성함으로써, 개구 영역은 중심과 주변에서 휘도가 균일하게 분포하게 된다.In addition, by configuring the common electrode on the lower substrate and the upper substrate, the aperture region is uniformly distributed in the center and the periphery.

이에 대해, 도 10을 참조하면, 도 10에 도시한 바와 같이, 상, 하부의 공통 전극(204a,106a)이 위치한 부분을 제외한 개구부(A1,A2)에서는 투과율 곡선(350)이 최대를 나타내는 동시에, 상.하부 공통 전극(204a,106a)에 근접하여 액정 디렉터(450)의 분포가 개구부(A1,A2)의 안쪽과 동일하게 수평으로 정렬되어 있으며 이로 인해, 개구부에서의 휘도차가 심하게 나타나지 않게 된다.On the other hand, referring to FIG. 10, as shown in FIG. 10, the transmittance curve 350 shows the maximum at the openings A1 and A2 except the portions where the upper and lower common electrodes 204a and 106a are located. The liquid crystal director 450 is aligned horizontally with the inside of the openings A1 and A2 in close proximity to the upper and lower common electrodes 204a and 106a, so that the luminance difference in the openings is not severely displayed. .

이는 투과율과 관계 있으며, 본 발명에 따른 전극 구조를 적용하면 개구부 평균 투과율이 80% 이상으로 높게 나타나는 결과를 얻을 수 있었다. This is related to the transmittance, and when the electrode structure according to the present invention is applied, the opening average transmittance of 80% or more was obtained.                     

이하, 도 11a 내지 도 11e와 도 12a 내지 도 12e를 참조하여, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조공정을 설명한다.Hereinafter, a manufacturing process of the array substrate for a transverse electric field type liquid crystal display device according to the present invention will be described with reference to FIGS. 11A to 11E and 12A to 12E.

도 11a와 도 12a에 도시한 바와 같이, 기판(100)상에 스위칭 영역(TA)과 화소영역(PA)을 정의한다.As shown in FIGS. 11A and 12A, the switching area TA and the pixel area PA are defined on the substrate 100.

다음으로, 알루미늄(Al)과 이를 포함한 알루미늄 계열의 금속을 증착하고 패턴하여, 상기 화소 영역(PA)의 일측에 게이트 배선(104)과 이것에 연결되고 상기 스위칭 영역(TA)에 게이트 전극(102)을 형성한다.Next, aluminum (Al) and an aluminum-based metal including the same are deposited and patterned so as to be connected to the gate line 104 and the gate electrode 102 on one side of the pixel area PA and the gate electrode 102 in the switching area TA. ).

동시에, 상기 화소 영역(PA)에는 공통 전극(도 6의 106a,도 6의 106b,108)을 형성한다. 공통 전극은 상기 게이트 배선(104)과 수직한 방향으로 화소 영역의 양측에 각각 위치한 제 1, 제 2 수직부(도 6의 106a,106b)와, 상기 제 1 수직부(도 6의 106a)와 제 2 수직부(도 6의 106b)를 연결하고 서로 소정간격 평행하게 이격된 다수의 수평부(108)로 구성한다.At the same time, common electrodes (106a in FIG. 6 and 106b and 108 in FIG. 6) are formed in the pixel area PA. The common electrode includes first and second vertical portions 106a and 106b positioned at both sides of the pixel area in a direction perpendicular to the gate line 104, and the first vertical portion 106a of FIG. 6. A second vertical portion (106b of FIG. 6) is connected to each other and composed of a plurality of horizontal portions 108 spaced apart in parallel by a predetermined interval.

이때, 상기 각 화소 영역(P)에 구성한 공통 전극(도 6의 106a,106b,108)은 이웃한 화소 영역(미도시)의 공통 전극(미도시)과 연결되도록 형성한다.In this case, the common electrodes 106a, 106b and 108 of FIG. 6 are formed to be connected to common electrodes (not shown) of neighboring pixel regions (not shown).

상기 게이트 배선(104)을 알루미늄 계열로 형성하는 것은 저항을 낮추어 신호지연(signal delay)을 방지하기 위한 것이며, 일반적으로는 상기 알루미늄계열의 금속이 화학적 물리적으로 약하여 핀홀(pin-hole)또는 힐락(hillock)과 같은 불량이 발생하기 쉽기 때문에 이를 보호하기 위한 보호층으로 별도의 금속(크롬(Cr) 또는 몰리브덴(Mo))을 적층하여 구성한다.Forming the gate wiring 104 in an aluminum series is to prevent a signal delay by lowering a resistance, and in general, the aluminum-based metal is chemically and physically weak so that pin-hole or hillock ( Since defects such as hillock are likely to occur, a separate metal (chromium (Cr) or molybdenum (Mo)) is formed as a protective layer for protecting the same.

다음으로, 도 11b와 도 12b에 도시한 바와 같이, 상기 게이트 배선(104)과 게이트 전극(102)과 공통 전극(도 6의 106a,106b,108)이 형성된 기판(100)의 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNX)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(110)을 형성한다.Next, as shown in FIGS. 11B and 12B, silicon oxide is formed on the entire surface of the substrate 100 on which the gate wiring 104, the gate electrode 102, and the common electrode (106a, 106b, and 108 of FIG. 6) are formed. The gate insulating layer 110 is formed by depositing one selected from the group of inorganic insulating materials including (SiO 2 ) and silicon nitride (SiN X ).

연속하여, 상기 게이트 절연막(110)의 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 적층한 후 패턴하여, 상기 게이트 전극(102)에 대응하는 게이트 절연막(110)의 상부에 액티브층(active layer, 112)과 오믹 콘택층(ohmic contact layer, 114)을 형성한다.Subsequently, an amorphous silicon (a-Si: H) and an amorphous silicon (n + a-Si: H) including impurities are stacked on the gate insulating layer 110 and then patterned to form the gate electrode 102. An active layer 112 and an ohmic contact layer 114 are formed on the gate insulating layer 110 corresponding to the gate insulating layer 110.

다음으로, 도 11c와 도 12c에 도시한 바와 같이, 상기 액티브층(112)과 오믹 콘택층(114)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 구리(Cu) 등을 포함하는 도전성 금속 그룹 중 선택된 금속을 증착하고 패턴하여, 상기 오믹 콘택층(112)의 상부에 서로 이격하여 구성되도록 소스 전극(116)과 드레인 전극(118)과, 상기 소스 전극(114)과 연결되고 상기 게이트 배선(104)과는 수직방향으로 교차하여 화소 영역(PA)을 정의하는 데이터 배선(도 6의 120)을 형성한다.Next, as illustrated in FIGS. 11C and 12C, chromium (Cr), molybdenum (Mo), and tungsten (W) are formed on the entire surface of the substrate 100 on which the active layer 112 and the ohmic contact layer 114 are formed. And depositing and patterning a metal selected from the group of conductive metals including titanium (Ti), copper (Cu), and the like, so as to be spaced apart from each other on the ohmic contact layer 112. 118 and a data line (120 of FIG. 6) connected to the source electrode 114 and crossing the gate line 104 in a vertical direction to define the pixel area PA.

도 11d와 도 12d에 도시한 바와 같이, 상기 소스 전극 및 드레인 전극(116,118)과 데이터 배선(도 6의 120)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)와 같이 유전율이 작은 유기절연막을 도포하여 보호막(122)을 형성한 후 이를 패턴하여, 상기 드레인 전극(118)을 노출하는 드레인 콘택홀(124)을 형성한다. As illustrated in FIGS. 11D and 12D, benzocyclobutene (BCB) and acryl based are formed on the entire surface of the substrate 100 on which the source and drain electrodes 116 and 118 and the data line 120 (FIG. 6) are formed. An organic insulating film having a low dielectric constant such as resin is coated to form the protective film 122, and then patterned to form a drain contact hole 124 exposing the drain electrode 118.                     

도 11e와 도 12e에 도시한 바와 같이, 상기 보호막(122)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(118)과 접촉하는 화소 전극( )을 형성한다.As shown in FIGS. 11E and 12E, a selected one of a transparent conductive metal group including indium tin oxide (ITO) and indium zinc oxide (IZO) is deposited on the passivation layer 122 and then patterned. As a result, a pixel electrode () contacting the drain electrode 118 is formed.

이때, 상기 화소 전극(도 6의 126a,126b)은 상기 공통 전극(도 6의 106a와 106b, 108)의 수평부(108)와 수직하게 교차하는 수직부(도 6의 126a)와, 수직부(도 6의 126a)와는 교차되고 상기 공통 전극의 수평부(108)와 평행하게 이격된 수평부(126b)로 구성한다. In this case, the pixel electrodes 126a and 126b of FIG. 6 are vertically intersected with the vertical portions 126a of FIG. 6 and perpendicular to the horizontal portions 108 of the common electrodes 106a, 106b and 108 of FIG. 6. It consists of the horizontal part 126b which cross | intersects (126a of FIG. 6) and spaced apart in parallel with the horizontal part 108 of the said common electrode.

이때, 상기 게이트 배선(104)의 상부에 화소 전극의 수평부(126b)가 위치하게 되며, 화소 전극의 수평부(126b)를 제 1 전극으로 하고, 그 하부의 게이트 배선(102)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 형성된다.At this time, the horizontal portion 126b of the pixel electrode is positioned above the gate wiring 104, the horizontal portion 126b of the pixel electrode is the first electrode, and the lower gate wiring 102 is the second electrode. A storage capacitor C ST serving as an electrode is formed.

전술한 바와 같이 구성된 공통 전극과 화소 전극은 각각 화소 영역(PA)에 대응하여 사각형상의 다수의 영역을 정의하며, 각 영역 마다 공통전극과 화소전극은 "ㄱ" 및 "ㄴ"형상으로 서로 대각선 방향으로 대칭적으로 구성된 형상이다.The common electrode and the pixel electrode configured as described above respectively define a plurality of quadrangular regions corresponding to the pixel area PA, and the common electrode and the pixel electrode in each region are diagonally formed in the "a" and "b" shapes. It is a symmetrical shape.

이와 같은 구성은 각 영역마다 전계가 45도(또는 135도)방향으로 분포하도록 하며, 공통전극과 화소전극을 경계로 하여 상,하,좌,우로 이웃한 영역(A1,A2,A3,A4,A5,A6,A7,A8)마다 전계(도 6의 300a,300b)는 서로 대칭성을 가지고 분포하게 된다. In this configuration, the electric field is distributed in 45 ° (or 135 °) directions in each area, and the adjacent areas A1, A2, A3, A4, and A are adjacent to the common electrode and the pixel electrode. For each of A5, A6, A7, and A8, the electric fields 300a and 300b of FIG. 6 are distributed with symmetry.

따라서, 액정을 구동하게 되면 각 영역마다 액정이 서로 대칭되는 방향으로 배열하는 다수의 도메인이 형성된다.Therefore, when driving the liquid crystal, a plurality of domains are formed in each region in which liquid crystals are arranged in a symmetrical direction.

전술한 구성은 또한, 상기 전계가 수평방향이 45도(또는 135도)의 방향으로 분포하기 때문에 종래와는 달리 일정 전압 이상의 고전압을 인가해도 45도(또는 135도) 이상으로 배열하지 않는다.In the above-described configuration, since the electric field is distributed in the direction of 45 degrees (or 135 degrees) in the horizontal direction, it is not arranged at 45 degrees (or 135 degrees) or more even when a high voltage of a predetermined voltage or more is applied unlike the conventional art.

따라서, 전압에 대해 안정된 투과율 특성을 가질 수 있게 되어 안정된 화질을 얻을 수 있는 장점이 있는 동시에, 컬러쉬프트(color shift)와 같은 불량이 발생하지 않아 안정된 광시야각을 구현할 수 있는 장점이 있다.Therefore, it is possible to have stable transmittance characteristics with respect to voltage, and thus, there is an advantage in that stable image quality can be obtained, and a stable wide viewing angle can be realized because defects such as color shift do not occur.

또한, 하부 기판에 구성된 공통 전극에 대응하여 상부기판에도 이와 동일한 형상의 공통 전극을 더욱 구성함으로써, 화소 전극과 공통 전극이 정의하는 개구영역 내에서 휘도의 불균일이 발생하지 않고 투과율이 더욱더 개선되는 장점이 있다.
In addition, by forming a common electrode having the same shape on the upper substrate in correspondence with the common electrode formed on the lower substrate, the transmittance is further improved without causing luminance unevenness within the opening region defined by the pixel electrode and the common electrode. There is this.

따라서, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판을 포함한 횡전계 방식 액정표시장치는 아래와 같은 효과가 있다.Therefore, the transverse electric field type liquid crystal display device including the array substrate for the transverse electric field type liquid crystal display device according to the present invention has the following effects.

첫째, 공통 전극과 화소 전극을 "ㄱ" 및 "ㄴ"형상으로 하여, 대각선 방향으로 서로 대칭되게 구성하여 고전압 인가시에도 액정이 45도(또는 135도)이상으로 배열하지 않으므로 높은 투과율 특성을 유지할 수 있어, 고 휘도를 구현할 수 있는 효과가 있다.First, the common electrode and the pixel electrode are formed in the "a" and "b" shape, and are configured to be symmetrical with each other in a diagonal direction, so that even when a high voltage is applied, the liquid crystal is not arranged at more than 45 degrees (or 135 degrees) to maintain high transmittance characteristics. It can be, the effect can be achieved high brightness.

둘째, 하부 공통 전극의 상부에 상부 공통 전극을 더욱 구성함으로써, 유효전극 거리가 가까워지는 효과로 인해 전계가 강하게 걸리기 때문에 전극의 간격을 넓게 설계할 수 있으므로 고개구율을 구현할 수 있는 효과가 있다.Second, by further configuring the upper common electrode on the lower common electrode, since the electric field is strongly applied due to the effect of the effective electrode distance is closer, it is possible to design a wider distance between the electrodes, it is possible to implement a high opening ratio.

셋째, 공통 전극과 화소 전극을 "ㄱ" 및 "ㄴ"형상으로 구성하여, 공통 전극과 화소 전극의 교차부근의 강한 전계로 인해 액정의 응답속도 특성을 개선하는 효과가 있다. Third, the common electrode and the pixel electrode are configured in "a" and "b" shapes, thereby improving the response speed characteristics of the liquid crystal due to the strong electric field near the intersection of the common electrode and the pixel electrode.

넷째, 하부 기판에 구성된 공통 전극에 대응하여 상부기판에도 이와 동일한 형상의 공통 전극을 더욱 구성함으로써, 화소 전극과 공통 전극이 정의하는 개구부 내에서 휘도의 불균일이 발생하지 않고 투과율이 더욱더 개선되는 효과가 있다.Fourth, by forming a common electrode having the same shape on the upper substrate in correspondence with the common electrode formed on the lower substrate, it is possible to further improve the transmittance without generating luminance unevenness within the opening defined by the pixel electrode and the common electrode. have.

다섯째, 단일 화소에 액정의 배열방향이 서로 대칭을 이루는 다수의 영역이 구성됨으로, 광보상 특성으로 인해 컬러쉬프트 현상을 방지할 수 있으므로 안정된 광시야각을 구현할 수 있는 효과가 있다.Fifth, since a plurality of regions in which the arrangement directions of liquid crystals are symmetrical to each other are configured in a single pixel, color shift phenomenon can be prevented due to optical compensation characteristics, thereby achieving a stable wide viewing angle.

Claims (6)

서로 이격 하여 구성된 제 1 기판과, 제 2 기판과;A first substrate and a second substrate configured to be spaced apart from each other; 상기 제 1 기판 상에 일 방향으로 연장된 게이트 배선과;A gate wiring extending in one direction on the first substrate; 상기 게이트 배선과 수직한 방향으로 교차하여 화소영역을 정의하는 데이터 배선과;A data line crossing the gate line in a direction perpendicular to the pixel line to define a pixel area; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와;A thin film transistor configured at an intersection point of the gate line and the data line; 상기 화소영역 내측에 상기 데이터 배선과 인접하여 나란하게 형성된 제 1 공통 수직부 및 제 2 공통 수직부와, 상기 제 1 및 제 2 공통 수직부와 그 끝단이 연결되며 이격하며 형성된 다수의 공통 수평부로 구성되어 사다리 형태를 갖는 공통전극과;A plurality of common horizontal portions formed in the pixel area, the first common vertical portion and the second common vertical portion formed in parallel with the data line, and the first and second common vertical portions and ends thereof connected to and spaced apart from each other; A common electrode having a ladder shape; 상기 화소영역 내에 상기 제 1 및 제 2 공통 수직부와 나란하게 이들 두 구성요소 사이에 위치하는 화소 수직부와 상기 화소 수직부와 수직 교차하며 상기 다수의 공통 수평부와 나란하게 교대하며 형성된 다수의 화소 수평부로 구성된 화소전극과; A plurality of pixel vertical portions positioned between the two components in parallel with the first and second common vertical portions in the pixel area and vertically intersecting with the pixel vertical portions and alternately arranged in parallel with the plurality of common horizontal portions; A pixel electrode composed of a pixel horizontal portion; 상기 제 1 기판과 마주보는 제 2 기판의 일면에 상기 제 1 기판에 구성된 상기 공통 전극과 평면적으로 겹쳐지는 동일한 형상으로 구성된 상부 공통 전극과;An upper common electrode formed on one surface of the second substrate facing the first substrate, the upper common electrode having an identical shape overlapping the common electrode formed on the first substrate; 서로 이웃하는 화소영역 간에 상기 데이터 배선을 사이에 두고 인접하는 상기 제 1 공통 수직부 및 제 2 공통 수직부와 그 양 끝단이 접촉하는 공통 연결부A common connection portion in which both ends of the first common vertical portion and the second common vertical portion are adjacent to each other, with the data lines interposed between neighboring pixel regions; 를 포함하는 횡전계 방식 액정표시장치.Transverse electric field type liquid crystal display device comprising a. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 화소 전극의 다수의 화소 수평부 중 상기 화소영역 내에서 최상부에 위치하는 화소 수평부는 상기 게이트 배선의 상부에 위치하여, 게이트 배선을 제 1 전극으로 하고, 상기 화소 수평부를 제 2 전극으로 하는 스토리지 캐패시터가 구성된 횡전계 방식 액정표시장치.The pixel horizontal portion positioned at the top of the pixel region among the plurality of pixel horizontal portions of the pixel electrode is positioned above the gate wiring, so that the gate wiring is the first electrode and the pixel horizontal portion is the second electrode. A transverse electric field liquid crystal display device having a capacitor. 제 1 항에 있어서,The method of claim 1, 상기 박막트랜지스터는 상기 게이트 배선과 연결된 게이트 전극과, 상기 데이터 배선과 연결된 소스 전극과, 상기 소스 전극과 소정 간격 이격 되고, 상기 화소 전극과 연결된 드레인 전극으로 구성된 횡전계 방식 액정표시장치.And the thin film transistor includes a gate electrode connected to the gate wiring, a source electrode connected to the data wiring, and a drain electrode spaced apart from the source electrode at a predetermined interval and connected to the pixel electrode. 제 1 항에 있어서,The method of claim 1, 상기 공통 전극 및 상부 공통 전극과 화소 전극은 평면적으로 서로 대칭 되게 구성되어, 정사각형 또는 직사각형을 이루는 횡전계 방식 액정표시장치.The common electrode, the upper common electrode, and the pixel electrode are configured to be symmetrical to each other in a planar shape, so as to form a square or a rectangle. 삭제delete
KR1020030084013A 2003-11-25 2003-11-25 Transverse electric field liquid crystal display device Expired - Fee Related KR101041613B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030084013A KR101041613B1 (en) 2003-11-25 2003-11-25 Transverse electric field liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084013A KR101041613B1 (en) 2003-11-25 2003-11-25 Transverse electric field liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20050050306A KR20050050306A (en) 2005-05-31
KR101041613B1 true KR101041613B1 (en) 2011-06-15

Family

ID=38665810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084013A Expired - Fee Related KR101041613B1 (en) 2003-11-25 2003-11-25 Transverse electric field liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101041613B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (en) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk Liquid crystal display device
JPH11125835A (en) * 1997-10-21 1999-05-11 Obayashi Seiko Kk Liquid crystal display device
KR19990052401A (en) * 1997-12-22 1999-07-05 김영환 Liquid crystal display
KR19990047252A (en) * 1997-12-03 1999-07-05 김영환 Liquid crystal display with improved color shift

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (en) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk Liquid crystal display device
JPH11125835A (en) * 1997-10-21 1999-05-11 Obayashi Seiko Kk Liquid crystal display device
KR19990047252A (en) * 1997-12-03 1999-07-05 김영환 Liquid crystal display with improved color shift
KR19990052401A (en) * 1997-12-22 1999-07-05 김영환 Liquid crystal display

Also Published As

Publication number Publication date
KR20050050306A (en) 2005-05-31

Similar Documents

Publication Publication Date Title
KR100587217B1 (en) Array board for liquid crystal display device of transverse electric field method and manufacturing method
US7719652B2 (en) Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
KR101307965B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
CN100451782C (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
US7751009B2 (en) Array substrate for in-plane switching mode liquid crystal display
KR101217661B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR100672215B1 (en) Transverse electric field type liquid crystal display device and manufacturing method thereof
KR100844003B1 (en) Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR101041613B1 (en) Transverse electric field liquid crystal display device
KR20060128416A (en) Multi-domain Vertical Orientation Mode Liquid Crystal Display and Manufacturing Method Thereof
KR100921450B1 (en) Array substrate for liquid crystal display device and manufacturing method
KR101086647B1 (en) Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR20050025446A (en) Liquid crystal display device
KR100887668B1 (en) Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR101154243B1 (en) An array substrate for In-Plane Switching mode LCD and method of fabricating of the same
KR100872493B1 (en) Array substrate for liquid crystal display device and manufacturing method
KR101189144B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR20060095692A (en) Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR20050059810A (en) A substrate for in-plane switching mode lcd and method for fabricating of the same
KR101217664B1 (en) An array substrate for in-plane switching mode LCD and method of fabricating of the same
KR20040107649A (en) An array substrate for In-Plane switching mode LCD and method of the same
KR100835976B1 (en) Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR20070063967A (en) Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR20050054544A (en) A substrate for in-plane switching mode lcd and method for fabricating of the same
KR20050068258A (en) In-plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031125

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080925

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20031125

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100427

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20101028

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110608

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110609

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150528

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190319