KR101020243B1

KR101020243B1 - 스위칭 모드 파워 서플라이

Info

Publication number: KR101020243B1
Application number: KR1020040044481A
Authority: KR
Inventors: 최진호; 류영철; 허동영
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 2004-06-16
Filing date: 2004-06-16
Publication date: 2011-03-07
Anticipated expiration: 2024-06-16
Also published as: US20050281062A1; KR20050119401A; US7218532B2

Abstract

본 발명은 대기 모드 시 소비전력을 더욱 줄이는 스위칭 모드 파워 서플라이에 관한 것이다.

본 발명에 따르면 피드백전압이 제1 기준전압에서 제2 기준 전압으로 변경되는 시점에서 메인 스위치의 스위칭을 수행하지 않으며, 메인 스위치가 스위치를 수행하지 않는 경우 다수의 IC에 공급하는 전류를 제한한다.

이와 같이, 스위칭 모스 트랜지스터가 스위칭을 수행하지 않는 영역에서 불필요한 IC 블록에 정전류의 공급을 제한함으로써 소비전력을 더욱 줄일 수 있다.

SMPS, IC, 정전류, 파워

Description

스위칭 모드 파워 서플라이{SWITCHING MODE POWER SUPPLY}

도 1은 본 발명의 실시예에 따른 SMPS 회로를 개략적으로 나타내는 도면이다.

도 2는 본 발명의 제1 실시예에 따른 SMPS의 제어모듈회로를 나타내는 도면이다.

도 3 및 도 4는 도 2의 SMPS의 제어모듈의 일부 입력신호들과 일부 출력신호들의 파형을 나타내는 타이밍도이다.

도 6 및 도 7은 본 발명의 제2 실시예에 따른 제어모듈회로를 나타내는 도면이다.

도 8은 도 6 및 도 7의 제어모듈회로의 일부 입력신호들 및 일부 출력신호들의 파형을 나타내는 도면이다.

도 9는 피드백전압에 따른 직류전류공급전압의 관계를 나타내는 도면이다.

도 10은 본 발명의 실시예에 따른 각종 IC의 전력소비를 감소시키는 방법을 개념적으로 나타내는 도면이다.

도 11은 피드백전압이 제2 피드백기준전압보다 낮아지는 점을 감지하는 회로를 나타내는 도면이다.

도 12는 본 발명의 실시예에 따른 각종 IC의 소비전력을 감소시키는 SMPS의 내부 블록을 간략하게 나타내는 도면이다.

도 13은 본 발명의 실시예에 따른 IC 소비전력을 감소시키는 일예을 나타내는 도면이다.

본 발명은 스위칭 모드 파워 서플라이(switching mode power supply, SMPS)에 관한 것으로서, 특히 대기 모드시에 전력소비를 더욱 줄이는 스위칭 모드 파워 서플라이에 관한 것이다.

일반적으로, SMPS는 하나의 직류 공급 전압을 하나 이상의 직류 출력 전압으로 변환시키는 장치를 의미한다. 이때, 직류 출력 전압은 공급 전압보다 크거나 또는 더 작은 크기를 갖는다. 이와 같은 SMPS는 파워 전자 장치들, 특히 이동 전화, 랩탑 컴퓨터 등과 같은 밧데리 파워 공급 장치들에 주로 사용된다. 이러한 파워 전자 장치들은 상대적으로 큰 파워를 소비하는 정상동작모드(normal operation mode)와 상대적으로 적은 파워를 소비하는 대기모드(stand-by mode)를 갖는다. 한편, 이러한 파워 전자 장치들은 사용자가 일정시간동안 그 장치들을 사용하지 않는 경우 자동으로 대기모드로 진입하고, 사용자가 그 장치들을 사용하게 되면 다시 정상모드로 들어간다.

대부분의 전자장치에 있어서, 대기모드에서의 소비전력량은 정상동작모드에서의 소비전력량에 비하여 매우 적은데, 최근에는 대기모드에서의 소비전력량을 보 다 더 감소시키기 위해 대기모드의 입력전력(input power)에 대한 규제가 점점 강화되고 있다. 종래에는 상기 규제를 만족시키기 위해 파워 서플라이의 출력전압을 감소시키거나 별도의 보조파워장치들을 이용하여 대기모드시의 소비전력량을 감소시키는 방법을 사용하였다. 그러나 이와 같은 종래의 방식은 부가적인 구성요소들이 요구되고 이에 따라 제품비용이 증대되므로 바람직하지 않다. 그리고, 상기 종래의 방식은 전자장치들에서 동작하지 않을 정도로 낮은 출력전압이 나타날 가능성이 있으며, 이에 따라 소비전력량을 감소시킬 수 있는 양이 제한되는 문제가 발생한다. 한편, 종래의 SMPS가 대기모드일 경우 비록 감소된 출력전압에 의해 소비전력량이 감소되더라도 SMPS 내에서 발생되는 실질적인 스위칭손실이 발생하는 것은 필연적이다. 또한, 종래의 SMPS는, 출력단에서의 파워요구변화를 보상하고 공급되는 파워량에 무관한 일정한 주파수로 동작할 수 있도록, 파워스위치(1차측의 메인 스위치)의 듀티 사이클(duty cycle)을 변화시킨다. 그 결과, 대기모드 시 SMPS 내부의 파워스위치(1차측의 메인 스위치)는 대기모드 시에도 장상동작모드일 때와 동일한 주파수로 온/오프 스위칭 동작을 수행하게 되며, 이와 같은 스위칭 동작은 상당한 양의 소비전력을 발생시켜 대기모드에서의 낮은 전력소비에 배치된다.

최근 정상동작모드와 대기동작모드를 가능하게 하는 저파워 버스트모드를 제공하는 능동회로(active circuitry)를 사용하는 스위칭 모드 파워 서플라이가 제안된 바 있다. 이 SMPS의 회로 구조 및 동작은 미합중국 특허번호 제6,252,783에 상세하게 기재되어 있는바 이하에서 구체적인 설명은 생략한다. 정상모드 동작 시, 상기 능동회로는 SMPS의 출력전압을 기존의 스위치드라이버회로(또는 제어모듈회 로)와 결합시킨다. 이 스위치드라이버회로는 SMPS의 출력전압이 바람직한 레벨까지 조절되도록 고정된 주파수의 스위치드라이버의 출력 듀티사이클을 변화시킨다. 저파워버스트모드 동작 시, 상기 능동회로는, SMPS의 출력전압을 스위치드라이버회로로부터 분리시키고, 스위치드라이버로 주기적인 신호를 인가한다. 이 주기적인 신호에 의해 상기 스위치드라이버는 스위치드라이버의 출력이 비활성화, 즉 턴 오프되는 시간 간격이 중간에 배치되도록 고정된 주파수의 출력신호를 공급한다. 또한, 저파워 버스트모드 동작 시, 상기 능동회로는 스위치드라이버로 입력신호를 인가하고, 이에 따라 스위치드라이버는 최소 듀티사이클인 고정된 주파수로 반복적으로 파워스위치가 온되고 파워스위치가 오프된다. 이 스위치드라이버의 최소듀티사이클인 고정된 주파수 출력을 공급하는 버스트동작모드는 적절하게 제어되며, 이에 따라 스위치드라이버로 공급되는 전압은 두 개의 기준전압 사이에서 변하게 된다.

이와 같은 저파워 버스트모드 SMPS는 대기모드시에 일정시간동안 스위칭을 수행하고 다시 일정시간동안 스위칭을 멈추는 동작을 통해 스위칭을 감소시켜 입력파워를 감소킬 수 있다. 또한 적은 부품을 사용하여 대기모드시의 출력전압을 정상동작모드인 경우보다 더 낮게 유지할 수 있으며, 대기모드시에 출력전압에 관계없이 일정한 주기의 버스트모드로 파워스위치(1차측의 메인 스위치)의 스위칭동작을 제어할 수 있는 장점을 제공한다.

그러나, 상기 미국 특허번호 제6,252,783의 SMPS의 경우, 최대 전류값이 증가할 경우 소음(audible noise)이 발생할 수 있다는 문제가 있다. 그리고, 최대 전류값은 스위칭손실에 대한 비중이 증가할수록 증가하는 경향이 있다. 한편, SMPS의 손실은 스위칭 손실 외에도 전도손실(conduction loss) 및 코어손실(core loss)이 있다. 또한, 가벼운 부하(light load)를 사용할 경우, 상기 소음이 발생할 가능성이 증가하게 되며, 최대 전류값이 증가함에 따라 소비전력량도 증대된다는 문제가 발생한다.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로 출력전압의 변화에 관계없이 최대전류값을 일정 크기 이하로 유지할 수 있도록 하며, 버스트모드에서 정상모드로의 변환이 용이하고 오동작이 일어나지 않도록 하는 스위칭 모드 파워 서플라이를 제공하기 위한 것이다.

또한, 대기모드에서 소비전력을 더욱 줄이는 스위칭 모드 파워 서플라이를 제공하기 위한 것이다.

상기한 목적을 달성하기 위한 본 발명의 특징에 따른 스위칭 모드 파워 서플라이는

트랜스 포머의 1차 코일에 커플링되는 메인 스위치를 포함하며, 상기 메인 스위치의 동작에 따라 상기 트랜스 포머의 2차측에 전력을 공급하는 전원공급부;

출력 전압에 대응하는 피드백전압을 발생시키는 피드백 회로부;

대기 동작 모드 시에 상기 피드백전압이 설정된 기준전압보다 낮아지는 경우 상기 메인 스위치의 스위칭 동작을 수행하지 않도록 제어하는 제어모듈;

상기 트랜스 포머의 2차코일에 커플링되어 일정한 전압을 생성하는 IC 전원 부;

상기 IC 전원부에 의해 생성된 일정한 전압을 이용하여 다수의 IC를 동작시키는 다수의 정전류를 생성하며, 상기 메인 스위치가 스위칭 동작을 수행하지 않는 경우 상기 다수의 정전류 중 일부의 정전류만을 생성하는 전류생성부를 포함한다.

여기서, 상기 전류생성부에서 생성된 상기 일부의 정전류는, 상기 메인 스위치가 스위칭 동작을 수행하지 않도록 하는데 사용되는 IC를 동작시키기 위한 정전류인 것을 특징으로 한다. 또한, 상기 제어모듈은, 상기 제1 기준전압을 생성하는데 사용하는 제1 정전류원;상기 제2 기준전압을 생성하는데 사용하는 제2 정전류원; 및 상기 메인 스위치가 스위칭 동작을 수행하지 않는 경우 상기 제1 정전류원의 전류량을 감소시키는 전류제어부를 포함한다.

본 발명의 다른 특징에 따른 스위칭 모드 파워 서플라이는

상기 트랜스 포머의 2차 코일에 커플링되어 일정한 전압을 생성하는 IC 전원부;

제1 기준전압과 상기 제1 기준전압보다 낮은 제2 기준전압을 발생시키며, 대기 동작 모드 시 상기 피드백전압이 상기 제2 기준전압보다 낮아지는 경우 상기 메인 스위치의 스위칭 동작을 수행하지 않도록 제어하는 제어모듈; 및

상기 IC 전원부에 의해 생성된 일정한 전압을 이용하여, 상기 제1 기준전압 을 생성하는데 사용되는 제1 정전류원 및 상기 제2 기준전압을 생성하는데 사용되는 제2 정전류원을 각각 발생시키며, 상기 메인 스위치가 스위칭 동작을 수행하지 않는 경우 상기 제1 정전류원의 전류값을 줄이는 전류제어부를 포함한다. 여기서, 상기 제어모듈은, 상기 제2 기준전압과 상기 피드백 전압을 비교하는 비교기; 및 상기 비교기의 출력신호에 대응하여 상기 피드백 전압이 상기 제2 기준전압보다 낮아지는 지점을 감지하는 감지부를 더 포함하며, 상기 전류제어부는 상기 감지부의 출력신호에 대응하여 상기 제1 정전류원의 전류량을 감소시키는 것을 특징한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이제 본 발명의 실시예에 따른 스위칭 모드 파워 서플라이에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1에 나타낸바와 같이, 본 발명의 실시예에 따른 SMPS 회로는 전원을 공급하기 위한 전원공급부(100), 출력전압을 피드백시키기 위한 피드백회로부(200), 전 원공급부(100)내의 스위치의 동작을 제어하는 스위칭제어부(300), 동작모드를 설정하기 위한 모드설정부(400)를 포함한다.

전원공급부(100)는 브리지다이오드회로(BD), 1차 코일(L1), 필터커패시터 (Cin), 메인 스위치인 스위칭 모스 트랜지스터(Qsw) 및 전류센스저항기(Rsense)를 포함한다. 브리지다이오드회로(BD)는 교류입력전원(AC)을 풀웨이브(full wave) 정류시켜 직류로 출력시킨다. 1차코일(L1)은 공급전압(Vin) 및 스위칭 모스 트랜지스터(Qsw)에 각각 연결된다. 필터 커패시터(Cin)는 브리지다이오드(BD)로부터의 전류펄스를 필터링하여 공급전압(Vin)이 실질적으로 직류전류전압이 되도록 한다. 스위칭 모스 트랜지스터(Qsw)는 파워 스위치(메인 스위치)로 사용되며, 제어모듈 (310)의 제어신호에 다른 스위칭동작을 수행한다. 그리고 전류센스저항기(Rsense)는 제어모듈(310)로 전류피드백을 공급하기 위해 사용된다. 여기서, 도 1에서는 메인 스위치를 모스 트랜지스터(MOSFET)로 나타내었지만 그 외의 스위칭 소자가 대체될 수 있음은 자명하다.

피드백회로부(200)는 포토트랜지스터(PC2) 및 커패시터(Cfb)를 포함한다. 포토트랜지스터(PC2)는 모드설정부(400)의 포토다이오드(PC1)와 함께 포토커플러을 이루며, 포토다이오드(PC1)를 통해 흐르는 전류값에 따라 일정 크기의 전류를 발생시킨다. 커패시터(Cfb)는 포토트랜지스터(PC2)를 통해 흐르는 전류량에 따라 충전값이 변화하게 되며, 이에 따라 피드백전압(Vfb)이 변동한다. 결국, 피드백전압(Vfb)은 모드설정부(400)에 의해 설정된 모드전압값에 의해 변화되며, 변화된 피드백 전압값은 스위칭제어부(300)로 입력된다.

스위칭제어부(300)는 제어모듈(310), 커패시터(C2), 다이오드(D2) 및 2차 코일(L3)을 포함한다. 제어모듈(310)은 피드백전압(Vfb)와 함께 스위칭 모스 트랜지스터(Qsw)의 드레인-소스사이를 흐르는 전류량을 감지하는 감지전압(Vsense) 및 커패시터(C2)의 충전전압(Vcc)을 입력받고, 입력된 신호들에 따라 적절한 스위칭 제어신호를 발생시켜 스위칭 모스 트랜지스터(Qsw)의 스위칭동작을 제어한다. 2 차코일(L3)은 전원공급부(100)의 스위칭동작으로부터 에너지를 받아서 전류펄스들을 발생시키며, 커패시터(C2) 및 다이오드(D2)는 2차코일(L3)에 의해 발생된 전류펄스들을 정류 및 평활화하여 실질적인 직류전류공급전압(Vcc)이 제어모듈(310)로 공급되도록 한다. 여기서, 직류전류공급전압(Vcc)은 제어모듈(310) 뿐만 아니라 SMPS회로의 각종 기능을 담당하는 IC(Integrated Circuit)에 일정한 전압을 공급하는 전원의 역할을 한다. 즉, 본 발명의 실시예에서는 상기 직류전류공급전압(Vcc)은 각종 IC(예를 들면, 제어모듈(310)의 IC)를 동작시키기 위한 공급원(전압(Vcc)을 이용하여 IC를 동작시키는 전류원을 생성시킴)으로서 사용된다.

모드 설정부(400)는 복수개의 저항(R1, R2, R3, R6 및 R7), 다이오드(D1, D3), 커패시터(C1, Cref), 트랜지스터(Q1), 오차증폭기(Amp1) 및 포토다이오드 (PC1)를 포함한다. 저항(R6, R7), 다이오드(D3) 및 트랜지스터(Q1)는 스위치 기능을 수행한다. 특히, 저항(R6, R7)은 트랜지스터(Q1)에 적절한 바이어스가 인가되도록 한다. 저항기(R1, R2, R3)는 분배전압인 모드제어전압(Va)을 결정하는데 사용된다. 이 모드제어전압(Va)은 정상동작모드인지 대기모드인지의 여부에 따라 각각 아래의 수학식 1 및 수학식 2에 의해 결정된다.

수학식 1은 정상동작모드인 경우의 모드제어전압(Va)으로서, 정상동작모드인 경우에 트랜지스터(Q1)가 턴온되어 출력전압(Vout)이 저항(R1, R2)에 의해 분배됨으로써 상기 수학식 1과 같이 된다.

수학식 2는 대기모드인 경우의 모드제어전압(Va)으로서, 대기모드인 경우는 트랜지스터(Q1)가 턴오프되어 출력전압(Vout)은 저항(R3)도 모드제어전압(Va)을 결정하는데 사용됨으로써 수학식2와 같이된다. 여기서, R1//R2는 (R1*R3)/(R1+R3)의 값에 해당하는 것이다.

오차증폭기(Amp1)로 사용되는 연산증폭기는 반전단자에 모드제어전압(Va)이 인가되며, 비반전단자에 기준전압(Vref)이 인가된다. 여기서, 오차증폭기(Amp1)는 입력되는 모드제어전압(Va)과 기준전압(Vref)의 비교에 의해 포토다이오드(PC1)의 동작여부를 결정한다. 포토다이오드(PC1)는 피드백회로부(200)의 포토트랜지스터 (PC2)와 함께 포토커플러를 구성하며, 모드제어전압(Va)과 기준전압(Vref)의 상대적인 크기에 따라 동작하거나 동작하지 않는다.

상기와 같은 회로구조를 갖는 본 발명의 실시예에 따른 SMPS의 회로의 동작에 대해 이하에서 알아본다.

정상동작모드 시, 브리지다이오드회로(BD)에 의해 교류입력전원(AC)이 풀웨이브정류된 직류전류공급전압(Vin)이 1차코일(L1)에 공급된다. 1차코일(L1)에 인가된 공급전압(Vin)은 스위칭 모스 트랜지스터(Qsw)의 스위칭 동작을 통해 일정 듀티 사이클로 2차코일(L2)에 출력전압(Vout)을 발생시킨다. 여기서, 스위칭 모스 트랜지스터(Qsw)의 스위칭동작의 듀티 사이클은 제어모듈(310)로부터 출력되는 스위칭 모스 트랜지스터의 게이트구동신호에 의해 결정된다. 2차코일(L2)에 발생되는 출력전압(Vout)은 SMPS가 채택된 전자장치의 정상동작이 가능할 정도의 크기를 갖는다.

한편, 출력전압(Vout)을 일정하게 유지시키기 위해 스위칭 모스 트랜지스터 (Qsw)의 스위칭동작의 듀티를 적절하게 제어하여야 하며, 이를 위하여 출력전압(Vout)이 피드백되어야 하고, 이 피드백된 출력전압(Vout)값을 상기 듀티를 제어하는데 이용하여야 한다. 먼저, 정상동작모드임을 알리는 하이(High)신호가 트랜지스터(Q1)의 베이스단자에 인가되어 트랜지스터(Q1)가 턴온된다. 트랜지스터(Q1)가 턴온되면 다이오드(D3)가 역방향으로 바이어스 되어 다이오드(D3)는 턴오프되며, 이에 따라 오차증폭기(Amp1)의 반전단자에 인가되는 모드제어전압(Va)은 수학식 1과 같이 결정된다. 오차증폭기(Amp1)는 모드제어전압(Va)을 일정한 크기로 증폭시킨 후에 포토다이오드(PC1)로 입력시킨다. 포토다이오드(PC1)와 포토트랜지스터(PC2)는 포토커플러를 구성하므로, 포토트랜지스터(PC2)에는 포토다이오드(PC1)에 입력되는 입력값, 즉 오차증폭기(Amp1)의 출력값에 대응되는 크기를 갖는 전류가 흐른다. 이 전류에 의해 피드백커패시터(Cfb)가 충전되며, 피 드백커패시터(Cfb)의 충전량에 따라 피드백전압(Vfb)의 크기가 결정된다. 결론적으로 피드백전압(Vfb)은 모드제어전압(Va)의 크기에 반비례하면서 대응되는 크기를 가지며, 피드백전압(Vfb)은 제어모듈(310)에 입력된다.

상기 피드백전압(Vfb) 외에도 커패시터(C2)의 충전전압(Vcc)도 제어모듈 (310)에 입력되어 제어모듈(310)등 각종 IC의 전압원으로서의 역할을 한다. 정상동작모드시 1차코일(L1)에 인가된 공급전압(Vin)은 스위칭제어부(300)의 2차코일 (L3)에 권선전압이 유기되도록 하며, 이에 따라 커패시터(C2)에 충전되는 전압 (Vcc)은 상대적으로 큰 크기로 제어모듈(310)에 입력된다. 그리고, 제어모듈 (310)로 스위칭 모스 트랜지스터(Qsw)의 드레인-소스 사이를 흐르는 전류량을 감지하는 감지전압(Vsense)도 입력된다. 피드백전압(Vfb), 커패시터(C2)의 충전전압 (Vcc) 및 감지전압(Vsense)을 입력받은 제어모듈(410)은, 게이트 전압(Vg)을 스위칭 모스 트랜지스터(Qsw)의 게이트단자로 출력시킴으로써 정상동작모드가 유지될 수 있도록 스위칭 모스 트랜지스터(Qsw)의 스위칭동작을 제어한다.

다음으로 대기모드 시, 브리지다이오드회로(BD)에 의해 교류입력전원(AC)이 풀웨이브정류된 직류전류공급전압(Vin)이 1차코일(L1)에 공급된다. 1차코일(L1)에 인가된 공급전압(Vin)은 스위칭 모스 트랜지스터(Qsw)의 스위칭 동작을 통해 일정 듀티 사이클로 2차코일(L2)에 출력전압(Vout)을 발생시킨다. 여기서, 스위칭 모스 트랜지스터(Qsw)의 스위칭동작의 듀티 사이클은 제어모듈(310)로부터 출력되는 스위칭 모스 트랜지스터의 게이트구동신호에 의해 결정된다. 2차 코일(L2)에 발생되는 출력전압(Vout)의 크기는 SMPS가 채택된 전자장치의 대기동작이 가능할 정도의 크기이며, 이 크기는 정상동작모드에서의 출력전압(Vout)에 비하여 상대적으로 작은 크기이다.

한편, 정상동작모드에서와 마찬가지로 대기모드에서도, 상기 출력전압(Vout)을 일정하게 유지시키기 위해서는 스위칭 모스 트랜지스터(Qsw)의 스위칭동작의 듀티를 적절하게 제어하여야 하며, 이를 위해 출력전압(Vout)이 피드백되어 듀티를 제어하는데 이용되어야 한다. 먼저, 대기모드임을 알리는 로우(low)신호가 트랜지스터(Q1)의 베이스단자에 인가되어 트랜지스터(Q1)가 턴오프된다. 트랜지스터(Q1)가 턴오프되면 다이오드(D3)에 순방향바이어스가 인가되어 다이오드(D3)가 턴오프되며, 이에 따라 오차증폭기(Amp1)의 반전단자에 인가되는 모드제어전압(Va)은 수학식 2와 같이 된다. 수학식 1과 수학식2를 비교해보면, 대기모드시의 모드제어전압(Va)은 정상동작모드시의 모드제어전압(Va)보다 더 큰 값을 가짐을 알 수 있다. 오차증폭기(Amp1)는 모드제어전압(Va)을 정상동작모드시보다 더욱 큰 크기로 증폭시킨 후에 포토다이오드(PC1)로 입력시킨다. 포토다이오드(PC1)와 포토트랜지스터 (PC2)는 포토커플러를 구성하므로, 포토트랜지스터(PC2)에는 포토다이오드(PC1)에 입력되는 입력값, 즉 오차증폭기(Amp1)의 출력값에 대응되는 크기를 갖는 전류가 흐른다. 이 전류에 의해 피드커패시터(Cfb)가 충전되며, 상기에서 설명한 바와 같이 피드백전압(Vfb)은 모드제어전압(Va)의 크기에 반비례하는 크기를 가진다. 따라서, 대기모드시의 모드제어전압(Va)이 정상동작모드시의 모드제어전압(Va)보다 상대적으로 큰 값을 가지므로, 대기모드시의 피드백전압(Vfb)은 정상동작모드시의 피드백전압(Vfb)보다 상대적으로 낮은 값이 되며, 실질적으로 거의 0에 가까운 크 기를 가진다.

상기 피드백 전압(Vfb)외에도 커패시터(C2)의 충전전압(Vcc) 및 스위칭 모스 트랜지스터(Qsw)의 드레인-소스 사이를 흐르는 전류량을 감지하는 감지전압 (Vsense)도 제어모듈(310)로 입력된다. 여기서, 대기모드시 1 차코일(L1)에 인가된 공급전압(Vin)은 스위칭 제어부(300)의 2차코일(L3)의 권선전압이 유기되도록 하며, 이에 따라 커패시터(C2)에 충전되는 전압(Vcc)은 정상모드시보다 상대적으로 작은 크기로 제어모듈(310)에 입력된다. 피드백전압(Vfb), 커패시터(C2)의 충전 전압(Vcc) 및 감지전압(Vsense)을 입력받은 제어모듈(310)은, 게이트 전압(Vg)을 스위칭 모스 트랜지스터(Qsw)의 게이트 단자로 출력시킴으로써, 대기모드가 유지될 수 있도록 스위칭 모스 트랜지스터(Qsw)의 스위칭동작을 제어한다.

도 2를 참조하면, 피드백전압(Vfb)을 반전단자로 입력받고 피드백전압보다 상대적으로 낮은 전압을 갖는 제1 피드백기준전압(Vf1)(또는 제2 피드백기준전압 (Vf2))을 입력받은 연산증폭기로 이루어진 비교기(CP2), 피드백전압(Vfb)을 비반전단자로 입력받고 피드백전압보다 상대적으로 낮은 전압을 갖는 제3 피드백기준전압(Vf3)을 반전단자로 입력받는 연산증폭기로 이루어진 비교기(CP3)를 포함한다.

비교기(CP2)와 비교기(CP3)의 출력은 각각 RS플립플랍(FF)의 S단자(S)와 R 단자(R)에 입력된다. 비교기(CP2)의 출력은 RS플립플랍(FF)의 S단자(S) 외에도 트 랜지스터(Q2)의 베이스에 입력된다. 트랜지스터(Q2)의 에미터단자는 접지되고 컬렉터단자는 직렬로 연결된 저항(R4, R5)과 연결되고, 동시에 다이오드(D4) 및 다이오드(D5)를 통해 피드백전압(Vfb) 입력단자에도 연결된다. 다이오드(D4)와 다이오드(D4)는 애노드가 상호 연결되고, 다이오드(D4)의 캐소드는 피드백전압(Vfb)의 입력단자와 연결되고 다이오드(D5)의 캐소드는 트랜지스터(Q2)의 컬렉터 단자에 연결된다.

피드백전압(Vfb) 입력단자와 다이오드(D4)의 접점에는 제1 정전류원(I1)과 RS 플립플랍(FF)의 출력단자(Q)를 선택적으로 연결시키는 스위치(SW3)가 배치된다. 다이오드(D4)의 애노드와 다이오드(D5)의 애노드 사이의 접점에는 제1 정전류원 (I1)과 RS 플립플랍(FF)의 출력단자(Q)를 선택적으로 연결시키는 스위치(SW2)가 배치된다. 또한, 다이오드(D5)의 캐소드와 트랜지스터(Q20의 컬렉터단자 사이의 접점에는 제2 정전류원(I2)과 RS플립플랍(FF)의 출력단자(Q)를 선택적으로 연결시키는 스위치(SW1)가 배치된다. 여기서, 상기 제1 정전류원(I1)과 제2 정전류원(I2)은 상기에서 설명한 바와 같이 커패시터(C2)에 충전되는 전압(Vcc)에 의해 생성된다.

트랜지스터(Q2)의 컬렉터단자로부터 직렬로 연결된 저항(R4)과 저항(R5)사이의 접점에서의 전압(Vc)은 연산증폭기로 구성된 비교기(CP1)의 반전단자와 연결된다. 비교기(CP1)의 비반전단자는 오프셋직류전원(Voffset)을 통해 감지전압(Vsense) 단자와 연결된다. 이 감지전압(Vsense)은 상기에서 설명한 바와 같이 스위칭 모스 트랜지스터(Qsw)에 흐르는 전류와 감지저항(Rsense)의 크기에 의 해 결정된다. 비교기(CP1)의 출력은 게이트드라이버(311)에 입력되며, 게이트드라이브(311)는 비교기(CP1)의 출력 이외에도 오실레이터(oscillator)(OSC)로부터의 출력을 입력받아 게이트전압(Vg)을 출력시킨다. 이 게이트전압(Vg)에 의해 스위칭 모스 트랜지스터(Qsw)가 스위칭되는데, 스위칭타이밍을 결정하는 듀티는 오실레이터(OSC)로부터의 신호에 의해 결정된다.

먼저 도 3 및 도 4를 참조하면, 전체 시스템에서 걸린 부하가 가벼운 상태가 되면 피드백 전압(Vfb)은 점점 감소하기 시작한다. 사용자의 조작 등에 의한 대기모드가 시작되면, 제어모듈(310)로 입력되는 피드백전압(Vfb)은 서서히 낮아져서 결국은 거의 0 즉, 대략 0.2V 정도로 낮아진다. 구체적으로 피드백전압(Vfb)은 먼저 제3 피드백 전압(Vf3)보다 낮아지게 되고, 다음으로 일정기간 경과 후 제2 피드백 전압(Vf2)보다 더 낮아지게 되며, 다시 일정시점(T0) 경과 후 제1 피드백기준전압(Vf1)보다 더 낮아지게 된다. 이와 같이 피드백 전압(Vfb)이 거의 0에 가깝게 낮아진 시점(T1)에서, 비교기(CP2)의 입력단자들인 비반전 입력단자 및 반전입력단자에는 각각 하이레벨의 제2 피드백기준전압(Vf2)과 로우레벨의 피드백전압(Vfb)이 입력된다. 그러면, 비교기(CP2)의 출력단자로부터 하이신호가 출력된다. 이 비교기(CP2)의 출력신호는 RS플립플랍(FF)의 Seks자(S)에 입력되며, 또한 트랜지스터(Q2)의 베이스단자에 입력된다. 비교기(CP3)에서는, 비반전단자에는 로우레벨의 피드백전압(Vfb)이 입력되고 반전단자에는 하이레벨의 제3 피드백기준전 압(Vf3)이 입력되므로, 비교기(CP3)의 출력단자로부터는 로우신호가 출력된다. 이때, 비교기(CP3)의 출력신호는 RS플립플랍(FF)의 R 단자(R)에 입력된다.

비교기(CP2) 및 비교기(CP3)의 출력신호들을 각각 S 단자(S) 및 R 단자(R)로 입력받는 RS플립플랍(FF)은 Q출력단자(Q)를 통하여 하이신호를 출력한다. 여기서, RS플립플랍(FF)으로부터의 하이레벨의 출력신호는 일정기간동안 유지된다. 비교기(CP2)의 하이레벨의 출력신호를 베이스단자로 입력받은 트랜지스터(Q1)는 턴온되며, 제1 스위치(SW1), 제2 스위치(SW2) 및 제3 스위치(SW3)는 각각 온(ON), 오프(OFF) 및 온(ON) 동작을 각각 수행한다. 그 결과 다이오드(D5)와 트랜지스터 (Q2)의 컬렉터 단자 사이의 접점에서의 전압(Vb)은 0이 되고, 제1 정전류원(I1)으로부터의 전류는 제3 스위치(SW3)를 통해 피드백전압(Vfb) 쪽으로 흐른다.

전압(Vb)이 0이므로 로우레벨의 입력신호가 비교기(CP1)의 반전단자로 입력되고, 하이레벨의 감지전압(Vsense)이 비교기(CP1)의 비반전단자에 입력되며, 이에 따라 비교기(CP1)의 출력신호를 하이레벨의 출력신호가 된다. 이 하이레벨의 출력신호는 게이트드라이버(311)로 입력되고, 게이트드라이버(311) 내의 인버터(도시하지 않았음)에 의해 게이트드라이버(311)로부터는 스위칭오프신호가 출력된다. 게이트드라이버(311)로부터 스위칭오프신호에 의해 스위칭 모스 트랜지스터(Qsw)는 오프되어 스위칭 동작을 수행하지 않는다.

스위칭 모스 트랜지스터(Qsw)가 스위칭동작을 수행하지 않음으로 인하여, 일정시점(T2)부터 출력전압(도 1의 Vout)은 점점 감소하고, 출력전압(Vout)이 점점 가소함에 따라 피드백전압(Vfb)은 점점 증가하기 시작한다. 피드백전압(Vfb)이 점 점 증가하여 제2 피드백기준전압(Vf2)보다 더 큰 값을 갖기 시작한 시점(T3)에 이르게 되면, 비교기(CP2)의 비반전단자에는 로우레벨의 제2 피드백기준전압(Vf2)이 입력되고 반전단자에는 하이레벨의 피드백전압(Vfb)이 입력된다. 따라서 비교기(CP2)는 로우레벨신호를 출력한다. 한편 비교기(CP3)에서는, 피드백전압 (Vfb)이 제3 피드백기준전압(Vfb)의 크기가 되는 시점(T3)까지는, 여전히 반전단자로 로우레벨의 피드백전압(Vfb)이 입력되고 비반전단자로 하이레벨의 제3 피드백기준전압(Vf3)이 입력되므로, 로우 신호가 출력된다.

비교기(CP2)로부터의 로우레벨신호와 비교기(CP3)로부터의 로우레벨신호를 각각 S 단자(S) 및 R 단자(R)로 입력받는 RS 플립플롭(FF)은 Q출력단자(Q)를 통하여 이전상태인 하이신호를 여전히 출력시킨다. 비교기(CP2)로부터의 로우레벨의 출력신호를 베이스단자에 입력받는 트랜지스터(Q1)는 턴오프된다. 그 결과 제2 정전류원(I2)으로부터의 전류가 제1 스위치(SW1)를 통해 저항(S4)과 저항(R5)으로 흐른다. 즉, 다이오드(D5)와 트랜지스터(Q2)의 컬렉터단자 사이의 접점에서의 전압(Vb)은 일정크기의 전압이 되고, 저항(R4)과 저항(R5)의 접점(Vc)도 전압분배에 의해 일정크기의 전압(R5/(R4+R5)*Vb)이 된다. 전압(Vb)이 감지전압(Vsense)보다 상대적으로 큰 하이레벨이므로 비교기(CP1)는 로우레벨의 출력신호를 게이트드라이버(311)에 입력시키고, 게이트드라이버(311)는 스위칭 모스 트랜지스터(Qsw)가 스위칭동작을 수행하도록 하는 게이트전압신호를 발생시킨다. 스위칭동작을 수행하는 스위칭 모스 트랜지스터(Qsw)의 드레인단자와 소스단자 사이에는, 스위칭온 동작기간동안 삼각파형의 전류(Ids)가 흐르는데, 이 전류(Ids)의 최대크기는 저항 기(R4)와 저항(R5) 사이의 점접에서의 전압(Vc)의 크기에 의해 결정된다. 한편, 전압(Vc)은 제2 전류원(I2)의 조절에 의해 일정하게 유지할 수 있으므로 전류(Ids)의 최대크기도 일정크기 이하로 유지할 수 있다. 스위칭 온/오프 타이밍은 오실레이터(Osc)로부터 게이트드라이버(311)로 입력되는 신호파형에 의해 결정된다.

한편, 피드백전압(Vfb)이 계속 증가하여 제3 피드백기준전압(Vf3)보다 커지기 시작하는 시점(T4)이 되면, 비교기(CP3)의 출력신호가 로우레벨에서 하이레벨로 변경됨으로써 RS 플립플랍(FF)의 출력신호도 하이레벨에서 로우레벨로 변경된다. 이때, 트랜지스터(Q2)는 여전히 오프상태이며, RS 플립플랍(FF)이 로우레벨의 출력신호를 발생시킴에 따라 제1 스위치(SW1)도 또한 오프되어 저항(R4)과 저항(R5) 사이의 접점에서의 전압(Vc)도 0이 된다. 따라서, 비교기(CP1)의 출력은 하이레벨의 신호가 되고, 게이트드라이버(311)는 스위칭 모스 트랜지스터(Qsw)의 스위칭동작을 오프시킨다.

스위칭 모스 트랜지스터(Qsw)의 스위칭동작이 오프됨에 따라 전체 시스템에 걸린 부하가 가벼운 상태가 되면, 피드백 전압(Vfb)은 다시 감소하기 시작한다. 이때 피드백전압(Vfb)이 제1 피드백기준전압(Vf1)보다 낮은 시점(T5)이 되면, 다시 비교기(CP2)의 출력신호는 로우레벨에서 하이레벨로 변환되고 비교기(CP3)의 출력신호는 하이레벨에서 로우레벨로 변환된다. 이에 따라 트랜지스터(Q2)는 턴온되고, RS 플립플랍(FF)는 하이레벨의 출력신호를 발생시킨다. 이와 같이 앞서 설명한 시점(T1) 이후의 동작과 동일하게 동작하므로 중복되는 설명은 생략한다. 피드백전압(Vfb)이 제2 피드백기준전압(Vf2)보다 커지기 시작하는 시점(T6) 이후의 동 작 또한 시점(T3) 이후의 동작과 동일하므로 중복되는 설명은 생략한다.

이와 같이 일정기간 동안의 대기모드가 종료한 후 정상동작모드가 시작되는 시점(T7)부터 피드백전압(Vfb)은 잠시 제3 피드백기준전압(Vf3)보다 큰 값이 되다가 다시 감소되어 제2 피드백기준전압(Vf2)보다는 크고 제3 피드백기준전압(Vf3)보다는 작은 일정한 값을 유지한다. 정상동작모드동안 비교기(CP2)의 출력은 로우상태를 유지하고, 비교기(CP3)의 출력은 하이상태를 유지한다. 그리고 RS 플립플랍 (FF)의 출력신호를 로우 상태를 유지한다.

다음에 도 2 및 도 4를 참조하면, 정상동작모드에서 대기모드로 전환되는 시점(T1)에서 스위칭 모스 트랜지스터(Qsw)가 스위칭온 되기까지의 시점(T2)까지 저항(R4) 및 저항(R5)사이의 접점에서의 전압(Vc)이 0V이므로, 오실레이터(OSC)로부터의 신호가 게이트드라이버(311)에 입력되더라도 스위칭 모스 트랜지스터(Qsw)의 스위칭동작은 오프된다. 그러나, 피드백전압(Vfb)의 변화에 따라 저항(R4) 및 저항(R5)사이의 접점에서의 전압(Vc)이 0이 아닌 일정크기가 되는 시점(T3)부터는 스위칭 모스 트랜지스터(Qsw)의 스위칭동작이 온되며, 이때부터는 오실레이터(OSC)로부터의 출력신호에 의해 스위칭타이밍이 결정된다. 즉, 오실레이터(OSC)의 출력신호가 증가하는 범위내에서 스위칭 모스 트랜지스터(Qsw)가 온되어 드레이-소스 전류(Ids)가 발생한다. 상기에서 설명한 바와 같이, 대기모드시 드레인-소스 전류(Ids)는 저항(R4) 및 저항(R5) 사이의 접점에서의 전압(Vc)이 일정크기를 유지하기 때문에 최대한계값(I_limit)을 넘지 않는다.

시점(T3)이 경과되어 피드백전압(Vfb)이 제3 피드백기준전압(Vf3)보다 커지기 시작하면 다시 저항(R4) 및 저항(R5) 사이의 접점에서의 전압(Vc)이 0이 된다. 이에 따라 오실레이터(OSC)로부터의 신호가 게이트드라이버(311)로 입력되더라도 스위칭 모스 트랜지스터(Qsw)의 스위칭동작은 오프된다. 시점(T6) 이후의 동작은 시점(T3) 이후의 동작과 동일하므로 중복되는 설명은 생략한다.

한편 다시 대기모드에서 정상모드로 변환되기 시작하는 시점(T7)부터 스위칭 모스 트랜지스터(Qsw)는 정상적인 스위칭 동작을 수행하며, 이때의 듀티는 오실레이터(OSC)의 출력파형에 의해 결정된다.

도 5는 도 2의 제어모듈회로에서의 피드백전압(Vfb)과 드레인-소스 전류의 최대값(I_limit) 사이의 관계를 나타내는 그래프이다.

도 5를 참조하면, 최초로 피드백전압(Vfb)이 증가하는 경우 드레인-소스 전류의 최대값(I_limit)은 선형적으로 증가한다(610 참조). 그리고 피드백전압(Vfb)이 다시 감소하게 되면 드레인-소스 전류의 최대값(I_limit)은 역시 선형적으로 감소한다(620 참조). 한편, 이어서 피드백전압(Vfb)이 다시 증가할 경우 피드백전압(Vfb)이 일정범위(A) 이내일 경우, 예컨대 0.5V-0.7V범위 내인 경우 드레인-소스 전류의 최대값(I_limit)은 일정한 값, 예컨대 0.5A의 값을 유지하며, 일정한 범위(A)를 지나는 경우 다시 선형적으로 증가한(630 참조). 여기서, 610과 620은 대기모드를 사용하지 않은 경우 피드백전압(Vfb)과 드레인-소스 전류의 최대값(I_limit)의 관계를 나타내며, 630은 대기모드를 사용하는 경우 피드백전압(Vfb)과 드레인-소스 전류의 최대값(I_limit)의 관계를 나타낸다.

먼저 도 6을 참조하면, 제어모듈(도 1의 300)의 피드백전압(Vfb)의 입력단자는 그 사이에서 순차적으로 배치된 다이오드(D6), 다이오드(D7) 및 저항(R4)을 통해 pnp 바이폴라트랜지스터(Q3)의 베이스단자(b3)에 연결된다. 다이오드(D6)의 애노드 단자와 다이오드(D7)의 캐소드단자는 제어모듈의 피드백전압 입력단자를 향하고, 반대로 다이오드(D6)의 캐소드 단자와 다이오드(D7)의 애노드단자는 pnp 바이폴라접합트랜지스터(Q3)를 향한다. 따라서, 다이오드(D6)와 다이오드(D7)는 상호 반대방향으로 배치되며, 다이오드(D6)와 다이오드(D7) 사이의 접점은 전류원(I3)과 연결된다.

pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)는 선택기(selector)(700)와 연결되는 동시에 npn 바이폴라접합트랜지스터(Q4)의 컬렉터단자(c4)에도 연결된다. 그리고, pnp 바이폴라접합트랜지스터(Q3)의 베이스단자(b3)는 저항(R4)과 저항(R5)의 접점에 연결되며, 다이오드(D7)의 캐소드와 접지 사이에 저항(R4, R5)이 직렬로 연결된다. npn 바이폴라접합트랜지스터(Q4)의 베이스 단자(b4)로는 버스트전류제한신호(Bi_b)가 입력되고, 에미터단자는 접지된다.

한편 정전류원(I3)과는 별개로 배치된 정전류원(I4)은 pnp 바이폴라접합트랜 지스터(Q5)의 베이스단자(b5)에 연결된다. pnp 바이폴라접합트랜지스터(Q5)의 에미터단자(e5)는 선택기(700)와 연결되는 동시에 npn 바이폴라접합트랜지스터(Q6)의 컬렉터단자(c6)에도 연결된다. npn 바이폴라접합트랜지스터(Q6)의 베이스단자(b6)로는 정상동작신호(Bu)가 입력되고, 에미터단자는 접지된다.

선택기(700)는 두 개의 npn 바이폴라접합트랜지스터(Q7, Q8) 및 하나의 정전류원(I5)으로 구성된다. npn 바이폴라접합트랜지스터(Q7)의 베이스 단자는 pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3) 및 npn 바이폴라접합트랜지스터(Q4)의 컬렉터단자(c4)에 모두 연결된다. 그리고, npn 바이폴라접합트랜지스터(Q8)의 베이스단자는 pnp 바이폴라접합트랜지스터(Q5)의 에미터단자(e5) 및 npn 바이폴라접합트랜지스터(Q6)의 컬렉터단자(C6)에 모두 연결된다. npn 바이폴라접합트랜지스터(Q7)의 에미터단자와 npn 바이폴라접합트랜지스터(Q8)의 에미터단자는 상호 연결되며 동시에 선택기(700)의 출력단자(o)에 연결된다. 선택기(700)의 출력단자(o)는 선택기(700) 내부의 정전류원(I5)을 통해 접지되며, 선택기(700) 외부에서는 비교기(CP1)의 반전단자와 연결된다.

비교기(CP1)의 반전단자는 선택기(700)의 출력단자(o)와 연결되며, 비반전단자는 오프셋직류전원(Voffset)을 통해 감지전압(Vsense)단자와 연결된다. 이 감지 전압(Vsense)은 도 1에 도시된바와 같이 스위칭 모스 트랜지스터(Qsw)를 흐르는 전류와 감지저항(Rsense)의 크기에 의해 결정된다. 비교기(CP1)의 출력은 게이트드라이버(311)로 입력되며, 게이트드라이버(311)는 오실레이터(OSC)로부터의 출력도 입력받아 게이트전압(Vg)을 출력시킨다. 이 게이트 전압(Vg)에 의해 스위칭 모스 트랜지스터(Qsw)가 스위칭되는데, 스위칭타이밍을 결정하는 듀티는 오실레이터 (OSC)로부터의 신호에 의해 결정된다.

이하에서는 상기와 같은 제2 실시예에 따른 제어모듈회로의 동작에 대해서 알아본다.

정전류원(I3)에 의해 pnp 바이폴라트랜지스터(Q3)의 베이스단자(b3)에서의 전압은 피드백전압(Vfb)으로 일정하게 유지된다. 즉, 피드백 전압(Vfb)은 에미터단자(e3)로 레벨시프트(level shift)된다. 여기서, 실제적으로 베이스단자(b3)에서의 전압은 저항(R4, R5)에 의한 분배 전압(Vfb*R4/(R4+R5))이나 편의상 피드백전압(Vfb)이라고 가정하고 이하에서 설명한다. 정전류원(I4)에 의해서는 pnp 바이폴라접합트랜지스터(Q5)의 베이스단자(b5)에서의 전압이 피드백전압(Vfb)으로 일정하게 유지된다. 즉, 피드백전압(Vfb) 또한 에미터단자(e5)로 레벨시프트된다. 한편, pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3) 전압과 pnp 바이폴라접합트랜지스터(Q5)의 에미터단자(e5)전압은 선택적으로 선택기(700)로 입력된다. 여기서, 선택기(700)로 입력되는 전압(e3 또는 e5의 전압)은 어느 하나만 입력되거나, 모두 입력되지 않을 수는 있지만, 동시에 두 전압신호(e3 및 e5의 전압신호)가 인가되는 경우는 발생하지 않는다.

pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)전압이 선택기(700)에 입력되는지 여부는 버스트전류제한신호(Bi_b)에 의해 결정된다. 즉, 버스트전류제한신호(Bi_b)가 하이(High)인 경우, npn 바이폴라접합트랜지스터(Q4)는 턴온되어 쇼트되고, 이에 따라 pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)전압은 선택 기(700)로 입력되지 못한다. 그러나, 버스트전류제한신호(Bi_b)가 로우(Low)인 경우, npn 바이폴라접합트랜지스터(Q4)는 턴오프되고, 이에 따라 pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)전압은 선택기(700)로 입력된다.

pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)의 전압은 선택기(700) 내의 npn 바이폴라접합트랜지스터(Q7)의 베이스단자에 입력된다. 마찬가지로 pnp 바이폴라접합트랜지스터(Q5)의 에미터단자(e5) 전압은 선택기(700)내의 npn 바이폴라접합트랜지스터(Q8)의 베이스단자에 입력된다. 여기서, 선택기(700) 내의 두 개의 npn 바이폴라접합트랜지스터(Q7, Q8) 중 적어도 어느 하나의 트랜지스터만이 턴온된다. 즉, pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)전압과 pnp 바이폴라접합트랜지스터(Q5)의 에미터단자(e5)접압 중 어느 한 신호만이 선택기(700) 내로 입력된다. pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)전압만이 선택기(700) 내로 입력되는 경우, 이 에미터단자(e3)전압은 npn 바이폴라접합트랜지스터(Q7)의 에미터단자로 전달되어 출력단자(o)를 통해 선택기(700) 밖으로 출력된다. 마찬가지로 pnp 바이폴라접합트랜지스터(Q5)의 에미터단자(e5)전압만이 선택기(700) 내로 입력되는 경우, 이 에미터단자(e5)전압은 npn 바이폴라접합트랜지스터(Q8)의 에미터단자로 전달되어 출력단자(o)를 통해 선택기(700) 밖으로 출력된다.

여기서, 선택기(700)로부터의 출력은 비교기(CP1)의 반전단자에 입력되며, 비교기(CP1)의 비반전단자로는 감지전압(Vsense)이 입력된다. 감지전압(Vsense)은 도 1에 도시된 바와 같이 스위칭 모스 트랜지스터(Qsw)를 통해 흐르는 전류와 감지 저항(Rsense)의 크기에 의해 결정된다. 선택기(700)로부터의 출력과 감지전압 (Vsense)을 비교하여 출력하는 비교기(CP1)의 출력은 게이트드라이버(311)로 입력된다. 게이트드라이버(311)는 비교기(CP1)의 출력 이외에도 스위칭타이밍을 결정하는 오실레이터(OSC)의 신호도 함께 입력받아 게이트전압(Vg)을 출력시킨다.

한편, 도 7을 참조하면 비교기(CP4) 및 비교기(CP5)가 나란히 배치된다. 비교기(CP4)의 비반전단자(+) 및 반전단자(-)에는 각각 피드백전압(Vfb) 및 제1 피드백 기준전압(Vf1')이 입력된다. 그리고 비교기(CP5)의 비반전단자(+) 및 반전단자 (-)에는 각각 제2 피드백 기준전압(Vf2') 및 피드백전압(Vfb)이 입력된다.

비교기(CP4)의 출력은 인버터(810)에 의해 신호가 반전되어 npn 바이폴라접합트랜지스터(Q4)의 베이스단자(b4)에 입력되는 버스트전류제한신호(Bi_b)가 된다. 버스트전류제한신호(Bi_b)를 출력시키는 비교기(CP4)의 출력단자는 비교기(CP5)의 출력단자와 함께 RS플립플랍(FF)의 S 단자(S) 및 R 단자(R)에 각각 입력된다. 또한 비교기(CP4)의 출력단자는 RS 플립플랍(FF)의 S 단자(S) 외에도 OR게이트(800)의 입력단자에도 입력된다. OR 게이트(800)의 다른 하나의 입력단자는 RS 플립플랍(FF)의 출력단자(

)와 연결된다. OR 게이트(800)의 출력단자로는 정상동작신호 (Bu)가 출력되고, 이 정상동작신호(Bu)는 npn 바이폴라접합트랜지스터(Q6)의 베이스단자(b6)로 입력된다. 7과 같은 회로의 논리 상태는 입력되는 피드백전압(Vfb)의 크기에 따라 결정되는데, 각각의 경우에 따른 출력신호는 아래의 표 1에 나타내었다.

상기 표1을 참조하여 도 7 회로의 동작을 설명한다. 먼저 피드백전압(Vfb)이 제1 피드백기준전압(Vf1')보다 큰 경우인 정상동작모드에서는 비교기(CP4)의 출력신호는 하이신호(H)가 발생되고, 비교기(CP5)의 출력신호는 로우신호(L)가 발생된다. 비교기(CP4)의 출력신호는 인버터(810)에 의해 로우신호(L)로 변경되어 로우신호(L)의 버스트전류제한신호(Bi_b)를 발생시킨다. 비교기(CP4)로부터 출력되는 하이신호(H)와 비교기(CP5)로부터 출력되는 로우신호(L)는 RS 플립플랍(FF)의 S 단자 및 R 단자에 각각 입력된다. 이 입력신호들을 각각 입력받은 RS 플립플랍(FF)의 출력단자(

)에는 로우신호(L)가 출력되며, 이 로우신호(L)는 OR게이트(800)로 입력된다. 한편, OR 게이트(800)의 다른 입력단자에는 비교기(CP4)로부터의 하이신호가(H)가 입력되어, OR 게이트(800)는 하이신호(H)를 출력시킴으로써 하이신호(H)의 정상동작신호(Bu)가 발생된다.

다음에 피드백전압(Vfb)이 점점 작아져서 제1 피드백기준전압(Vf1')보다 작고 제2 피드백기준전압(Vf2')보다 크게 되는 버스트모드인 경우, 비교기(CP4)의 출력신호와 비교기(CP5)의 출력신호 모두 로우신호가(L)가 발생된다. 비교기(CP4)의 출력신호는 인버터(810)에 의해 하이신호(H)로 변경되어 하이신호(H)의 버스트전류제한신호(Bi_b)를 발생시킨다. 비교기(CP4)로부터 출력되는 로우신호(L)와 비교기(CP5)로부터 출력되는 로우신호(L)는 RS 플립플랍(FF)의 S 단자 및 R 단자에 각각 입력되고, 이 입력신호들을 입력받은 RS 플립플랍(FF)의 출력단자(

)로는 로우신호(L)가 출력되어 OR 게이트(800)로 입력된다. OR게이트(800)의 다른 입력단자에는 비교기(CP4)로부터의 로우신호(L)가 입력되어 OR 게이트(800)는 로우신호 (L)를 출력시킨다. 따라서, 로우신호(L)의 정상동작신호(Bu)를 발생시킨다.

피드백전압(Vfb)이 더욱 작아져서 제2 피드백기준전압(Vf2')보다도 작게되는 경우, 비교기(CP4)는 출력신호로서 로우신호(L)를 발생시키며 비교기(CP5)는 출력신호로서 하이신호(H)를 발생시킨다. 비교기(CP4)의 출력신호는 인버터(800)에 의해 하이신호(H)로 변경되어 하이신호(H)의 버스트전류제한신호(Bi_b)를 발생시킨다. 비교기(CP4)로부터 출력되는 로우신호(L)와 비교기(CP5)로부터 출력되는 하이신호(H)는 RS 플립플랍(FF)의 S 단자 및 R 단자에 각각 입력된다. 이 입력신호를 입력받은 RS 플립플랍(FF)의 출력단자(

)로는 하이신호(H)가 출력되며, 이 하이신호(H)는 OR 게이트(800)로 입력된다. OR 게이트(800)의 다른 입력단자에는 비교기(CP4)로부터의 로우신호(L)가 입력된다. 따라서, 로우신호(L)와 하이신호 (H)를 각각 입력받은 OR 게이트(800)는 하이신호(H)를 출력시키며, 이에 따라 하이신호(H)의 정상동작신호(Bu)가 발생된다.

또한, 피드백전압(Vfb)이 다시 증가하여, 제1 피드백기준전압(Vf1')보다는 작지만 제2 피드백기준전압(Vf2')보다 커지게 되는 경우, 비교기(CP4)의 출력신호와 비교기(CP5)의 출력신호로서 모두 로우신호(L)가 발생된다. 이때, 비교기(CP4)의 출력신호는 인버터(800)에 의해 하이신호(H)로 변경되어 하이신호(H)의 버스트 전류제한신호(Bi_B)가 발생된다. 비교기(CP4)로부터 출력되는 로우신호(L)와 비교기(CP5)로부터 출력되는 로우신호(L)는 RS 플립플랍(FF)의 S 단자 및 R 단자에 각각 입력되어, RS 플립플랍(FF)의 출력단자(

)로는 하이신호(H)가 출력되며 이 하이신호(H)는 OR 게이트(800)로 입력된다. 한편, OR 게이트(800)의 다른 입력단자에는 비교기(CP4)로부터의 로우신호(L)가 입력되어, OR 게이트(800)는 하이신호(H)를 출력시키며, 이에 따라 하이신호(H)의 정상동작신호(Bu)가 발생된다.

상기에서 설명한 바와 같이, 버스트전류제한신호(Bi_b)와 정상동작신호(Bu)는 모두 하이신호(H)가 되는 경우는 있어도 모두 로우신호(L)가 되는 경우는 없다. 버스전류제한신호(Bi_b)와 정상동작신호(Bu)가 모두 하이신호(H)인 경우에는 도 6의 선택기(700) 내부로 어떠한 입력도 입력되지 않는다는 것을 의미한다. 한편, 버스트전류제한신호(Bi_b)와 정상동작신호(Bu)가 모두 로우신호(L)인 경우에는 도 6의 선택기(700) 내부로 두 개의 입력이 동시에 입력된다는 것을 의미한다. 따라서, 본 발명에 따른 제어모듈회로의 선택기(700) 내부로는 어떠한 입력신호도 입력되지 않는 경우는 있어도 두 개의 입력신호가 동시에 선택기(700)내부로 입력되는 경우는 발생하지 않는다.

도 6 내지 도 8을 참조하면, 전체 시스템에 걸린 부하가 가벼운 상태가 되면 피드백전압(Vfb)은 점점 감소하기 시작한다. 피드백전압(Vfb)이 제1 피드백기준전압(Vf1')보다 낮아지게 되면, 제어모듈회로는 버스트전류제한모드로 동작한다. 여 기서 제1 피드백기준전압(Vf1')이 버스트모드와 정상동작모드를 구별하기 위한 기준전압이기 때문이다. 즉, 피드백전압(Vfb)이 제1 피드백기준전압(Vf1')보다 크면 제어모듈회로는 정상동작모드로 동작하고, 반대로 제1 피드백기준전압(Vf1')보다 작으면 반대로 전류가 제한되는 버스트모드로 동작한다. 이어서 일정기간 경과 후에는 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 더 낮아지게 되는데, 이 경우는 제어모듈회로는 스위칭동작을 수행하지 않는다. 여기서, 제2 피드백기준전압 (Vf2')이 스위칭동작의 수행 여부를 결정하기 위한 기준전압이기 때문이다. 즉, 피드백전압(Vf2')이 제2 피드백기준전압(Vf2')보다 크면 스위칭동작이 이루어지지만, 그 반대의 경우에는 스위칭동작이 이루어지지 않는다.

구체적으로 설명하면, 시점 T0에서 시점 T1 까지는 제어모듈회로는 정상동작모드로 동작한다. 이 경우 비교기(CP4)의 비반전단자와 비교기(CP5)의 반전단자에는 각각 하이신호(H) 및 로우 신호(L)가 입력되며, 이에 따라 도 7의 회로 동작에 의해 로우신호(L)의 버스트전류제한신호(Bi_b)와 하이신호(H)의 정상동작신호(Bu)가 생성된다. 그 결과 도 6의 회로에서 pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)전압이 선택기(700)내로 입력되고, 이 신호는 선택기(700)로부터 출력되어 선택기(700)로부터 출력되어 비교기(CP1)의 반전단자로 입력된다. 이때, 최종적으로 게이트드라이버(311)를 통해 정상동작모드로 스위칭동작을 수행하도록 하는 게이트제어신호(Vg)가 생성된다. pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)전압은 피드백전압(Vfb)과 비례하므로 출력전류(스위칭 모스 트랜지스터(Qsw)를 통해 흐르는 전류)는 피드백전압(Vfb)에 비례하여 변화한다. 따라서, 이 기간동안 피드백전압(Vfb)가 점점 감소하므로, 출력전류(스위칭 모스 트랜지스터(Qsw)를 통해 흐르는 전류)의 크기도 점점 감소한다.

시점 T1에서 시점 T2 까지는 제어모듈회로는 버스트전류제한모드로 동작한다. 이 경우 비교기(CP4)의 비반전단자와 비교기(CP3)의 반전단자에는 모두 로우신호(L)가 입력되며, 이에 따라 도 7의 회로 동작에 의해 하이신호(H)의 버스트전류제한신호(Bi_b)와 로우신호(L)의 정상동작신호(Bu)가 생성된다. 그 결과 도 6의 회로에서 pnp 바이폴라접합트랜지스터(Q5)의 에미터단자(e5)전압이 선택기(700)내로 입력되고, 이 신호는 선택기(700)로부터 출력되어 비교기(CP1)의 반전단자로 입력된다. 이때, 최종적으로 게이트드라이버(311)는 버스트전류제한모드로 스위칭동작을 수행하도록 하는 게이트신호(Vg)가 만들어진다. pnp 바이폴라접합트랜지스터 (Q5)의 에미터단자(e5)의 전압은 정전류원(I4)에 의해 만들어지는 일정크기의 전압에 비례하므로, 결과적으로 출력전류(스위칭 모스 트랜지스터(Qsw)를 통해 흐르는 전류)는 상기 일정크기의 전압에 비례래서 일정하게 유지된다. 따라서, 이 기간동안 피드백전압(Vfb)이 점점 감소하더라도, 출력전류(스위칭 모스 트랜지스터(Qsw)를 통해 흐르는 전류)는 일정한 크기 이하로 제한되면서 일정한 값을 유지한다.

시점 T2에서 시점 T3까지 제어모듈회로는 스위칭동작을 수행하지 않는다. 이 경우 비교기(CP4)의 비반전단자와 비교기(CP5)의 반전단자에는 로우신호(L) 및 하이신호(H)가 각각 입력되며, 이에 따라 도 7의 회로 동작에 의해 하이신호(H)의 버스트전류제한신호(Bi_b)와 하이신호(H)의 정상동작신호(Bu)가 생성된다. 따라서, 도 6의 회로에서 pnp 바이폴라접합트랜지스터(Q3)f의 에미터단자(e3)전압 및 pnp 바이폴라접합트랜지스(Q5)의 에미터단자(e5)전압 모두 선택기(700)내로 입력되지 못하고, 그 결과 게이트드라이버(311)로부터의 게이트제어신호(Vg)가 생성되지 않는다.

시점 T3에서 T4까지 제어모듈회로는 여전히 스위칭동작을 수행하지 않는다. 즉 이 경우에는 비교기(CP4)의 비반전단자와 비교기(CP5)의 반전단자에 모두 로우신호(L)가 입력되지만, 도 7의 회로 동작에 의해 하이신호(H)의 버스트전류제한신호(Bi_b)와 하이신호(H)의 정상동작신호(Bu)가 만들어진다. 시점 T1과 시점 T2 사이의 경우와는 다르게 하이신호(H)의 정상동작신호(Bu)가 만들어지는 이유는 도 7의 RS 플립플랍(FF) 때문이다. 결론적으로, 도 6 회로에서 pnp 바이폴라접합트랜지스터(Q3)의 에미터단자(e3)전압 및 pnp 바이폴라접합트랜지스터(Q5)의 에미터단자(e5)전압 모두 선택기(700)내로 입력되지 못함에 따라, 게이트 드라이버(311)로부터의 게이트제어신호(Vg)가 생성되지 않게 된다.

시점 T4에서 시점 T5 사이에, 외부부하가 있는 것이 감지되지 않고 오히려 외부부하의 경감이 감지되면 다시 피드백전압(Vfb)은 감소한다. 피드백전압(Vfb)이 감소하여 제1 피드백기준전압(Vf1')보다 작아지는 시점 T5에서 시점 T6까지의 제어모듈회로의 동작과, 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 작아지는 시점 T6에서 시점 T7까지의 제어모듈회로의 동작과, 그리고 피드백전압(Vfb)이 다시 증가하여 제2 피드백기준전압(Vf2')보다 커지는 시점 T7에서 시점 T8까지의 제어모듈회로의 동작은, 각각 시점 T1에서 시점 T2까지, 시점 T2에서 시점 T3까지, 그리고 시점 T3에서 시점 T4까지의 제어모듈회로의 동작과 동일하다. 이후, 피드 백전압(Vfb)이 제1 피드백기준전압(Vf1')보다 더 커지는 시점 T8이 되면, 외부부하의 경감이 감지되지 않는 한 제어모듈회로는 정상모드로 동작한다.

이와 같이 제1 실시예에 따른 제어모듈회로의 동작이 3개의 피드백기준전압 (Vf1, Vf2, Vf3)과 피드백전압(Vfb)과의 비교결과에 따라 결정되는데 반하여, 본 발명의 제2 실시예에 따른 제어모듈회로의 경우 2개의 피드백기준전압(Vf1', Vf2')과 피드백전압(Vfb)과의 비교결과에 따라 결정되므로, 버스트모드에서 정상동작모드로의 변환에 필요한 전력소모가 감소될 뿐만 아니라 내부회로를 보다 더 간단하게 설계할 수 있다.

그러나, 상기 본 발명의 제2 실시예에 따른 제어모듈회로에서 피드백전압 (Vfb)이 제2 기준전압(Vf2')보다 낮아(즉, 도 8의 T2시점) 스위칭 모스 트랜지스터(Qsw)가 스위칭을 수행하지 않는 경우, 도 1에서 나타낸 2차 코일(L3)과 커패시터(C2)에 공급되는 직류전류공급전압(Vcc)이 점점 감소하여 UVLO(under voltage lock out) 전압 이하가 되어 출력 전압의 레귤레이션(regulation)이 무너진다. 피드백전압(Vfb)이 제2 기준전압(Vf2')보다 낮은 경우에는 스위칭 모스 트랜지스터(Qsw)는 스위칭을 수행하지 않게 되며, 이에 따라 스위칭 모스 트랜지스터(Qsw)를 통해 전류가 흐르지 않아 직류전류공급전압(Vcc)에도 에너지가 전달되지 않는다. 직류전류공급전압(Vcc)은 제어모듈(310) 등 각종 IC에 전압을 공급하는 전원의 역할을 하므로 이 제어모듈(310)에서의 전력소비로 인해 점진적으로 전압값이 줄어들게 되며, 스위칭 모스 트랜지스터(Qsw)가 스위칭을 수행하지 않는 기간이 긴 경우 직류전류공급전압(Vcc)이 UVLO(under voltage lock out)전압이 하로 감소하게 된다. 여기서, 직류전류공급전압(Vcc)이 UVLO 전압 이하로 감소하는 경우에는 제어모듈(310) 등 각종 IC가 제대로 동작하지 않아 출력전압(Vout)을 조정하는데 문제가 발생한다.

도 9는 피드백전압(Vfb)에 따른 직류전류공급전압(Vcc)의 관계를 나타내는 도면이다. 즉, 도 9는 본 발명의 제2 실시예에서 피드백전압(Vfb)에 따른 직류전류공급전압(Vcc)파형(920)과 제2 실시예를 문제를 개선한 직류전류공급전압(Vcc)파형을 나타내는 도면이다.

도 9에 나타낸 바와 같이 피드백전압(Vfb)이 점진적으로 감소하여 제2 피드백기준전압(Vf2')보다 낮아지는 지점 T2 지점부터 직류전류공급전압(Vcc)이 감소하기 시작한다(920 파형 참조). 도 8을 참조하면, 본 발명의 제2 실시예에서는 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아지는 지점부터 스위칭 모스 트랜지스터(Qsw)가 스위칭 동작을 수행하지 않아 스위칭 모스 트랜지스터(Qsw)를 통해 전류가 흐르지 않으며, 이에 따라 직류전류공급전압(Vcc)에도 에너지가 전달되지 않는다. 한편, 직류전류공급전압(Vcc)은 제어모듈(310) 등 각종 IC에 정전압을 공급하므로 이 IC 들의 전력소비로 인해 직류전류공급전압(Vcc)도 감소하기 시작한다. 여기서, 스위칭 모스 트랜지스터(Qsw)가 스위칭동작을 수행하지 않는 기간(도 9에서 '휴지기간'으로 나타내었음)이 긴 경우 직류전류공급전압(Vcc)은 UVLO 전압(Vcc_lo)보다 낮아지게 되어 제어모듈(310) 등 각종 IC 내부블럭이 리셋된다. 즉, 직류전류공급전압(Vcc)이 UVLO전압보다 낮아지게 되는 경우 제어모듈 등 각종 IC내부블럭이 리셋되어 출력전압(Vout)의 레귤레이션이 무너지게 되어 문제가 발생 한다.

이하에서는 상기 본 발명의 제2 실시예와 같은 제어모듈을 포함하는 SMPS에서 직류전류공급전압(Vcc)이 UVLO 전압보다 낮아지게 되는 경우의 문제를 해결하는 방법에 대해서 알아본다. 직류전류공급전압(Vcc)은 각종 IC 블록을 제어하는 다수의 정전류원을 생성하는 역할을 하는데, 피드백전압(Vfb)이 제2 피드백기준전압 (Vf2')보다 낮아지는 지점(T2) 즉, 스위칭 모스 트랜지스터(Qsw)가 스위칭 동작을 수행하지 않는 지점에서는 다수의 정전류원 중 일부 정전류원(버스트모드 동작에 필요한 정전류원)에서만 전력을 소비하도록 한다.

도 10은 본 발명의 실시예에 따른 각종 IC의 전력소비를 감소시키는 방법을 개념적으로 나타내는 도면이다. 즉, 도 10의 회로는 도 1의 회로와 거의 유사하며 각종 IC의 소비전력을 감소시키는 방법을 개념적으로 나타내기 위해서 개략적으로 나타낸 도면이다. 도 10에서 Control Block은 도 1의 제어모듈(310)에 대응하는 블록을 나타낸다.

도 10을 참조하면, 직류전류공급전압(Vcc)은 각종 IC(예를 들면 제어모듈)를 동작시키기 위해 아래의 수학식3과 같이 정전류원(Ion)을 생성한다.

상기 수학식 3에서 나타낸 정전류원(Vcc 전압에 의해 생성되는 전류를 말함)은 아래의 수학식 4와 같이 두 가지의 정전류원(Iop 및 Idz)으로 분류할 수 있다.

수학식 4에서 Iop 정전류원은 버스트 모드 동작을 제어하도록 하는 전류원(예를 들면, 도 7에서 버스트동작을 위해 사용되는 정전류원(I4, I5)이 이에 해당함)이며, Idz 정전류원은 버스트 모드 동작시에 필요하지 않는 블록을 동작시키기 위한 전류원으로서 버스트 모드 동작시에 불필요하게 소비된다. 따라서, 본 발명의 제2 실시예와 같이 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아져 스위칭 모스 트랜지스터(Qsw)가 스위칭동작을 하지 않는 경우, 상기 Idz 정전류원의 생성을 차단하여 소비전력을 줄일 수 있다. 여기서, 버스트 모드 동작시에 불필요한 블록으로서는 보호 블록(각종 회로를 보호하기 위한 블록, 도시하지 않았음), 기준전압블록(각종 IC에 기준전압을 제공하기 위한 블록, 도시하지 않았음), 오실레이터(OSC)를 동작시키기 위한 블록 등이 있다. 이러한 불필요한 블록의 IC에 제공되는 정전류원의 사용을 차단함으로써, 직류전류공급전압(Vcc)이 감소하는 양을 줄일 수 있다.

도 11은 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아지는 점을 감지하는 회로를 나타내는 도면이다. 도 11의 회로는 도 7의 회로와 거의 유사하며, 단지 비교기(CP5)의 출력신호를 통해 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아지는 지점을 감지하는 감지부(820)를 더 포함한다. 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아지면 비교기(CP2)는 하이신호(H)를 생성하므로 이를 통해 감지부(820)가 스위칭 모스 트랜지스터(Qsw)가 스위칭 동작을 수행하지 않는 지점을 감지한다. 감지부(820)는 이와 같이 스위칭 모스 트랜지스터(Qsw)가 스윙 동작을 수행하지 않는 지점(T2)을 감지하여 이에 대응하는 신호(Bu_dis)를 생성하여 전송하며, 이러한 신호(Bu_dis)를 이용해 각종 IC의 소비전력을 감소시키는데 사용한다. 도 11에서는 감지부(820)가 인버터로 구성되어 있는 것으로 나타내었지만, 그 외 다른 방법을 통해 구성할 수 있음은 당연하다.

도 12에 나타낸 바와 같이 본 발명의 실시예에 따른 각종 IC의 소비전력을 감소시키는 SMPS는 IC 전원부(320), 스위치 제어부(330), 전류생성부(340) 및 스위치(S1, S2)를 포함한다. 한편, 전류생성부(340)는 버스트동작전류생성부(342), 기타전류생성부(344)로 구성된다.

IC 전원부(320)는 도 1에서 2차 코일(L3), 다이오드(D2) 및 커패시터(C2)에 대응되는 부분으로서, 제어모듈(310)등 각종 IC에 공급할 전류원을 생성하는데 사용하는 직류전류공급전압(Vcc)을 생성한다.

스위치제어부(330)는 도 11에서의 감지부(820)로부터 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아지는 지점에 대응하는 신호(Bu_dis 신호)를 전송 받아, 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아지는 경우 스위치(S1)만을 턴온시키도록 제어하며, 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 큰 경우 스위치(S1, S2)를 모두 턴온시키도록 제어한다. 이때, 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮은 경우 스위치(S1)만이 턴온됨으로써, 직류전류공급전압(Vcc)이 버스트동작전류생성부(342)로만 인가되어 정전류(Iop)만이 생성되며, 스위치(S2)는 턴오프되므로 직류전류공급전압(Vcc)가 인가되지 않아 정전류(Idz)는 생성되지 않는다. 한편, 피드백전압(Vfb)가 제2 피드백기준전압 (Vf2')보다 높은 경우에는 스위치(S1, S2)가 모두 턴온됨으로써, 정전류(Iop, Idz)가 모두 생성된다.

그리고, 전류생성부(340)는 각종 IC를 동작시키는데 사용되는 각종 정전류를 생성한다. 여기서, 버스트동작전류생성부(342)는 버스트동작을 위해서만 필요한 정전류원(Iop)(예를 들면, 도 7에서 버스트동작을 위해 사용되는 정전류원(I4, I5)이 이에 해당함)을 생성하며, 기타전류생성부(344)는 각종 IC를 구동시키기 위한 정전류원(Idz)을 생성한다. 이때, 버스트동작전류생성부(342) 및 기타전류생성부 (344)가 직류전류공급전압(Vcc)을 이용하여 정전류를 생성하는 방법은 당업자라면 쉽게 알 수 있는바 이하 구체적 설명은 생략한다.

이와 같이, 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮은 경우 즉, 스위칭 모스 트랜지스터(Qsw)가 스위칭동작을 수행하지 않는 경우에는 정전류원 (Iop)만을 생성하도록 함으로써, 불필요한 소비전력을 줄일 수 있다. 이러한 불필요한 소비전력을 줄임으로써, 도 9의 수정된 Vcc 파형(940)과 같이 직류전류공급전압(Vcc)이 더욱 완만하게 감소하여 무부하시 UVLO 전압이하가 되는 것을 방지할 수 있다.

한편, 도 6 내지 도 8에 나타낸 본 발명의 제2 실시예 따른 제어모듈회로에 서, 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아지는 지점(T2)에서 정전류원(I3)의 전류는 다이오드(D6) 및 포토트랜지스터(PC2)를 통해 접지로 흐르며, 커패시터(Cfb)의 전류 또한 포토트랜지스터(PC2)를 통해 접지로 흐른다. 즉, 정전류원(I3)은 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮아져 스위칭 모스 트랜지스터(Qsw)가 스위칭동작을 수행하지 않는 휴지기간(도 9 참조)동안에는 스위칭 모스 트랜지스터(Qsw)를 제어하는데 사용되지 않는다. 따라서, 정정전류원(I3)의 전류량을 스위칭 모스 트랜지스터(Qsw)의 휴지기간동안에는 아주 작은 량으로 조절하여 소비전력을 감소시킴으로써, 직류전류공급전압(Vcc)을 더욱 완만하게 감소시킬 수 있다. 특히, 정전류원(I3 또는 I1)은 전체 전류원의 30 내지 40%를 차지하여 전체 시스템에 큰 비중을 차지하므로 소비전력에 많은 영향을 끼친다.

도 13은 본 발명의 실시예에 따른 IC 소비전력을 감소시키는 일예을 나타내는 도면이다. 즉, 도 13은 정전류원(도 6의 I3)의 전류값을 다수의 전류미러를 통해 피드백전압(Vfb)에 따라 감소시키는 방법의 일예를 나타내는 회로이다.

도 13을 참조하면, IC 소비전력을 감소시키는 회로는 다수의 전류미러( M4-M5-M6-M7, M8-M9-M10-M11, M13-M14-M15-M16, M17-M18-M19-M20, M21-M22-M23-M24), npn 바이폴라접합트랜지스터(Q9, Q10, Q11), 전류미러를 바이어스하는데 사용하는 기준전압(Vref), 신호(도 11에서 Bu_dis 신호)에 따라 온 또는 오프되는 모스 트랜지스터(M12)를 포함한다. 여기서, 다수의 전류미러(M4-M5-M6-M7, M8-M9-M10-M11, M13-M14-M15-M16, M17-M18-M19-M20, M21-M22-M23-M24)는 기준전류로부터 각 모스 트랜지스터(MOSFET)의 드레인-소스 폭 및 드레인-소스 길이에 대응하여, 생성하고 자 하는 전류를 발생시킨다. 한편, 전류미러(M8-M9-M10-M11, M13-M14-M15-M16) 및 모스 트랜지스터(M12)는 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 작아져 스위칭 모스 트랜지스터(Qsw)가 스위칭동작을 하지 않는 지점(T2)에서 정전류원(I3)의 전류값을 더욱 낮추는 전류제어부를 형성한다.

먼저, 정상동작모드인 경우에 대해서 알아본다. 정상동작모드인 경우 신호(Bu_dis)가 하이신호(H)로 되어 모스 트랜지스터(M12)가 턴오프된다. 여기서, 전류(I3)는 전류미러(M21-M22-M23-M24)에 의해 전류(i_5)로부터 생성된다. 또한, 전류(i_5)는 전류미러(M4-M5-M6-M7)에 의해 전류(i_10)로부터 생성되며, 전류(i_10)는 전류(i_6)는 동일하도록 전류미러(M4-M5-M6-M7)를 설계한다. 그리고, 전류(i_5)를 전류(i_6)보다 5배 크게 전류미러(M17-M18-M19-M20)를 설계하고, 전류(I3)를 전류(i_5)보다 9배 크게 전류미러(M21-M22-M23-M24)를 설계한다. 따라서, 결과적으로 전류(I3)는 전류(i_6)보다 45배 더 크게 된다. 예를 들면, 전류(i_10), 전류(i_6) 및 전류(i_5)가 각각 20uA, 20uA 및 100uA 인 경우, 전류(I3)는 900uA 가 된다.

한편, 대기모드 시 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮은 전압인 시점(T2)인 경우에 대해서 알아본다. 피드백전압(Vfb)이 제2 피드백기준전압(Vf2')보다 낮은지는 시점(T2)에서는 도 11에서 나타낸 바와 같이 신호(Bu_dis)가 로우신호(L)로 되어 모스 트랜지스터(M12)가 턴온된다. 이때, 전류미러(M4-M5-M6-M7)에 의해 전류(i_12)의 최대전류가 제한된다. 모스 트랜지스터(M12)가 턴온됨에 따라, 전류미러(M8-M9-M10-M11)에 의해 생성되는 전류(i_8)는 전류미러 (M13-M14-M15-M16)에 의해 생성되는 전류(i_7)를 생성시킨다. 즉, 모스 트랜지스터(M12)가 턴온된 경우 전류(i_7)가 전류미러(M13-M14-M15-M16)를 통해 흐르며, 이에 따라 전류(i_6)가 감소된다. 예를 들면, 정상동작모드인 경우 전류(i_10)가 20uA라면, 전류(i_6), 전류(i_5) 및 전류(I3)는 각각 20uA, 100uA 및 900uA 가 된다. 그러나, 모스 트랜지스터(M12)가 턴온되고 전류(i_12)의 최대값이 가 30uA 인 경우, 전류(i_7), 전류(i_6), 전류(i_5) 및 전류(I3)가 가각 28uA, 2uA, 10uA 및 90uA가 된다. 결론적으로, 대기모드시에 전류(I3)가 900uA에서 90uA로 변동된다.

이와 같이 도 13과 같이 전류미러를 이용하여, 피드백전압(Vfb)이 제2 피드배기준전압(Vf2')보다 낮아지는 지점(T2)에서 전류(I3)를 낮추어 대기모드 시 포토 트랜지스터(PC)를 통해 접지로 소비되는 전력을 감소시킴으로써, 제어모듈 IC의 소비전력을 더욱 낮출 수 있다. 이를 통해, 직류전류공급전압(Vcc)이 도 9와 같은 휴지기간에서 UVLO전압이하로 떨어지는 것을 막을 수 있다.

상기 도 13에서는 정전류원(I3)의 전류를 전류미러를 이용하여 감소시키는 방법에 대해서 나타내었지만, 도 1과 같은 본 발명의 제1 실시예에서 대기 모드시 정전류원(I1)의 전류를 전류미러를 이용하여 감소시켜 IC의 소비전력을 낮출 수 있음은 당연하다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 살펴본 바와 같이, 본 발명에 따르면 SMPS의 제어모듈회로에서 자동버스트모드와 피드백전압감지에 의한 전류모드동작에 의해 최대전류값을 일정하게 제한함으로써 트랜스포머의 소음발생을 억제할 수 있다. 또한, 감지레벨로서 두 개의 감지레벨, 예컨대 제1 피드백기준전압 및 제2 피드백기준전압과의 결과에 따라 스위칭 모스 트랜지스터를 제어함으로써, 버스트모드에서 정상동작모드로의 변환에 필요한 전력소모가 감소될 뿐만 아니라 내부회로를 보다 더 간단하게 설계할 수 있다.

그리고, 스위칭 모스 트랜지스터가 스위칭을 수행하지 않는 영역에서 불필요한 IC 블록에 정전류의 공급을 제한함으로써 소비전력을 더욱 줄일 수 있다.

Claims

트랜스 포머의 1차 코일에 커플링되는 메인 스위치를 포함하며, 상기 메인 스위치의 동작에 따라 상기 트랜스 포머의 2차측에 전력을 공급하는 전원공급부;

출력 전압에 대응하는 피드백전압을 발생시키는 피드백 회로부;

대기 동작 모드 시에 상기 피드백전압이 설정된 기준전압보다 낮아지는 경우 상기 메인 스위치의 스위칭 동작을 수행하지 않도록 제어하는 제어모듈;

상기 트랜스 포머의 2차코일에 커플링되어 일정한 전압을 생성하는 IC 전원부;

상기 IC 전원부에 의해 생성된 일정한 전압을 이용하여 다수의 IC를 동작시키는 다수의 정전류를 생성하며, 상기 메인 스위치가 스위칭 동작을 수행하지 않는 경우 상기 다수의 정전류 중 일부의 정전류만을 생성하는 전류생성부를 포함하는 스위칭 모드 파워 서플라이.
제1항에 있어서,

상기 전류생성부에서 생성된 상기 일부의 정전류는, 상기 메인 스위치가 스위칭 동작을 수행하지 않도록 하는데 사용되는 IC를 동작시키기 위한 정전류인 것을 특징으로 하는 스위칭 모드 파워 서플라이.
제1항 또는 제2항에 있어서,

상기 제어모듈은, 제1 기준전압 및 상기 제1 기준전압보다 낮은 제2 기준전압을 가지며, 상기 피드백전압이 상기 제1 기준전압에서 상기 제2 기준전압으로 변경되는 시점에 상기 메인 스위치의 스위칭 동작을 수행하지 않도록 제어하는 것을 특징으로 하는 스위칭 모드 파워 서플라이.
제3항에 있어서,

상기 제어모듈은,

상기 제1 기준전압을 생성하는데 사용하는 제1 정전류원;

상기 제2 기준전압을 생성하는데 사용하는 제2 정전류원; 및

상기 메인 스위치가 스위칭 동작을 수행하지 않는 경우 상기 제1 정전류원의 전류량을 감소시키는 전류제어부를 포함하는 스위칭 모드 파워 서플라이.
제4항에 있어서,

상기 제어모듈은,

상기 제2 기준전압과 상기 피드백 전압을 비교하는 비교기; 및

상기 비교기의 출력신호에 대응하여 상기 피드백 전압이 상기 제2 기준전압보다 낮아지는 지점을 감지하는 감지부를 더 포함하며,

상기 전류제어부는 상기 감지부의 출력신호에 대응하여 상기 제1 정전류원의 전류량을 감소시키는 것을 특징으로 스위칭 모드 파워 서플라이.
제4항에 있어서,

상기 전류제어부는 다수의 전류미러로 구성되어 있는 것을 특징으로 하는 스위칭 모드 파워 서플라이.
제1항 또는 제2항에 있어서,

상기 IC 전원부는

상기 트랜스 포머의 2차코일에 애노드가 전기적으로 연결되는 다이오드;

상기 다이오드의 캐소드와 접지사이에 전기적으로 연결되는 커패시터를 포함하는 스위칭 모드 파워 서플라이.
트랜스 포머의 1차 코일에 커플링되는 메인 스위치를 포함하며, 상기 메인 스위치의 동작에 따라 상기 트랜스 포머의 2차측에 전력을 공급하는 전원공급부;

출력 전압에 대응하는 피드백전압을 발생시키는 피드백 회로부;

상기 트랜스 포머의 2차 코일에 커플링되어 일정한 전압을 생성하는 IC 전원부;

제1 기준전압과 상기 제1 기준전압보다 낮은 제2 기준전압을 발생시키며, 대기 동작 모드 시 상기 피드백전압이 상기 제2 기준전압보다 낮아지는 경우 상기 메인 스위치의 스위칭 동작을 수행하지 않도록 제어하는 제어모듈; 및

상기 IC 전원부에 의해 생성된 일정한 전압을 이용하여, 상기 제1 기준전압을 생성하는데 사용되는 제1 정전류원 및 상기 제2 기준전압을 생성하는데 사용되 는 제2 정전류원을 각각 발생시키며, 상기 메인 스위치가 스위칭 동작을 수행하지 않는 경우 상기 제1 정전류원의 전류값을 줄이는 전류제어부를 포함하는 스위칭 모드 파워 서플라이.
제8항에 있어서,

상기 제어모듈은,

상기 제2 기준전압과 상기 피드백 전압을 비교하는 비교기; 및

상기 비교기의 출력신호에 대응하여 상기 피드백 전압이 상기 제2 기준전압보다 낮아지는 지점을 감지하는 감지부를 더 포함하며,

상기 전류제어부는 상기 감지부의 출력신호에 대응하여 상기 제1 정전류원의 전류량을 감소시키는 것을 특징으로 스위칭 모드 파워 서플라이.
제8항 또는 제9항에 있어서,

상기 전류제어부는 다수의 전류미러로 구성된 것을 특징으로 하는 스위칭 모드 파워 서플라이.
제8항 또는 제9항에 있어서,

상기 IC 전원부는,

상기 트랜스 포머의 2차코일에 애노드가 전기적으로 연결되는 다이오드; 및

상기 다이오드의 캐소드와 접지사이에 전기적으로 연결되는 커패시터를 포함 하는 스위칭 모드 파워 서플라이.