KR101016148B1

KR101016148B1 - 웨이크업 신호 검출 회로

Info

Publication number: KR101016148B1
Application number: KR1020097012014A
Authority: KR
Inventors: 헬무트 리더; 라이먼드 파머; 볼프강 보; 마커스 헤이거
Original assignee: 에프콘 에이쥐
Priority date: 2003-12-09
Filing date: 2004-12-02
Publication date: 2011-02-18
Anticipated expiration: 2024-12-02
Also published as: KR20060121226A; DE502004003319D1; TWI352516B; ATA19732003A; WO2005057388A1; EP1692604A1; KR20090074826A; ATE357690T1; KR100907153B1; EP1692604B1; TW200520419A; AT413251B

Abstract

본 발명은 입력 회로(2)에 접속된 비교 회로를 구비하고, 비교 회로에 출력 회로(5)가 접속되는 웨이크업 신호 검출 회로에 관한 것으로, 비교 회로는 미리 정해진 대역 폭 내에서 주파수를 검출하는 윈도 비교기(11)와, 그 윈도 비교기(11)에 연결되어 다수의 유효 검출들이 있어야 비로소 출력 회로(5)를 활성화하는 오검출 차단 회로(12)를 구비한다.

웨이크업 신호 검출 회로, 입력 회로, 비교 회로, 출력 회로, 윈도 비교기, 오검출 차단 회로, 플립-플롭 회로

Description

웨이크업 신호 검출 회로{DETECTOR CIRCUIT FOR A WAKE-UP SIGNAL}

본 발명은 입력 회로에 접속된 비교 회로를 구비하며, 상기 비교 회로는 출력 회로에 접속되는 웨이크업 신호 검출 회로에 관한 것이다.

이러한 유형의 검출 회로는 예컨대 WO 99/03219 A에 공지되어 있다. 상기 공지의 회로에서는, 입력 회로에 연결된 대역 통과 증폭기에 2개의 적분 회로가 접속되고, 그 2 개의 적분 회로의 출력들이 비교 회로에 인가되는데, 양자의 적분 회로는 상이한 시상수들을 갖는다. 상기 WO 99/03219 A에 따른 회로는 특히 옥외에서 사용하기 위한 것으로, 진동 회로에 연결된 IR 검출 소자들의 특수한 직렬/병렬 회로가 마련된다. 이로써, 높은 감도와 선택성이 얻어지게 되고, 다른 한편으로 회로의 "슬립(sleep)" 상태에서 낮은 전류 소모가 보장 된다. 그러나, 이러한 공지의 회로에서는 때때로 "오류 웨이크업들"이 발생하는 것으로, 즉 웨이크업 신호가 수신되지 않았음에도 회로가 오류 신호 검출로 인해 "웨이크업"되는 것으로 밝혀졌다.

본 발명의 목적은 높은 선택성을 얻을 수 있으며, 특히 입력 회로가 개별적으로 어떻게 구성되는지의 여부와 상관이 없이 오류 웨이크업들을 회피할 수 있는, 전자 기기 등에 사용하기 위한 웨이크업 회로용 웨이크업 신호 검출 회로를 제안한다. 또한, 회로의 전류 수요가 가능한 한 낮게 유지되어야 하고, 특히 본 발명의 회로는 예컨대 전자 기기들을 통행료 징수 시스템에 사용하는 경우와 같이 동작 시간/휴지 시간의 비율이 매우 낮은 경우에 매우 적합해야 한다.

서두에 설명된 유형의 본 발명에 따른 웨이크업 신호 검출 회로에서, 비교 회로는 기설정된 대역 폭 내에서 주파수를 검출하는 윈도 비교기(window comparator)와, 상기 윈도 비교기에 연결되어 다수의 유효 검출들이 있어야 비로소 출력 회로를 활성화하는 오검출 차단 회로를 구비하는 것을 그 특징으로 한다.

바람직한 실시 형태들 및 부가의 구성들은 종속항들에 기재된다.

본 발명의 검출 회로에서는, 윈도 비교기의 윈도의 크기가 주파수 검출을 감지할 수 있는 대역 폭을 결정하되, 주파수 검출기가 감지 가능하게 되는 주파수 위치를 윈도의 위치가 결정한다. 이와 관련하여, 최적의 주파수 검출을 확보하기 위해, 비교적 간단하게 윈도의 폭과 윈도의 위치를 각각의 용도에 맞춰 매칭시키는 것이 가능하다. 단일의 허위 검출로 인한 검출 회로의 오류 유발(예컨대 WO 99/03219 A에 개시된 바와 같은 입력 회로의 경우에, 진동 회로가 웨이크업 신호와 유사한 신호에 의해 여기되면 이뤄질 수 있음)을 방지하기 위해, 오검출 차단 회로에 의해 다수의, 예컨대 2개 또는 3개의 유효 검출들이 인지된 경우에야 비로소 출력 회로가 트리거링 되도록 조치한다. 이 경우, 유효 검출들의 개수는 각각의 사용 목적에 적절한 매칭을 구현할 수 있도록 하기 위해 조절될 수 있다.

전류 소모가 매우 낮은 회로 구성의 측면에서, 서로 병렬 접속된 2 개의 비교기들로 윈도 비교기를 구성하고, 이 2 개의 비교기들의 2 개의 반대 극성 입력들이 신호 입력들로서 상호 연결되도록 하는 것이 바람직하다. 이 경우, 비교기들의 각각의 입력은 해당 분압기(voltage divider)에 의해 바이어스되거나 예비 조절될 수 있다.

원하는 신호 중의 직류 부분, 예컨대 통행료 징수 시스템에 사용할 경우에 태양열 복사에 의해 유발되거나 다른 경우의 동작점 드리프트(drift)에 의해 유발될 수 있는 직류 부분을 억제하기 위해, 윈도 비교기의 상류에 입력 비교기가 접속되고, 상기 입력 비교기의 입력 중 하나인 신호 입력에 입력 회로로부터의 신호가 인가되며, 상기 입력 비교기의 다른 입력인 기준 입력에 문턱치 신호가 인가되도록 처리되는 것이 바람직할 수 있다. 기준 레벨, 즉 문턱치 신호를 매우 간단하면서도 항상 각각의 상황에 맞춰 매칭되게 얻도록 하기 위해, 입력 비교기의 기준 입력이 저역 통과 회로에 접속되고, 저역 통과 회로의 입력이 입력 비교기의 신호 입력에 연결되도록 하는 것도 바람직하다.

윈도 비교기의 트리거링을 위해, 입력 비교기를 구비하는 그러한 회로 구성의 경우에 입력 비교기의 하류에 적분기가 접속되도록 하는 것이 또한 매우 바람직 한 것으로 판명되었다. 바람직하게, 적분기 전압에 의해 후속 윈도 비교기가 트리거링될 수 있게 된다.

올바르게 정의된 주파수 검출 신호들을 출력하기 위해, 윈도 비교기에 래치(latch) 회로가 접속되고, 그 래치 회로의 클럭 입력에 입력 데이터 신호로부터 유도된 클럭 신호가 인가되도록 하는 것이 바람직하다. 이 경우, 래치 회로용 클럭 신호의 유도를 위해, 래치 회로의 클럭 입력이 입력 비교기의 출력에 연결되도록 하는 것이 바람직하다.

오검출을 억제하기 위해, 연속된 주파수 검출들의 개수 자체가 계수될 수 있는데, 미리 정해진 개수에 도달할 때에 출력 회로에의 스위칭이 이뤄진다. 그러나, 시간 세그먼트 내에 일정 개수의 출력 임펄스들이 발생한 것을 간단하게 확인하여 상기 오검출들을 걸러내기 위해, 오검출 차단 회로가 신호 경로에 마련된 적분기 및 그에 접속된 비교기를 구비하고, 이 비교기의 다른 입력에 기준 전압이 인가되도록 조치하는 것이 바람직할 수 있다. 이 경우, 기준 전압을 조절함으로써, 출력 임펄스들을 출력 회로로 통과시켜 원하는 스위칭 기능, 특히 부속 전자 기기의 스위칭온(웨이크업)을 일으키는데 필요한 순차적인 검출들의 개수가 확인될 수 있다.

출력 회로는 오검출 차단 회로의 출력 신호, 특히 그에 마련되어 적분기에 접속되는 비교기의 출력 신호에 의해 트리거링되는 플립-플롭 회로를 구비하는 것이 바람직하다.

또한, 낮은 전류 수요를 위해, 비교 회로의 비교기 또는 각각의 비교기가 저출력 비교기로 구현하는 것이 바람직하다.

공간을 절감하는 콤팩트한 회로의 구조를 위해, 다수의 비교기들을 마련할 경우에 모든 비교기들이 공통의 IC 하우징에 수납되도록 하는 것도 역시 바람직하다.

아울러, 입력 비교기와 윈도 비교기 또는 윈도 비교기의 상류에 접속된 적분기 사이에 주파수 분할기, 특히 플립-플롭 회로에 의해 구현되는 주파수 분할기가 배치되는 것이 바람직하다. 기타, 래치 회로 또한 플립-플롭 회로에 의해 형성되도록 하는 것이 바람직하다.

그와 같이 하여, 전체적으로 예컨대 4개의 비교기들(본 비교기들은 공통의 하우징에 있는 것이 바람직함), 3개의 플립-플롭 회로들, 및 저항들과 커패시터들로 형성된 적분기를 구비하는 회로가 생기는데, 이는 전류 소모가 낮은 간단한 회로 구성이 가능하게 한다.

도 1에는, 전자 기기용, 예컨대 전자 통행료 징수 시스템용 웨이크업 회로가 개략적으로 도시되어 있는데, 그러한 웨이크업 회로는 전체적으로 도면 부호 "1"에 의해 지시된다. 도 1에 개략적으로 도시된 바와 같이, 웨이크업 회로(1)는 예컨대 적외선 수신기(2a), 마이크로파 수신기(2b), 또는 임의의 다른 수신 회로(2c)일 수 있는 입력 회로(2)를 구비한다. 이와 관련하여, 물론 실제로는 그러한 입력 회로들 중의 하나(2a, 2b, 또는 2c)만이 존재하고, 특히 이미 언급된 WO 99/03219 A에 개시된 것과 같은 입력 회로가 사용될 수 있다.

상기 입력 회로(2)에는 증폭기(3)를 통해 고유의 검출 회로(4)가 접속되고, 그 검출 회로(4)에서 각각의 웨이크업 신호가 검출되어 궁극적으로 부속 전자 기기를 활성 상태로 되게 하는 출력 회로가 활성화 된다.

증폭기(3)는 역시 WO 99/03219 A에 개시된 바와 같이 선택적 대역 통과 증폭기로 형성되어 수신 신호의 선택적 증폭을 제공할 수 있다. 이어, 증폭된 수신 신호는 입력 비교기(6)에 공급되고, 이 입력 비교기(6)에는 증폭된 수신 신호로부터 저역 통과 필터(7)를 통해 생성된 기준 신호가 비교 레벨로서 제2 입력에 공급된다. 이를 통해, 예컨대, 교란, 동작점 드리프트 등에 기인하는 수신 신호 중의 직류 부분의 영향이 간단하고 효과적으로 억제될 수 있게 된다.

상기 입력 비교기(6)의 출력에는 적분기(8)가 접속되고, 다른 한편으로 입력 비교기(6)의 출력에 인가되는 신호가 도 1에 연결 라인 "클럭"(10)으로 지시된 바와 같이 래치 회로(9)에, 좀더 정확히 말하자면 상기 래치 회로의 클럭 입력에 클럭 신호로서 공급된다. 이러한 래치 회로(9)의 데이터 입력은 윈도 비교기(11)의 출력에 접속된다. 래치 회로(9)가 연결 라인(10)을 통해 입력 비교기(6)의 출력 신호에 의해 클럭킹되는 시점에 적분기(8)로부터 데이터 출력에 공급되는 전압이 윈도 비교기(11)의 좁은 크기의 해당 윈도에 있게 되면, 래치 회로(9)의 출력이 동작하게 된다. 이 경우, 윈도의 크기, 즉 폭이 주파수 검출이 행해지는 대역폭을 결정하고, 적분기(8)의 레벨 제어 범위에서의 윈도의 위치가 검출 회로(4)가 응답하는 주파수 위치를 결정한다. 즉, 이는 윈도 비교기(11)의 윈도의 위치(예컨대, ㎒ 범위 또는 ㎓ 범위에 있는)가 웨이크업 주파수를 결정하고, 이어서 윈도의 폭이 검출 가능한 주파수들의 대역의 폭, 즉 검출 회로(4)의 선택성을 결정한다는 것을 의미한다.

개개의 오검출로 인해 검출 회로(4)가 오류를 일으키는 것을 방지하기 위해, 본 발명의 검출 회로(4)에서는, 적분기(13)를 통해 래치 회로(9)의 출력에 접속되는 비교기(14)를 포함하는 오검출 차단 회로(12)가 마련된다. 상기 비교기(14)의 제2 입력에는 기준 신호 회로(15)로부터 기준 전압이 공급되는데, 이 기준 전압은 조절될 수 있다. 적분기(13)에서는, 래치 회로(9)로부터 공급되는, 신호 검출에 해당하는 임펄스가 적분되고, 연속된 임펄스들의 개수가 해당 개수에 도달할 경우에, 즉 기준 신호 회로(15)로부터 공급되는 기준 전압을 초과할 경우에, 비교기(14)는 그 출력에서 해당 스위칭 신호를 내서 출력 회로(5)를 활성화한다. 즉, 전술된 바와 같이 기준 전압을 조절함으로써, 미리 정해진 시간 내에 래치 회로(9)의 출력에서 발생해야 하는 임펄스들의 개수가 상응하게 미리 정해지는데, 그와 같이 미리 정해진 개수의 유효 검출들이 존재해야 비로소 검출 출력, 즉 출력 회로(5)가 활성화되게 된다.

그와 같이 하여, 입력 신호들이 정해진 웨이크업 신호와 우연히 일치하게 되는 것이 최소 개수의 유효 검출들에야 비로소 반응하는 그러한 최종 비교기(14)에 의해 신속하고도 확실하게 걸러내질 수 있게 된다.

도 2에는, 무전력에 가까운 회로 소자들을 구비한, 즉 특히 4개의 무전력 비교기 소자들, 플립-플롭 회로들, 및 RC 엘리먼트 형태의 적분기들을 구비한 검출 회로(4)의 실시형태가 더욱 상세하게 도시되어 있다.

구체적으로, 입력 비교기(6)의 증폭기(3)에 "+" 입력이 접속되는 것을 알 수 있는데, 그에 인가되는 사인 파형이 도 2에 도시되어 있다. 상기 입력 비교기(6)의 "-" 입력에는 기준 직류 레벨이 공급되는데, 그에 관해서도 역시 도 2에 개략적으로 도시된 직류 전압 파형도를 참조하면 된다. 이 비교 레벨은 종방향(longitudinal) 저항(17a)과 횡 방향(transverse) 커패시터(17b)로 형성된 저역 통과 필터(7)를 통과하여 얻어지는데, 여기서는 추가의 분기 저항(Abliet-Widerstand)(17c)이 마련된다. 상기 분기 저항(17c)에 의해, 입력 증폭기(3)의 잡음 레벨로 인한 입력 비교기(6)의 스위칭이 방지되도록 입력 비교기(6)의 응답 문턱치가 조절될 수 있다. 도 2에 기준 신호로서 도시된 직류 전압 신호는 이상화하여 도시된 것이고, 직류 전압 레벨의 값은 시간에 따라(예컨대, 입력 신호 중의 직류 부분에의 매칭 시에) 전혀 달라질 수 있다는 것을 주지하여야 한다. 그럼에도 불구하고, 이를 통해, 도시된 바와 같이 직류 부분을 포함하는 증폭된 입력 신호로부터 그 직류 부분을 걸러내어 예컨대 증폭기(3)의 동작점 드리프트의 영향을 성공적으로 배제시키게 된다.

역시 도 2에 개략적으로 도시된 바와 같이, 장방형 임펄스가 발생하는 입력 비교기(6)의 출력에는 플립-플롭(16)이 접속되어 입력 비교기(6)의 출력 신호의 주파수를 반분함으로써 클럭 비를 50%로 대칭화한다. 역시 도 2에 개략적으로 도시된, 상기 플립-플롭의 Q-출력에서 얻어지는 임펄스는 종 방향 저항(18a)과 횡 방향 커패시터(18b)로 형성된 적분기(8)에 공급된다. 이로써, 도 2에 개략적으로 도시된 바와 같이, 플립-플롭 회로(16)의 장방형 출력 신호가 톱니 신호로 변환된다. 플립 플롭 회로(16)의 또 하나의 출력에는 역시 플립 플롭 회로(19)로 구현되는 래치 회로(9)의 클럭 입력이 연결 라인(10)을 통해 접속된다. 상기 래치 회로(19)의 플립-플롭 회로(19)는 한편으로 그 D-입력에서, 다른 한편으로는 그 반전된 CLR-입력에서 윈도 비교기(11)를 형성하는 2 개의 비교기들(11a, 11b)의 출력 신호들을 각각 수신하여 공급받는다. 상기 2 개의 비교기들(11a, 11b)은 한편으로 그 "-" 입력(비교기(11a)) 또는 "+" 입력(비교기(11b))에서 적분기(8)의 출력에서 얻어진 톱니 신호를 수신하여 공급받고, 다른 한편으로 다른 하나의 입력에는 분압회로(20)를 통해 공급 전압(V)이 인가됨으로써 비교기들(11a, 11b)에 대한 기준 레벨이 얻어지게 된다. 이러한 공급 전압(V)에 의해, 도 2로부터 알 수 있는 바와 같이, 회로의 모든 소자들이 전력을 공급받음으로써 경우에 따라 발생하는 전압 변동이 비율계(ratiometer)의 원리에 의해 회로 기능에 영향을 미치지 못하게 된다.

분압 회로(20)는 도시된 바와 같이 다수의 저항들로 구성된다. 상기 저항 또는 분압 회로(20)의 일부는 동시에 출력 비교기(14)에 대한 기준 신호 회로(15)를 형성하고, 그 기준 신호 회로(15)에는 플립-플롭 회로(19), 즉 래치 회로(9)의 Q-출력에서 발생하는 신호가 적분기(13)를 통해 공급된다. 특히, 비교기(14)에 대한 기준 전압은 저항 회로(20)의 저항(22)에서의 전압에 의해 확인되고, 다른 저항들(21a, 21b, 21c)은 윈도 비교기의 비교기들(11a, 11b)을 조절하는 역할을 한다.

래치 회로(9)의 플립-플롭 회로(19)에서는, 각각의 신호 주파수(f)가 검출하고자 하는 기설정된 웨이크업 주파수(f0)보다 더 큰지 작은지의 여부에 따라, 또는 각각의 신호 주파수(f)가 상기 기설정된 주파수(f0)와 동일한지의 여부에 따라 상이한 신호들이 발생한다. 여기서 플립-플롭(19)의 Q-출력이 f=f0가 주어지는 경우에만 동작한다. 이어서, 기설정된 주파수(f0)에 상응하는 주파수(f)가 존재하는 경우에 얻어지는 임펄스, 즉 웨이크업 신호 검출에 해당하는 임펄스가 적분기(13)에서 적분되는데, 그에 관해서는 도 2에서 그 적분기(13)의 전후에 개략적으로 도시된 신호 파형도를 아울러 참조하면 된다. 이 파형도에서는, 적분기(13)의 출력에서 얻어지는 전압이 비교기(14)의 "-" 입력에서의 기준 레벨에 도달될 때까지 상승하는데, 그러면 비교기(14)는 그 출력에서 출력 회로(5)에 대한 스위칭 신호 또는 활성화 신호를 낸다. 상기 적분기(13)도 역시 종 방향 저항(23a)과 횡 방향 커패시터(23b)에 의해 형성된다.

비교기(14)의 출력 신호는 또 다른 플립-플롭 회로(25)에 의해 형성된 출력 회로(5)에 저역 통과 필터(24)를 통해 인가되어 그 플립-플롭 회로(25)를 동작시킨다.

윈도 비교기(11)를 형성하는 비교기들(11a, 11b)의 출력 신호들은 전술된 바와 같이 플립-플롭 회로(19)의 D-입력과 CLR-입력에 인가되고, 그 플립-플롭 회로(19)의 출력(Q)은 적분기(8)로부터 윈도 비교기(11)에 공급되는 톱니 신호가 플립-플롭 회로(19)에서의 클럭 플랭크(clock flank)의 상승 시점(클럭 신호는 전술된 바와 같이 연결 라인(10)을 통해 공급됨)에 윈도 비교기(11)의 윈도 내에 있는 경우에만 "하이(high)"로 된다. 즉, 임펄스를 출력한다. 그것은 전술된 바와 같이 웨이크업 주파수(f0)를 중심으로 한 좁은 주파수 대역에 있는 경우에만 해당하는 것이다. 주파수(f)가 f0보다 더 낮으면, 플립-플롭 회로(19)의 D-입력은 클럭 플랭크의 상승 시점에 이미 낮게 되고, 그에 따라 플립-플롭 회로(19)의 출력도 역시 낮은 채로 머물게 된다. 주파수(f)가 f0보다 더 높으면, 플립-플롭 회로(19)의 CLR-입력이 플롭-플롭 회로(19)에서의 클럭 플랭크의 상승 시점에도 여전히 낮게되고, 그에 따라 플립-플롭 회로(19)의 출력(Q)도 역시 낮은 채로 머물게 된다.

출력 측 비교기(14)와 상류에 접속된 적분기(13)에 의해, 혹시 있을 수도 있는 오검출들이 성공적으로 걸러내지는데, 그 이유는 미리 정해진 시간 세그먼트 내에서 정해진 개수의 출력 임펄스들이 플립-플롭 회로(19)의 Q-출력에서 발생해야만 궁극적으로 출력 플립-플롭(25)을 동작시키게 되기 때문이다. 이어서, 그러한 플립-플롭 회로(25) 또는 아주 일반적인 출력 회로(5)가 그 출력에서 도 2의 도면 부호 "26"에 도시된 스위칭 신호 "배터리 온(Batt on)"을 출력하게 된다. 상기 스위칭 신호는 사용 기기를 스위칭 온 시키는데, 즉 예컨대 배터리와 같은 공급 전압에 접속하는데 사용될 수 있다. 출력 플립-플롭 회로(25)의 복원을 위해, 도 2의 도면 부호 "27"에 개략적으로 나타낸 바와 같이 저 신호 임펄스 "배터리 오프(Batt off)"가 플립-플롭 회로(25)에 인가될 수 있다. 이를 통해, 도시를 생략한 사용 기기가 배터리로부터 분리될 수 있게 된다(하지만, 본 검출 회로에서는 공급 전압(V)이 상시적으로 존재함).

전술된 4개의 비교기들(6, 11a, 11b, 14)은 모두 전류 소모가 낮은 비교기들, 소위 마이크로 파워 비교기들 또는 로우 파워 비교기들로서 실시될 수 있다. 상기 비교기들(6, 11a, 11b, 14)은 공간상의 이유로 도시를 생략한 하우징 내에 위 치하는 것이 바람직하고, 전류 절감의 이유로 소위 푸시-풀 출력(push-pull output)을 구비한다.

전술된 바와 같은 그러한 유형의 비교기들과 플립-플롭 회로들(16, 19, 25)에 의해, 극히 낮은 전류 수요를 갖는 검출 회로(4)를 성공적으로 구현하게 된다. 구체적인 실시예에서는, 입력 신호가 없을 경우에 전체 회로의 전류 수요가 단지 12㎂에 불과하고, 85㎑/1㎳ 버스트의 형태의 입력 신호가 있을 경우에는 전체 회로의 전류 수요가 단지 20㎂ 정도에 불과하며, 85㎑의 주파수에서 영속 입력 신호가 있을 경우에는 전체 회로의 전류 수요가 단지 55㎂에 불과하다.

전술된 검출 회로(4)는 전술된 바와 같이 임의의 입력 회로들(2)과 함께, 특히 병렬 진동 회로(감도 증대를 위한)를 구비한 공지의 입력 회로와도 함께 상시적으로 준비 상태를 갖춰야 하는 모든 전자 기기들에 대해 그 유용하나, 다만 이러한 전자 기기들에서는 휴지 시간에 대한 동작 시간의 비가 매우 낮다. 이는 예컨대 전자 통행료 징수 시스템에 있는 전자 기기들의 경우에 해당한다. 비교적 긴 휴지 시간에는, 에너지 절감의 이유로 전류 수요가 최소로 줄어들어야 하고, 이러한 특성은 본 검출 회로에 의해 탁월하게 성취된다. 이러한 특징으로 인해 본 발명의 검출 회로는 장시간 구동되는, 특히 배터리 급전형 전자 기기들을 위한 웨이크업 회로부로서 특히 적합하다.

전술된 바와 같이, 또 다른 장점은 입력 신호가 정의된 웨이크업 신호와 우연히 일치할 경우에 최소 개수의 유효 검출들에야 비로소 반응하는 최종 비교기(14), 즉 출력 비교기에 의해 그러한 오검출들이 간단하고도 확실하게 걸러내질 수 있음으로써 주어지게 된다.

본 발명의 범위에서는, 예컨대 미리 정해진 개수의 검출들을 계수하여 궁극적으로 미리 정해진 개수의 도달 시에 원하는 스위칭 기능을 일으키기 위한 "웨이크업 신호"의 스위칭을 구현하는 계수기에 의해 오검출 차단 회로(12)가 구현될 수도 있는 바와 같이, 예시적으로 설명된 검출 회로의 다양한 변형들이 가능하다.

또한, 바람직하게는 전술된 바와 같은 다수의 검출 회로들을 서로 병렬 접속하되, 검출 회로들을 상이한 주파수들로 조절하는 것도 역시 가능한데, 그와 같이 하여 복잡한 입력 신호들도 상이한 주파수들에 의해(주파수 스캐닝) 검출할 수 있게 된다.

이하, 본 발명을 첨부 도면에 개략적으로 도시된 실시예들에 의거하여 더욱 상세히 설명하기로 하는데, 다만 본 발명은 그러한 실시예들에 한정되지는 않는다. 구체적으로, 첨부 도면 중에서,

도 1은 본 발명에 따른 웨이크업 신호 검출 회로를 구비하는 소위 웨이크업 회로의 블록도이고;

도 2는 해당 웨이크업 신호 검출 회로의 회로도를 구체적인 형태로 나타낸 도면이다.

Claims

입력 회로(2)에 접속된 검출 회로(4)와, 상기 검출 회로(4)에 접속된 출력 회로(5)를 포함하는 웨이크업 신호 검출 회로에 있어서,

상기 검출 회로(4)는 입력 데이터 신호로부터 유도되는 데이터 신호와 클럭 신호(CLK)를 출력하도록 구성된 입력 단(3, 7, 6, 16)을 포함하되, 상기 출력된 데이터 신호와 상기 클럭 신호(CLK)는 50%의 듀티 사이클(duty cycle) 또는 변조 비(keying ratio)로 대칭되며,

상기 검출 회로(4)는 기설정된 대역 폭 내에서 주파수를 검출하는 윈도 비교기(11); 및 상기 윈도 비교기(11)에 접속된 래치 회로(9)를 포함하고,

상기 입력 단의 플립-플롭 회로(16)의 출력에 유도된 상기 데이터 신호는 상기 윈도우 비교기(11)에 공급되며, 상기 클럭 신호는 상기 래치 회로(9)의 클럭 입력으로 공급되고,

상기 검출 회로(4)는 다수의 유효 검출들이 존재하는 경우에 상기 출력 회로(5)를 활성화하는 오검출 차단 회로(12)를 포함하되, 상기 오검출 차단 회로(12)는 상기 래치 회로(9)에 연결되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제1항에 있어서, 상기 윈도 비교기(11)는 2개의 비교기(11a, 11b)를 구비하되, 상기 비교기 각각은 그 입력이 적분기(8)에 접속되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제2항에 있어서,

상기 입력단은 상기 윈도 비교기(11)의 상류에 접속된 입력 비교기(6)를 포함하고, 상기 입력 회로(2)로부터 수신된 신호가 상기 입력 비교기(6)의 입력 중 하나의 입력에 신호 입력으로 인가되며, 문턱치 신호가 다른 하나의 입력에 기준 입력으로 인가되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제3항에 있어서,

상기 입력 비교기(6)의 상기 기준 입력은 저역 통과 회로(7)에 접속되고, 상기 저역 통과 회로(7)의 입력은 상기 입력 비교기(6)의 신호 입력에 연결되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제3항에 있어서,

상기 입력 비교기(6)의 하류에 적분기(8)가 접속되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제4항에 있어서,

상기 입력 비교기(6)의 하류에 적분기(8)가 접속되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제3항에 있어서,

상기 래치 회로(9)의 클럭 입력은 상기 입력 비교기(6)의 출력에 연결되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제4항에 있어서,

상기 래치 회로(9)의 클럭 입력은 상기 입력 비교기(6)의 출력에 연결되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제5항에 있어서,

상기 래치 회로(9)의 클럭 입력은 상기 입력 비교기(6)의 출력에 연결되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제6항에 있어서,

상기 래치 회로(9)의 클럭 입력은 상기 입력 비교기(6)의 출력에 연결되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제1항 내지 제10항 중 어느 한 항에 있어서,

상기 오검출 차단 회로(12)는 신호 경로에 마련된 적분 회로(13) 및 그에 접속된 비교기(14)를 구비하고, 상기 비교기(14)의 다른 하나의 입력에 기준 전압이 인가되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제1항 내지 제10항 중의 어느 한 항에 있어서,

상기 오검출 차단 회로(12)에 출력 회로(5)로서 플립-플롭 회로(25)가 접속되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제11항에 있어서,

상기 오검출 차단 회로(12)에 출력 회로(5)로서 플립-플롭 회로(25)가 접속되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제2항 내지 제10항 중 어느 한 항에 있어서,

상기 윈도 비교기(11)의 2개의 비교기(11a, 11b)는 서로 병렬 접속되고, 신호 입력으로서 상호 연결된 2개의 반대 입력을 갖는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제14항에 있어서,

상기 오검출 차단 회로(12)는 신호 경로에 마련된 적분 회로(13) 및 그에 접속된 비교기(14)를 구비하고, 상기 비교기(14)의 다른 하나의 입력에 기준 전압이 인가되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제2항 내지 제9항 중의 어느 한 항에 있어서,

상기 비교기 각각은 저 전력 비교기인 것을 특징으로 하는 웨이크업 신호 검출 회로.
제2항 내지 제9항 중의 어느 한 항에 있어서,

상기 비교기들은 공통의 IC 패키지에 수납되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제1항 내지 제10항 중 어느 한 항에 있어서,

상기 입력단은 상기 입력 데이터 신호로부터의 상기 클럭 신호를 유도하도록 마련된 플립-플롭 회로(16)를 포함하고, 상기 래치 회로(9)의 클럭 입력은 상기 플립-플롭 회로(16)의 출력에 연결되는 것을 특징으로 하는 웨이크업 신호 검출 회로.
제11항에 있어서,

상기 입력단은 상기 입력 데이터 신호로부터의 상기 클럭 신호를 유도하도록 마련된 플립-플롭 회로(16)를 포함하고, 상기 래치 회로(9)의 클럭 입력은 상기 플립-플롭 회로(16)의 출력에 연결되는 것을 특징으로 하는 웨이크업 신호 검출 회로.