[go: up one dir, main page]

KR101013854B1 - LCD Display - Google Patents

LCD Display Download PDF

Info

Publication number
KR101013854B1
KR101013854B1 KR1020040049920A KR20040049920A KR101013854B1 KR 101013854 B1 KR101013854 B1 KR 101013854B1 KR 1020040049920 A KR1020040049920 A KR 1020040049920A KR 20040049920 A KR20040049920 A KR 20040049920A KR 101013854 B1 KR101013854 B1 KR 101013854B1
Authority
KR
South Korea
Prior art keywords
common voltage
liquid crystal
gate
data
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040049920A
Other languages
Korean (ko)
Other versions
KR20060000928A (en
Inventor
이우창
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040049920A priority Critical patent/KR101013854B1/en
Publication of KR20060000928A publication Critical patent/KR20060000928A/en
Application granted granted Critical
Publication of KR101013854B1 publication Critical patent/KR101013854B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 화질저하를 방지할 수 있도록 한 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device capable of preventing image degradation.

본 발명의 실시 예에 따른 액정표시장치는 상부기판과 하부기판 사이에 액정층을 구비하는 액정패널과; 상기 액정패널의 데이터 라인들을 구동시키기 위한 데이터 드라이버와; 상기 액정패널의 게이트 라인들을 구동시키기 위한 게이트 드라이버와; 상기 상부기판에 형성된 제 1 공통전극에 제 1 공통전압을 공급하기 위한 제 1 공통전압 생성부와; 상기 하부기판에 형성된 제 2 공통전극에 제 2 공통전압을 공급하기 위한 제 2 공통전압 생성부를 구비한다.
According to an exemplary embodiment of the present invention, a liquid crystal display device includes: a liquid crystal panel including a liquid crystal layer between an upper substrate and a lower substrate; A data driver for driving data lines of the liquid crystal panel; A gate driver for driving gate lines of the liquid crystal panel; A first common voltage generator configured to supply a first common voltage to a first common electrode formed on the upper substrate; And a second common voltage generator for supplying a second common voltage to the second common electrode formed on the lower substrate.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE} [0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]             

도 1은 종래의 액정표시장치를 나타내는 도면이다.1 is a view showing a conventional liquid crystal display device.

도 2는 도 1에 도시된 액정패널에 공통전압을 공급하는 방법을 나타내는 도면이다.FIG. 2 is a diagram illustrating a method of supplying a common voltage to the liquid crystal panel shown in FIG. 1.

도 3은 도 1에 도시된 액정패널에 형성되는 액정셀의 일예를 나타내는 도면이다.3 is a diagram illustrating an example of a liquid crystal cell formed in the liquid crystal panel illustrated in FIG. 1.

도 4는 도 1에 도시된 액정패널에 형성되는 액정셀의 다른예를 나타내는 도면이다.4 is a diagram illustrating another example of a liquid crystal cell formed in the liquid crystal panel shown in FIG. 1.

도 5는 도 1에 도시된 공통전압 생성부에서 발생되는 공통전압의 왜곡을 나타내는 도면이다.FIG. 5 is a diagram illustrating distortion of a common voltage generated by the common voltage generator illustrated in FIG. 1.

도 6은 본 발명의 실시 예에 따른 액정표시장치를 나타내는 도면이다.6 is a diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 7은 도 6에 도시된 액정패널에 공통전압을 공급하는 방법을 나타내는 도면이다.FIG. 7 is a diagram illustrating a method of supplying a common voltage to the liquid crystal panel shown in FIG. 6.

도 8은 도 6에 도시된 액정패널의 액정셀을 나타내는 도면이다.8 is a view showing a liquid crystal cell of the liquid crystal panel shown in FIG.

도 9는 도 6에 도시된 제 2 공통전압 생성부를 나타내는 도면이다.FIG. 9 is a diagram illustrating a second common voltage generator shown in FIG. 6.

도 10은 도 9에 도시된 증폭부, 옵셋부 및 위상변환부에서 생성되는 제 2 공 통전압의 파형을 나타내는 도면이다.FIG. 10 is a diagram illustrating waveforms of a second common voltage generated by an amplifier, an offset unit, and a phase shifter illustrated in FIG. 9.

도 11은 본 발명의 다른 실시 예에 따른 액정표시장치를 나타내는 도면이다.
11 is a diagram illustrating a liquid crystal display according to another exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 >                <Description of Symbols for Main Parts of Drawings>

1, 51 : 타이밍 제어부 2, 52 : 상부기판1, 51: timing control unit 2, 52: upper substrate

4, 54 : 하부기판 6, 56 : 액정패널4, 54: lower substrate 6, 56: liquid crystal panel

12, 62 : 데이터 드라이버 14, 64 : 공통전압 생성부12, 62: data driver 14, 64: common voltage generator

16, 66 : 은도트 22, 72 : 게이트 드라이버16, 66: silver dot 22, 72: gate driver

24, 74 : 데이터 라인 26, 76 ; 게이트 라인24, 74: data lines 26, 76; Gate line

28, 78 : 액정셀 30, 80 : 공통전압 공급라인28, 78: liquid crystal cell 30, 80: common voltage supply line

31a, 81a : 게이트전극 31b, 81b : 소스전극31a, 81a: gate electrode 31b, 81b: source electrode

31c, 81c : 드레인전극 31d, 81d : 화소전극31c, 81c: drain electrode 31d, 81d: pixel electrode

32, 82 : 박막 트랜지스터 34, 84 : 게이트 절연막32, 82: thin film transistor 34, 84: gate insulating film

35, 85 : 보호막 36, 86 : 공통전극35, 85: protective film 36, 86: common electrode

38, 88 : 평탄화층 40, 90 : 컬러필터38, 88: planarization layer 40, 90: color filter

42, 92 : 블랙매트릭스 100 : 증폭부42, 92: black matrix 100: amplification unit

102 : 옵셋부 104 : 위상변환부102: offset unit 104: phase shift unit

106 : 데이터 드라이브 IC 108 : 데이터 TCP106: data drive IC 108: data TCP

110 : 데이터 인쇄회로기판 112 : 게이트 TCP110: data printed circuit board 112: gate TCP

114 : 게이트 드라이브 IC 116 : 게이트 인쇄회로기판
114: gate drive IC 116: gate printed circuit board

본 발명은 액정표시장치에 관한 것으로, 특히 화질저하를 방지할 수 있도록 한 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of preventing image degradation.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 액티브 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. A conventional liquid crystal display device displays an image by adjusting the light transmittance of a liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in an active matrix, and a driving circuit for driving the liquid crystal panel.

일반적으로 휴대 단말기(Mobile Phone)나 PDA와 같은 소형장치에 사용되는 액정표시장치는 도 1에 도시된 바와 같이 부화소 신호의 극성패턴에 따라 화상을 표시하는 액정패널(6)과, 액정패널(6)의 데이터 라인들(24)을 구동 시키기 위한 데이터 드라이버(12)와, 액정패널(6)의 게이트 라인들(26)을 구동 시키기 위한 게이트 드라이버(22)와, 데이터 드라이버(12) 및 게이트 드라이버(22)의 구동을 제어하기 위한 타이밍 제어부(1)와, 데이터 드라이버(12) 및 게이트 드라이버(22)에 전원을 공급하기 위한 전원부(10)와, 액정패널(6)에 공통전압(Vcom)을 공급하기 위한 공통전압 생성부(14)를 구비한다.Generally, a liquid crystal display device used in a small device such as a mobile phone or a PDA includes a liquid crystal panel 6 for displaying an image according to a polar pattern of a subpixel signal as shown in FIG. A data driver 12 for driving the data lines 24 of 6), a gate driver 22 for driving the gate lines 26 of the liquid crystal panel 6, a data driver 12, and a gate The common voltage Vcom is applied to the timing controller 1 for controlling the driving of the driver 22, the power supply unit 10 for supplying power to the data driver 12 and the gate driver 22, and the liquid crystal panel 6. ) Is provided with a common voltage generator 14.

액정패널(6)은 도 2에 도시된 바와 같이 상부기판(2) 및 하부기판(4) 사이에 형성된 액정층(도시하지 않음)과, 상부기판(2)과 하부기판(4) 사이의 간격을 일정하게 유지시키기 위한 스페이서(도시하지 않음)를 구비한다. 이러한, 액정패널(6) 의 상부기판(2)에는 제 1 공통전극(36a), 평탄화층(38), 컬러필터(40) 및 블랙매트릭스(42) 등이 형성된다. 또한, 액정패널(6)의 하부기판(4)에는 도 3 및 도 4에 도시된 바와 같이 게이트 라인들(26)과 데이터 라인들(24)의 교차부마다 형성된 박막트랜지스터(Thin Flim Transistor; 이하 "TFT"라 함)(32)와, TFT(32)에 접속된 액정셀(28)을 구비한다. 이때, 액정셀(28)은 보호막(35)에 의해 TFT(32)와 분리되게 된다. 또한, 데이터 라인들(24)의 하부에는 액정패널(6)의 구동 시 발생되는 수직 크로스토크(Cross Talk)를 방지하기 위해 제 2 공통전극(36b)이 형성된다. 제 2 공통전극(36b)은 데이터 라인들(24) 및 액정셀(28)과 일부 중첩되도록 형성됨과 아울러 그 폭은 데이터 라인들(24)의 폭 보다 넓게 형성된다. 이때, 제 2 공통전극(36b)은 게이트 절연막(34)에 의해 데이터 라인들(24)과 분리되게 된다. TFT(32)의 게이트전극(31a)은 수평라인 단위의 게이트 라인들(26) 중 어느 하나와 접속되고, 소스전극(31b)은 수직라인 단위의 데이터 라인들(24) 중 어느 하나와 접속된다. 이러한 TFT(32)는 게이트 라인(26)으로부터의 스캔신호에 응답하여 데이터 라인(24)으로부터의 화소신호를 액정셀(28)에 공급한다. 액정셀(28)은 TFT(32)의 드레인전극(31c)과 접속된 화소전극(31d)과, 그 화소전극(31d)과 액정층(27)을 사이에 두고 대면하는 제 1 공통전극(36a)을 구비한다. 이러한, 액정셀(28)은 공통전압 공급라인(30)을 통해 제 1 및 제 2 공통전극(36a,36b) 각각에 공급된 공통전압(Vcom)과 TFT(32)를 통해 화소전극에 공급된 화소신호와 충전되는 화소신호와의 전압차에 의해 형성되는 수평전계에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다. As shown in FIG. 2, the liquid crystal panel 6 includes a liquid crystal layer (not shown) formed between the upper substrate 2 and the lower substrate 4, and a gap between the upper substrate 2 and the lower substrate 4. And a spacer (not shown) for keeping it constant. The first common electrode 36a, the planarization layer 38, the color filter 40, the black matrix 42, and the like are formed on the upper substrate 2 of the liquid crystal panel 6. In addition, as shown in FIGS. 3 and 4, the lower substrate 4 of the liquid crystal panel 6 includes a thin film transistor formed at each intersection of the gate lines 26 and the data lines 24. 32) and a liquid crystal cell 28 connected to the TFT 32. The " TFT " At this time, the liquid crystal cell 28 is separated from the TFT 32 by the protective film 35. In addition, a second common electrode 36b is formed below the data lines 24 to prevent vertical cross talk generated when the liquid crystal panel 6 is driven. The second common electrode 36b is formed to partially overlap the data lines 24 and the liquid crystal cell 28, and the width of the second common electrode 36b is wider than that of the data lines 24. In this case, the second common electrode 36b is separated from the data lines 24 by the gate insulating layer 34. The gate electrode 31a of the TFT 32 is connected to one of the gate lines 26 in the horizontal line unit, and the source electrode 31b is connected to any one of the data lines 24 in the vertical line unit. . The TFT 32 supplies the pixel signal from the data line 24 to the liquid crystal cell 28 in response to the scan signal from the gate line 26. The liquid crystal cell 28 includes a pixel electrode 31d connected to the drain electrode 31c of the TFT 32 and a first common electrode 36a facing the pixel electrode 31d and the liquid crystal layer 27 therebetween. ). The liquid crystal cell 28 is supplied to the pixel electrode through the TFT 32 and the common voltage Vcom supplied to each of the first and second common electrodes 36a and 36b through the common voltage supply line 30. According to the horizontal electric field formed by the voltage difference between the pixel signal and the pixel signal to be charged, the arrangement state of the liquid crystal having dielectric anisotropy is changed to adjust the light transmittance to realize gray scale.                         

타이밍 제어부(1)는 시스템(도시하지 않음)으로부터 공급되는 동기신호(H,V)를 이용하여 게이트 드라이버(22)의 구동을 제어하는 게이트 제어신호(GSP, GSC, GOE 신호 등)와 데이터 드라이버(12)의 구동을 제어하는 데이터 제어신호(SSP, SSC, SOE, POL 신호 등)를 발생한다. 또한, 타이밍 제어부(1)는 시스템(도시하지 않음)으로부터 공급되는 데이터신호를 액정패널(6)의 구동에 알맞도록 정렬하여 데이터 드라이버(12)에 공급한다. 이러한, 타이밍 제어부(1)는 데이터 드라이버(12) 내부에 실장된다.The timing controller 1 is a data driver and gate control signal (GSP, GSC, GOE signal, etc.) for controlling the driving of the gate driver 22 by using the synchronization signals H and V supplied from a system (not shown). A data control signal (SSP, SSC, SOE, POL signal, etc.) for controlling the driving of 12 is generated. In addition, the timing controller 1 aligns the data signal supplied from the system (not shown) to the driving of the liquid crystal panel 6 and supplies it to the data driver 12. The timing controller 1 is mounted inside the data driver 12.

데이터 드라이버(12)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(24)에 공급한다. 이러한, 데이터 드라이버(12)는 타이밍 제어부(1)로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(24)에 화소신호를 공급한다. 또한, 데이터 드라이버(12)는 타이밍 제어부(1)로부터의 화소 데이터를 감마전압 발생부(도시되지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.The data driver 12 supplies the pixel signals for one line to the data lines 24 every horizontal period. The data driver 12 supplies a pixel signal to the data lines 24 in response to the data control signals SSP, SSC, SOE, and POL supplied from the timing controller 1. Further, the data driver 12 converts the pixel data from the timing controller 1 into an analog pixel signal using the gamma voltage from the gamma voltage generator (not shown) and outputs it.

구체적으로, 데이터 드라이버(12)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(12)는 샘플링 신호에 응답하여 화소 데이터를 일정 단위씩 순차적으로 래치한다. 이후, 래치된 1라인분의 화소 데이터를 아날로그 화소신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터라인들(24)에 공급하게 된다. 이 경우, 데이터 드라이버(12)는 화소 데이터를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다. Specifically, the data driver 12 shifts the source start pulse SSP according to the source shift clock SSC to generate a sampling signal. Subsequently, the data driver 12 sequentially latches the pixel data by a predetermined unit in response to the sampling signal. Thereafter, the latched one-line pixel data is converted into an analog pixel signal and supplied to the data lines 24 in an enable period of the source output enable signal SOE. In this case, the data driver 12 converts the pixel data into a positive or negative pixel signal in response to the polarity control signal POL.                         

게이트 드라이버(22)는 자신에게 접속된 게이트라인들(26)을 타이밍 제어부(1)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 드라이버(22)는 타이밍 제어부(1)로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(26)에 순차적으로 게이트 하이전압(VGH)을 순차적으로 공급한다.The gate driver 22 sequentially drives the gate lines 26 connected thereto by the control from the timing controller 1. In other words, the gate driver 22 sequentially applies the gate high voltage VGH to the gate lines 26 in response to the gate control signals GSP, GSC, and GOE supplied from the timing controller 1. Supply.

구체적으로, 게이트 드라이버(22)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이버(22)는 쉬프트 펄스에 응답하여 수평기간마다 해당 게이트라인(26)에 게이트 하이전압(VGH)을 공급하게 된다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 게이트 드라이버(22)는 쉬프트펄스에 대응되어 해당 게이트라인(26)에 게이트 하이전압(VGH)을 공급한다. 이 경우, 게이트 드라이버(22)는 게이트 라인들(26)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급한다.Specifically, the gate driver 22 shifts the gate start pulse GSP according to the gate shift clock GSC to generate a shift pulse. The gate driver 22 supplies the gate high voltage VGH to the corresponding gate line 26 every horizontal period in response to the shift pulse. In other words, the shift pulse is shifted by one line every horizontal period, and the gate driver 22 supplies the gate high voltage VGH to the corresponding gate line 26 in correspondence with the shift pulse. In this case, the gate driver 22 supplies the gate low voltage VGL in the remaining period in which the gate high voltage VGH is not supplied to the gate lines 26.

전원부(10)는 게이트 드라이버(22) 내에 실장되어 시스템 전원부(도시하지 않음)로부터 입력되는 전압을 이용하여 액정표시장치의 구동에 필요한 전원신호들을 발생하여 타이밍 제어부(1), 공통전압 생성부(14), 데이터 드라이버(12) 및 게이트 드라이버(22)에 공급한다.The power supply unit 10 is mounted in the gate driver 22 to generate power signals required for driving the liquid crystal display using a voltage input from a system power supply unit (not shown) to generate the timing controller 1 and the common voltage generator ( 14) to the data driver 12 and the gate driver 22;

공통전압 생성부(14)는 전원부(10)로부터 공급되는 기준신호(VRS)를 이용하여 액정셀(28) 구동 시 기준전압이 되는 공통전압(Vcom)을 생성하게 된다. 이러한, 공통전압 생성부(14)는 공통전압 공급라인(30) 및 은도트(16)를 통해 상부기판 (2)에 형성된 제 1 공통전극(36a)에 공통전압(Vcom)을 공급함과 아울러 공통전압 공급라인(30)을 통해 하부기판(4)에 형성된 제 2 공통전극(36b)에 공통전압(Vcom)을 공급한다. 이때, 은도트(16)를 통해 제 1 공통전극(36a)에 공통전압(Vcom)을 공급하는 공통전압 공급라인과 제 2 공통전극(36b)에 공통전압(Vcom)을 공급하는 공급라인은 서로 다를 수 있다.The common voltage generator 14 generates a common voltage Vcom which becomes a reference voltage when the liquid crystal cell 28 is driven by using the reference signal VRS supplied from the power supply unit 10. The common voltage generator 14 supplies a common voltage Vcom to the first common electrode 36a formed on the upper substrate 2 through the common voltage supply line 30 and the silver dot 16 and also provides the common voltage Vcom. The common voltage Vcom is supplied to the second common electrode 36b formed on the lower substrate 4 through the voltage supply line 30. At this time, the common voltage supply line supplying the common voltage Vcom to the first common electrode 36a through the silver dot 16 and the supply line supplying the common voltage Vcom to the second common electrode 36b are mutually different. can be different.

그러나, 이와 같은 구성을 갖는 종래의 액정표시장치는 수직 크로스토크를 방지하기 위해 데이터 라인들(24) 하부에 형성된 제 2 공통전극(36b)에 공통전압(Vcom)을 공급하게 되므로 공통전압 생성부(14)의 출력단의 로드(Load)가 증가하게 된다. 이로 인해, 공통전압 생성부(14)로부터 공급되는 공통전압(Vcom)은 도 5에 도시된 바와 같이 왜곡이 발생하게 되어 액정패널(6) 구동 시 수평 크로스토크가 발생하게 되어 액정표시장치의 화질저하를 발생하게 된다.
However, the conventional liquid crystal display having such a configuration supplies a common voltage Vcom to the second common electrode 36b formed under the data lines 24 to prevent vertical crosstalk. Load of the output stage of 14 is increased. As a result, the common voltage Vcom supplied from the common voltage generator 14 is distorted, as shown in FIG. 5, so that horizontal crosstalk occurs when the liquid crystal panel 6 is driven. Deterioration will occur.

따라서, 본 발명의 목적은 화질저하를 방지할 수 있도록 한 액정표시장치를 제공하는데 있다.
Accordingly, it is an object of the present invention to provide a liquid crystal display device capable of preventing image degradation.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 상부기판과 하부기판 사이에 액정층을 구비하는 액정패널과; 상기 액정패널의 데이터 라인들을 구동시키기 위한 데이터 드라이버와; 상기 액정패널의 게이트 라인들을 구동시키기 위한 게이트 드라이버와; 상기 상부기판에 형성된 제 1 공통전극에 제 1 공통전압을 공급하기 위한 제 1 공통전압 생성부와; 상기 하부기판에 형성된 제 2 공통전극에 제 2 공통전압을 공급하기 위한 제 2 공통전압 생성부와; 상기 게이트 드라이버와 상기 데이터 드라이버의 구동을 제어하기 위한 타이밍 제어부와; 공통전압을 생성하기 위한 기준신호를 발생하여 상기 제 1 및 제 2 공통전압 생성부에 공급하는 전원부를 구비하는 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display device according to an embodiment of the present invention includes a liquid crystal panel having a liquid crystal layer between the upper substrate and the lower substrate; A data driver for driving data lines of the liquid crystal panel; A gate driver for driving gate lines of the liquid crystal panel; A first common voltage generator configured to supply a first common voltage to a first common electrode formed on the upper substrate; A second common voltage generator configured to supply a second common voltage to a second common electrode formed on the lower substrate; A timing controller for controlling driving of the gate driver and the data driver; And a power supply unit generating a reference signal for generating a common voltage and supplying the reference signal to the first and second common voltage generators.

삭제delete

상기 제 1 공통전압 생성부는 상기 게이트 드라이버 내에 설치되는 것을 특징으로 한다.The first common voltage generator is installed in the gate driver.

상기 제 2 공통전압 생성부는 상기 데이터 드라이버 내에 설치되는 것을 특징으로 한다.The second common voltage generator is installed in the data driver.

상기 제 2 공통전압 생성부는 시스템 전원부로부터 공급되는 기준신호의 전압레벨을 증폭시키기 위한 증폭부와, 상기 증폭부로부터 공급되는 증폭신호의 전압레벨을 옵셋시키기 위한 옵셋부와, 상기 시스템 전원부로부터 공급되는 상기 제 1 공통전압의 위상신호와 상기 옵셋부로부터 공급되는 옵셋신호를 이용하여 상기 제 2 공통전압의 위상을 변환하기 위한 위상변환부를 구비하는 것을 특징으로 한다.The second common voltage generator is an amplifier for amplifying the voltage level of the reference signal supplied from the system power supply, an offset unit for offsetting the voltage level of the amplified signal supplied from the amplifier, and is supplied from the system power supply And a phase converting unit for converting a phase of the second common voltage using the phase signal of the first common voltage and the offset signal supplied from the offset unit.

상기 제 2 공통전압은 상기 제 1 공통전압과 동일한 것을 특징으로 한다.The second common voltage is the same as the first common voltage.

상기 제 2 공통전압의 전압레벨은 상기 제 1 공통전압의 전압레벨과 서로 다른 것을 특징으로 한다.The voltage level of the second common voltage is different from the voltage level of the first common voltage.

상기 제 2 공통전압의 위상은 상기 제 1 공통전압의 위상과 서로 다른 것을 특징으로 한다.The phase of the second common voltage is different from that of the first common voltage.

본 발명의 실시 예에 따른 액정표시장치는 상부기판과 하부기판 사이에 액정층을 구비하는 액정패널과; 상기 액정패널의 데이터 라인들을 구동시키기 위한 데이터 드라이브 IC가 실장된 데이터 TCP와; 상기 액정패널의 게이트 라인들을 구동시키기 위한 게이트 드라이브 IC가 실장된 게이트 TCP와; 상기 상부기판에 형성된 제 1 공통전극에 제 1 공통전압을 공급하기 위한 제 1 공통전압 생성부와; 상기 하부기판에 형성된 제 2 공통전극에 제 2 공통전압을 공급하기 위한 제 2 공통전압 생성부를 구비한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes: a liquid crystal panel including a liquid crystal layer between an upper substrate and a lower substrate; A data TCP mounted with a data drive IC for driving data lines of the liquid crystal panel; A gate TCP mounted with a gate drive IC for driving the gate lines of the liquid crystal panel; A first common voltage generator configured to supply a first common voltage to a first common electrode formed on the upper substrate; And a second common voltage generator for supplying a second common voltage to the second common electrode formed on the lower substrate.

본 발명의 실시 예에 따른 액정표시장치는 상기 데이터 드라이브 IC와 상기 게이트 드라이브 IC의 구동을 제어하기 위한 타이밍 제어부와, 상기 타이밍 제어부와 상기 제 1 및 제 2 공통전압 생성부가 실장된 데이터 인쇄회로기판을 더 구비하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a timing controller for controlling driving of the data drive IC and the gate drive IC, and a data printed circuit board on which the timing controller and the first and second common voltage generators are mounted. It characterized in that it further comprises.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 6 내지 도 11을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 11.

도 6은 본 발명의 실시 예에 따른 액정표시장치를 나타내는 도면이다.6 is a diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 6을 참조함면, 본 발명의 실시 예에 따른 액정표시장치는 부화소 신호의 극성패턴에 따라 화상을 표시하는 액정패널(56)과, 액정패널(56)의 데이터 라인들(74)을 구동 시키기 위한 데이터 드라이버(62)와, 액정패널(56)의 게이트 라인들 (76)을 구동 시키기 위한 게이트 드라이버(72)와, 데이터 드라이버(62) 및 게이트 드라이버(72)의 구동을 제어하기 위한 타이밍 제어부(51)와, 데이터 드라이버(62) 및 게이트 드라이버(72)에 전원을 공급하기 위한 전원부(60)와, 액정패널(66)에 제 1 및 제 2 공통전압(Vcom1,Vcom2)을 각각 공급하기 위한 제 1 및 제 2 공통전압 생성부(64a,64b)를 구비한다.Referring to FIG. 6, a liquid crystal display according to an exemplary embodiment of the present invention drives a liquid crystal panel 56 displaying an image according to a polar pattern of a subpixel signal, and drives data lines 74 of the liquid crystal panel 56. Data driver 62 for driving the gate driver 72, a gate driver 72 for driving the gate lines 76 of the liquid crystal panel 56, and timing for controlling the driving of the data driver 62 and the gate driver 72. The first and second common voltages Vcom1 and Vcom2 are supplied to the control unit 51, the power supply unit 60 for supplying power to the data driver 62 and the gate driver 72, and the liquid crystal panel 66, respectively. First and second common voltage generators 64a and 64b are provided.

액정패널(56)은 도 7에 도시된 바와 같이 상부기판(52) 및 하부기판(54) 사이에 형성된 액정층(도시하지 않음)과, 상부기판(52)과 하부기판(54) 사이의 간격을 일정하게 유지시키기 위한 스페이서(도시하지 않음)를 구비한다. 이러한, 액정패널(56)의 상부기판(52)에는 제 1 공통전극(86a), 평탄화층(88), 컬러필터(90) 및 블랙매트릭스(92) 등이 형성된다. 또한, 액정패널(56)의 하부기판(54)에는 도 8에 도시된 바와 같이 게이트 라인들(76)과 데이터 라인들(74)의 교차부마다 형성된 TFT(82)와, TFT(82)에 접속된 액정셀(78)을 구비한다. 이때, 액정셀(78)은 보호막(85)에 의해 TFT(82)와 분리되게 된다. 또한, 데이터 라인들(74)의 하부에는 액정패널(56)의 구동 시 발생되는 수직 크로스토크(Cross Talk)를 방지하기 위해 제 2 공통전극(86b)이 형성된다. 이때, 제 2 공통전극(86b)은 게이트 절연막(84)에 의해 데이터 라인들(74)과 분리되게 된다. 이러한, 제 2 공통전극(86b)은 액정셀(78)과 일부 중첩되도록 형성됨과 아울러 그 폭은 데이터 라인들(74)의 폭 보다 넓게 형성된다. TFT(32)의 게이트전극(81a)은 수평라인 단위의 게이트 라인들(76) 중 어느 하나와 접속되고, 소스전극(81b)은 수직라인 단위의 데이터 라인들(74) 중 어느 하나와 접속된다. 이러한 TFT(82)는 게이트 라인(76)으로부터의 스캔신호에 응답하여 데이터 라인(74)으로부터의 화소신호를 액정셀(78)에 공급한다. 액정셀(78)은 TFT(82)의 드레인전극(81c)과 접속된 화소전극(81d)과, 그 화소전극(81d)과 액정층(77)을 사이에 두고 대면하는 제 1 공통전극(86a)을 구비한다. 이러한, 액정셀(78)은 제 1 및 제 2 공통전압 공급라인(80a,80b)을 통해 제 1 및 제 2 공통전극(86a,86b) 각각에 공급된 제 1 및 제 2 공통전압(Vcom1,Vcom2)과 TFT(82)를 통해 화소전극에 공급된 화소신호와 충전되는 화소신호와의 전압차에 의해 형성되는 수평전계에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.As shown in FIG. 7, the liquid crystal panel 56 includes a liquid crystal layer (not shown) formed between the upper substrate 52 and the lower substrate 54, and a gap between the upper substrate 52 and the lower substrate 54. And a spacer (not shown) for keeping it constant. The first common electrode 86a, the planarization layer 88, the color filter 90, the black matrix 92, and the like are formed on the upper substrate 52 of the liquid crystal panel 56. In addition, the lower substrate 54 of the liquid crystal panel 56 has a TFT 82 formed at each intersection of the gate lines 76 and the data lines 74 and TFTs 82 as shown in FIG. 8. The connected liquid crystal cell 78 is provided. At this time, the liquid crystal cell 78 is separated from the TFT 82 by the protective film 85. In addition, a second common electrode 86b is formed below the data lines 74 to prevent vertical cross talk generated when the liquid crystal panel 56 is driven. In this case, the second common electrode 86b is separated from the data lines 74 by the gate insulating layer 84. The second common electrode 86b is formed to partially overlap the liquid crystal cell 78, and the width of the second common electrode 86b is wider than that of the data lines 74. The gate electrode 81a of the TFT 32 is connected to any one of the gate lines 76 in the horizontal line unit, and the source electrode 81b is connected to any one of the data lines 74 in the vertical line unit. . The TFT 82 supplies the pixel signal from the data line 74 to the liquid crystal cell 78 in response to the scan signal from the gate line 76. The liquid crystal cell 78 includes a pixel electrode 81d connected to the drain electrode 81c of the TFT 82, and a first common electrode 86a facing the pixel electrode 81d and the liquid crystal layer 77 therebetween. ). The liquid crystal cell 78 includes the first and second common voltages Vcom1, which are supplied to the first and second common electrodes 86a and 86b through the first and second common voltage supply lines 80a and 80b, respectively. The arrangement state of the liquid crystal having dielectric anisotropy varies according to the horizontal electric field formed by the voltage difference between the pixel signal supplied to the pixel electrode and the pixel electrode charged through the Vcom2) and the TFT 82, and the light transmittance is adjusted. Will be implemented.

타이밍 제어부(51)는 시스템(도시하지 않음)으로부터 공급되는 동기신호(H,V)를 이용하여 게이트 드라이버(72)의 구동을 제어하는 게이트 제어신호(GSP, GSC, GOE 신호 등)와 데이터 드라이버(62)의 구동을 제어하는 데이터 제어신호(SSP, SSC, SOE, POL 신호 등)를 발생한다. 또한, 타이밍 제어부(51)는 시스템(도시하지 않음)으로부터 공급되는 데이터신호를 액정패널(56)의 구동에 알맞도록 정렬하여 데이터 드라이버(12)에 공급한다. 이러한, 타이밍 제어부(51)는 데이터 드라이버(62) 내부에 실장된다.The timing controller 51 is a gate control signal (GSP, GSC, GOE signal, etc.) and data driver for controlling the driving of the gate driver 72 using the synchronization signals H and V supplied from a system (not shown). A data control signal (SSP, SSC, SOE, POL signal, etc.) for controlling the driving of 62 is generated. In addition, the timing controller 51 aligns the data signal supplied from the system (not shown) to the driving of the liquid crystal panel 56 and supplies the data signal to the data driver 12. The timing controller 51 is mounted inside the data driver 62.

데이터 드라이버(62)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(74)에 공급한다. 이러한, 데이터 드라이버(62)는 타이밍 제어부(51)로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(74)에 화소신호를 공급한다. 또한, 데이터 드라이버(62)는 타이밍 제어부(51)로부터의 화소 데이터를 감마전압 발생부(도시되지 않음)로부터의 감마전압을 이용하여 아날로 그 화소신호로 변환하여 출력한다.The data driver 62 supplies the pixel signals for one line to the data lines 74 every horizontal period. The data driver 62 supplies the pixel signals to the data lines 74 in response to the data control signals SSP, SSC, SOE, and POL supplied from the timing controller 51. Further, the data driver 62 converts the pixel data from the timing controller 51 into an analog pixel signal using the gamma voltage from the gamma voltage generator (not shown) and outputs it.

구체적으로, 데이터 드라이버(62)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(62)는 샘플링 신호에 응답하여 화소 데이터를 일정 단위씩 순차적으로 래치한다. 이후, 래치된 1라인분의 화소 데이터를 아날로그 화소신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터라인들(74)에 공급하게 된다. 이 경우, 데이터 드라이버(62)는 화소 데이터를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.Specifically, the data driver 62 shifts the source start pulse SSP according to the source shift clock SSC to generate a sampling signal. Subsequently, the data driver 62 sequentially latches the pixel data by a predetermined unit in response to the sampling signal. Thereafter, the latched one-line pixel data is converted into an analog pixel signal and supplied to the data lines 74 in an enable period of the source output enable signal SOE. In this case, the data driver 62 converts the pixel data into a positive or negative pixel signal in response to the polarity control signal POL.

게이트 드라이버(72)는 자신에게 접속된 게이트라인들(76)을 타이밍 제어부(51)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 드라이버(72)는 타이밍 제어부(51)로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(76)에 순차적으로 게이트 하이전압(VGH)을 순차적으로 공급한다.The gate driver 72 sequentially drives the gate lines 76 connected to the gate driver 72 under the control from the timing controller 51. In other words, the gate driver 72 sequentially applies the gate high voltage VGH to the gate lines 76 in response to the gate control signals GSP, GSC, and GOE supplied from the timing controller 51. Supply.

구체적으로, 게이트 드라이버(72)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이버(72)는 쉬프트 펄스에 응답하여 수평기간마다 해당 게이트라인(76)에 게이트 하이전압(VGH)을 공급하게 된다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 게이트 드라이버(72)는 쉬프트펄스에 대응되어 해당 게이트라인(76)에 게이트 하이전압(VGH)을 공급한다. 이 경우, 게이트 드라이버(72)는 게이트 라인들(76)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급한다.Specifically, the gate driver 72 shifts the gate start pulse GSP according to the gate shift clock GSC to generate a shift pulse. The gate driver 72 supplies the gate high voltage VGH to the corresponding gate line 76 every horizontal period in response to the shift pulse. In other words, the shift pulse is shifted by one line for each horizontal period, and the gate driver 72 supplies the gate high voltage VGH to the corresponding gate line 76 in response to the shift pulse. In this case, the gate driver 72 supplies the gate low voltage VGL to the gate lines 76 in the remaining period in which the gate high voltage VGH is not supplied.

전원부(60)는 게이트 드라이버(72) 내에 실장되어 시스템 전원부(도시하지 않음)로부터 입력되는 전압을 이용하여 액정표시장치의 구동에 필요한 전원신호들을 발생하여 타이밍 제어부(51), 제 1 및 제 2 공통전압 생성부(64a,64b), 데이터 드라이버(62) 및 게이트 드라이버(72)에 공급한다. 또한, 전원부(60)는 공통전압(Vcom)을 생성하기 위한 기준신호(VRS)를 발생하여 제 1 및 제 2 공통전압 생성부(64a,64b)에 공급함과 아울러 제 1 공통전압 생성부(64a)에 의해 생성되는 제 1 공통전압(Vcom1)에 대한 위상신호(PS)를 발생하여 제 2 공통전압 생성부(64b)에 공급한다.The power supply unit 60 is mounted in the gate driver 72 to generate power signals necessary for driving the liquid crystal display using a voltage input from a system power supply unit (not shown), thereby generating the timing controller 51, the first and the second. The common voltage generator 64a, 64b, the data driver 62, and the gate driver 72 are supplied to the common voltage generator 64a, 64b. In addition, the power supply unit 60 generates and supplies a reference signal VRS for generating the common voltage Vcom to the first and second common voltage generators 64a and 64b, as well as the first common voltage generator 64a. Generates a phase signal PS for the first common voltage Vcom1 and supplies it to the second common voltage generator 64b.

제 1 공통전압 생성부(64a)는 게이트 드라이버(72) 내에 실장되어 전원부(60)로부터 공급되는 기준신호(VRS)를 이용하여 액정셀(78) 구동 시 기준전압이 되는 제 1 공통전압(Vcom1)을 생성하게 된다. 이러한, 제 1 공통전압 생성부(64a)는 제 1 공통전압 공급라인(80a) 및 은도트(66)를 통해 도 7에 도시된 바와 같이 상부기판(52)에 형성된 제 1 공통전극(86a)에 제 1 공통전압(Vcom1)을 공급한다.The first common voltage generator 64a is mounted in the gate driver 72 and uses the reference signal VRS supplied from the power supply unit 60 to become the reference voltage when the liquid crystal cell 78 is driven. Will be generated. The first common voltage generator 64a includes the first common electrode 86a formed on the upper substrate 52 as shown in FIG. 7 through the first common voltage supply line 80a and the silver dot 66. The first common voltage Vcom1 is supplied to the.

제 2 공통전압 생성부(64b)는 전원부(60)로부터 공급되는 기준신호(VRS) 및 위상신호(PS)를 이용하여 액정셀(78) 구동 시 기준전압이 되는 제 2 공통전압(Vcom2)을 생성하게 된다. 이러한, 제 2 공통전압 생성부(64b)는 데이터 드라이버(62) 내에 실장될 수 있다. 이를 위해, 제 2 공통전압 생성부(64b)는 도 9에 도시된 바와 같이 전원부(60)로부터 공급되는 기준신호(VRS)를 증폭시키기 위한 증폭부(100)와, 증폭부(100)로부터 공급되는 증폭신호(AS)의 전압레벨을 옵셋(Offset)시 키기 위한 옵셋부(102)와, 옵셋부(102)로부터 옵셋되어진 옵셋신호(OS)와 전원부(60)로부터 공급되는 위상신호(PS)를 이용하여 제 2 공통전압(Vcom2)의 위상을 제어하기 위한 위상변환부(104)를 구비한다. 이러한, 제 2 공통전압 생성부(64b)는 도 7 및 도 8에 도시된 바와 같이 제 2 공통전압 공급라인(80b)을 통해 하부기판(54)에 형성된 제 2 공통전극(86b)에 제 2 공통전압(Vcom2)을 공급한다.The second common voltage generator 64b uses the reference signal VRS and the phase signal PS supplied from the power supply unit 60 to generate a second common voltage Vcom2 which becomes a reference voltage when the liquid crystal cell 78 is driven. Will be created. The second common voltage generator 64b may be mounted in the data driver 62. To this end, the second common voltage generator 64b may be supplied from the amplifier 100 and the amplifier 100 to amplify the reference signal VRS supplied from the power supply unit 60 as shown in FIG. 9. An offset unit 102 for offsetting the voltage level of the amplified signal AS, the offset signal OS offset from the offset unit 102 and the phase signal PS supplied from the power supply unit 60. A phase conversion unit 104 for controlling the phase of the second common voltage (Vcom2) by using a. As shown in FIGS. 7 and 8, the second common voltage generator 64b may be connected to the second common electrode 86b formed on the lower substrate 54 through the second common voltage supply line 80b. The common voltage Vcom2 is supplied.

증폭부(100)는 전원부(60)로부터 공급되는 기준신호(VRS)의 전압레벨을 증폭시키는 역할을 한다. 다시 말해, 증폭부(100)는 전원부(60)로부터 도 10의 (a)와 같은 기준신호(VRS)가 공급되면 액정패널(56) 구동 시 제 2 공통전극(86b)에 공급되는 제 2 공통전압(Vcom2)의 크기와 동일하게 예를 들어, 도 10의 (b)와 같이 기준신호(VRS)의 전압레벨을 증폭시키게 된다.The amplifier 100 amplifies the voltage level of the reference signal VRS supplied from the power supply 60. In other words, when the reference signal VRS as shown in FIG. 10A is supplied from the power supply unit 60, the amplifier 100 supplies a second common supply to the second common electrode 86b when the liquid crystal panel 56 is driven. Similarly to the magnitude of the voltage Vcom2, for example, as shown in FIG. 10B, the voltage level of the reference signal VRS is amplified.

옵셋부(102)는 증폭부(100)로부터 공급되는 증폭신호(AS)의 전압레벨을 옵셋시키는 역할을 한다. 다시 말해, 옵셋부(102)는 증폭부(100)로부터 도 10의 (b)와 같은 증폭신호(AS)가 공급되면 액정패널(56) 구동 시 제 2 공통전극(86b)에 공급되는 제 2 공통전압(Vcom2)의 전압레벨과 동일하도록 예를 들어, 도 10의 (c)와 같이 증폭신호(AS)의 전압레벨을 변환하게 된다. 이러한, 옵셋부(102)는 일반적으로 제 2 공통전압(Vcom2)의 전압레벨을 제 1 공통전압(Vcom1)의 전압레벨과 동일하도록 변환하게 된다. 그러나, 옵셋부(102)는 액정패널(56)의 특성 및 화질에 따라 제 2 공통전압(Vcom2)의 전압레벨을 제 1 공통전압(Vcom1)의 전압레벨과 다르게 할 수도 있다.The offset unit 102 serves to offset the voltage level of the amplified signal AS supplied from the amplifier 100. In other words, when the amplification signal AS is supplied from the amplifier 100 to the second common electrode 86b when the liquid crystal panel 56 is driven, the offset unit 102 is supplied from the amplifier 100. For example, as shown in FIG. 10C, the voltage level of the amplified signal AS is converted to be equal to the voltage level of the common voltage Vcom2. The offset unit 102 generally converts the voltage level of the second common voltage Vcom2 to be equal to the voltage level of the first common voltage Vcom1. However, the offset unit 102 may make the voltage level of the second common voltage Vcom2 different from the voltage level of the first common voltage Vcom1 according to the characteristics and the image quality of the liquid crystal panel 56.

위상변환부(104)는 옵셋부(102)로부터 공급되는 옵셋신호(OS)와 전원부(60) 로부터 공급되는 위상신호(PS)를 이용하여 제 2 공통전압(Vcom2)의 위상을 제어하는 역할을 한다. 여기서, 위상신호(PS)는 제 1 공통전압(Vcom1)의 위상에 대한 신호를 의미하고, 액정패널(56)의 특성 및 화질에 따라 서로 다른 값을 갖는 위상신호(PS)가 전원부(60)로부터 위상변환부(104)에 공급되게 된다. 이에 따라, 위상변환부(104)는 제 1 공통전압(Vcom1)과 180°의 위상 차이를 갖는 위상신호(PS)가 전원부(60)로부터 공급되면 제 2 공통전압(Vcom2)의 위상을 도 10의 (d)와 같이 변환시키고, 제 1 공통전압(Vcom1)과 동일한 위상을 갖는 위상신호(PS)가 공급되면 도 10의 (c)와 같은 제 2 공통전압(Vcom2)을 생성하게 된다.The phase converter 104 controls the phase of the second common voltage Vcom2 by using the offset signal OS supplied from the offset unit 102 and the phase signal PS supplied from the power supply unit 60. do. Here, the phase signal PS refers to a signal for the phase of the first common voltage Vcom1, and the phase signal PS having different values according to the characteristics and the image quality of the liquid crystal panel 56 is the power supply unit 60. Is supplied to the phase conversion unit 104 from. Accordingly, when the phase signal PS having a phase difference of 180 ° from the first common voltage Vcom1 is supplied from the power supply unit 60, the phase shifter 104 adjusts the phase of the second common voltage Vcom2 in FIG. 10. When the phase signal PS having the same phase as the first common voltage Vcom1 is supplied and converted as shown in (d) of FIG. 10, the second common voltage Vcom2 as shown in FIG.

이와 같이 본 발명의 실시 예에 따른 액정표시장치는 전원부(60)로부터 기준신호(VRS)를 공급받아 제 1 및 제 2 공통전압 생성부(64a,64b)에서 제 1 및 제 2 공통전압(Vcom1,Vcom2)을 각각 생성하여 상부기판(52)에 형성된 제 1 공통전극(86a)과 하부기판(54)에 형성된 제 2 공통전극(86b)에 제 1 및 제 2 공통전압(Vcom1,Vcom2)을 각각 공급하므로 제 1 및 제 2 공통전압 생성부(64a,64b)의 로드를 저감시킬 수 있게 된다. 이로 인해, 제 1 및 제 2 공통전압 생성부(64a,64b)로부터 생성된 제 1 및 제 2 공통전압(Vcom1,Vcom2)의 왜곡을 방지할 수 있게 되므로 액정표시장치의 화질저하를 방지할 수 있게 된다.As described above, the liquid crystal display according to the exemplary embodiment of the present invention receives the reference signal VRS from the power supply unit 60 and receives the first and second common voltages Vcom1 from the first and second common voltage generators 64a and 64b. To generate first and second common voltages Vcom1 and Vcom2 to the first common electrode 86a formed on the upper substrate 52 and the second common electrode 86b formed on the lower substrate 54, respectively. Since the respective supplies, the loads of the first and second common voltage generators 64a and 64b can be reduced. As a result, distortion of the first and second common voltages Vcom1 and Vcom2 generated from the first and second common voltage generators 64a and 64b can be prevented, thereby preventing deterioration in image quality of the liquid crystal display. Will be.

이상 본 발명에서는 휴대 단말기나 PDA와 같은 소형의 액정표시장치를 설명하였으나 노트북(Note Book), LCD 모니터 및 LCD TV와 같은 대형 액정표시장치에서도 사용 가능할 수 있다. 다시 말해, 대형 액정표시장치에서는 액정패널의 크기가 커지게 되면 액정패널에 공통전압(Vcom)을 공급하는 공통전압 생성부의 로드가 증 가하게 되어 액정표시장치의 화질이 저하되게 된다. 따라서, 도 11에 도시된 바와 같이 상부기판(52)에 형성된 제 1 공통전극(86a)과 하부기판(54)에 형성된 제 2 공통전극(86b)에 서로 다른 공통전압(Vcom1,Vcom2)을 공급함으로써 제 1 및 제 2 공통전압 생성부(64a,64b)의 로드를 저감시킬 수 있다.In the present invention, a small liquid crystal display device such as a portable terminal or a PDA has been described, but may be used in a large liquid crystal display device such as a notebook (Note Book), an LCD monitor, and an LCD TV. In other words, in a large LCD, when the size of the LCD increases, the load of the common voltage generator supplying the common voltage Vcom to the LCD increases. Therefore, as shown in FIG. 11, different common voltages Vcom1 and Vcom2 are supplied to the first common electrode 86a formed on the upper substrate 52 and the second common electrode 86b formed on the lower substrate 54. As a result, the loads of the first and second common voltage generators 64a and 64b can be reduced.

도 11은 본 발명의 다른 실시 예에 따른 액정표시장치를 나타내는 도면이다. 도 6에 도시된 본 발명의 실시 예에 따른 액정표시장치와 동일한 구성요소들은 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.11 is a diagram illustrating a liquid crystal display according to another exemplary embodiment of the present invention. The same components as those of the liquid crystal display according to the exemplary embodiment of the present invention shown in FIG. 6 are assigned the same reference numerals and detailed description thereof will be omitted.

도 11을 참조하면, 본 발명의 다른 실시 예에 따른 액정표시장치는 부화소 신호의 극성패턴에 따라 화상을 표시하는 액정패널(56)과, 액정패널(56)의 데이터 라인들(74)을 구동 시키기 위한 데이터 D-IC(Drive Integreated Circuit)(106)가 실장된 데이터 TCP(Tape Carrier Package)들(108)과, 액정패널(56)의 게이트 라인들(76)을 구동 시키기 위한 게이트 D-IC(114)가 실장된 게이트 TCP들(70)과, 데이터 D-IC(106) 및 게이트 D-IC(114)의 구동을 제어하기 위한 타이밍 제어부(51)와, 액정패널(56)에 제 1 및 제 2 공통전압(Vcom1,Vcom2)을 각각 공급하기 위한 제 1 및 제 2 공통전압 생성부(64a,64b)를 구비한다.Referring to FIG. 11, a liquid crystal display according to another exemplary embodiment may display a liquid crystal panel 56 displaying an image according to a polar pattern of a subpixel signal, and data lines 74 of the liquid crystal panel 56. Data Tape Carrier Packages (TCPs) 108 on which data Drive-Integreated Circuit (D-IC) 106 is mounted, and gates D- to drive gate lines 76 of the liquid crystal panel 56. The gate TCPs 70 in which the IC 114 is mounted, the timing controller 51 for controlling the driving of the data D-IC 106 and the gate D-IC 114, and the liquid crystal panel 56 are provided. And first and second common voltage generators 64a and 64b for supplying the first and second common voltages Vcom1 and Vcom2, respectively.

타이밍 제어부(51)는 게이트 D-IC(106)의 구동을 제어하는 게이트 제어신호(GSP, GSC, GOE 신호 등)를 발생하고, 데이터 D-IC(114)의 구동을 제어하는 데이터 제어신호(SSP, SSC, SOE, POL 신호 등)를 발생한다. 또한, 타이밍 제어부(51)는 시스템(도시하지 않음)으로부터 공급되는 데이터신호를 액정패널(56)의 구동에 알맞도록 정렬하여 다수의 데이터 D-IC(106)에 공급한다. The timing controller 51 generates a gate control signal (GSP, GSC, GOE signal, etc.) for controlling the driving of the gate D-IC 106, and a data control signal (for controlling the driving of the data D-IC 114). SSP, SSC, SOE, POL signal, etc.) are generated. In addition, the timing controller 51 aligns the data signals supplied from the system (not shown) to suit the driving of the liquid crystal panel 56 and supplies them to the plurality of data D-ICs 106.                     

이러한, 타이밍 제어부(51)는 데이터 PCB(Printed Circuit Board; 이하 "PCB"라함)(110) 상에 실장된다. 데이터 PCB(110)는 유저 커넥터를 통하여 외부의 시스템에 접속된다. 이러한, 데이터 PCB(110) 상에는 타이밍 제어부(51)로부터의 각종 제어신호 및 데이터신호를 데이터 D-IC(106) 및 게이트 D-IC(114) 각각에 공급하기 위한 각종 신호배선들이 형성된다.The timing controller 51 is mounted on a data printed circuit board (PCB) 110. The data PCB 110 is connected to an external system through a user connector. On the data PCB 110, various signal wires for supplying various control signals and data signals from the timing controller 51 to the data D-IC 106 and the gate D-IC 114 are formed.

게이트 D-IC(114) 각각은 게이트 TCP(112) 각각에 실장된다. 게이트 TCP(112)에 실장된 게이트 D-IC(114)는 게이트 TCP(112)를 통해 액정패널(56)의 게이트 패드들과 전기적으로 접속된다. 이러한 게이트 D-IC들(114)은 액정패널(56)의 게이트 라인들(76)을 1수평기간(1H) 단위로 순차 구동하게 된다. 이때, 게이트 TCP(112)는 게이트 PCB(116)에 접속된다. 게이트 PCB(116)는 데이터 PCB(110)을 경유하여 타이밍 제어부(51)로부터 공급되는 게이트 제어신호들을 게이트 TCP(112)를 통해 게이트 D-IC(114)로 공급하게 된다.Each gate D-IC 114 is mounted on each gate TCP 112. The gate D-IC 114 mounted on the gate TCP 112 is electrically connected to the gate pads of the liquid crystal panel 56 through the gate TCP 112. The gate D-ICs 114 sequentially drive the gate lines 76 of the liquid crystal panel 56 in units of one horizontal period (1H). At this time, the gate TCP 112 is connected to the gate PCB 116. The gate PCB 116 supplies the gate control signals supplied from the timing controller 51 to the gate D-IC 114 through the gate TCP 112 via the data PCB 110.

데이터 D-IC(106) 각각은 데이터 TCP(108) 각각에 실장된다. 데이터 TCP(108)에 실장된 데이터 D-IC(106)는 데이터 TCP(108)를 통해 액정패널(56)의 데이터 패드들과 전기적으로 접속된다. 이러한 데이터 D-IC들(106)은 디지털 화소데이터를 아날로그 화소신호로 변환하여 1수평기간(1H) 단위로 액정패널(56)의 데이터 라인들(74)에 공급한다.Each of the data D-ICs 106 is mounted to each of the data TCPs 108. The data D-IC 106 mounted on the data TCP 108 is electrically connected to the data pads of the liquid crystal panel 56 through the data TCP 108. The data D-ICs 106 convert digital pixel data into analog pixel signals and supply the same to the data lines 74 of the liquid crystal panel 56 in units of one horizontal period (1H).

제 1 공통전압 생성부(64a)는 데이터 PCB(110) 상에 실장되어 시스템 전원부(도시하지 않음)로부터 공통전압(Vcom)을 생성하기 위한 기준신호(VRS)를 공급받아 액정셀(78) 구동 시 기준전압이 되는 제 1 공통전압(Vcom1)을 생성하게 된다. 이 러한, 제 1 공통전압 생성부(64a)는 제 1 공통전압 공급라인(80a), 데이터 TCP(108) 및 은도트(66)를 통해 도 7에 도시된 바와 같이 상부기판(52)에 형성된 제 1 공통전극(86a)에 제 1 공통전압(Vcom1)을 공급한다.The first common voltage generator 64a is mounted on the data PCB 110 to receive the reference signal VRS for generating the common voltage Vcom from a system power supply (not shown) to drive the liquid crystal cell 78. The first common voltage Vcom1, which is a reference time voltage, is generated. The first common voltage generator 64a is formed on the upper substrate 52 through the first common voltage supply line 80a, the data TCP 108, and the silver dot 66 as shown in FIG. The first common voltage Vcom1 is supplied to the first common electrode 86a.

제 2 공통전압 생성부(64b)는 데이터 PCB(110) 상에 실장되어 시스템 전원부(도시하지 않음)로부터 공급되는 기준신호(VRS) 및 위상신호(PS)를 이용하여 액정셀(28) 구동 시 기준전압이 되는 제 2 공통전압(Vcom2)을 생성하게 된다. 이를 위해, 제 2 공통전압 생성부(64b)는 도 9에 도시된 바와 같이 시스템 전원부(도시하지 않음)로부터 공급되는 기준신호(VRS)를 증폭시키기 위한 증폭부(100)와, 증폭부(100)로부터 공급되는 증폭신호(AS)의 전압레벨을 옵셋(Offset)시키기 위한 옵셋부(102)와, 옵셋부(102)로부터 옵셋되어진 옵셋신호(OS)와 위상신호(PS)를 이용하여 제 2 공통전압(Vcom2)의 위상을 제어하기 위한 위상변환부(104)를 구비한다. 이러한, 제 2 공통전압 생성부(64b)는 도 7 및 도 8에 도시된 바와 같이 제 제 2 공통전압 공급라인(80b)을 통해 하부기판(54)에 형성된 제 2 공통전극(86b)에 제 2 공통전압(Vcom2)을 공급한다.The second common voltage generator 64b is mounted on the data PCB 110 to drive the liquid crystal cell 28 using the reference signal VRS and the phase signal PS supplied from a system power supply (not shown). The second common voltage Vcom2 serving as the reference voltage is generated. To this end, the second common voltage generator 64b includes an amplifier 100 for amplifying the reference signal VRS supplied from a system power supply (not shown) and an amplifier 100 as shown in FIG. 9. The second voltage using the offset unit 102 for offsetting the voltage level of the amplified signal AS supplied from the second signal, and the offset signal OS and the phase signal PS offset from the offset unit 102. A phase converting unit 104 for controlling the phase of the common voltage Vcom2 is provided. As shown in FIGS. 7 and 8, the second common voltage generator 64b may be formed on the second common electrode 86b formed on the lower substrate 54 through the second common voltage supply line 80b. 2 Supply the common voltage Vcom2.

이와 같이 본 발명의 다른 실시 예에 따른 액정표시장치는 시스템 전원부(도시하지 않음)로부터 기준신호(VRS)를 공급받아 제 1 및 제 2 공통전압 생성부(64a,64b)에서 상부기판(52)에 형성된 제 1 공통전극(86a)과 하부기판(54)에 형성된 제 2 공통전극(86b)에 제 1 및 제 2 공통전압(Vcom1,Vcom2)을 각각 공급하므로 제 1 및 제 2 공통전압 생성부(64a,64b)의 로드를 저감시킬 수 있게 된다. 이로 인해, 제 1 및 제 2 공통전압 생성부(64a,64b)로부터 생성된 제 1 및 제 2 공통전 압(Vcom1,Vcom2)의 왜곡을 방지할 수 있게 되므로 액정표시장치의 화질저하를 방지할 수 있게 된다.
As described above, the liquid crystal display according to another exemplary embodiment receives the reference signal VRS from a system power supply (not shown), and the upper substrate 52 from the first and second common voltage generators 64a and 64b. The first and second common voltage generators are supplied to the first and second common voltages Vcom1 and Vcom2, respectively, to the first common electrode 86a and the second common electrode 86b formed on the lower substrate 54. The loads of 64a and 64b can be reduced. As a result, it is possible to prevent distortion of the first and second common voltages Vcom1 and Vcom2 generated from the first and second common voltage generators 64a and 64b, thereby preventing deterioration in image quality of the liquid crystal display. It becomes possible.

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치는 상부기판에 형성된 제 1 공통전극과 하부기판에 형성된 제 2 공통전극에 제 1 및 제 2 공통전압을 각각 공급하기 위한 제 1 및 제 2 공통전압 생성부를 형성함으로써 제 1 및 제 2 공통전압 생성부의 로드를 저감시킬 수 있다. 이로 인해, 제 1 및 제 2 공통전극 각각에 공급되는 제 1 및 제 2 공통전압의 왜곡이 발생하는 것을 방지할 수 있게 되므로 액정표시장치의 화질저하를 방지할 수 있다.As described above, the liquid crystal display according to the exemplary embodiment of the present invention includes first and second supplies for supplying first and second common voltages to the first common electrode formed on the upper substrate and the second common electrode formed on the lower substrate, respectively. By forming two common voltage generators, loads of the first and second common voltage generators can be reduced. As a result, it is possible to prevent distortion of the first and second common voltages supplied to the first and second common electrodes, respectively, and thus to prevent deterioration of image quality of the liquid crystal display.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (10)

상부기판과 하부기판 사이에 액정층을 구비하는 액정패널과;A liquid crystal panel having a liquid crystal layer between the upper substrate and the lower substrate; 상기 액정패널의 데이터 라인들을 구동시키기 위한 데이터 드라이버와;A data driver for driving data lines of the liquid crystal panel; 상기 액정패널의 게이트 라인들을 구동시키기 위한 게이트 드라이버와;A gate driver for driving gate lines of the liquid crystal panel; 상기 상부기판에 형성된 제 1 공통전극에 제 1 공통전압을 공급하기 위한 제 1 공통전압 생성부와;A first common voltage generator configured to supply a first common voltage to a first common electrode formed on the upper substrate; 상기 하부기판에 형성된 제 2 공통전극에 제 2 공통전압을 공급하기 위한 제 2 공통전압 생성부와;A second common voltage generator configured to supply a second common voltage to a second common electrode formed on the lower substrate; 상기 게이트 드라이버와 상기 데이터 드라이버의 구동을 제어하기 위한 타이밍 제어부와;A timing controller for controlling driving of the gate driver and the data driver; 공통전압을 생성하기 위한 기준신호를 발생하여 상기 제 1 및 제 2 공통전압 생성부에 공급하는 전원부를 구비하는 것을 특징으로 하는 액정표시장치.And a power supply unit generating a reference signal for generating a common voltage and supplying the reference signal to the first and second common voltage generators. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 1 공통전압 생성부는 상기 게이트 드라이버 내에 설치되는 것을 특징으로 하는 액정표시장치.And the first common voltage generator is installed in the gate driver. 제 1 항에 있어서,The method of claim 1, 상기 제 2 공통전압 생성부는 상기 데이터 드라이버 내에 설치되는 것을 특징으로 하는 액정표시장치.And the second common voltage generator is installed in the data driver. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 2 공통전압 생성부는,The second common voltage generator, 시스템 전원부로부터 공급되는 기준신호의 전압레벨을 증폭시키기 위한 증폭부와,An amplifier for amplifying the voltage level of the reference signal supplied from the system power supply unit; 상기 증폭부로부터 공급되는 증폭신호의 전압레벨을 옵셋시키기 위한 옵셋부와,An offset unit for offsetting the voltage level of the amplified signal supplied from the amplification unit; 상기 시스템 전원부로부터 공급되는 상기 제 1 공통전압의 위상신호와 상기 옵셋부로부터 공급되는 옵셋신호를 이용하여 상기 제 2 공통전압의 위상을 변환하기 위한 위상변환부를 구비하는 것을 특징으로 하는 액정표시장치.And a phase converting unit for converting a phase of the second common voltage by using a phase signal of the first common voltage supplied from the system power supply unit and an offset signal supplied from the offset unit. 제 5 항에 있어서,The method of claim 5, 상기 제 2 공통전압은 상기 제 1 공통전압과 동일한 것을 특징으로 하는 액정표시장치.And the second common voltage is the same as the first common voltage. 제 6 항에 있어서,The method of claim 6, 상기 제 2 공통전압의 전압레벨은 상기 제 1 공통전압의 전압레벨과 서로 다 른 것을 특징으로 하는 액정표시장치.And a voltage level of the second common voltage is different from a voltage level of the first common voltage. 제 6 항 및 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 6 and 7, 상기 제 2 공통전압의 위상은 상기 제 1 공통전압의 위상과 서로 다른 것을 특징으로 하는 액정표시장치.The phase of the second common voltage is different from the phase of the first common voltage. 상부기판과 하부기판 사이에 액정층을 구비하는 액정패널과;A liquid crystal panel having a liquid crystal layer between the upper substrate and the lower substrate; 상기 액정패널의 데이터 라인들을 구동시키기 위한 데이터 드라이브 IC가 실장된 데이터 TCP와;A data TCP mounted with a data drive IC for driving data lines of the liquid crystal panel; 상기 액정패널의 게이트 라인들을 구동시키기 위한 게이트 드라이브 IC가 실장된 게이트 TCP와;A gate TCP mounted with a gate drive IC for driving the gate lines of the liquid crystal panel; 상기 상부기판에 형성된 제 1 공통전극에 제 1 공통전압을 공급하기 위한 제 1 공통전압 생성부와;A first common voltage generator configured to supply a first common voltage to a first common electrode formed on the upper substrate; 상기 하부기판에 형성된 제 2 공통전극에 제 2 공통전압을 공급하기 위한 제 2 공통전압 생성부를 구비하는 것을 특징으로 하는 액정표시장치.And a second common voltage generator for supplying a second common voltage to the second common electrode formed on the lower substrate. 제 9 항에 있어서,The method of claim 9, 상기 데이터 드라이브 IC와 상기 게이트 드라이브 IC의 구동을 제어하기 위한 타이밍 제어부와,A timing controller for controlling driving of the data drive IC and the gate drive IC; 상기 타이밍 제어부와 상기 제 1 및 제 2 공통전압 생성부가 실장된 데이터 인쇄회로기판을 더 구비하는 것을 특징으로 하는 액정표시장치.And a data printed circuit board on which the timing controller and the first and second common voltage generators are mounted.
KR1020040049920A 2004-06-30 2004-06-30 LCD Display Expired - Lifetime KR101013854B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049920A KR101013854B1 (en) 2004-06-30 2004-06-30 LCD Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049920A KR101013854B1 (en) 2004-06-30 2004-06-30 LCD Display

Publications (2)

Publication Number Publication Date
KR20060000928A KR20060000928A (en) 2006-01-06
KR101013854B1 true KR101013854B1 (en) 2011-02-14

Family

ID=37104147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049920A Expired - Lifetime KR101013854B1 (en) 2004-06-30 2004-06-30 LCD Display

Country Status (1)

Country Link
KR (1) KR101013854B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062773A (en) * 2013-11-29 2015-06-08 엘지디스플레이 주식회사 Display Device Including Gate drive

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101633103B1 (en) * 2009-08-07 2016-06-24 엘지디스플레이 주식회사 Liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050277A (en) * 1999-01-02 2000-08-05 윤종용 Driving circuit of liquid crystal display enabling common voltages to control alternatively
KR20040024916A (en) * 2002-09-17 2004-03-24 삼성전자주식회사 Liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050277A (en) * 1999-01-02 2000-08-05 윤종용 Driving circuit of liquid crystal display enabling common voltages to control alternatively
KR20040024916A (en) * 2002-09-17 2004-03-24 삼성전자주식회사 Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062773A (en) * 2013-11-29 2015-06-08 엘지디스플레이 주식회사 Display Device Including Gate drive
KR102119695B1 (en) 2013-11-29 2020-06-05 엘지디스플레이 주식회사 Display Device Including Gate drive

Also Published As

Publication number Publication date
KR20060000928A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
US8552945B2 (en) Liquid crystal display device and method for driving the same
EP2993663B1 (en) Liquid crystal display device
US20060244704A1 (en) Liquid crystal display device and method of driving the same
KR101285054B1 (en) Liquid crystal display device
KR101263513B1 (en) Backlight drive apparatus of LCD and drive method thereof
US20070195038A1 (en) Liquid crystal display device, method of controlling the same, and mobile terminal
KR20070001507A (en) LCD Display
KR20150002390A (en) Data driving apparatus for liquid crystal display device
KR20070015257A (en) Display device, driving method thereof and driving device thereof
US10366668B2 (en) Data driver and a display apparatus having the same
KR20150102803A (en) Display apparatus
KR101209039B1 (en) Driving apparatus for liquid crystal display and liquid crystal display including the same
US8482554B2 (en) Device and method for driving liquid crystal display device
KR101653006B1 (en) Liquid crystal display and method of reducing power consumption thereof
KR20070094376A (en) Common Voltage Compensation Circuit of LCD
KR20110039006A (en) Large screen liquid crystal display
KR20070116408A (en) Liquid crystal display device and driving method thereof
KR20080049336A (en) Driving device of liquid crystal display
US9423637B2 (en) Display device including data signal line drive circuit
KR100918653B1 (en) LCD Display
KR101013854B1 (en) LCD Display
KR100909775B1 (en) LCD Display
KR102450256B1 (en) liquid crystal display
KR102066135B1 (en) Liquid crystal display device and driving method thereof
KR20070071725A (en) Driving device of liquid crystal display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090622

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101122

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110207

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150127

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160128

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170116

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20220120

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20241231

Termination category: Expiration of duration