KR101011633B1 - Stacked power inductors provide high inductance - Google Patents
Stacked power inductors provide high inductance Download PDFInfo
- Publication number
- KR101011633B1 KR101011633B1 KR1020080031776A KR20080031776A KR101011633B1 KR 101011633 B1 KR101011633 B1 KR 101011633B1 KR 1020080031776 A KR1020080031776 A KR 1020080031776A KR 20080031776 A KR20080031776 A KR 20080031776A KR 101011633 B1 KR101011633 B1 KR 101011633B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic material
- magnetic
- via hole
- nonmagnetic material
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명은 고인덕턴스를 제공하는 적층형 파워인덕터에 관한 것으로 보다 상세하게는 중앙형성층에 형성되는 비자성체의 비아홀을 자성체와 맞닿는 부분에 형성하여 고효율적인 인덕턴스 설계가 가능한 고인덕턴스를 제공하는 적층형 파워인덕터에 관한 것이다.The present invention relates to a laminated power inductor that provides a high inductance, and more particularly, to a stacked power inductor that provides a high inductance capable of designing a high efficiency inductance by forming a via hole of a nonmagnetic material formed in a central forming layer in contact with a magnetic material. It is about.
본 발명인 고인덕턴스를 제공하는 적층형 파워인덕터는,The laminated power inductor providing the high inductance of the present invention,
칩타입 인덕터에 있어서,In the chip type inductor,
상측에 자성체로 형성되는 상부커버층(110)과;An upper cover layer 110 formed of a magnetic material on the upper side;
비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a nonmagnetic material 120b and a magnetic material 120a are integrally formed, and a buffer region 220 is formed of a nonmagnetic material so as not to directly meet the upper cover layer and the electrode pattern 210 therein;
상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되며, 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체로 구성되는 상부전극패턴형성층(130)과;An upper electrode pattern forming layer formed of a magnetic material forming an magnetic flux path that meets the magnetic material 140a formed at the center is formed through the via hole 200 alternately from the upper side to the lower side and the upper side. 130;
비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a nonmagnetic material 140b and a magnetic material 140a are integrally formed, and a magnetic material is formed in the center of the nonmagnetic material, and a via hole 200 is formed in the nonmagnetic material;
자성체로 구성되되, 자성체에 비아홀(200)이 형성되는 비아홀형성층(160)과;A via hole forming layer 160 formed of a magnetic material and having a via hole 200 formed in the magnetic material;
상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)로 구성되며, 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴버퍼형성층(150)과;Consists of a nonmagnetic material 150b in which an electrode pattern 210 is formed to be alternately connected from the upper side to the lower side, and the lower side to the upper side through the via hole 200. A lower electrode pattern buffer forming layer 150 in which a magnetic body 150a for forming a film is integrally formed;
하측에 자성체로 형성되는 하부커버층(170);을 포함하여 이루어지는 것을 특징으로 한다.It characterized in that it comprises a; lower cover layer 170 formed of a magnetic body on the lower side.
본 발명을 통해 중앙형성층에 형성되는 비자성체의 비아홀을 자성체와 맞닿는 부분에 형성시켜 고효율의 인덕턴스 특성을 제공할 수 있게 된다.Through the present invention, the via hole of the nonmagnetic material formed in the central forming layer may be formed in a portion in contact with the magnetic material to provide high efficiency inductance characteristics.
파워 인덕터, 적층형, 자속. Power inductor, stacked, flux.
Description
본 발명은 고인덕턴스를 제공하는 적층형 파워인덕터에 관한 것으로 보다 상세하게는 중앙형성층에 형성되는 비자성체의 비아홀을 자성체와 맞닿는 부분에 형성하여 고효율적인 인덕턴스 설계가 가능한 고인덕턴스를 제공하는 적층형 파워인덕터에 관한 것이다.The present invention relates to a laminated power inductor that provides a high inductance, and more particularly, to a stacked power inductor that provides a high inductance capable of designing a high efficiency inductance by forming a via hole of a nonmagnetic material formed in a central forming layer in contact with a magnetic material. It is about.
일반적으로 칩 타입 인덕터는 신호라인용 인덕터와 파워용 혹은 전원라인용 인덕터로 나누어지는데, 신호라인용 인덕터가 수 mA ~ 수십 mA의 정격전류 범위를 갖는 반면 파워인덕터는 수백 mA ~ 수 A 정도의 비교적 큰 정격전류가 요구된다.Generally, chip type inductors are divided into signal line inductors and power or power line inductors. Signal line inductors have a rated current range of several mA to several tens of mA, while power inductors are relatively few hundred mA to several A. Large rated current is required.
전자기기의 소형화에 따라 이들에 사용되는 전자부품 또한 소형화, 경량화가 진행되고 있다. 그러나 이러한 전자기기에 사용되는 전원회로의 상대적인 용적비율은 전자기기 전체의 체적에 대해 증가하는 경향이 있으며, 이것은 각종 전자회로에 사용되는 CPU를 비롯한 각종 LSI가 고속화, 고집적화하고 있는데 반하여, 전원회로 의 필수 회로요소인 인덕터 및 변압기와 같은 자기 부품은 소형화가 어려운 것은 사실이다.With the miniaturization of electronic devices, the electronic components used in these devices are also miniaturized and lightweight. However, the relative volume ratio of the power circuits used in these electronic devices tends to increase with respect to the volume of the entire electronic device. It is true that magnetic components such as inductors and transformers, which are essential circuit elements, are difficult to miniaturize.
인덕터 및 변압기와 같은 자기부품은 소형화되어 자성체의 용적이 감소하면 자기코어가 자기포화 되기 쉬워져, 전원으로서 다룰 수 있는 전류량이 줄어드는 문제가 발생한다.When magnetic components such as inductors and transformers are miniaturized and the volume of the magnetic body is reduced, the magnetic core tends to be magnetically saturated, which causes a problem that the amount of current that can be handled as a power source is reduced.
인덕터의 제조에 사용되는 자성체 재료는 페라이트계와 금속자성체계가 있는데, 대량생산 및 소형화에 유리한 적층형 칩타입 인덕터에는 페라이트계 자성재료가 주로 사용된다. Magnetic materials used in the manufacture of inductors include ferrite and metal magnetic systems. Ferrite-based magnetic materials are mainly used in stacked chip type inductors which are advantageous for mass production and miniaturization.
그러나, 페라이트는 투자율과 전기저항이 높은 반면 포화자속밀도가 낮으므로 그대로 사용하면 자기포화에 의한 인덕턴스의 저하가 크고, 직류 중첩특성이 나빠진다.However, ferrite has a high permeability and high electrical resistance, but has a low saturation magnetic flux density. Therefore, when ferrite is used as it is, the decrease in inductance due to magnetic saturation is large and the DC superposition characteristics deteriorate.
따라서, 종래의 칩타입 파워인덕터는 손실이 크고, 전기저항이 낮지만 포화자속밀도가 높은 금속계자성재료에 도선을 감은 권선형 파워인덕터가 대부분이었고, 적층형 제품의 경우는 사용할 수 있는 전류범위가 매우 작았다.Therefore, the conventional chip type power inductor has a large amount of winding type power inductor wound around a metal magnetic material having a high loss and a low electric resistance but high saturation magnetic flux density. Was small.
최근 휴대형 기기 급속한 증가에 따라 배터리의 소모를 최소화할 수 있는 저전력 소모형 부품에 대한 요구가 증가함에 따라, PDA, 노트북, PC 등을 중심으로 증가하고 있다. Recently, with the rapid increase in portable devices, as the demand for low power consumption components capable of minimizing battery consumption increases, the number of PDAs, notebooks, and PCs is increasing.
따라서, 소형화에 한계가 있어 휴대형 기기 등에 탑재가 용이한 소형의 적층형 파워인덕터의 개발이 절실히 요구되어 왔다.Therefore, there is an urgent need for the development of a compact stacked power inductor which is limited in miniaturization and can be easily mounted on a portable device.
한편, 상기 적층형 파워인덕터들의 경우는 아직까지 고효율적인 인덕턴스 기 능을 발휘할 수 없었으며, 이에 따른 고효율 인덕턴스 설계가 불가능한 문제점을 가지고 있었다.On the other hand, the stacked power inductors have not yet been able to exhibit a high efficiency inductance function, and thus has a problem in that high efficiency inductance design is impossible.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 감안하여 제안된 것으로서, 본 발명의 목적은 중앙형성층에 형성되는 비자성체의 비아홀을 자성체와 맞닿는 부분에 형성시켜 고효율의 인덕턴스 특성을 제공할 수 있도록 하는데 있다.Therefore, the present invention has been proposed in view of the problems of the prior art as described above, and an object of the present invention is to provide a highly efficient inductance characteristic by forming a via hole of a nonmagnetic material formed in a central forming layer in contact with a magnetic material. have.
또한, 본 발명의 다른 목적은 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과; 전극 패턴(210)이 형성되는 비자성체(150b)로 구성되는 하부전극패턴버퍼형성층(150)의 버퍼 영역을 제공하여 쉴드 특성을 갖을 수 있도록 하는데 있다.In addition, another object of the present invention and the upper buffer layer 120 is formed of a
본 발명이 해결하고자 하는 과제를 달성하기 위하여,In order to achieve the problem to be solved by the present invention,
본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터는,A stacked power inductor providing a high inductance according to an embodiment of the present invention,
칩타입 인덕터에 있어서,In the chip type inductor,
상측에 자성체로 형성되는 상부커버층(110)과;An
비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a
상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되며, 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체로 구성되는 상부전극패턴형성층(130)과;The upper electrode pattern forming layer is formed of a magnetic material forming a magnetic flux path that meets the
비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a
자성체로 구성되되, 자성체에 비아홀(200)이 형성되는 비아홀형성층(160)과;A via
상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)로 구성되며, 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴버퍼형성층(150)과;Consists of a
하측에 자성체로 형성되는 하부커버층(170);을 포함하여 이루어지는 것을 특징으로 한다.It characterized in that it comprises a;
이상의 구성 및 작용을 지니는 본 발명에 따른 고인덕턴스를 제공하는 적층형 파워인덕터는,The laminated power inductor providing a high inductance according to the present invention having the above configuration and action,
중앙형성층에 형성되는 비자성체의 비아홀을 자성체와 맞닿는 부분에 형성시켜 고효율의 인덕턴스 특성을 제공할 수 있게 된다.Via holes of the nonmagnetic material formed in the central forming layer may be formed in a portion in contact with the magnetic material to provide high efficiency inductance characteristics.
또한, 비자성체로 버퍼 영역을 형성한 상부버퍼층과 전극 패턴이 형성되는 비자성체로 구성되는 하부전극패턴버퍼형성층의 버퍼 영역을 제공하여 쉴드 특성을 갖을 수 있는 효과를 제공하게 된다.In addition, by providing a buffer region of the lower electrode pattern buffer forming layer consisting of a non-magnetic material, the upper buffer layer formed of a non-magnetic material and the non-magnetic material formed of the electrode pattern provides a shielding characteristic.
상기 목적을 달성하기 위한 본 발명의 고인덕턴스를 제공하는 적층형 파워인덕터는,The laminated power inductor providing a high inductance of the present invention for achieving the above object,
칩타입 인덕터에 있어서,In the chip type inductor,
상측에 자성체로 형성되는 상부커버층(110)과;An
비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a
상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되며, 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체로 구성되는 상부전극패턴형성층(130)과;An upper electrode pattern forming layer formed of a magnetic material forming an magnetic flux path that meets the
비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a
자성체로 구성되되, 자성체에 비아홀(200)이 형성되는 비아홀형성층(160)과;A via
상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)로 구성되며, 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴버퍼형성층(150)과;Consists of a
하측에 자성체로 형성되는 하부커버층(170);을 포함하여 이루어지는 것을 특징으로 한다.It characterized in that it comprises a;
이때, 상기 중앙형성층(140)에,At this time, to the central forming layer 140,
형성되는 비자성체의 비아홀은 자성체와 맞닿는 부분에 형성시키는 것을 특징으로 한다.The via hole of the nonmagnetic material to be formed is formed in a portion in contact with the magnetic material.
이때, 상기 하부전극패턴버퍼형성층과 상기 상부전극패턴형성층은,In this case, the lower electrode pattern buffer forming layer and the upper electrode pattern forming layer,
외부전극과 옴믹 컨택(Ohmic Contact)이 가능하도록 전극패턴의 일측이 경계와 만나는 것을 특징으로 한다.One side of the electrode pattern meets a boundary to enable an external electrode and ohmic contact.
이때, 상기 중앙형성층(140)의 자성체(140a)는,At this time, the
상부전극패턴형성층(130)의 자성체(130a)와 하부전극패턴버퍼형성층과 만나서 자속경로를 형성하는 것을 특징으로 한다.The magnetic flux path is formed by meeting the magnetic body 130a of the upper electrode
이때, 상기 하부전극패턴버퍼형성층(150)은,At this time, the lower electrode pattern buffer forming layer 150,
비자성체(150b)로 구성되어 버퍼 영역을 형성하는 것을 특징으로 한다.The
이하, 첨부된 도면을 참조하여 본 발명인 고인덕턴스를 제공하는 적층형 파워인덕터의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the stacked power inductor providing a high inductance of the present invention.
도 1 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 사시도이다.1 is a perspective view of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 2 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 자성체를 도시한 사시도이다.2 is a perspective view illustrating a magnetic material of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 3 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 비자성체를 도시한 사시도이다.3 is a perspective view illustrating a nonmagnetic material of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 4 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 자성체와 비자성체의 적층 순서에 대한 사시도이다.Figure 4 is a perspective view of the stacking order of the magnetic material and the non-magnetic material of the laminated power inductor providing a high inductance according to an embodiment of the present invention.
도 5 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 전극패턴의 구조를 투과도로 나타낸 도면이다.5 is a diagram illustrating the structure of an electrode pattern of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 6 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 각 층을 적층하여 완성된 구조의 외관을 나타낸 도면이다.6 is a view showing the appearance of the structure completed by stacking each layer of the stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 7 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 완성된 구조의 중앙을 절개할 경우에 자성체와 비자성체를 나타낸 도면이다.7 is a view showing a magnetic material and a non-magnetic material when the center of the completed structure of a laminated power inductor providing a high inductance according to an embodiment of the present invention.
도 8 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 적층이 끝난 후의 투시도이다.8 is a perspective view after the lamination of the stacked power inductor providing high inductance according to an embodiment of the present invention.
좀 더 상세히 설명하자면, 도4에 도시한 바와 같이, 상기 목적을 달성하기 위하여 본 발명인 고인덕턴스를 제공하는 적층형 파워인덕터는,In more detail, as shown in Figure 4, in order to achieve the above object, the laminated power inductor providing the high inductance of the present invention,
칩타입 인덕터에 있어서,In the chip type inductor,
상측에 자성체로 형성되는 상부커버층(110)과;An
비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a
상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되며, 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체로 구성되는 상부전극패턴형성층(130)과;The upper electrode pattern forming layer is formed of a magnetic material forming a magnetic flux path that meets the
비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a
자성체로 구성되되, 자성체에 비아홀(200)이 형성되는 비아홀형성층(160)과;A via
상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)로 구성되며, 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴버퍼형성층(150)과;Consists of a
하측에 자성체로 형성되는 하부커버층(170);을 포함하여 구성된다.It is configured to include; a
상기 전극패턴(210)은 비자성체 상에 형성된 비아홀(200)과 상.하층에 전극패턴으로 3차원적 coil로 구성된다. The
특히, 도 5에 도시한 바와 같이 코일(Coil)의 형성 방향이 자로장이 길게 형성되는 방향으로 구성되어 있으며, 코일 형성을 종래의 수직 구조에서 수평 구조로 형성하기 때문에 보다 높은 SRF(Self Resonance Frequency)를 갖는 인덕터를 만들 수 있게 되며, 동시에 종래에는 중앙 비자성체에 형성된 비아홀을 자성체와 일정 거리 떨어진 부위에 형성하여 인덕턴스의 효율을 낮추는 원인을 제공하게 되었으나 본 발명과 같이 중앙 비자성체에 형성된 비아홀을 자성체와 맞닿는 부위에 형성하여 고효율의 인덕턴스 기능을 제공할 수 있게 되어 고효율적인 인덕턴스 설계가 가능한 장점을 제공하게 된다.In particular, as shown in FIG. 5, the coil is formed in a direction in which a magnetic field is formed to be long, and since the coil is formed in a horizontal structure in a conventional vertical structure, a higher self-resonance frequency (SRF) is formed. The inductor having the inductor can be made, and at the same time, the via hole formed in the central nonmagnetic material is formed at a predetermined distance away from the magnetic material to provide a cause of lowering the efficiency of inductance. It can be formed in the area that is in contact with the high efficiency inductance function to provide a high efficiency inductance design can be provided.
이하, 도면을 참조하여 본 발명을 더욱 구체적으로 설명하도록 한다. Hereinafter, the present invention will be described in more detail with reference to the drawings.
도 2 는 고인덕턴스를 제공하는 적층형 파워인덕터의 자성체를, 도 3 은 고인덕턴스를 제공하는 적층형 파워인덕터의 비자성체를 적층한 사시도로, 중앙형성층(140)의 자성체(140a)는 상부전극패턴형성층(130)의 자성체와 비아홀형성층의 자 성체와 만나서 자속경로를 형성하게 된다.2 is a perspective view of a magnetic layer of a stacked power inductor providing high inductance, and FIG. 3 is a perspective view of a non-magnetic material of a stacked power inductor providing high inductance. The
그리고, 중앙형성층(140)의 비자성체(140b)는 2개로 구성되어 있으며, 상부 및 하부에 자성체(130, 160)가 형성되어 있으며, 비아홀(200)로 형성되는 전극패턴(210)이 형성되어 있다.In addition, the
도 5에 도시한 바와 같이, 내부의 전극패턴은 비아 홀 위주로 형성되게 된다. 따라서, 종래의 기술보다 내부 전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스(Resistance)성분을 보다 낮게 형성할 수 있는 장점을 가지고 있으며, 코일 형성을 종래 기술의 수직 구조에서 수평 구조로 형성하기 때문에 보다 높은 SRF(Self Resonance Frequency)를 갖는 인덕터를 만들 수 있게 되며, 코일을 종래 발명보다 많은 횟수를 구현할 수 있기 때문에 높은 인덕턴스를 형성할 수 있게 되지만 도 9에 도시한 바와 같이 고효율의 인덕턴스를 제공하기엔 역부족이었다 그러나, 본 발명에서는 중앙형성층(140)의 비자성체(140b)에 구성된 비아홀을 자성체와 맞닿는 부위에 형성하여 고효율의 인덕턴스를 제공할 수 있게 되었다.As shown in FIG. 5, the internal electrode patterns are formed around the via holes. Therefore, the cross-sectional area of the internal electrode can be formed wider than that of the conventional technique, and thus, the resistance component of the coil can be formed lower, and the coil is formed in the horizontal structure in the vertical structure of the prior art. It is possible to make an inductor with a higher self-resonance frequency (SRF), and because the coil can be implemented more times than the conventional invention, it is possible to form a high inductance, but to provide a high inductance as shown in FIG. However, in the present invention, the via hole formed in the
도 7에 도시한 바와 같이, 본 발명인 고인덕턴스를 제공하는 적층형 파워인덕터의 중앙을 절개하였을때 자성체와 비자성체의 영역을 도시한 것으로, 중앙형성층의 자성체(140a)는 상부전극패턴형성층(130)의 자성체와 비아홀형성층의 자성체와 만나서 자속경로를 확보하게 된다.As shown in FIG. 7, the magnetic body and the nonmagnetic material are shown when the center of the stacked power inductor providing the high inductance of the present invention is cut. The
도 10 은 일반적인 코일에서 나타나는 자기력선의 모식도이다.10 is a schematic diagram of magnetic force lines appearing in a general coil.
도 10에 도시한 바와 같이, 통상 coil에서 나타나는 자기력 선의 모식도로서 우선 coil주변에 자장이 형성이 되는데, 이 자장들은 결국 coil내에 major magnetic path를 형성하게 된다.As shown in FIG. 10, a magnetic field is formed around a coil as a schematic diagram of a line of magnetic force normally appearing in a coil, and these magnetic fields eventually form a major magnetic path in the coil.
이를 수학적으로 볼 경우 coil 주변에 나타나는 자기력선은 Gaussian으로 해석이 가능하여 coil주변에 가장 강력한 자기력 선들이 존재하게 되는 것이며, 도 11에 도시한 바와 같이 이를 이용하여 파워인덕터를 만들 경우에 일반적으로 제작되는 형태를 나타내게 되는데, 자성체 core 주변에 비 자성체(Zn-Spinel)을 형성하고 여기에 coil을 구성하게 된다.In terms of mathematics, the magnetic force lines appearing around the coil can be interpreted as Gaussian so that the strongest magnetic force lines exist around the coil. As shown in FIG. The shape is shown, and a nonmagnetic material (Zn-Spinel) is formed around the magnetic core to form a coil.
그러나, 상기한 경우에는 coil은 비 자성체 내에 속해 있어 가장 큰 자기력선을 발휘하는 부분이 제한되게 되고 단지 자성체를 통한 major magnetic path의 자속만 inductance에 기여하게 되는 것이다.However, in the above case, the coil belongs to the nonmagnetic material, so that the part exerting the largest magnetic force line is limited, and only the magnetic flux of the major magnetic path through the magnetic material contributes to the inductance.
도 12 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 개념도이다.12 is a conceptual diagram of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 12에 도시한 바와 같이, 종래의 파워인덕터의 경우에는 Inductance설계에 제한을 받게 될 수밖에 없었으나 본 발명은 비아홀을 자성체와 비자성체 경계(맞닿는 부분)에 형성시켜 비아홀을 통해 연결되는 Coil을 자성체와 비 자성체 경계에 위치시켜서 coil주변에 형성되는 자기력선을 최대한 받아들이고 coil을 수직으로 하는 자성체, 비자성체 경계로 자속 경계를 형성시키게 된다.As shown in FIG. 12, in the case of the conventional power inductor, the inductance design has to be limited, but the present invention forms a via hole at the boundary between the magnetic material and the nonmagnetic material (abutting part) to form a coil connected through the via hole. It is located at the boundary of the non-magnetic material, so that the magnetic force lines formed around the coil can be accommodated as much as possible, and the magnetic flux boundary is formed by the magnetic and non-magnetic material boundary where the coil is vertical.
또한, Horizontal coil구성을 하게 되므로 coil의 대부분을 via hole로 현결시키게 되며 인쇄로 형성된 coil보다 coil의 단면적을 수십 배 확장할 수 있게 되어 coil의 저항 성분을 감소시킬 수 있게 된다.In addition, since the horizontal coil is configured, most of the coil is suspended through via holes, and the cross-sectional area of the coil can be extended by several tens of times than the coil formed by printing, thereby reducing the resistance of the coil.
또한, via hole로 형성되는 coil은 자성체와 비 자성체 경계에 형성되므로 coil주변에 형성되는 자기력선을 최대한 받아들이게 되는 것이다.In addition, since the coil formed of the via hole is formed at the boundary between the magnetic material and the non-magnetic material, the magnetic force line formed around the coil is taken in as much as possible.
이상에서와 같은 내용의 본 발명이 속하는 기술분야의 당업자는 본 발명의 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시된 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. Those skilled in the art to which the present invention pertains as described above may understand that the present invention may be implemented in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not restrictive.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구 범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
본 발명인 고인덕턴스를 제공하는 적층형 파워인덕터는 중앙형성층에 형성되는 비자성체의 비아홀을 자성체와 맞닿는 부분에 형성시켜 고효율의 인덕턴스 특성을 제공할 수 있게 되어 인덕터 소자 분야에 널리 유용하게 활용될 것이다.The multilayer power inductor providing the high inductance of the present invention may provide a high efficiency inductance characteristic by forming a via hole of a nonmagnetic material formed in a central forming layer in contact with a magnetic material, thereby being widely useful in the field of inductor devices.
도 1 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 사시도이다.1 is a perspective view of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 2 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 자성체를 도시한 사시도이다.2 is a perspective view illustrating a magnetic material of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 3 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 비자성체를 도시한 사시도이다.3 is a perspective view illustrating a nonmagnetic material of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 4 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 자성체와 비자성체의 적층 순서에 대한 사시도이다.Figure 4 is a perspective view of the stacking order of the magnetic material and the non-magnetic material of the laminated power inductor providing a high inductance according to an embodiment of the present invention.
도 5 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 전극패턴의 구조를 투과도로 나타낸 도면이다.5 is a diagram illustrating the structure of an electrode pattern of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 6 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 각 층을 적층하여 완성된 구조의 외관을 나타낸 도면이다.6 is a view showing the appearance of the structure completed by stacking each layer of the stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 7 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 완성된 구조의 중앙을 절개할 경우에 자성체와 비자성체를 나타낸 도면이다.7 is a view showing a magnetic material and a non-magnetic material when the center of the completed structure of a laminated power inductor providing a high inductance according to an embodiment of the present invention.
도 8 은 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 적층이 끝난 후의 투시도이다.8 is a perspective view after the lamination of the stacked power inductor providing high inductance according to an embodiment of the present invention.
도 9 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 고효율 특성을 나타낸 도표이다.9 is a diagram illustrating high efficiency characteristics of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
도 11 은 도 10을 참조하여 파워인덕터를 만들 경우에 일반적으로 제작되는 형태를 나타낸 개념도이다.FIG. 11 is a conceptual diagram illustrating a form generally manufactured when a power inductor is made with reference to FIG. 10.
도 12 는 본 발명의 일실시예에 따른 고인덕턴스를 제공하는 적층형 파워인덕터의 개념도이다.12 is a conceptual diagram of a stacked power inductor providing a high inductance according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호 설명*Description of the Related Art [0002]
110 : 상부커버층 120 : 상부버퍼층110: upper cover layer 120: upper buffer layer
120a, 140a, 150a : 자성체120a, 140a, 150a: magnetic material
120b, 140b, 150b : 비자성체120b, 140b, 150b: nonmagnetic material
130 : 상부전극패턴형성층 140 : 중앙형성층130: upper electrode pattern forming layer 140: center forming layer
150 : 하부전극패턴버퍼형성층 160 : 비아홀형성층150: lower electrode pattern buffer forming layer 160: via hole forming layer
170 : 하부커버층 200 : 비아홀170: lower cover layer 200: via hole
210 : 전극패턴 220 : 버퍼영역210: electrode pattern 220: buffer area
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080031776A KR101011633B1 (en) | 2008-04-04 | 2008-04-04 | Stacked power inductors provide high inductance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080031776A KR101011633B1 (en) | 2008-04-04 | 2008-04-04 | Stacked power inductors provide high inductance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090106212A KR20090106212A (en) | 2009-10-08 |
| KR101011633B1 true KR101011633B1 (en) | 2011-01-28 |
Family
ID=41535853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080031776A Active KR101011633B1 (en) | 2008-04-04 | 2008-04-04 | Stacked power inductors provide high inductance |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101011633B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252116A (en) | 2001-02-23 | 2002-09-06 | Toko Inc | Laminated electronic component and method of manufacturing the same |
| JP2004193512A (en) | 2002-12-13 | 2004-07-08 | Murata Mfg Co Ltd | Laminated chip inductor |
| KR100466976B1 (en) | 2001-06-27 | 2005-01-24 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer inductor |
| KR20060035682A (en) * | 2006-03-30 | 2006-04-26 | (주) 래트론 | Stacked Power Inductors |
-
2008
- 2008-04-04 KR KR1020080031776A patent/KR101011633B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252116A (en) | 2001-02-23 | 2002-09-06 | Toko Inc | Laminated electronic component and method of manufacturing the same |
| KR100466976B1 (en) | 2001-06-27 | 2005-01-24 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer inductor |
| JP2004193512A (en) | 2002-12-13 | 2004-07-08 | Murata Mfg Co Ltd | Laminated chip inductor |
| KR20060035682A (en) * | 2006-03-30 | 2006-04-26 | (주) 래트론 | Stacked Power Inductors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090106212A (en) | 2009-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101853135B1 (en) | Multilayer power inductor and method of manufacturing the same | |
| US7936246B2 (en) | On-chip inductor for high current applications | |
| KR101072784B1 (en) | Multilayered chip power inductor using the magnetic sheet and the method for manufacturing the same | |
| EP2652755B1 (en) | Thin film inductor with integrated gaps | |
| JP5339398B2 (en) | Multilayer inductor | |
| CN103928218A (en) | Magnetic Device With High Saturation Current And Low Core Loss | |
| CN103650075A (en) | Isolated power converter with magnetics on chip | |
| JP2013065828A (en) | Magnetic metal substrate and inductance element | |
| US20120056705A1 (en) | Layered inductor and manufacturing method thereof | |
| US9251945B2 (en) | Planar core with high magnetic volume utilization | |
| KR101251843B1 (en) | Transformer | |
| KR101883036B1 (en) | Multilayered electronic component and multilayered chip antenna comprising the same | |
| CN103617872A (en) | Integrated magnetic element, manufacturing method thereof and integrated LED drive power supply | |
| KR101214731B1 (en) | Multilayer inductor and method of manifacturing the same | |
| JP2020155733A (en) | Thin-film magnetic device | |
| JP5858630B2 (en) | Inductor-embedded substrate and electric circuit comprising the substrate | |
| KR100614259B1 (en) | Stacked Power Inductors | |
| KR101011633B1 (en) | Stacked power inductors provide high inductance | |
| US9653203B2 (en) | Multilayer inductor | |
| JP2007336416A (en) | Antenna unit | |
| JP2008205350A (en) | Magnetic device | |
| JP2000243637A (en) | Thin inductor and thin dc-to-dc convertor using the same | |
| US20100188184A1 (en) | Inductor and core member thereof | |
| KR101451460B1 (en) | Multilayer Power Inductor and Method of Manufacturing the same | |
| KR101642612B1 (en) | Inductor and Method of Fabricating the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080404 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100331 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20101028 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110122 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20110122 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20140117 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140117 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150112 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150112 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160108 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160108 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170724 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180123 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180123 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190123 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190123 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200121 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200121 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210111 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220118 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240122 Start annual number: 14 End annual number: 14 |