KR101002333B1 - 횡전계방식 액정표시소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 고개구율을 구현하는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것으로서, 특히 횡전계방식 액정표시소자는 제 1 기판 상에 수직 교차하여 단위 화소를 정의하는 복수개의 게이트 배선 및 데이터 배선; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성되고, 상기 데이터배선과 평행하게 연장되는 드레인전극을 포함하는 박막트랜지스터; 상기 데이터 배선 양측에 평행하게 형성되는 하부 공통전극; 상기 게이트 배선, 데이터 배선 및 박막트랜지스터에 오버랩되도록 형성되고, 상기 하부 공통전극과 콘택되는 공통배선; 상기 공통배선에 연결되고, 상기 데이터 배선에 평행하며, 단위 화소 내부에 형성되는 상부 공통전극; 상기 드레인 전극에 콘택되고, 상기 상부 공통전극 사이에 형성되는 화소전극; 상기 하부 공통전극과 상기 박막트랜지스터의 드레인전극이, 게이트절연막을 사이에 두고, 적어도 일부 중첩하여, 상기 단위 화소 가장자리에서 상기 데이터 배선과 평행하게 형성되는 스토리지 커패시터; 및 상기 제 1 기판과, 상기 제 1 기판에 대향하는 제 2 기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.

IPS, 고개구율, 빛샘방지

Description

횡전계방식 액정표시소자 및 그 제조방법{METHOD FOR FABRICATING THE IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 단위 화소 평면도.

도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 횡전계방식 액정표시소자의 단면도.

도 3a 내지 도 3d는 종래 기술에 의한 공정순서를 나타낸 횡전계방식 액정표시소자의 평면도.

도 4는 종래 기술에 의한 횡전계방식 액정표시소자의 문제점을 나타낸 단면도.

도 5는 본 발명의 제 1 실시예에 의한 횡전계방식 액정표시소자의 단위 화소 평면도.

도 6은 도 5의 Ⅱ-Ⅱ'선상에서의 횡전계방식 액정표시소자의 단면도.

도 7a 내지 도 7d는 본 발명의 제 1 실시예에 의한 공정순서를 나타낸 횡전계방식 액정표시소자의 평면도.

도 8은 본 발명의 제 2 실시예에 의한 횡전계방식 액정표시소자의 단위 화소 평면도.

도 9는 도 8의 Ⅲ-Ⅲ'선상에서의 횡전계방식 액정표시소자의 단면도.

도 10a 내지 도 10d는 본 발명의 제 2 실시예에 의한 공정순서를 나타낸 횡 전계방식 액정표시소자의 평면도.

*도면의 주요 부분에 대한 부호설명

110 : 무기절연막 111 : 박막 어레이 기판

112 : 게이트 배선 112a : 게이트 전극

113 : 게이트 절연막 114 : 반도체층

115 : 데이터 배선 115a : 소스 전극

115b : 드레인 전극 116 : 유기절연막

117 : 화소전극 124 : 공통배선

124a : 하부 공통전극 124b : 상부 공통전극

131 : 액정층 141 : 컬러필터 기판

142a : 제 1 블랙 매트릭스 142b : 제 2 블랙 매트릭스

143 : 컬러필터층 144 : 오버코트층

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 횡전계방식 액정표시소자 및 그 제조방법에 관한 것이다.

최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathod Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용하고 있다.

상기 액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.

구체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 광시야각을 구현하는 멀티도메인 모드(Multi-Domain Mode)와, 보상필름을 기판 외주면에 부착하여 빛의 진행방향에 따른 빛의 위상변화를 보상하는 OCB 모드(Optically Compensated Birefringence Mode)와, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)과, 네가티브형 액정과 수직배향막을 이용하여 액정 분자의 장축이 배향막 평면에 수직 배열되도록 하는 VA 모드(Vertical Alignment) 등 다양하다.

이중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 기판과 박막 어레이 기판으로 구성된다.

즉, 상기 컬러필터 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성된다.

그리고, 상기 박막 어레이 기판에는 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성된다.

이하, 도면을 참조하여 종래 기술의 횡전계방식 액정표시소자 및 그 제조방법을 설명하면 다음과 같다.

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 단위 화소 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 횡전계방식 액정표시소자의 단면도이며, 도 3a 내지 도 3d는 종래 기술에 의한 공정순서를 나타낸 횡전계방식 액정표시소자의 평면도이다.

그리고, 도 4는 종래 기술에 의한 횡전계방식 액정표시소자의 문제점을 나타낸 단면도이다.

구체적으로, 횡전계방식 액정표시소자의 박막 어레이 기판은, 도 1에 도시된 바와 같이, 기판 상에 일렬로 배치된 게이트 배선(12)과 상기 게이트 배선에 수직으로 교차 배치되는 데이터 배선(15)에 의해 단위 화소가 정의되며, 상기 단위 화소 내에는 전압의 턴-온 또는 턴-오프를 제어하는 박막트랜지스터(TFT)와, 상기 데이터 배선(15)에 평행하는 다수개의 공통전극(24a,24b)과, 상기 공통전극(24a, 24b) 사이에서 상기 공통전극과 평행하게 교차 배치된 다수개의 화소 전극(17)이 구비되어 있다.

이 때, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(12)에서 분기되는 게이트 전극(12a)과, 상기 게이트 전극(12a)을 포함한 전면에 형성된 게이트 절연막(13)과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층(14)과, 상기 데이터 배선(15)에서 분기되어 상기 반도체층(14) 양 끝에 각각 형성되는 소스 전극(15a) 및 드레인 전극(15b)으로 구성된다. 이 때, 상기 드레인 전극(15b) 은 상기 공통배선(25)에까지 연장형성되어 콘택홀(19)을 통해 화소전극(17)과 연결된다.

그리고, 상기 공통전극(24a,24b)은 상,하부 공통전극으로 나뉘어지는데, 하부 공통전극(24a)은 상기 게이트 배선(12)과 동일물질로 동일층에 형성되고 상기 데이터 배선(15) 좌우측에 각각 형성되며, 데이터 배선(15)과 화소전극 사이에서 원하지 않는 전계가 형성되는 것을 방지하는 역할을 한다.

이 때, 상기 하부 공통전극(24a)에 전압을 인가하기 위해서는 상기 복수개의 하부 공통전극(24a)을 연결하는 공통배선(25)이 더 구비되는데, 상기 게이트 배선(12)에 평행하도록 배치되는 상기 공통배선(25)에서 수직한 방향으로 분기되어 형성된다.

상부 공통전극(24b)은 단위 화소 내부에서 상기 화소전극(17)과 교차하여 형성되고 상기 하부 공통전극(24b)의 상부층에 형성되며, 화소 내의 개구율을 향상시키기 위해 투명한 도전물질로 형성된다.

이러한, 상부 공통전극(24b)은 상기 복수개의 상부 공통전극(24b)이 메쉬 형태로 일체 연결되어 액티브 영역 외부로부터 전압을 공급받는다. 여기서, 화소 가장자리의 상부 공통전극(24b)은, 도 2에 도시된 바와 같이, 상기 데이터 배선 및 상기 하부 공통전극(24a) 상부에까지 연장형성된다.

한편, 상기 화소전극(17)은 상기 복수개의 공통전극과 교번하여 형성되며, 화소 내의 개구율을 향상시키기 위해 투명한 도전물질로 형성된다. 상기 화소전극(17)은 상기 공통배선(25) 상부에서 일체형으로 연결되어 박막트랜지스터(TFT)의 드레인 전극(15b)에 연결되어 전압을 인가받는다.

이와같이 구성된 화소는 3개의 단위 화소가 R,G,B의 하나의 화소를 이루거나 또는 서로 대칭되는 4개의 단위 화소가 사각형 형태로 배치되어 R,G,B,W(Red, Green, Blue, White)의 색상의 하나의 화소가 된다.

한편, 상기 각종 패턴들은 절연물질에 의해 서로 전기적으로 분리되는데, 도 2에 도시된 바와 같이, 상기 게이트 배선(12)과 동일층인 하부 공통전극(24a) 및 상기 데이터 배선(15) 사이에는 게이트 절연막(13)이 형성되고, 상기 데이터 배선(15)을 포함한 전면에는 유기절연물질인 보호막이 더 형성된다.

이 때, 상기 보호막은 무기절연막의 단일층이거나 무기절연막과 유기절연막의 이중층일 수 있다.

여기서, 화소전극(17)과 상부 공통전극(24b)을 ITO로 형성하는 ITO-ITO전극 구조로 형성하기 위해서는, 유기절연막을 형성하여야 한다. 왜냐하면, 유기절연막은 무기절연막에 비해 유전율이 낮아 오버랩되는 전극 사이에 발생하는 기생용량이 작기 때문에, ITO전극과 하부층인 게이트 배선층, 데이터 배선층이 오버랩되더라도 그 사이에서 기생용량이 발생할 염려가 없기 때문이다.

상기의 박막 어레이 기판(11)에는, 도 2에 도시된 바와 같이, 블랙 매트릭스(42), 컬러필터층(43), 오버코트층(44)이 형성된 컬러필터 기판(41)이 얼라인되어 대향합착되고, 상기 두 기판 사이에는 액정층(31)이 형성된다.

이 때, 상기 블랙 매트릭스(42)는 단위 화소 가장자리와 박막트랜지스터가 형성되는 영역에 상응되도록 형성되어 전계가 불안한 영역에서의 빛샘을 차광하고, 상기 컬러필터층(43)은 색상을 구현하기 위해 R,G,B 또는 R,G,B,W의 일정한 순서를 가지고 형성되고, 상기 오버코트층(44)은 상기 블랙 매트릭스(42) 및 상기 컬러필터층(43)이 형성된 표면을 보호하고 평탄화하기 위해 형성된다.

한편, 도시하지는 않았으나, 대향 합착된 박막 어레이 기판 및 컬러필터 기판의 외주면에는 그 투과축이 서로 직교하는 제 1 ,제 2 편광판이 각각 부착되는데, 액정의 초기 배향 상태를 어느 한 편광판의 투과축과 나란하게 함으로써 흑색바탕모드(nomally black mode)가 되게 한다.

이와같이, 어느 한 편광판의 투과축과 동일한 방향으로 초기 배향된 액정층(31)에 충분한 전압을 걸어주면, 상기 화소전극(17)과 공통전극(24a,24b) 사이에 수평방향의 횡전계가 발생하여 액정분자의 장축이 다른 한 편광판의 투과축과 나란하게 배열되어 빛을 통과시킴으로써 화이트(white) 상태를 표시한다.

만일, 액정의 유전율 이방성이 음이면 액정분자의 단축이 전기장에 나란하게 배열된다.

이와같은 횡전계방식 액정표시소자의 제조방법을 설명하면 다음과 같다.

먼저, 도 3a에 도시된 바와 같이, 기판 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(12), 게이트 전극(12a), 공통배선(25) 및 하부 공통전극(24a)을 형성한다.

이 때, 상기 게이트 전극(12a)은 상기 게이트 배선(12)에서 분기되어 박막트 랜지스터의 구성요소가 되고, 상기 하부 공통전극(24a)은 상기 공통배선(25)에서 분기되어 상기 공통배선(25)으로부터 외부 전압을 인가받으며, 상기 공통배선(25)의 소정 영역은 스토리지 커패시터의 하부전극의 역할을 하게 된다.

다음, 상기 게이트 배선(12)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법으로 증착하여 게이트 절연막(도 2의 13)을 형성한다.

이어서, 상기 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한후 패터닝하여 게이트 전극(12a) 상부의 게이트 절연막 상에 독립된 섬 모양의 반도체층(14)을 형성한다.

상기 반도체층(14) 상에는 이후 형성될 소스/드레인 전극과의 곤택저항을 낮추기 위해 비정질 실리콘에 불순물을 도핑한 오버코트층을 더 형성할 수 있다.

계속하여, 도 3b에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(15) 및 소스/드레인 전극(15a/15b)을 형성한다.

상기 데이터 배선(15)은 단위 화소를 정의하기 위해 상기 게이트 배선(12)에 수직하도록 형성하고, 상기 소스/드레인 전극(15b)은 상기 반도체층(14)의 양 끝단에 각각 형성하여 게이트 전극(12a), 게이트 절연막, 반도체층(14), 소스/드레인 전극(15a15b)으로 적층되어 단위 화소에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 완성한다.

그리고, 상기 드레인 전극(15b)은 후공정에서 형성될 화소전극과 접속하기 위해 상기 공통배선(25)에까지 연장 형성한다.

다음, 도 3c에 도시된 바와 같이, 상기 데이터 배선(15)을 포함한 전면에 보호막을 형성한다. 상기 보호막은 무기절연막(10)과 유기절연막(16)의 적층막으로 한다.

상기 무기절연막(10)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기재료를 증착하여 형성하고, 상기 유기절연막(16)은 포토 특성을 가진 포토 아크릴 등의 유기재료를 도포하여 형성한다. 여기에서, 상기 무기절연막(10)은 반도체층(14)과 상부의 유기절연막(16) 사이의 계면 특성을 위하여 형성하는 것이고, 저유전율 특성을 가진 상기 유기절연막(16)은 기생용량을 작게 하고 표면을 평탄화하기 위하여 형성하는 것이다.

이후, 상기 무기절연막(10) 및 유기절연막(16)을 선택적으로 제거하여 상기 공통배선(25) 상부의 상기 드레인 전극(15b)이 노출되도록 콘택홀(19)을 형성한다.

이후, 도 3d에 도시된 바와 같이, 상기 유기절연막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 복수개의 화소전극(17) 및 상부 공통전극(24b)을 형성한다.

이와같이, 화소전극과 공통전극을 모두 ITO와 같은 투명도전물질로 형성한 구조를 ITO-ITO 전극 구조라고 하는데, ITO-ITO구조가 가능하기 위해서는 하부에 저유전율 특성의 유기절연막을 형성하여야 한다. 왜냐하면, 하부층인 게이트 배선층, 데이터 배선층과 상부층인 ITO가 서로 오버랩되더라도 그 사이에 유기절연막과 같은 저유전율 특성의 층이 있어야 기생용량이 작게 형성되기 때문이다.

한편, 상기 화소전극(17)은 상기 공통배선(25) 상부에 오버랩되어 상기 콘택홀(19)을 통해 드레인 전극(15b)에 접속되고, 상기 상부 공통전극(24b)과 교번하도록 형성한다. 이때, 상기 게이터 절연막을 사이에 두고 상기 공통배선(25)에 오버랩되는 화소전극은 스토리지 커패시터를 구성한다.

그리고, 상기 상부 공통전극(24b)은 화소 가장자리에서 그 폭을 넓게 형성하여 게이트 배선(12), 데이터 배선(15), 하부 공통전극(24a)에 오버랩되도록 형성한다.

상기 공통전극(24a,24b) 및 화소전극(17)은 일직선 형태로 형성할 수도 있고 또는 지그재그(zigzag) 모양으로 형성할 수도 있다.

다음, 도시하지는 않았으나, 상기 화소전극(17)을 포함한 전면에 폴리아믹산, 가용성 폴리이미드 등의 배향막 원료액을 인쇄하고, 상기 배향막 원료액을 일정 온도에서 경화한 뒤 그 표면에 러빙 또는 광조사하여 배향막을 형성한다.

계속하여, 상기 박막 어레이 기판(11) 가장자리에 접착역할을 하는 씨일재를 인쇄한 뒤, 컬러필터층을 형성한 컬러필터 기판(41)을, 도 2에 도시된 바와 같이, 얼라인시킨 후 대향합착시킨다.

마지막으로, 대향합착된 두 기판 사이에 액정을 주입하고, 상기 두 기판의 외주면에 각각 제 1 ,제 2 편광판을 그 편광축이 수직되게 부착함으로써 횡전계방 식 액정표시소자를 완성한다.

그러나, 상,하부 기판을 얼라인시킬 경우, 도 4에 도시된 바와 같이, 박막 어레이 기판(11)과 컬러필터 기판(41)의 미스-얼라인(Misalign)이 발생할 경우, 하나의 단위 화소를 통과한 빛이 해당 색의 컬러필터층(43)을 통과하지 못하고 인접한 단위 화소의 다른 색의 컬러필터층(43)을 통과하는 문제가 발생하였다. 이러한 문제는 도 4에서 화살표로 나타낸 바와 같이, 경사각에서 관찰할 경우 더욱 커진다.

더욱이, 현재의 LCD업계에서는 모기판(Mother Glass)의 사이즈를 크게 함으로써 생산성 향상을 도모하고자 하는 추세이다. 즉, 모기판의 사이즈를 크게 함으로써, 모기판 한 장당 제작할 수 있는 액정패널의 개수를 증가시켜 생산성을 향상시키는 것이다.

그러나, 이 경우 박막 어레이 기판 및 컬러필터 기판의 얼라인 정확도가 크게 낮아져, 박막 어레이 기판의 화소와 이에 대응하는 상부기판의 컬러필터층 사이의 미스-얼라인이 커지게 된다.

이와같이, 미스-얼라인이 커질 경우, 컬러필터 기판의 블랙 매트릭스의 폭을 크게 늘려주거나 또는 박막 어레이 기판의 공통전극의 폭을 늘려주어야 함으로 액정표시소자의 개구율이 대폭 감소하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 데이터 배선 좌우측에 형성되는 하부 공통전극 상부에 드레인 전극을 오버랩시켜 스토리지 커패시터를 구성함으로써 종래와 같이, 픽셀을 가로지르는 별도의 커패시터 전극을 형성하지 않아도 되므로 개구율을 개선하고 미스-얼라인시 빛샘을 방지하는데 목적이 있다.

본 발명에 의한 횡전계방식 액정표시소자 및 그 제조방법의 또다른 목적은 상부 공통배선 하부에 블랙 매트릭스를 더 구비함으로써 상,하부 기판의 미스-얼라인시 경사각 방향으로의 빛샘을 차단하여 혼색을 방지하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시소자는 제 1 기판 상에 수직 교차하여 단위 화소를 정의하는 복수개의 게이트 배선 및 데이터 배선; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성되고, 상기 데이터배선과 평행하게 연장되는 드레인전극을 포함하는 박막트랜지스터; 상기 데이터 배선 양측에 평행하게 형성되는 하부 공통전극; 상기 게이트 배선, 데이터 배선 및 박막트랜지스터에 오버랩되도록 형성되고, 상기 하부 공통전극과 콘택되는 공통배선; 상기 공통배선에 연결되고, 상기 데이터 배선에 평행하며, 단위 화소 내부에 형성되는 상부 공통전극; 상기 드레인 전극에 콘택되고, 상기 상부 공통전극 사이에 형성되는 화소전극; 상기 하부 공통전극과 상기 박막트랜지스터의 드레인전극이, 게이트절연막을 사이에 두고, 적어도 일부 중첩하여, 상기 단위 화소 가장자리에서 상기 데이터 배선과 평행하게 형성되는 스토리지 커패시터; 및 상기 제 1 기판과, 상기 제 1 기판에 대향하는 제 2 기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.

본 발명의 횡전계방식 액정표시소자의 제조방법은 제1 기판 상에, 게이트 배선과, 하부 공통전극과, 상기 게이트 배선에서 분기되는 게이트 전극을 형성하는 단계; 상기 게이트 배선, 게이트 전극 및 하부 공통전극을 포함한 상기 제1 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에, 상기 게이트 전극의 적어도 일부와 오버랩되는 반도체층을 형성하는 단계; 상기 게이트 절연막 상에, 양측에 상기 하부 공통전극이 평행하게 배치되고, 단위 화소가 정의되도록 상기 게이트 배선에 수직 교차하는 데이터 배선과, 상기 데이터 배선에서 분기되어 상기 반도체층의 일측과 오버랩되는 소스전극과, 상기 소스 전극과 일정하게 이격되어 상기 반도체층의 다른 일측과 오버랩되고, 상기 하부 공통전극과 적어도 일부 중첩하도록 상기 데이터 배선에 평행하게 연장되는 드레인 전극을 형성하는 단계; 상기 데이터 배선, 소스전극 및 드레인전극을 포함한 상기 게이트 절연막 전면에 보호막을 형성하는 단계; 상기 보호막 상에, 상기 게이트 배선, 데이터 배선, 소스전극 및 드레인전극 각각과 적어도 일부 오버랩되고, 상기 하부 공통전극에 콘택되는 공통배선과, 상기 단위 화소 내에 상기 데이터배선과 평행하도록 상기 공통배선에서 분기하는 복수개의 상부 공통전극과, 상기 드레인 전극에 콘택되고 상기 상부 공통전극 사이에 위치하는 화소전극을 형성하는 단계를 포함하여 이루어지고, 상기 게이트 절연막을 사이에 두고 서로 적어도 일부 오버랩되는 상기 하부 공통전극과 상기 드레인전극에 의해, 상기 단위 화소 가장자리에서 상기 데이터 배선과 평행하게 스토리지 커패시터가 발생되는 것을 특징으로 한다.

이하, 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다.

제 1 실시예

도 5는 본 발명의 제 1 실시예에 의한 횡전계방식 액정표시소자의 단위 화소 평면도이고, 도 6은 도 5의 Ⅱ-Ⅱ'선상에서의 횡전계방식 액정표시소자의 단면도이며, 도 7a 내지 도 7d는 본 발명의 제 1 실시예에 의한 공정순서를 나타낸 횡전계방식 액정표시소자의 평면도이다.

본 발명의 제 1 실시예에 의한 횡전계방식 액정표시소자의 박막 어레이 기판은, 도 5에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(112)과 이에 수직 교차하는 복수개의 데이터 배선(115)에 의해 단위 화소가 정의되고, 상기 단위 화소에는 스위칭 역할을 하는 박막트랜지스터(TFT)와, 상기 데이터 배선(115)에 평행하는 복수개의 상,하부 공통전극(124b,124a)과, 상기 상,하부 공통전극(124b,124a) 사이에 형성되어 상기 공통전극(124)에 평행하는 화소전극(117)과, 상기 박막트랜지스터 및 상기 게이트 배선(112) 및 데이터 배선(115)에 오버랩되도록 형성되고 상기 상부 공통전극(124b)과 일체형으로 형성되는 공통배선(124)이 배열되어 각 단위 화소에 대한 전압 인가 유무에 의해 화상이 디스플레이된다.

이 때, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(112)에서 분기되는 게이트 전극(112a)과, 상기 게이트 전극(112a)을 포함한 전면에 형성된 게이트 절연막(113)과, 상기 게이트 전극(112a) 상부의 게이트 절연막(113) 상에 형성된 반도체층(114)과, 상기 데이터 배선(115)에서 분기되어 상기 반도체층(114)의 양 끝에 각각 형성되는 소스 전극(115a) 및 드레인 전극(115b)으로 구성되는데, 상기 드레인 전극(115b)은 상기 하부 공통전극(124a)에 오버랩되도록 연장형성되어, 상기 하부 공통전극(124a)과 그 사이에 개재된 게이트 절연막과 함께 스토리지 커패시터를 이룬다. 즉, 단위 화소 가장자리에 스토리지 커패시터가 배치되는 것이다.

그리고, 상기 하부 공통전극(124a)은 상기 데이터 배선(115) 좌우에 각각 형성되어 데이터 배선이 형성되는 위치에서 일체형으로 연결되고, 제 2 콘택홀(120)을 통해 공통배선(124)에 연결되어 공통배선(124)으로부터 전압을 인가받는다. 따라서, 하부 공통전극(124a)에 전압을 인가하기 위한 별도의 공통배선을 형성하지 않아도 되므로 단위 화소내의 개구영역이 확대되어 고개구율이 가능해진다.

이 때, 상기 하부 공통전극(124a)은 그 폭을 종래보다 크게 형성하여 상기 드레인 전극(115b)과 더불어 스토리지 커패시터를 구성할 수 있도록 한다. 이 때, 하부 공통전극(124a)의 폭과 드레인 전극(115b)의 길이는 원하는 스토리지 커패시터 값을 계산하여 그 계산값을 기준으로 설계한다.

한편, 상기 하부 공통전극(124a)이 게이트 배선(112)과 동일층에 형성되는 반면, 상기 상부 공통전극(124b)은 그 보다 상부층에 형성된다. 그리고, 상기 하부 공통전극(124a)이 상기 데이터 배선(115) 좌우측에 각각 형성되는 반면, 상기 상부 공통전극(124b)은 단위 화소 내에서 화소전극(117) 사이에 배열되고 화소전극(117)과 동일물질로 형성되고, 상기 공통배선(124)은 상기 게이트 배선(112), 데이터 배선(115), 하부 공통전극(124a) 및 드레인 전극(115b)에 오버랩되도록 형성된다.

상기 상부 공통전극(124b)은 상기 공통배선(124)과 일체로 형성되어 액티브 영역 외부에서 전압을 인가받아 전계를 형성하고, 상기 하부 공통전극(124a)은, 전술한 바와 같이, 상기 제 2 콘택홀(120)을 통해 상기 공통배선(124)으로부터 전압을 인가받아 전계를 형성한다.

여기서, 상기 공통배선(124)은 데이터 배선(115)과 상기 데이터 배선(115) 양측에 형성된 하부 공통전극(124a) 및 드레인 전극(115b)을 커버하도록 형성된다.

한편, 상기 화소전극(117)은 상기 상,하부 공통전극(124b,124a)과 교번되도록 그 사이사이에 형성되는데, 그 일 끝단이 일체형으로 연결되어 제 1 콘택홀(119)을 통해 상기 드레인 전극(115b)과 연결된다. 즉, 상기 화소전극(117)은 상기 박막트랜지스터의 드레인 전극(115b)으로부터 전압을 인가받는다.

여기서, 상기 상부 공통전극(124b) 및 화소전극(117)은 화소 내의 개구영역 에 형성되어야 하므로, 금속층으로 형성되는 하부 공통전극(124a)과 달리, 투명한 도전물질로서 형성된다.

상기 상부 공통전극(124b)와 화소전극(117) 사이에는 횡전계가 발생하여 액정의 배열을 제어하고, 상기 하부 공통전극(124a)은 데이터 배선(115)과 화소전극(117) 사이에서 원하지 않는 전계가 형성되는 것을 방지하는 역할을 한다.

그리고, 본 발명에서는 블랙 매트릭스를 박막 어레이 기판에도 배치하여, 박막 어레이 기판과 컬러필터 기판의 미스-얼라인 경우, 도 6에 도시된 바와 같이, 경사각 방향으로 통과하는 빛이 인접한 다른 화소의 컬러필터층(143)을 침범하지 않도록 한다.

즉, 제 1 블랙 매트릭스(142a)는 상기 공통배선(124) 하측에 상기 공통배선(124)과 동일폭으로 형성되고, 제 2 블랙 매트릭스(142b)는 컬러필터 기판에 형성되며 상기 게이트 배선(112) 및 데이터 배선(115)의 폭보다 더 좁게 형성된다.

이와 같이 구성된 액정표시소자는 3개의 단위 화소가 각각 R,G,B의 색상을 구현함으로써 하나의 화소가 되거나 또는 서로 대칭되는 4개의 단위 화소가 사각형 형태로 이루어져 각각 R,G,B,W(Red, Green, Blue, White)의 색상을 구현함으로써 하나의 화소가 된다.

상기의 박막 어레이 기판(111)에는 제 2 블랙 매트릭스(142b), 컬러필터층(143) 및 오버코트층(144)이 형성된 컬러필터 기판(141)이 대향합착되고, 상기 두 기판 사이에는 액정층(131)이 형성된다.

상기와 같이, 대향 합착된 박막 어레이 기판 및 컬러필터 기판의 외주면에는 각각 제 1 ,제 2 편광판이 부착되는데, 그 투과축이 서로 직교되도록 한다. 이 때, 상기 액정의 초기 배향 방향은 어느 한 편광판의 투과축과 나란하게 함으로써 흑색바탕모드(normally black mode)가 되게 한다.

이하, 본 발명의 제 1 실시예에 의한 횡전계방식 액정표시소자의 제조방법을 도 7a 내지 도 7e를 통해 설명하면 다음과 같다.

먼저, 도 7a에 도시된 바와 같이, 절연기판 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112), 게이트 전극(112a), 및 하부 공통전극(124a)을 형성한다.

이 때, 상기 게이트 전극(112a)은 상기 게이트 배선(112)에서 분기되도록 형성하고, 상기 하부 공통전극(124a)은 후공정에서 형성될 데이터 배선 좌,우측에 각각 형성하여 데이터 배선이 형성되는 위치에서 그 끝단이 일체형으로 연결되도록 한다.

상기 하부 공통전극(124a)은 후공정에서 형성될 데이터 배선 좌우측에 각각 형성되는데, 데이터 배선과 화소전극 사이에서 원하지 않는 전계가 형성되는 것을 방지하는 역할을 한다.

이 때, 상기 하부 공통전극(124a)은 종래의 폭보다 넓게 형성하여 후공정에서 형성될 드레인 전극과 더불어 스토리지 커패시터를 구성하도록 한다. 따라서, 화소의 개구부에 스토리지 커패시터를 형성하기 위한 전극을 별도로 형성하지 않아도 되므로 개구율이 향상된다. 여기서, 하부 공통전극(124a)의 폭은 원하는 스토리지 커패시터를 계산하여 그 계산값을 기준으로 설계한다.

또한, 본 발명에서는 상기 하부 공통전극(124a)을 일체형으로 연결하여 전압을 인가하는 공통배선을 별도로 형성하지 않으므로, 후공정에서 상기 하부 공통전극(124a)을 상부 공통전극에 접속시켜 전압을 인가하도록 한다. 이 때, 상기 상부 공통전극은 액티브 영역 외부로부터 전압을 공급받는다. 이와같이, 차광층인 공통배선을 형성하지 않으므로 화소의 개구영역이 확대되어 개구율이 향상된다.

다음, 상기 게이트 배선(112) 및 하부 공통전극(124a)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법으로 증착하여 게이트 절연막(도 6의 113)을 형성한다.

이어서, 상기 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한후 패터닝하여 게이트 전극(112a) 상부의 게이트 절연막 상에 독립된 섬 모양의 반도체층(114)을 형성한다.

상기 반도체층(114) 상에는 이후 형성될 소스/드레인 전극과의 콘택저항을 낮추기 위해 비정질 실리콘에 불순물을 도핑한 오버코트층을 더 형성할 수 있다.

계속하여, 도 7b에 도시된 바와 같이, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금 속을 증착한 후 패터닝하여 복수개의 데이터 배선(115) 및 소스/드레인 전극(115a/115b)을 형성한다.

상기 데이터 배선(115)은 상기 게이트 배선(112)에 수직하도록 형성하여 단위 화소를 정의한다.

그리고, 상기 소스/드레인 전극(115a/115b)은 상기 반도체층(114)의 양 끝단에 각각 형성하여 게이트 전극(112a), 게이트 절연막, 반도체층(114), 소스/드레인 전극(115a/115b)으로 적층되어 단위 화소에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 완성한다.

이 때, 상기 드레인 전극(115b)은 상기 하부 공통전극(124a)에 오버랩되도록 형성하여, 상기 하부 공통전극(124a)과의 사이에 게이트 절연막을 사이에 두고 스토리지 커패시터를 이룬다. 즉, 상기 스토리지 커패시터가 데이터 배선 주변부인 화소 가장자리에 형성되므로 화소의 개구영역을 확대할 수 있다. 여기서, 드레인 전극(115b)의 길이는 원하는 스토리지 커패시터를 계산하여 그 계산값을 기준으로 설계한다.

도 7b에서는 드레인 전극(115b)을 게이트 배선(112) 및 데이터 배선(115) 주변부에서 "ㄷ"자 형태로 형성됨을 나타내었다.

다음, 도 7c에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 PECVD 방법으로 증착하여 무기절연막(110)을 형성한다. 상기 무기절연막(110)은 반도체층(114)과 후공정에서 형성될 유기절연막(116) 사이의 계면특성을 향상시 키기 위해 형성하는 것이다.

이후, 상기 무기절연막(110) 상에 포토 아크릴 등의 유기절연물질을 도포하여 유기절연막(116)을 형성한다. 상기 유기절연막(116)은 유전율이 낮으므로 오버랩되는 전극 사이의 기생용량을 낮출수 있고, 두껍게 도포되므로 단차를 완만하게 할 수 있다.

계속하여, 상기 유기절연막(116) 및 무기절연막(110)을 선택적으로 제거하여 제 1 콘택홀(119)을 형성하고, 상기 유기절연막(116), 무기절연막(110) 및 게이트 절연막(113)을 선택적으로 제거하여 제 2 콘택홀(120)을 형성한다. 상기 제 1 콘택홀(119)에서는 드레인 전극(115b)의 소정 영역이 노출되고, 상기 제 2 콘택홀(120)에서는 하부 공통전극(124a)의 일부가 노출된다.

이 때, 상기 제 1 ,제 2 콘택홀(119, 120)은 일체형으로 연결된 패턴의 가운데 자리에 형성하여, 전압이 패턴 전체에 대해 고루 인가될 수 있도록 할 수 있다.

이후, 도 7d에 도시된 바와 같이, 상기 유기절연막(116)을 포함한 전면에 광밀도(optical density) 3.5이상의 크롬산화물(CrOx) 또는 크롬(Cr) 등의 금속을 스퍼터링 방법으로 증착하고, 사진식각(photolithograpy) 기술로 패터닝하여 제 1 블랙 매트릭스(도 6의 142a)를 형성한다.

여기서, 상기 제 1 블랙 매트릭스(142a)는 단위 화소 가장자리 이를테면, 게이트 배선(112), 박막트랜지스터 영역, 데이터 배선(115) 및 상기 데이터 배선(115) 양측의 하부 공통전극(124a)과 드레인 전극(115b)을 커버하도록 형성하여 당해 영역에서의 빛샘을 차광한다.

상기와 같이 제 1 블랙 매트릭스를 박막 어레이 기판에 형성함으로써, 상,하부 기판의 미스-얼라인에 의한 빛샘 방지에 더욱더 기여할 수 있다. 즉, 하나의 화소를 통과한 빛이, 인접한 다른 화소의 컬러필터층을 통과하는 것을 방지하여 혼색을 방지한다.

이 때, 액정표시소자 외부로터 입사하는 광이 금속층인 제 1 블랙 매트릭스의 표면에서 반사될 수 있으므로, 상기 제 1 블랙 매트릭스에 산화막을 형성하는 등 저반사 처리를 하여 반사율을 낮출 수 있다.

계속하여, 상기 제 1 블랙 매트릭스를 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 복수개의 화소전극(117), 공통배선(124) 및 상부 공통전극(124b)을 형성한다.

여기서, 상기 화소전극(117)은 상기 제 1 콘택홀(119)을 통해 상기 드레인 전극(115b)에 전기적으로 연결되고, 상기 상부 공통전극(124b)은 상기 화소전극(117) 사이에 상부 공통전극(124b)을 형성함 동시에 상기 제 2 콘택홀(120)을 통해 상기 하부 공통전극(124a)에 전기적으로 연결되고 상기 게이트 배선(112), 데이터 배선(115), 박막트랜지스터 영역, 상기 데이터 배선(115)에 인접한 하부 공통전극(124a)을 커버하며, 상기 공통배선(124)은 상기 상부 공통전극(124b)에 전기적으로 연결되도록 형성한다.

이 때, 상기 화소전극(117)은 상기 상,하부 공통전극(124b,124a) 사이에 형성하되 상기 공통전극(124b,124a)에 평행하도록 형성하며, 상기 화소전극(117) 및 상부 공통전극(124b)은 전기적으로 분리되도록 형성한다.

그리고, 상기 공통배선(124)은 그 폭을 넓게 형성하여 게이트 배선(112), 데이터 배선(115), 하부 공통전극(124a)에 오버랩되도록 형성한다. 이 때, 상기 공통배선(124)과 상기 게이트 배선(112), 데이터 배선(115), 하부 공통전극(124a) 사이에는 유기절연막(116)이 형성되어 있으므로 오버랩되더라도 기생용량이 발생할 염려가 없다.

상기 상,하부 공통전극(124b,124a) 및 화소전극(117)은 일직선 형태로 형성할 수도 있고 또는 지그재그(zigzag) 모양으로 형성할 수도 있다.

다음, 도시하지는 않았으나, 상기 화소전극(117)을 포함한 전면에 폴리아믹산, 가용성 폴리이미드 등의 배향막 원료액을 인쇄하고, 상기 배향막 원료액을 일정 온도에서 경화한 뒤 그 표면에 러빙 또는 광조사하여 배향막을 형성한다.

계속하여, 도 6에 도시된 바와 같이, 상기 박막 어레이 기판에 대향하는 컬러필터 기판(141)에 제 2 블랙 매트릭스(142b), 컬러필터층(143) 및 오버코트층(144)을 형성한다. 이어서, 상기 박막 어레이 기판(121) 또는 컬러필터 기판(141) 가장자리에 접착역할을 하는 씨일재를 기판 가장자리에 형성하여 대향합착한 뒤, 두 기판 사이에 액정층(131)을 형성한다.

마지막으로, 대향합착된 기판의 외주면에 제 1 ,제 2 편광판을 각각 부착하여 횡전계방식 액정표시소자를 완성한다. 이 때, 제 1 ,제 2 편광판은 각 편광축은 서로 수직이 되도록 하고, 어느 한 편광축이 전기장 방향과 동일하도록 부착하고 다른 편광축은 액정분자의 초기 배향과 동일하도록 부착한다.

제 2 실시예

도 8은 본 발명의 제 2 실시예에 의한 횡전계방식 액정표시소자의 단위 화소 평면도이고, 도 9는 도 8의 Ⅲ-Ⅲ'선상에서의 횡전계방식 액정표시소자의 단면도이며, 도 10a 내지 도 10e는 본 발명의 제 2 실시예에 의한 공정순서를 나타낸 횡전계방식 액정표시소자의 평면도이다.

제 2 실시예는 상기 제 1 실시예와 그 구조 및 방법 측면에서 유사하며, 다만, 화소 내의 개구영역의 유기절연막을 제거함으로써 투광율을 개선시키고자 하는 점에서 차이가 있다. 즉, 본 발명의 제 2 실시예에서는 데이터 배선 상부에만 유기 절연막을 형성하여 신호의 간섭을 배제시키고 개구부의 투과율을 개선시키는데 그 특징이 있다.

본 발명의 제 2 실시예에 의한 횡전계방식 액정표시소자의 박막 어레이 기판에는, 도 8 및 도 9에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(512)과, 상기 게이트 배선과 수직 교차하는 복수개의 데이터 배선(515)에 의해 단위 화소가 정의되고, 상기 단위 화소에는 스위칭 역할을 하는 박막트랜지스터(TFT)와, 상기 데이터 배선(515)에 평행하는 복수개의 상,하부 공통전극(524b,524a)과, 상기 상,하부 공통전극(524b,524a) 사이에 형성되어 상기 공통전극(524)에 평행하는 화소전극(517)과, 상기 박막트랜지스터(TFT), 상기 게이트 배선(512) 및 상기 데이터 배선(115)에 오버랩되도록 형성되고 상기 상부 공통전극(524b)과 일체형으로 연결되는 공통배선(124)이 형성되어 있다.

여기서, 상기 상부 공통전극(524b) 하부에는 제 1 블랙 매트릭스(142a)를 더 적층하여 상,하부 기판의 미스-얼라인의 경우에도 경사각 방향으로 통과하는 빛이 인접한 다른 화소의 컬러필터층(543)을 침범하지 않도록 한다.

이 때, 상기 게이트 배선(512)을 포함한 전면에는 무기절연물질인 게이트 절연막(513)이 형성되어 있고, 상기 데이터 배선(515)을 포함한 전면에는 무기절연막(510)물질이 형성되어 있으며, 상기 데이터 배선(515) 상부의 무기절연막(510) 상에는 유기절연막(526)이 더 형성되어 있다. 여기서, 상기 유기절연막(526)은 데이터 배선(515)을 포함한 전면에 형성되지 아니하고, 게이트 배선(512) 및 데이터 배선(515) 상부에만 형성되어 게이트 배선 및 데이터 배선에서의 신호 간섭을 최소화한다.

또한, 상기 유기절연막(526)의 두께가 2㎛ 정도일 경우 빛의 투과율이 92%로 떨어지는데, 개구부에 상기 유기절연막(526)을 형성하지 않음으로써 투과율을 개선시킨다. 이 때, 상기 유기절연막의 두께를 최소한으로 낮추어 단차에 의한 불량이 최소화되도록 한다.

그리고, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(512)에서 분기되는 게이트 전극(512a)과, 상기 게이트 전극(512a)을 포함한 전면에 형성된 게이트 절연막(도 9의 513)과, 상기 게이트 전극(512a) 상부의 게이트 절연막 상에 형성된 반도체층(514)과, 데이터 배선(515)에서 분기되어 상기 반도체층(514)의 양 끝에 각각 형성되는 상기 소스 전극(515a) 및 드레인 전극(515b)으로 구성되는데, 상기 드레인 전극(515b)은 상기 하부 공통전극(524a)에 오버랩되도록 연장형성되어, 상기 하부 공통전극(524a)과 그 사이에 개재된 게이트 절연막과 함께 스토리지 커패시터를 이룬다. 즉, 단위 화소 가장자리에 스토리지 커패시터가 배치되는 것이다.

그리고, 상기 하부 공통전극(524a)은 상기 게이트 배선(512)과 동일층에 형성되고, 상기 데이터 배선(515) 좌우에 각각 형성되어 일체형으로 연결되며, 제 2 콘택홀(520)을 통해 상기 공통배선(524)에 연결되어 공통배선(524)으로부터 전압을 인가받는다. 따라서, 하부 공통전극(524a)에 전압을 인가하기 위한 별도의 공통배선을 형성하지 않아도 되므로 단위 화소내의 개구영역이 확대되어 고개구율이 가능해진다.

이 때, 상기 하부 공통전극(524a)은 그 폭을 종래보다 크게 형성하여 상기 드레인 전극과 더불어 스토리지 커패시터를 구성할 수 있도록 한다.

한편, 상기 상부 공통전극(524b)은 상부층에 형성되고, 단위 화소 내에서 상기 화소전극(517) 사이에 배열되고 화소전극(117)과 동일물질로 형성되며, 상기 공통배선(124)은 상기 게이트 배선(512), 데이터 배선(515), 하부 공통전극(524a) 및 드레인 전극(515b)에 오버랩되도록 형성된다. 이 때, 상기 상부 공통전극(524b)은 상기 공통배선(124)과 일체로 형성되어 상기 공통배선(124)에 의해 액티브 영역 외부에서 전압을 인가받아 전계를 형성한다.

그리고, 상기 화소전극(517)은 상기 상,하부 공통전극(524b,124a)과 교번되도록 공통전극 사이에 형성되는데, 그 일 끝단이 일체형으로 연결되어 제 1 콘택홀(519)을 통해 상기 드레인 전극(515b)과 연결되어, 상기 박막트랜지스터의 드레인 전극(515b)으로부터 전압을 인가받는다.

여기서, 상기 상부 공통전극(524b) 및 화소전극(517)은 화소 내의 개구영역에 형성되어야 하므로, 금속층으로 형성되는 하부 공통전극(524a)과 달리, 투명한 도전물질로서 형성된다.

그리고, 상기 제 1 블랙 매트릭스(542a)는 상기 공통배선(524) 하측에 상기 공통배선(524)과 동일폭으로 형성되고, 제 2 블랙 매트릭스(542b)는 컬러필터 기판에 형성되며 상기 게이트 배선(512), 데이터 배선(515)의 폭보다 더 좁게 형성된다.

이와 같이 구성된 액정표시소자는 3개의 R,G,B 화소가 하나의 화소를 이루거나 또는 서로 대칭되는 4개의 R,G,B,W의 단위 화소가 하나의 화소를 이룬다.

상기의 박막 어레이 기판(511)에는 제 2 블랙 매트릭스(542b), 컬러필터층(543) 및 오버코트층(544)이 형성된 컬러필터 기판(541)이 대향합착되고, 상기 두 기판 사이에는 액정층(531)이 형성된다.

상기와 같이, 대향 합착된 박막 어레이 기판 및 컬러필터 기판의 외주면에는 각각 제 1 ,제 2 편광판이 더 부착된다.

이하, 본 발명의 제 2 실시예에 의한 횡전계방식 액정표시소자의 제조방법을 도 10a 내지 도 10d를 통해 설명하면 다음과 같다.

먼저, 도 10a에 도시된 바와 같이, 절연기판 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(512), 게이트 전극(512a), 및 하부 공통전극(524a)을 형성한다.

이 때, 상기 게이트 전극(512a)은 상기 게이트 배선(512)에서 분기되도록 형 성하고, 상기 하부 공통전극(524a)은 후공정에서 형성될 데이터 배선 좌,우측에 각각 형성하여 데이터 배선이 형성될 위치에서 서로 연결된다. 상기 하부 공통전극(524a)은 종래의 폭보다 넓게 형성하여 후공정에서 형성될 드레인 전극과 스토리지 커패시터를 구성하도록 한다. 따라서, 화소의 개구부에 스토리지 커패시터를 형성하기 위한 전극을 별도로 형성하지 않아도 되므로 개구율이 향상된다.

여기서, 상기 하부 공통전극(524a)을 일체형으로 연결하여 전압을 인가하는 공통배선을 별도로 형성하지 않으므로, 후공정에서 상기 하부 공통전극(524a)을 공통배선(524)에 접속시켜 전압을 인가한다. 이와같이, 차광층인 공통배선을 형성하지 않으므로 화소의 개구영역이 확대되어 개구율이 향상된다.

다음, 상기 게이트 배선(512) 및 하부 공통전극(524a)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착 방법으로 증착하여 게이트 절연막(도 9의 113)을 형성한다.

이어서, 상기 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한후 패터닝하여 게이트 전극 상부의 게이트 절연막 상에 독립된 섬 모양의 반도체층(514)을 형성한다.

상기 반도체층(514) 상에는 이후 형성될 소스/드레인 전극과의 곤택저항을 낮추기 위해 비정질 실리콘에 불순물을 도핑한 오버코트층을 더 형성할 수 있다.

계속하여, 도 10b에 도시된 바와 같이, 상기 반도체층(514)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금 속을 증착한 후 패터닝하여 복수개의 데이터 배선(515) 및 소스/드레인 전극(515a/115b)을 형성한다.

상기 데이터 배선(515)은 단위 화소를 정의하기 위해 상기 게이트 배선(512)에 수직하도록 형성하고, 상기 하부 공통전극(524a)에 평행하도록 형성할 수 있다.

그리고, 상기 소스/드레인 전극(515a/115b)은 상기 반도체층(514)의 양 끝단에 각각 형성하여 게이트 전극(512a), 게이트 절연막, 반도체층(514), 소스/드레인 전극(515a/115b)으로 적층되어 단위 화소에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 완성한다.

이 때, 상기 드레인 전극(515b)은 상기 하부 공통전극(524a)에 오버랩되도록 형성하여, 상기 하부 공통전극(524a)과의 사이에 게이트 절연막을 사이에 두고 스토리지 커패시터를 이룬다. 즉, 상기 스토리지 커패시터가 데이터 배선 주변부인 화소 가장자리에 형성되므로 화소의 개구영역을 확대할 수 있다.

다음, 도 10c에 도시된 바와 같이, 상기 데이터 배선(515)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 증착하여 무기절연막(510)을 형성하고, 그 위에 포토 아크릴 등의 유기절연물질을 도포하여 유기절연막(516)을 형성한다.

이후, 상기 유기절연막(516) 및 무기절연막(510)을 선택적으로 제거하여 제 1 콘택홀(519)을 형성하고, 상기 유기절연막(516), 무기절연막(510) 및 게이트 절연막(513)을 선택적으로 제거하여 제 2 콘택홀(520)을 형성한다.

이 때, 상기 유기절연막(516) 노광시, 게이트 배선(512) 및 데이터 배선(515) 상부에만 유기절연막이 남도록 단위 화소 내부의 유기절연막도 동시에 노광하여 제거한다.

이후, 도 10d에 도시된 바와 같이, 상기 유기절연막(516)을 포함한 전면에 광밀도(optical density) 3.5이상의 크롬산화물(CrOx) 또는 크롬(Cr) 등의 금속을 스퍼터링 방법으로 증착하고, 사진식각(photolithograpy) 기술로 패터닝하여 제 1 블랙 매트릭스(도 9의 542a)를 형성한다.

여기서, 상기 제 1 블랙 매트릭스는 단위 화소 가장자리 이를테면, 게이트 배선(512), 박막트랜지스터 영역, 데이터 배선(515), 데이터 배선(515) 양측의 하부 공통전극(524a)과 드레인 전극(515b)을 커버하도록 형성하여 당해 영역에서의 빛샘을 차광한다.

상기와 같이 제 1 블랙 매트릭스를 박막 어레이 기판에 형성함으로써, 상,하부 기판의 미스-얼라인에 의한 빛샘을 방지한다. 즉, 하나의 화소를 통과한 빛이, 인접한 다른 화소의 컬러필터층을 통과하는 것을 방지하여 화질을 향상시킨다.

이 때, 액정표시소자 외부로터 입사하는 광이 금속층인 제 1 블랙 매트릭스의 표면에서 반사될 수 있으므로, 상기 제 1 블랙 매트릭스에 산화막을 형성하는 등 저반사 처리를 하여 반사율을 낮출 수 있다.

계속하여, 상기 제 1 블랙 매트릭스를 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 복수개의 화소전극(517), 공통배선(524) 및 상부 공통전극(524b)을 형성한다.

여기서, 상기 화소전극(517)은 상기 제 1 콘택홀(519)을 통해 상기 드레인 전극(515b)에 전기적으로 연결되고, 상기 상부 공통전극(524b)은 상기 화소전극(517) 사이에 형성되어 상기 제 2 콘택홀(520)을 통해 상기 하부 공통전극(524a)에 전기적으로 연결되고, 상기 공통배선(524)은 상기 게이트 배선(512), 데이터 배선(515), 박막트랜지스터 영역, 상기 데이터 배선(515)에 인접한 하부 공통전극(524a)을 커버하고, 상기 상부 공통전극(524b)에 전기적으로 연결되도록 형성한다.

이 때, 상기 화소전극(517)은 상기 상,하부 공통전극(524b,124a) 사이에 형성하되 상기 공통전극(524b,124a)에 평행하도록 형성하며, 상기 화소전극(517) 및 상부 공통전극(524b)은 전기적으로 분리되도록 형성한다.

상기 상,하부 공통전극(524b,524a) 및 화소전극(517)은 일직선 형태로 형성할 수도 있고 또는 지그재그(zigzag) 모양으로 형성할 수도 있다.

다음, 도시하지는 않았으나, 상기 화소전극(517)을 포함한 전면에 폴리아믹산, 가용성 폴리이미드 등의 배향막 원료액을 인쇄하고, 상기 배향막 원료액을 일정 온도에서 경화한 뒤 그 표면에 러빙 또는 광조사하여 배향막을 형성한다.

계속하여, 도 9에 도시된 바와 같이, 상기 박막 어레이 기판에 대향하는 컬러필터 기판(541)에 제 2 블랙 매트릭스(542b), 컬러필터층(543) 및 오버코트층(544) 을 형성한다. 이어서, 상기 박막 어레이 기판(521) 또는 컬러필터 기판(541) 사이에 액정층(531)을 두고 접착역할을 하는 씨일재를 기판 가장자리에 형성하여 대향합착한다.

마지막으로, 대향합착된 기판의 외주면에 제 1 ,제 2 편광판을 각각 부착하 여 횡전계방식 액정표시소자를 완성한다. 이 때, 제 1 ,제 2 편광판은 각 편광축은 서로 수직이 되도록 하고, 어느 한 편광축이 전기장 방향과 동일하도록 부착하고 다른 편광축은 액정분자의 초기 배향과 동일하도록 부착한다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같은 본 발명의 횡전계방식 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.

첫째, 하부 공통전극에 전압을 인가하기 위해서 하부 공통전극을 상부 공통전극에 콘택시키므로, 하부 공통전극에 전압을 인가하기 위한 공통배선을 별도로 형성하지 않아도 된다. 따라서, 하부 공통전극에 의해 차광되었던 영역을 개구영역으로 전환시키므로 소자의 개구율이 향상된다.

둘째, 데이터 배선 좌우측에 형성되는 하부 공통전극 상부에 드레인 전극을 오버랩시켜 스토리지 커패시터를 구성하므로 별도의 커패시터 전극을 형성하지 않아도 된다.

셋째, 하부 공통전극의 폭을 기존보다 크게 설계함으로써 상,하부 기판의 미스-얼라인시 경사각 방향으로의 빛샘을 차단하여 혼색을 방지하므로 화상품질이 향상된다. 이러한 효과는 상부 공통전극 하부에 블랙 매트릭스를 더 구비하는 경우, 더욱 두드러진다.

넷째, 상부 공통전극 하부에 전도특성이 우수한 블랙 매트릭스를 더 형성함으로써 저항이 큰 ITO의 단점을 보완할 수 있다.

다섯째, 화소 내의 개구영역에 한해 유기절연막이 제거가능하므로 드 영역에서의 투광율이 개선된다.

Claims (24)

1. 제 1 기판 상에 수직 교차하여 단위 화소를 정의하는 복수개의 게이트 배선 및 데이터 배선;

   상기 게이트 배선 및 데이터 배선의 교차 지점에 형성되고, 상기 데이터배선과 평행하게 연장되는 드레인전극을 포함하는 박막트랜지스터;

   상기 데이터 배선 양측에 평행하게 형성되는 하부 공통전극;

   상기 게이트 배선, 데이터 배선 및 박막트랜지스터에 오버랩되도록 형성되고, 상기 하부 공통전극과 콘택되는 공통배선;

   상기 공통배선에 연결되고, 상기 데이터 배선에 평행하며, 단위 화소 내부에 형성되는 상부 공통전극;

   상기 드레인 전극에 콘택되고, 상기 상부 공통전극 사이에 형성되는 화소전극;

   상기 하부 공통전극과 상기 박막트랜지스터의 드레인전극이, 게이트절연막을 사이에 두고, 적어도 일부 중첩하여, 상기 단위 화소 가장자리에서 상기 데이터 배선과 평행하게 형성되는 스토리지 커패시터; 및

   상기 제 1 기판과, 상기 제 1 기판에 대향하는 제 2 기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
2. 제 1 항에 있어서, 상기 게이트 배선과 상기 하부 공통전극은 동일층에 형성되고, 상기 게이트절연막으로 커버되는 것을 특징으로 하는 횡전계방식 액정표시소자.
3. 제 1 항에 있어서, 상기 공통배선, 상부 공통전극 및 화소전극은 동일층에 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
4. 제 1 항에 있어서, 상기 공통배선, 상부 공통전극 및 화소전극은 ITO 또는 IZO 물질인 것을 특징으로 하는 횡전계방식 액정표시소자.
5. 제 1 항에 있어서, 상기 공통배선, 상부 공통전극 및 화소전극 하부에 무기절연막이 더 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.
6. 제 5 항에 있어서, 상기 무기절연막과 상기 공통배선, 상부 공통전극 및 화소전극 사이에 유기절연막이 더 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.
7. 제 6 항에 있어서, 상기 유기절연막은 상기 게이트 배선, 데이터 배선 및 박막트랜지스터가 위치하는 영역에만 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
8. 제 6 항에 있어서, 상기 유기절연막은 상기 게이트 배선, 데이터 배선 및 박막트랜지스터가 위치하는 영역을 포함한 전면에 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
9. 제 1 항에 있어서, 상기 상,하부 공통전극 및 화소전극은 상기 데이터 배선에 평행하는 것을 특징으로 하는 횡전계방식 액정표시소자.
10. 제 1 항에 있어서, 상기 공통배선은 상기 하부 공통전극을 커버하도록 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
11. 제 6 항에 있어서,

    상기 유기절연막을 포함한 상기 무기절연막과, 상기 공통배선 사이에 형성되는 제 1 블랙 매트릭스; 및

    상기 게이트배선 및 상기 데이터배선과 적어도 일부 오버랩되도록, 상기 제 2 기판 상에 형성되는 제 2 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 횡전계방식 액정표시소자.
12. 제 11 항에 있어서, 상기 공통배선과 상기 제 1 블랙 매트릭스는 동일폭으로 형성됨을 특징으로 하는 횡전계방식 액정표시소자.
13. 삭제
14. 삭제
15. 제1 기판 상에, 게이트 배선과, 하부 공통전극과, 상기 게이트 배선에서 분기되는 게이트 전극을 형성하는 단계;

    상기 게이트 배선, 게이트 전극 및 하부 공통전극을 포함한 상기 제1 기판 전면에 게이트 절연막을 형성하는 단계;

    상기 게이트 절연막 상에, 상기 게이트 전극의 적어도 일부와 오버랩되는 반도체층을 형성하는 단계;

    상기 게이트 절연막 상에, 양측에 상기 하부 공통전극이 평행하게 배치되고, 단위 화소가 정의되도록 상기 게이트 배선에 수직 교차하는 데이터 배선과, 상기 데이터 배선에서 분기되어 상기 반도체층의 일측과 오버랩되는 소스전극과, 상기 소스 전극과 일정하게 이격되어 상기 반도체층의 다른 일측과 오버랩되고, 상기 하부 공통전극과 적어도 일부 중첩하도록 상기 데이터 배선에 평행하게 연장되는 드레인 전극을 형성하는 단계;

    상기 데이터 배선, 소스전극 및 드레인전극을 포함한 상기 게이트 절연막 전면에 보호막을 형성하는 단계;

    상기 보호막 상에, 상기 게이트 배선, 데이터 배선, 소스전극 및 드레인전극 각각과 적어도 일부 오버랩되고, 상기 하부 공통전극에 콘택되는 공통배선과, 상기 단위 화소 내에 상기 데이터배선과 평행하도록 상기 공통배선에서 분기하는 복수개의 상부 공통전극과, 상기 드레인 전극에 콘택되고 상기 상부 공통전극 사이에 위치하는 화소전극을 형성하는 단계를 포함하여 이루어지고,

    상기 게이트 절연막을 사이에 두고 서로 적어도 일부 오버랩되는 상기 하부 공통전극과 상기 드레인전극에 의해, 상기 단위 화소 가장자리에서 상기 데이터 배선과 평행하게 스토리지 커패시터가 발생되는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
16. 제 15 항에 있어서, 상기 상,하부 공통전극 및 화소전극은 서로 평행하도록 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
17. 제 15 항에 있어서, 상기 공통배선, 상부 공통전극 및 화소전극은 ITO 또는 IZO로 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
18. 제 15 항에 있어서, 상기 공통배선과, 상부 공통전극 및 화소전극을 형성하는 단계 이전에, 상기 보호막 상의 단위 화소 가장자리에, 상기 게이트 배선, 상기 데이터 배선, 상기 하부 공통전극, 상기 소스전극 및 상기 드레인전극에 적어도 일부 오버랩되는 블랙 매트릭스를 형성하는 단계를 더 포함하고,

    상기 공통배선은 상기 블랙매트릭스 상에 오버랩되어 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
19. 제 15 항에 있어서, 상기 보호막은 무기절연막의 단일층으로 하거나 또는 무기절연막, 유기절연막의 이중층으로 하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
20. 제 19 항에 있어서, 상기 유기절연막은 포토 아크릴 물질로 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
21. 제 19 항에 있어서, 상기 유기절연막은 상기 무기절연막을 포함한 전면에 형성하거나 또는 상기 게이트 배선 및 데이터 배선 상부에만 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
22. 제 15 항에 있어서, 상기 하부 공통전극은 상기 데이터 배선과 화소전극 사이에 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
23. 제 15 항에 있어서, 상기 상,하부 공통전극과 화소전극은 일직선 형태 또는 지그재그 형태로 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
24. 제 15 항에 있어서, 상기 제1 기판에 대향하는 제2 기판의 배면에, 상기 게이트배선과 데이터배선에 적어도 일부 오버랩되는 블랙 매트릭스를 형성하는 단계를 더 포함하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.

Images