KR101000573B1 - 반도체 패키지 실장용 인쇄회로기판 - Google Patents

Abstract

본 발명은 반도체 패키지 실장용 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 전자기기의 마더보드 또는 반도체 패키지의 보드 레벨 테스트용 보드 등과 같은 인쇄회로기판의 아우터 트레이스 구조를 개선하여, 아우터 트레이스에 크랙이 발생하거나 반도체 패키지와의 연결부가 단락되는 등의 현상을 방지할 수 있도록 한 반도체 패키지 실장용 인쇄회로기판에 관한 것이다.

이를 위해, 본 발명은 수지층 및 전도성 회로패턴이 복수개의 층으로 적층 구성된 마더보드 또는 보드 레벨 테스트용 인쇄회로기판과, 상기 인쇄회로기판의 최외곽에 배열된 볼랜드를 포함하는 반도체 패키지 실장용 인쇄회로기판에 있어서, 상기 볼랜드로부터 인쇄회로기판의 모서리까지 연장되는 전기적 경로인 아우터 트레이스를 상기 볼랜드로부터 안쪽방향으로 연장하는 동시에 인쇄회로기판의 내부층을 따라 모서리 위치까지 연장시켜 형성시킨 것을 특징으로 하는 반도체 패키지 실장용 인쇄회로기판을 제공한다.

반도체 패키지, 인쇄회로기판, 아우터 트레이스, 볼랜드, 보드 레벨 테스트, 마더보드, 비아홀

Description

반도체 패키지 실장용 인쇄회로기판{Printed circuit board for mounting semiconductor package}

본 발명은 반도체 패키지 실장용 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 전자기기의 마더보드 또는 반도체 패키지의 보드 레벨 테스트용 보드 등과 같은 인쇄회로기판의 아우터 트레이스 구조를 개선하여, 아우터 트레이스에 크랙이 발생하거나 반도체 패키지와의 연결부가 단락되는 등의 현상을 방지할 수 있도록 한 반도체 패키지 실장용 인쇄회로기판에 관한 것이다.

통상적으로 인쇄회로기판은 각종 전자기기에 탑재되는 마더보드라는 인쇄회로기판과, 반도체 패키지 제조를 위한 인쇄회로기판과, 제조 완료된 반도체 패키지의 전기적 신호 교환이 제대로 이루어지는지를 테스트하는 보드 레벨 테스트용 인쇄회로기판 등 여러가지 형태로 적용되고 있다.

이렇게 상기 인쇄회로기판은 그 사용 용도에 따라 여러가지로 분류되지만, 그 적층 단면 구조는 서로 유사한 구조를 갖는다.

여기서, 상기 마더보드용 인쇄회로기판 또는 보드 레벨 테스트용 인쇄회로기판의 구조를 살펴보면 다음과 같다.

첨부한 도 3은 종래의 마더보드 또는 보드 레벨 테스트용 인쇄회로기판 구조를 나타내는 단면도이다.

상기 마더보드용 인쇄회로기판(10) 또는 보드 레벨 테스트용 인쇄회로기판(10)은 소정 두께의 수지층(12)과, 이 수지층(12)을 중심으로 그 상면에 소정의 회로설계 경로를 따라 형성된 전도성 회로패턴(14)과, 상기 전도성 회로패턴(14)들을 외부로부터 보호하기 위하여 전도성 회로패턴(14)을 포함하는 수지층(12)의 상면에 코팅되는 일종의 절연물질인 커버코트(16)를 필수적 구성으로 포함하고 있다.

물론, 상기 수지층(12)의 아래쪽에도 전도성 회로패턴(14)이 형성된 수지층이 2층 내지 3층 이상으로 여러층 적층되어 있다.

또한, 상기 수지층(12)의 상면에는 전도성 회로패턴(14)과 전기적으로 연결되는 동일한 재질의 볼랜드(18)가 커버코트에 의하여 코팅되지 않고 외부로 노출되어 있으며, 첨부한 도 4에 도시된 바와 같이 상기 볼랜드(18)에는 반도체 패키지(20)의 입출력단자인 솔더볼(22)이 융착되는 자리가 된다.

특히, 종래의 마더보드 또는 보드 레벨 테스트용 인쇄회로기판(10)의 사이드 부분에 대한 단면 구조를 보면, 가장 최외곽에 배열된 볼랜드(18)로부터 인쇄회로기판(10)의 모서리 위치까지 전도성 회로패턴의 외곽 루트인 아우터 트레이스(30)가 연장되어 있다.

이러한 구성을 포함하는 종래의 마더보드 또는 보드 레벨 테스트용 인쇄회로 기판(10)은 그 사이드 부위가 벤딩력을 집중적으로 많이 받게 되는 부위이므로, 구조적으로 취약하여 전도성 회로패턴의 아우터 트레이스(30)에 크랙이 발생하거나 반도체 패키지(20)의 솔더볼(22)과의 연결부가 단락되는 등의 현상이 발생하는 문제점이 있었다.

즉, 상기 마더보드 또는 보드 레벨 테스트용 인쇄회로기판(10)이 한쪽으로 휘어지는 워피지 현상 또는 테스트를 위한 벤딩 모드 실행시, 아우터 트레이스(30) 및 볼랜드(18), 그리고 볼랜드(18)와 솔더볼간의 융착 부위에 벤딩력이 집중됨에 따라, 인쇄회로기판(10)의 바깥쪽 모서리로 루팅(Routing)된 전도성 회로패턴의 아우터 트레이스(30)에 크랙이 발생하거나, 볼랜드(18)에 융착되어 있던 반도체 패키지(20)의 입출력단자인 솔더볼(22)이 떨어져 나가는 솔더 조인트 크랙(solder joint crack)이 발생되는 문제점이 있었다.

본 발명은 상기와 같은 점을 해결하기 위하여 안출한 것으로서, 마더보드 또는 보드 레벨 테스트용 인쇄회로기판의 최외곽에 배열된 볼랜드로부터 외부로 연장되는 전도성 회로패턴의 아우터 트레이스 구조를 별도의 비아홀 및 이 비아홀과 통전되는 인쇄회로기판의 내부층에 있는 전도성 회로패턴을 이용함으로써, 인쇄회로기판이 한쪽으로 휘어지는 워피지 현상 또는 테스트를 위한 벤딩 모드 실행시에도 인쇄회로기판의 내부층에 아우터 트레이스가 형성된 상태이므로 종래의 아우터 트 레이스에 크랙이 발생하거나, 반도체 패키지의 입출력단자인 솔더볼이 떨어져 나가는 솔더 조인트 크랙이 발생하는 것을 용이하게 방지할 수 있도록 한 반도체 패키지 실장용 인쇄회로기판을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은 수지층 및 전도성 회로패턴이 복수개의 층으로 적층 구성된 마더보드 또는 보드 레벨 테스트용 인쇄회로기판과, 상기 인쇄회로기판의 최외곽에 배열된 볼랜드를 포함하는 반도체 패키지 실장용 인쇄회로기판에 있어서,

상기 볼랜드로부터 인쇄회로기판의 모서리까지 연장되는 전기적 경로인 아우터 트레이스를 상기 볼랜드로부터 안쪽방향으로 연장하는 동시에 인쇄회로기판의 내부층을 따라 모서리 위치까지 연장시켜 형성시킨 것을 특징으로 하는 반도체 패키지 실장용 인쇄회로기판을 제공한다.

바람직한 구현예로서, 상기 아우터 트레이스는: 상기 볼랜드로부터 안쪽 방향으로 연장된 제1전도성 회로패턴과; 상기 제1전도성 회로패턴의 끝단부로부터 인쇄회로기판의 내부로 관통되는 제1전도성 비아홀과; 상기 전도성 비아홀과 통전 가능하게 연결되며, 상기 인쇄회로기판의 내부층들중 어느 하나의 내부층에 존재하면서 인쇄회로기판의 바깥쪽 모서리 위치를 향해 연장되는 제2전도성 회로패턴과; 상기 인쇄회로기판의 모서리 바로 전 위치인 끝단부위에 상기 제2전도성 회로패턴과 통전되도록 상하로 관통된 제2전도성 비아홀과; 상기 제2전도성 비아홀의 상단부와 통전 가능하게 연결되면서 인쇄회로기판의 모서리 끝단까지 연장된 제3전도성 회로패턴; 으로 구성된 것을 특징으로 한다.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.

본 발명에 따르면, 마더보드 또는 보드 레벨 테스트용 인쇄회로기판의 최외곽에 배열된 볼랜드로부터 외부로 연장되는 전도성 회로패턴의 아우터 트레이스 구조를 별도의 비아홀 및 이 비아홀과 통전되는 인쇄회로기판의 내부층에 있는 전도성 회로패턴을 이용함으로써, 인쇄회로기판이 한쪽으로 휘어지는 워피지 현상 또는 테스트를 위한 벤딩 모드 실행시에도 인쇄회로기판의 내부층에 아우터 트레이스가 형성된 상태이므로 종래의 아우터 트레이스에 크랙이 발생하거나, 반도체 패키지의 입출력단자인 솔더볼이 떨어져 나가는 솔더 조인트 크랙이 발생하는 것을 용이하게 방지할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.

본 발명은 마더보드용 인쇄회로기판 또는 반도체 패키지의 전기적 신호가 양호한지를 테스트하는 보드 레벨 테스트용 인쇄회로기판의 사이드 부분에 형성되는 전도성 회로패턴의 아우터 트레이스 구조를 개선하여, 아우터 트레이스의 크랙 발생을 방지할 수 있고, 또한 반도체 패키지의 입출력단자인 솔더볼이 떨어져 나가는 솔더 조인트 크랙이 발생하는 것을 용이하게 방지할 수 있도록 한 반도체 패키지 실장용 인쇄회로기판을 제공하고자 한 것이다.

이를 위한 본 발명의 반도체 패키지 실장용 인쇄회로기판은 첨부한 도 1 및 도 2에 도시된 바와 같다.

첨부한 도 1은 본 발명에 따른 반도체 패키지 실장용 인쇄회로기판을 나타내는 단면도이고, 도 2는 도 1의 인쇄회로기판에 반도체 패키지가 실장된 모습을 나타내는 단면도이다.

상기 반도체 패키지 실장용 인쇄회로기판(10)은 소정 두께의 수지층(12)과, 이 수지층(12)의 상면에 소정의 회로설계 경로를 따라 형성된 전도성 회로패턴(14)과, 상기 전도성 회로패턴(14)을 포함하는 수지층(12)의 상면에 코팅되는 일종의 절연물질인 커버코트(16)를 필수적 구성으로 포함하고 있으며, 이러한 필수 구성들이 여러개의 층으로 적층되어 있다.

또한, 상기 인쇄회로기판(10)의 전체 면적에 걸쳐서 다수의 볼랜드(18)가 형성되되, 인쇄회로기판(10)의 최외곽쪽, 즉 인쇄회로기판(10)의 모서리에서 안쪽방향으로 소정의 거리로 떨어진 위치에도 반도체 패키지(20)의 입출력단자인 솔더볼(22)이 융착되도록 한 볼랜드(18)가 형성되어 있다.

본 발명은 상기와 같은 반도체 패키지 실장용 인쇄회로기판(10)에 있어서, 전기적인 신호를 외부로 빼내기 위한 전도성 회로패턴의 아우터 트레이스(30)를 인 쇄회로기판(10)의 내부층을 따라 형성함으로써, 마더보드용 인쇄회로기판(10) 또는 보드 레벨 테스트용 인쇄회로기판(10)이 한쪽으로 휘어지는 워피지 현상이 발생되거나 또는 테스트를 위한 벤딩 모드 실행시에도 전혀 영향을 받지 않도록 한 점에 주안점이 있다.

즉, 본 발명은 반도체 패키지 실장용 인쇄회로기판(10)의 최외곽에 배열된 볼랜드(18)로부터 인쇄회로기판(10)의 모서리까지 연장되는 전기적 경로인 아우터 트레이스(30)를 상기 볼랜드(18)로부터 인쇄회로기판(10)의 모서리쪽 방향의 반대인 안쪽방향으로 연장하고, 다시 인쇄회로기판(10)의 내부층을 따라 모서리 위치까지 연장시킨 점에 특징이 있다.

본 발명의 주된 구성인 아우터 트레이스(30)는 제1전도성 회로패턴(32)과, 제1전도성 비아홀(34)과, 제2전도성 회로패턴(36)과, 제2전도성 비아홀(37)과, 제3전도성 회로패턴(38)을 포함하여 구성되며, 각 구성들이 인쇄회로기판에 배열되는 구조를 보다 상세하게 설명하면 다음과 같다.

먼저, 상기 인쇄회로기판(10)의 최외곽쪽에 배열된 볼랜드(18)로부터 안쪽 방향으로 제1전도성 회로패턴(32)이 연장된다.

또한, 상기 인쇄회로기판(10)의 상면에서 상기 볼랜드(18)로부터 연장된 제1전도성 회로패턴(32)의 끝단부에 인쇄회로기판(10)의 내부로 관통되는 제1전도성 비아홀(34)이 형성된다.

주지된 바와 같이, 상기 전도성 비아홀은 인쇄회로기판을 상하로 관통되며 형성되되, 그 내경면이 전도성 물질로 코팅되어 인쇄회로기판의 각 층간을 통전시 키는 수단이 된다.

이때, 상기 제1전도성 비아홀(34)에 인쇄회로기판(10)의 내부층에서 모서리쪽 방향으로 연장되는 제2전도성 회로패턴(36)이 통전 가능하게 연결되도록 한다.

즉, 상기 인쇄회로기판(10)의 내부층들중 어느 하나의 내부층에 존재하면서 인쇄회로기판(10)의 바깥쪽 모서리 위치를 향해 연장되는 제2전도성 회로패턴(36)에 상기 제1전도성 비아홀(34)이 통전 가능하게 연결되도록 한다.

또한, 상기 인쇄회로기판(10)의 끝단 부위 즉, 인쇄회로기판(10)의 모서리 바로 전 위치에 상기 제2전도성 회로패턴(36)과 통전되도록 제2전도성 비아홀(37)이 상하로 관통된다.

또한, 상기 인쇄회로기판(10)의 끝단 부위 즉, 상기 제2전도성 비아홀(37)의 상단부에서 인쇄회로기판(10)의 모서리 끝단까지 구간에 제2전도성 비아홀(37)의 상단부와 통전 가능하게 연결되는 제3전도성 회로패턴(38)이 형성된다.

이때, 상기 제2전도성 비아홀(37)과 제3전도성 회로패턴(38)은 인쇄회로기판(10)의 모서리 부분에 거의 인접된 상태이므로, 벤딩력을 많이 받아 구조적으로 취약한 볼랜드 부분과는 달리 인쇄회로기판(10)의 워피지 또는 벤딩시 크게 영향을 받지 않는다.

이와 같이, 마더보드용 인쇄회로기판 또는 보드 레벨 테스트용 인쇄회로기판(10)의 최외곽에 배열된 볼랜드로부터 외부로 연장되는 전도성 회로패턴의 아우터 트레이스를 구조적으로 취약한 부위를 피하여 별도의 비아홀을 이용함과 함께 인쇄회로기판의 내부층에 존재하는 전도성 회로패턴을 따라 형성해줌으로써, 인쇄 회로기판이 한쪽으로 휘어지는 워피지 현상 또는 테스트를 위한 벤딩 모드 실행시 아우터 트레이스에 크랙이 발생하거나, 반도체 패키지의 입출력단자인 솔더볼이 떨어져 나가는 솔더 조인트 크랙이 발생하는 것을 용이하게 방지할 수 있다.

도 1은 본 발명에 따른 반도체 패키지 실장용 인쇄회로기판을 나타내는 단면도,

도 2는 도 1의 인쇄회로기판에 반도체 패키지가 실장된 모습을 나타내는 단면도,

도 3은 종래의 반도체 패키지 실장용 인쇄회로기판을 나타내는 단면도,

도 4는 도 3의 인쇄회로기판에 반도체 패키지가 실장된 모습을 나타내는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 인쇄회로기판 12 : 수지층

14 : 전도성 회로패턴 16 : 커버코트

18 : 볼랜드 20 : 반도체 패키지

22 : 솔더볼 30 : 아우터 트레이스

32 : 제1전도성 회로패턴 34 : 제1전도성 비아홀

36 : 제2전도성 회로패턴 37 : 제2전도성 비아홀

38 : 제3전도성 회로패턴

Claims (2)

1. 수지층 및 전도성 회로패턴이 복수개의 층으로 적층 구성된 마더보드 또는 보드 레벨 테스트용 인쇄회로기판과, 상기 인쇄회로기판의 최외곽에 배열된 볼랜드를 포함하는 반도체 패키지 실장용 인쇄회로기판에 있어서,

   상기 볼랜드로부터 인쇄회로기판의 모서리까지 연장되는 전기적 경로인 아우터 트레이스를 상기 볼랜드로부터 안쪽방향으로 연장하는 동시에 인쇄회로기판의 내부층을 따라 모서리 위치까지 연장시켜 형성시킨 것을 특징으로 하는 반도체 패키지 실장용 인쇄회로기판.
2. 청구항 1에 있어서, 상기 아우터 트레이스는:

   상기 볼랜드로부터 안쪽 방향으로 연장된 제1전도성 회로패턴과;

   상기 제1전도성 회로패턴의 끝단부로부터 인쇄회로기판의 내부로 관통되는 제1전도성 비아홀과;

   상기 전도성 비아홀과 통전 가능하게 연결되며, 상기 인쇄회로기판의 내부층들중 어느 하나의 내부층에 존재하면서 인쇄회로기판의 바깥쪽 모서리 위치를 향해 연장되는 제2전도성 회로패턴과;

   상기 인쇄회로기판의 모서리 바로 전 위치인 끝단부위에 상기 제2전도성 회로패턴과 통전되도록 상하로 관통된 제2전도성 비아홀과;

   상기 제2전도성 비아홀의 상단부와 통전 가능하게 연결되면서 인쇄회로기판의 모서리 끝단까지 연장된 제3전도성 회로패턴;

   으로 구성된 것을 특징으로 하는 반도체 패키지 실장용 인쇄회로기판.

Images