[go: up one dir, main page]

KR100999515B1 - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100999515B1
KR100999515B1 KR1020080113533A KR20080113533A KR100999515B1 KR 100999515 B1 KR100999515 B1 KR 100999515B1 KR 1020080113533 A KR1020080113533 A KR 1020080113533A KR 20080113533 A KR20080113533 A KR 20080113533A KR 100999515 B1 KR100999515 B1 KR 100999515B1
Authority
KR
South Korea
Prior art keywords
insulator
seed layer
printed circuit
circuit board
layer portion
Prior art date
Application number
KR1020080113533A
Other languages
English (en)
Other versions
KR20100054568A (ko
Inventor
김태귀
신영환
이재수
이태곤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080113533A priority Critical patent/KR100999515B1/ko
Priority to TW098113386A priority patent/TWI383724B/zh
Priority to US12/428,776 priority patent/US8084696B2/en
Priority to JP2009108507A priority patent/JP5263830B2/ja
Priority to DE102009023629A priority patent/DE102009023629B4/de
Publication of KR20100054568A publication Critical patent/KR20100054568A/ko
Application granted granted Critical
Publication of KR100999515B1 publication Critical patent/KR100999515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 절연체의 양면을 도통하는 비아와, 상기 비아와 직접 연결되도록 상기 절연체의 일면에 형성되는 패드부를 포함하는 인쇄회로기판을 제조하는 방법으로서, 절연체의 일면에 일부가 볼록하게 형성되는 시드층부를 형성하는 단계; 시드층부의 볼록한 영역에 상응하는 절연체의 타면을 가공하여, 비아홀을 형성하는 단계; 비아홀의 내부에 층간 도통을 위한 비아를 형성하는 단계; 및 시드층 상에 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, VOP 구조를 유지하면서 보다 미세한 피치를 갖는 패턴을 형성할 수 있으며, 비아홀 가공 시 기판 하부가 관통되는 것을 방지할 수 있다.
인쇄회로기판, 비아 온 패드(via on pad, VOP), 시드층

Description

인쇄회로기판 제조방법{Manufacturing method of printed circuit board}
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
기판의 고밀도/고집적화 경향에 따라, 패키지를 기판에 실장함에 있어, 와이어를 이용한 방식과 함께, 도 1에 도시된 바와 같이 기판(1)의 하면에 형성된 패드(3) 및 솔더볼(4)을 이용하는 방식이 많이 이용되고 있다.
그런데, 도 1에 도시된 구조의 경우, 비아(2) 및 패드(3)를 위한 면적이 각각 필요하게 되는 문제가 제기되어, 최근, 도 2에 도시된 바와 같이 회로패턴(6)이 형성된 기판(5)을 관통하는 비아(7)와 패드(8)가 직접 연결되고, 그 패드(8)에 솔더볼(9)이 결합되는 구조가 제시되었다. 이러한 구조를 VOP(via on pad)구조라 한다.
이와 같은 VOP구조를 구현함에 있어, 비아홀을 형성하는 공정은 주로 레이저 드릴을 통해 수행되는데, 동박적층판과 같이 금속막이 형성되어 있는 기판에 대해 비아홀을 형성하는 경우에는, 레이저 드릴에 의해 하부 금속막이 관통되는 문제가 발생할 수 있다.
이러한 문제를 방지하기 위한 방법으로, 하부 금속막의 두께를 증가시키는 방법이 시도되었으나, 하부 금속막이 두꺼워짐에 따라 미세회로를 구현하기가 어려워지는 문제가 새롭게 제기되었다.
또한, 레이저 드릴의 에너지를 줄이는 방법 또한 제시되었으나, 이 경우에는, 비아홀을 형성하는 데에 효율적이지 못하다는 문제가 제기되었다.
본 발명은 기판 하부가 관통되는 것을 방지할 수 있으며, 공정 효율을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연체; 절연체의 양면을 도통하는 비아; 비아와 직접 연결되도록 절연체의 일면에 형성되는 패드부를 포함하되, 패드부는, 비아와 직접 연결되도록 절연체의 일면에 형성되며, 비아에 상응하는 영역이 볼록하게 형성되도록 단차가 형성된 시드층부; 및 시드층부 상에 형성되는 도금층을 포함하는 것을 특징으로 하는 인쇄회로기판을 제공할 수 있다.
도금층 상에는 표면처리층이 형성될 수 있으며, 시드층부의 볼록한 영역의 면적은, 시드층부와 접하는 비아의 단면적보다 크거나 같을 수 있다.
본 발명의 다른 측면에 따르면, 절연체의 양면을 도통하는 비아와, 상기 비아와 직접 연결되도록 상기 절연체의 일면에 형성되는 패드부를 포함하는 인쇄회로 기판을 제조하는 방법으로서, 절연체의 일면에 일부가 볼록하게 형성되는 시드층부를 형성하는 단계; 시드층부의 볼록한 영역에 상응하는 절연체의 타면을 가공하여, 비아홀을 형성하는 단계; 비아홀의 내부에 층간 도통을 위한 비아를 형성하는 단계; 및 시드층 상에 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.
도금층 상에 표면처리층을 형성하는 단계를 더 수행할 수 있으며, 시드층부의 볼록한 영역의 면적은, 시드층부와 접하는 비아의 단면적보다 크거나 같을 수 있다.
본 발명의 바람직한 실시예에 따르면, VOP 구조를 유지하면서 보다 미세한 피치를 갖는 패턴을 형성할 수 있으며, 비아홀 가공 시 기판 하부가 관통되는 것을 방지할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체 적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
먼저, 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법에 대해 설명하도록 한다. 도 3은 본 발명의 일 실시예에 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 4 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 4 내지 도 9를 참조하면, 절연체(10), 금속층(11, 12), 시드층부(11'), 에칭레지스트(13), 비아홀(14), 비아(15), 패턴(20, 21), 패드부(22), 솔더레지스트(30), 표면처리층(40), 솔더볼(50), 전자소자(60), 전극(62), 몰딩부(65), 와이어(70)가 도시되어 있다.
먼저, 절연체(10)의 일면에, 일부가 볼록하게 형성되는 시드층부(11')를 형성한다(S110). 이에 대해 보다 구체적으로 설명하면 다음과 같다.
우선, 도 4에 도시된 바와 같이, 절연체(10)의 양면에 동박과 같은 금속층(11, 12)이 형성된 기판을 준비한다. 이러한 기판으로는 동박적층판 등이 이용될 수 있다.
그리고 나서, 도 5에 도시된 바와 같이, 기판의 하면에 패터닝 된 에칭레지스트(13)를 형성한다. 이러한 에칭레지스트(13)를 형성하기 위하여, 기판의 하면에 드라이필름을 적층한 다음, 이를 선택적으로 노광 및 현상하는 방법을 이용할 수 있다.
그 다음으로, 금속층(11)을 에칭한다. 이 때, 에칭공정은, 도 6에 도시된 바와 같이, 절연체(10)가 노출되지 않을 정도로 수행된다. 즉, 노출된 금속층(11)의 두께가 얇아질 정도로만 에칭공정이 수행되는 것이다.
이상의 공정을 거치게 되면, 절연체(10)의 하면에는, 에칭레지스트(13)에 의해 커버되었던 부분(11b)이 볼록하게 형성되는 시드층부(11')가 형성될 수 있게 된다.
이렇게 시드층부(11')를 형성한 다음, 도 7에 도시된 바와 같이, 시드층부(11')의 볼록한 영역(11b)에 상응하는 절연체(10)의 타면 즉, 상면을 가공하여, 비아홀(14)을 형성한다(S120). 비아홀(14)을 형성하기 위하여 레이저 드릴을 이용할 수 있다.
본 실시예에 따르면, 전술한 바와 같이, 절연체(10)의 하면에 형성되는 시드층부(11') 중, 비아홀(14)이 가공될 부분은 볼록하게 형성되어 있으므로, 레이저 드릴 등을 통해 비아홀(14)을 가공하는 과정에서 절연체(10) 하면의 시드층부(11')가 관통될 염려를 줄일 수 있게 된다. 이 때, 볼록한 영역(11b)이 비아홀(14)의 하부 단면적보다 크게 형성되도록 함으로써, 시드층이 관통될 염려를 더욱 줄일 수도 있다.
뿐만 아니라, 시드층부(11') 중 비아홀(14)이 가공될 부분(11b)만 선택적으로 두껍게 하고, 나머지 부분(11a)은 얇게 형성함으로써, 추후 도금 공정을 통해 미세한 패턴을 형성할 수도 있게 되는 효과를 나타낼 수 있게 된다.
그 다음으로, 도 8에 도시된 바와 같이, 비아홀(14)의 내부에 비아(15)를 형성하고(S130), 패드부(22)에 상응하도록, 시드층부(11') 상에 도금층(22a)을 형성한다(S140). 비아(15)를 형성하는 방법으로는 도금공정을 이용할 수 있으며, 이 경우, 비아홀(14) 내부에 형성되는 비아(15)와 시드층부(11') 상에 형성되는 도금층(22a)은 동일한 공정을 통해 형성될 수 있다.
도면에 도시되지는 않았으나, 시드층부(11') 상에 도금층(22a)을 형성하기 위하여, 절연체(10)의 하면에 형성된 시드층부(11') 상에 패터닝 된 도금레지스트(미도시)를 형성한 다음, 전해도금을 수행하고, 플래시 에칭(flash etching)을 수행하는 방법을 이용할 수 있다.
이상의 공정을 통해 비아(15)와 회로패턴(20, 21) 및 패드부(22)에 대한 패터닝이 완료된 모습이 도 8에 도시되어 있다.
그리고 나서, 패드부(22)와 같이 노출될 필요가 있는 부분을 제외하고는 솔더레지스트(30)를 이용하여 커버한 다음, 표면처리층(40)을 형성한다(S150). 즉, 추후 솔더볼이 형성될 패드부(22) 상에 표면처리층(40)을 형성하는 것이다. 표면처리층(40)은 니켈/금을 도금하는 방법을 통해 형성될 수 있다.
도 10에는 상술한 공정을 통해 제조된 인쇄회로기판을 구비하는 패키지가 도시되어 있다. 도 10을 참조하면, 비아(15)와 직접 접촉하는 패드부(22) 상에 표면처리층(40)이 형성되고 그 위에 솔더볼(50)이 형성되며, 인쇄회로기판의 상부에는 전극(62)이 형성된 전자소자(60)가 안착되어 회로패턴(20) 등과 와이어(70)를 통해 접속된다. 전자소자(60)는 몰딩부(65)에 의해 커버될 수 있다.
한편, 전술한 실시예에서는 일부가 볼록한 형상을 갖는 시드층부를 형성하는 방법으로 두꺼운 금속층을 에칭하는 방법을 제시하였으나, 얇은 금속막에 도금하는 방법을 이용할 수도 있다.
즉, 도 11에 도시된 바와 같이, 양면에 각각 얇은 금속막(11-1, 12')이 형성된 절연체(10)를 준비한 다음, 도 12에 도시된 바와 같이 하부 금속막(11-1)에 패터닝 된 도금레지스트(13')를 형성하고 도금을 수행한 후, 도 13에 도시된 바와 같이 도금레지스트(13')를 제거하는 것이다.
이러한 방법을 통해서도, 전술한 실시예의 경우와 마찬가지로, 비아홀이 가공될 부분(11-2)이 볼록하게 형성되는 시드층부(11')를 형성할 수 있게 된다.
이 후의 공정은 전술한 실시예의 경우와 동일하므로, 이에 대한 구체적인 설명은 생략하도록 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1 및 도 2는 종래기술에 따른 인쇄회로기판을 나타내는 단면도.
도 3은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도.
도 4 내지 도 9는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 공정도.
도 10은 본 발명의 일 측면에 따른 인쇄회로기판을 구비하는 패키지를 나타내는 단면도.
도 11 내지 도 13은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 다른 실시예를 나타내는 공정도.
<도면의 주요부분에 대한 부호의 설명>
10: 절연체 11, 12: 금속층
11': 시드층부 13: 에칭레지스트
14: 비아홀 15: 비아
20, 21: 패턴 22: 패드부
30: 솔더레지스트 40: 표면처리층
50: 솔더볼 60: 전자소자
62: 전극 65: 몰딩부
70: 와이어

Claims (6)

  1. 절연체;
    상기 절연체의 양면을 도통하는 비아;
    상기 비아와 직접 연결되도록 상기 절연체의 일면에 형성되는 패드부를 포함하되,
    상기 패드부는,
    상기 비아와 직접 연결되도록 상기 절연체의 일면에 형성되며, 상기 비아에 상응하는 영역이 볼록하게 형성되도록 단차가 형성된 시드층부; 및
    상기 시드층부 상에 형성되는 도금층을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 도금층 상에 형성되는 표면처리층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 시드층부의 볼록한 영역의 단면적은, 상기 시드층부와 접하는 상기 비아의 단면적보다 크거나 같은 것을 특징으로 하는 인쇄회로기판.
  4. 절연체의 양면을 도통하는 비아와, 상기 비아와 직접 연결되도록 상기 절연체의 일면에 형성되는 패드부를 포함하는 인쇄회로기판을 제조하는 방법으로서,
    상기 절연체의 일면에, 일부가 볼록하게 형성되는 시드층부를 형성하는 단계;
    상기 시드층부의 볼록한 영역에 상응하는 상기 절연체의 타면을 가공하여, 비아홀을 형성하는 단계;
    상기 비아홀의 내부에 상기 비아를 형성하는 단계; 및
    상기 패드부에 상응하도록, 상기 시드층부 상에 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  5. 제4항에 있어서,
    상기 도금층 상에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제4항에 있어서,
    상기 시드층부의 볼록한 영역의 단면적은, 상기 시드층부와 접하는 상기 비아의 단면적보다 크거나 같은 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020080113533A 2008-11-14 2008-11-14 인쇄회로기판 제조방법 KR100999515B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080113533A KR100999515B1 (ko) 2008-11-14 2008-11-14 인쇄회로기판 제조방법
TW098113386A TWI383724B (zh) 2008-11-14 2009-04-22 印刷電路板及其製造方法
US12/428,776 US8084696B2 (en) 2008-11-14 2009-04-23 Printed circuit board and manufacturing method thereof
JP2009108507A JP5263830B2 (ja) 2008-11-14 2009-04-27 印刷回路基板及びその製造方法
DE102009023629A DE102009023629B4 (de) 2008-11-14 2009-05-27 Leiterplatte und Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113533A KR100999515B1 (ko) 2008-11-14 2008-11-14 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20100054568A KR20100054568A (ko) 2010-05-25
KR100999515B1 true KR100999515B1 (ko) 2010-12-09

Family

ID=42105299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113533A KR100999515B1 (ko) 2008-11-14 2008-11-14 인쇄회로기판 제조방법

Country Status (5)

Country Link
US (1) US8084696B2 (ko)
JP (1) JP5263830B2 (ko)
KR (1) KR100999515B1 (ko)
DE (1) DE102009023629B4 (ko)
TW (1) TWI383724B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323768B1 (ja) * 2016-06-03 2018-05-16 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板
WO2019014554A1 (en) * 2017-07-13 2019-01-17 Cellink Corporation METHODS AND DEVICES OF INTERCONNECTION CIRCUITS

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244127A (ja) 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2002057429A (ja) 2000-08-10 2002-02-22 Sony Chem Corp 両面接続用フレキシブル配線板
KR100719287B1 (ko) * 1998-07-08 2007-05-18 이비덴 가부시키가이샤 인쇄된 배선판 및 이의 제조 방법
KR100726238B1 (ko) * 2006-07-28 2007-06-08 삼성전기주식회사 다층 인쇄회로기판 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170819A (en) * 1978-04-10 1979-10-16 International Business Machines Corporation Method of making conductive via holes in printed circuit boards
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
JP2007208298A (ja) * 1997-01-10 2007-08-16 Ibiden Co Ltd プリント配線板
US5796163A (en) * 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint
JP2000012991A (ja) 1998-06-18 2000-01-14 Nitto Denko Corp 異なる厚さの導体層を有する回路基板形成部材およびそれを用いた回路基板
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
US6407458B1 (en) * 2000-05-04 2002-06-18 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
DE10120408B4 (de) * 2001-04-25 2006-02-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
JP2003142827A (ja) * 2001-10-31 2003-05-16 Sony Corp 多層プリント配線基板及びその製造方法
JP2003243824A (ja) * 2002-02-13 2003-08-29 Casio Micronics Co Ltd 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法
JP2004031710A (ja) * 2002-06-27 2004-01-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
TWI299247B (en) * 2006-06-22 2008-07-21 Phoenix Prec Technology Corp Substrate with surface process structure and method for manufacturing the same
KR100894311B1 (ko) 2007-06-25 2009-04-24 유남전기(주) 열교환기 시스템용 필터드라이어

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719287B1 (ko) * 1998-07-08 2007-05-18 이비덴 가부시키가이샤 인쇄된 배선판 및 이의 제조 방법
JP2000244127A (ja) 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2002057429A (ja) 2000-08-10 2002-02-22 Sony Chem Corp 両面接続用フレキシブル配線板
KR100726238B1 (ko) * 2006-07-28 2007-06-08 삼성전기주식회사 다층 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR20100054568A (ko) 2010-05-25
DE102009023629B4 (de) 2013-05-29
TWI383724B (zh) 2013-01-21
JP5263830B2 (ja) 2013-08-14
TW201019813A (en) 2010-05-16
US20100122842A1 (en) 2010-05-20
JP2010199530A (ja) 2010-09-09
DE102009023629A1 (de) 2010-05-20
US8084696B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
TWI413461B (zh) 佈線板之製造方法
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
KR101987374B1 (ko) 인쇄회로기판 및 그의 제조 방법
US9907164B2 (en) Printed circuit board and method for manufacturing the same
TWI606765B (zh) 電路板及其製作方法
TWI252721B (en) Method of manufacturing double-sided printed circuit board
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR101013992B1 (ko) 인쇄회로기판 제조방법
JP4203425B2 (ja) 両面型回路配線基板の製造方法
JP2003273510A (ja) プリント基板の製造方法
JP4256454B2 (ja) 配線基板の製造方法及び配線基板
TWI398205B (zh) 印刷電路基板的製造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법
US7807034B2 (en) Manufacturing method of non-etched circuit board
TW201446099A (zh) 電路板製作方法
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20130039080A (ko) 인쇄회로기판 및 그 제조 방법
KR20100135603A (ko) 인쇄회로기판 및 그 제조방법
KR20120015397A (ko) 인쇄회로기판의 제조 방법
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
JPH0548246A (ja) フレキシブルプリント配線板の製造方法
KR100997801B1 (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081114

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100720

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20101201

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130916

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20151005

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20161004

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20171011

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20181002

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220913