KR100997801B1

KR100997801B1 - Printed Circuit Board Manufacturing Method

Info

Publication number: KR100997801B1
Application number: KR1020080117726A
Authority: KR
Inventors: 목지수; 유제광; 김성용; 류창섭
Original assignee: 삼성전기주식회사
Priority date: 2008-11-25
Filing date: 2008-11-25
Publication date: 2010-12-02
Anticipated expiration: 2028-11-25
Also published as: KR20100059082A

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. (a) 절연체의 표면에 수지층이 형성된 형태의 절연기판을 준비하는 단계; (b) 절연기판의 상하를 관통하는 관통홀을 가공하는 단계; (c) 관통홀에 도전물질을 충전하는 단계; (d) 수지층에 금속층을 적층하는 단계; (e) 도전물질의 표면이 노출되도록 금속층의 일부를 제거하여, 회로패턴을 형성하는 단계; 및 (f) 회로패턴이 수지층에 매립되도록, 회로패턴을 압착하는 단계를 포함하는 인쇄회로기판 제조방법은, 박형의 인쇄회로기판을 제조할 수 있으며, 고밀도 회로패턴의 신뢰성을 향상시킬 수 있다.A printed circuit board and a method of manufacturing the same are disclosed. (a) preparing an insulating substrate having a resin layer formed on the surface of the insulator; (b) processing the through holes penetrating the upper and lower sides of the insulating substrate; (c) filling the through hole with a conductive material; (d) laminating a metal layer on the resin layer; (e) removing a portion of the metal layer to expose the surface of the conductive material, thereby forming a circuit pattern; And (f) compressing the circuit pattern so that the circuit pattern is embedded in the resin layer. The printed circuit board manufacturing method may produce a thin printed circuit board and improve reliability of the high density circuit pattern. .

인쇄회로기판, 압착, 수지층 Printed Circuit Board, Crimping, Resin Layer

Description

Manufacturing method for printed circuit board

본 발명은 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a printed circuit board manufacturing method.

전자산업이 발달함에 따라 고집적 반도체가 개발되고 전자부품의 소형화, 박형화가 가속되어 이러한 전자부품들이 실장되는 인쇄회로 기판에도 소형화, 박형화, 고밀도화가 요구되고 있다. 이를 위하여 인쇄회로 기판의 배선을 미세화하고, 비아의 간격을 세밀화하기 위한 노력들이 지속되고 있다.As the electronic industry develops, highly integrated semiconductors are developed, and miniaturization and thinning of electronic components are accelerating, and miniaturization, thinning, and high density are required in printed circuit boards on which these electronic components are mounted. To this end, efforts are being made to refine the wiring of printed circuit boards and to narrow the gaps of vias.

고밀도 기판의 층간 정합을 개선하기 위하여 비아를 형성하는 레이저 설비의 정합력을 개선하거나 미세회로를 형성하기 위한 새로운 고정합 노광설비들이 개발되고 있으나 이러한 설비의 개선은 회로패턴의 고밀도화와 기판의 박형화에 한계를 지니고 있다.In order to improve interlayer matching of high-density substrates, new fixed-match exposure facilities have been developed to improve the matching force of laser equipment for forming vias or to form microcircuits. There is a limit.

종래기술에 따르면, 양면 동박적층판에 스루홀을 가공하고, 도금, 스루홀 플러깅, 회로제조 등과 같은 공정을 거쳐 내층을 제조 한 후, 상/하 절연재를 적층, 블라인드 비아홀(BVH) 가공 및 도금, 회로형성 등의 공정을 거쳐 인쇄회로기판을 제조하는 방법이 이용되고 있다. 이러한 종래기술에 따르면, 도금두께에 따라 미세회로의 구현 가능 범위가 결정되어 고밀도 기판제조에 한계가 있으며, 제조시간이 증가되는 어려움이 있다.According to the prior art, through-holes are processed on double-sided copper-clad laminates, and inner layers are manufactured through processes such as plating, through-hole plugging, and circuit manufacturing, and then upper and lower insulation materials are laminated, and blind via holes (BVH) processing and plating, A method of manufacturing a printed circuit board through a process such as circuit formation is used. According to this conventional technology, the implementation range of the microcircuit is determined according to the plating thickness, and thus there is a limitation in manufacturing a high density substrate, and there is a difficulty in increasing manufacturing time.

본 발명은 리드타임을 줄일 수 있고, 배선밀도를 높일 수 있으며, 층간접속의 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention provides a printed circuit board capable of reducing lead time, increasing wiring density, and improving reliability of interlayer connection, and a method of manufacturing the same.

본 발명의 일 측면에 따르면, (a) 절연체의 표면에 수지층이 형성된 형태의 절연기판을 준비하는 단계; (b) 절연기판의 상하를 관통하는 관통홀을 가공하는 단계; (c) 관통홀에 도전물질을 충전하는 단계; (d) 수지층에 금속층을 적층하는 단계; (e) 도전물질의 표면이 노출되도록 금속층의 일부를 제거하여, 회로패턴을 형성하는 단계; 및 (f) 회로패턴이 수지층에 매립되도록, 회로패턴을 압착하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.According to one aspect of the invention, (a) preparing an insulating substrate having a resin layer formed on the surface of the insulator; (b) processing the through holes penetrating the upper and lower sides of the insulating substrate; (c) filling the through hole with a conductive material; (d) laminating a metal layer on the resin layer; (e) removing a portion of the metal layer to expose the surface of the conductive material, thereby forming a circuit pattern; And (f) it can provide a printed circuit board manufacturing method comprising the step of pressing the circuit pattern so that the circuit pattern is embedded in the resin layer.

이 때, 수지층은 절연체의 양면에 형성되며, 단계 (d) 내지 단계 (f)는 절연기판의 양면에 대해 동시에 수행될 수 있다.At this time, the resin layer is formed on both sides of the insulator, and steps (d) to (f) may be simultaneously performed on both sides of the insulating substrate.

한편, 도전물질이 선택적으로 노출되도록, 수지층의 표면에 솔더레지스트층을 형성하는 단계를 더 수행할 수도 있으며, 절연체는 경화된 상태(c-stage)인 것 일 수 있다.Meanwhile, a step of forming a solder resist layer on the surface of the resin layer may be further performed to selectively expose the conductive material, and the insulator may be in a hardened state (c-stage).

본 발명의 다른 측면에 따르면, 절연체; 절연체의 양면에 적층된 제1 및 제2 수지층; 절연체와 제1 및 제2 수지층을 관통하는 관통홀; 관통홀에 충전된 도전물질; 및 제1 및 제2 수지층에 각각 매립되어, 도전물질의 측면과 접촉하는 회로패턴을 포함하는 인쇄회로기판을 제공할 수 있다.According to another aspect of the invention, the insulator; First and second resin layers laminated on both surfaces of the insulator; A through hole penetrating through the insulator and the first and second resin layers; A conductive material filled in the through hole; And a circuit pattern embedded in each of the first and second resin layers, the circuit pattern contacting the side surfaces of the conductive material.

도전물질이 선택적으로 노출되도록, 제1 및 제2 수지층의 표면에 형성되는 솔더레지스트층을 더 구비할 수도 있으며, 도전물질과 회로패턴 사이에는 단차가 형성되지 않을 수도 있다.In order to selectively expose the conductive material, a solder resist layer may be further formed on the surfaces of the first and second resin layers, and a step may not be formed between the conductive material and the circuit pattern.

본 발명의 바람직한 실시예에 따르면, 박형의 인쇄회로기판을 제조할 수 있으며, 고밀도 회로패턴의 신뢰성을 향상시킬 수 있다.According to a preferred embodiment of the present invention, it is possible to manufacture a thin printed circuit board, it is possible to improve the reliability of the high-density circuit pattern.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, preferred embodiments of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. And duplicate description thereof will be omitted.

먼저 본 발명의 일 측면에 따른 인쇄회로기판 제조방법에 대해 설명하도록 한다. 도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 9는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 2 내지 도 9를 참조하면, 절연기판(10), 절연체(12), 수지층(14), 이형필름(16), 관통홀(18), 도전물질(20), 금속층(30), 회로패턴(32), 솔더레지스트(40)가 도시되어 있다.First, a description will be given of a printed circuit board manufacturing method according to an aspect of the present invention. 1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an aspect of the present invention, and FIGS. 2 to 9 are views illustrating respective processes of the method of manufacturing a printed circuit board according to an aspect of the present invention. 2 to 9, an insulating substrate 10, an insulator 12, a resin layer 14, a release film 16, a through hole 18, a conductive material 20, a metal layer 30, a circuit Pattern 32, solder resist 40 is shown.

우선, 절연체(12)의 표면에 수지층(14)이 형성된 형태의 절연기판(10)을 준비한다(S110, 도 2 참조). 절연체(12)의 표면에 형성되는 수지층(14)으로는 반경화 상태(B-stage)의 에폭시 등을 이용할 수 있다. 한편, 절연체(12)로는 경화 상태(C-stage)의 언클래드 자재를 이용할 수 있는데, 이렇게 경화된 상태의 언클래드 자재를 이용하는 경우, 추후 적층 공정에서 기판의 스케일이 변화되는 현상을 최소화할 수 있게 되어 원활할 공정 진행이 이루어질 수 있게 된다.First, an insulating substrate 10 having a form in which the resin layer 14 is formed on the surface of the insulator 12 is prepared (S110, see FIG. 2). As the resin layer 14 formed on the surface of the insulator 12, an epoxy or the like in a semi-cured state (B-stage) can be used. Meanwhile, as the insulator 12, an unclad material of a hardened state (C-stage) may be used. When the unclad material of the hardened state is used, a phenomenon in which the scale of the substrate changes in a later lamination process may be minimized. This allows for smooth process progression.

한편, 도 2에 도시된 바와 같이, 수지층(14)은 절연체(12)의 양면에 모두 형성될 수 있으며, 이 때, 절연기판(10)의 표면, 보다 구체적으로는 수지층(14)의 표면에는 PET와 같은 이형필름(16)이 부착되어 수지층(14)의 표면을 외부로부터 보호할 수도 있다. 이처럼 수지층(14)이 절연체(12)의 양면에 모두 형성되는 경우, 이하에서 설명되는 각 공정은 절연기판(10)의 양면에 대해 동시에 수행될 수 있으며, 이 경우, 기판의 구조적인 대칭성을 확보할 수 있게 되어, 기판의 휨 현상을 어느 정도 줄일 수 있는 효과를 기대할 수 있게 된다.On the other hand, as shown in Figure 2, the resin layer 14 may be formed on both sides of the insulator 12, at this time, the surface of the insulating substrate 10, more specifically of the resin layer 14 A release film 16 such as PET may be attached to the surface to protect the surface of the resin layer 14 from the outside. As such, when the resin layer 14 is formed on both surfaces of the insulator 12, each process described below may be performed simultaneously on both surfaces of the insulating substrate 10, in which case, the structural symmetry of the substrate It can be ensured, and the effect which can reduce the warpage phenomenon of a board | substrate to some extent can be expected.

그리고 나서, 절연기판(10)의 상하를 관통하는 관통홀(18)을 가공한다(S120, 도 3 참조). 관통홀(18)은 층간 도통을 위한 비아를 형성하기 위한 것으로서, 준비된 절연기판(10)을 완전히 관통하도록 형성된다. 이러한 관통홀(18)은 CNC(Computer Numerical Control) 가공과 같은 방법을 통해 형성될 수 있으며, 이 밖의 다양한 방법을 통해 관통홀(18)이 가공될 수도 있음은 물론이다.Then, the through hole 18 penetrating the upper and lower sides of the insulating substrate 10 is processed (S120, see Fig. 3). The through hole 18 is for forming a via for interlayer conduction and is formed to completely penetrate the prepared insulating substrate 10. The through hole 18 may be formed through a method such as CNC (Computer Numerical Control) processing, and the through hole 18 may be processed through various other methods.

다음으로, 관통홀(18)에 도전물질(20)을 충전한다(S130, 도 4 참조). 관통홀(18)에 충전되는 도전물질(20)은 절연기판(10)의 상하 도통을 구현하는 비아로서의 기능을 수행할 수 있게 된다. 도전물질(20)로는 페이스트 상태의 구리(Cu) 또는 은(Ag) 등을 이용할 수 있으며, 이 밖의 도전성을 갖는 다양한 재료를 이용할 수도 있다.Next, the conductive material 20 is filled in the through hole 18 (S130, see FIG. 4). The conductive material 20 filled in the through hole 18 may function as a via for implementing the vertical conduction of the insulating substrate 10. As the conductive material 20, copper (Cu), silver (Ag), or the like in a paste state may be used, and various other materials having conductivity may be used.

도면에는 도시되지 않았으나, 관통홀(18)에 도전물질(20)을 충전하기 위하여 별도의 커버필름을 절연기판(10)의 일면에 부착한 상태에서 반대 편을 통해 도전물질(20)을 주입하는 방법을 이용할 수 있음은 물론이다. 이 밖에도 도금공정과 같은 다양한 방법을 통해 관통홀(18)의 내부에 도전물질(20)을 충전할 수도 있다.Although not shown in the drawing, the conductive material 20 is injected through the opposite side in a state where a separate cover film is attached to one surface of the insulating substrate 10 to fill the conductive material 20 in the through hole 18. Of course, the method can be used. In addition, the conductive material 20 may be filled in the through hole 18 through various methods such as a plating process.

그리고 나서, 수지층(14)에 금속층(30)을 적층한다(S140, 도 5 참조). 금속층(30)은 이하에서 설명될 에칭 공정을 통해 회로패턴(32)으로서의 기능을 수행할 수 있게 되는 부분으로서, 동박(Cu) 등이 이용될 수 있다. 이러한 금속층(30)은 절연기판(10)의 표면에 형성된 수지층(14)에 가접되는 형태로 적층된다.Then, the metal layer 30 is laminated on the resin layer 14 (S140, see FIG. 5). The metal layer 30 may be a copper foil (Cu) or the like as a portion that can perform a function as the circuit pattern 32 through an etching process to be described below. The metal layer 30 is stacked in such a manner as to be in contact with the resin layer 14 formed on the surface of the insulating substrate 10.

이 후, 도전물질(20)의 표면이 노출되도록 금속층(30)의 일부를 제거하여, 회로패턴(32)을 형성한다(S150, 도 6 참조). 도전물질(20)은 층간 도통을 위한 비아로서의 기능을 수행하게 되는데, 이러한 도전물질(20)의 표면이 노출되도록 회로패턴(32)을 형성함으로써, 추후 설명될 압착 공정을 통해, 도전물질(20) 즉, 비아와 회로패턴(32)이 수직 형태의 접속 구조를 갖는 것이 아니라 수평 형태의 접속 구조를 갖도록 할 수 있다. 즉, 회로패턴(32)이 비아의 측면과 접촉하여 전기적으로 연결되도록 할 수 있는 것이다. 이러한 구조를 통해, 인쇄회로기판의 두께가 필요 이상으로 증대되는 것을 방지할 수 있게 되어, 박형화에 유리한 결과를 가져올 수 있게 된다.Thereafter, a portion of the metal layer 30 is removed to expose the surface of the conductive material 20 to form a circuit pattern 32 (S150, see FIG. 6). The conductive material 20 functions as a via for interlayer conduction, and by forming the circuit pattern 32 to expose the surface of the conductive material 20, through a crimping process to be described later, the conductive material 20 That is, the via and the circuit pattern 32 may have a horizontal connection structure instead of a vertical connection structure. That is, the circuit pattern 32 may be electrically connected to the side of the via. Through such a structure, the thickness of the printed circuit board can be prevented from being increased more than necessary, and the result can be advantageous in thinning.

도면에는 도시되지 않았으나, 금속층(30)의 일부를 제거하여 회로패턴(32)을 형성하기 위하여, 형성하고자 하는 회로패턴(32)의 형상에 맞게 패터닝 된 에칭레지스트를 형성한 후, 에칭액을 도포하여 금속층(30)을 선택적으로 식각한 다음, 에칭레지스트를 제거하는 방법을 이용할 수 있다.Although not shown in the drawing, in order to form a circuit pattern 32 by removing a part of the metal layer 30, after forming an etching resist patterned to match the shape of the circuit pattern 32 to be formed, by applying an etching solution A method of selectively etching the metal layer 30 and then removing the etching resist may be used.

그리고 나서, 회로패턴(32)이 수지층(14)에 매립되도록, 회로패턴(32)을 압착한다(S160, 도 7 및 도 8 참조). 전술한 바와 같이 회로패턴(32)이 반경화 상 태(B-stage)인 경우, 수지층(14)이 충분한 유동성을 가질 수 있기 때문에, 수지층(14)의 표면에 형성된 회로패턴(32)을 압착함으로써, 회로패턴(32)이 수지층(14)의 내부에 매립되도록 할 수 있다. 이와 같은 방법을 통해 회로패턴(32)을 수지층(14)의 내부에 매립시킴으로써, 인쇄회로기판의 두께를 줄일 수 있게 되어, 박형화에 유리한 결과를 가져올 수 있게 된다. 뿐만 아니라, 회로패턴(32)이 비아의 측면과 접촉하여 전기적으로 연결되도록 함으로써, 인쇄회로기판의 두께가 필요 이상으로 증대되는 것을 방지할 수 있게 되어, 박형화에 유리한 결과를 가져올 수 있게 된다.Then, the circuit pattern 32 is crimped so that the circuit pattern 32 is embedded in the resin layer 14 (see S160, FIGS. 7 and 8). As described above, when the circuit pattern 32 is in the semi-cured state (B-stage), since the resin layer 14 may have sufficient fluidity, the circuit pattern 32 formed on the surface of the resin layer 14 By pressing, the circuit pattern 32 can be embedded in the resin layer 14. By embedding the circuit pattern 32 in the resin layer 14 through such a method, it is possible to reduce the thickness of the printed circuit board, it is possible to bring a favorable result for thinning. In addition, by allowing the circuit pattern 32 to be electrically connected in contact with the side surface of the via, it is possible to prevent the thickness of the printed circuit board from increasing more than necessary, which may result in a thinning.

그 다음으로, 도전물질(20) 또는 회로패턴(32)이 선택적으로 노출되도록, 수지층(14)의 표면에 솔더레지스트층(40)을 형성한다(S170, 도 9 참조). 이러한 솔더레지스트(40)를 통하여 회로패턴을 외부로부터 보호할 수 있게 된다.Next, the solder resist layer 40 is formed on the surface of the resin layer 14 so as to selectively expose the conductive material 20 or the circuit pattern 32 (S170, see FIG. 9). Through the solder resist 40, the circuit pattern can be protected from the outside.

이상에서 설명한 방법을 통해 제조된 인쇄회로기판이 도 9에 도시되어 있다. 이러한 인쇄회로기판은 절연체(12); 절연체(12)의 양면에 적층된 제1 및 제2 수지층(14); 절연체(12)와 제1 및 제2 수지층(14)을 관통하는 관통홀(18); 관통홀(18)에 충전된 도전물질(20); 및 제1 및 제2 수지층(14)에 각각 매립되어, 도전물질(20)의 측면과 접촉하는 회로패턴(32)을 구비한다.A printed circuit board manufactured by the method described above is illustrated in FIG. 9. Such a printed circuit board includes an insulator 12; First and second resin layers 14 laminated on both surfaces of the insulator 12; A through hole 18 penetrating through the insulator 12 and the first and second resin layers 14; A conductive material 20 filled in the through hole 18; And a circuit pattern 32 embedded in the first and second resin layers 14 to be in contact with the side surface of the conductive material 20, respectively.

즉, 본 실시예에 따른 인쇄회로기판은 양면의 회로패턴(32)이 모두 수지층(14)에 매립되는 구조를 갖게 되며, 이들을 각각 관통홀(18)에 충전된 도전물질(20), 즉 비아와 수평 접속 구조를 갖게 된다. 다시 말해, 비아의 상면(또는 하 면)을 통해 회로패턴(32)이 접속되는 것이 아니라, 비아의 측면을 통해 회로패턴(32)이 접속되는 것이다. 이러한 구조를 통해, 인쇄회로기판의 두께가 필요 이상으로 증대되는 것을 방지할 수 있게 되어, 인쇄회로기판의 박형화를 구현할 수 있게 된다.That is, the printed circuit board according to the present exemplary embodiment has a structure in which the circuit patterns 32 on both sides are embedded in the resin layer 14, and the conductive materials 20 filled in the through holes 18 are respectively. It will have a horizontal connection with the vias. In other words, the circuit pattern 32 is not connected through the top (or bottom) of the via, but the circuit pattern 32 is connected through the side of the via. Through this structure, the thickness of the printed circuit board can be prevented from being increased more than necessary, and the thickness of the printed circuit board can be realized.

회로패턴(32)이 매립된 수지층(14)의 표면에는, 도전물질(20) 또는 회로패턴(32) 등이 선택적으로 노출되도록, 솔더레지스트층(40)이 형성되어 회로패턴(32)을 외부로부터 보호할 수 있다.On the surface of the resin layer 14 having the circuit pattern 32 embedded therein, a solder resist layer 40 is formed to selectively expose the conductive material 20, the circuit pattern 32, or the like, thereby forming the circuit pattern 32. Protect from the outside.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to an aspect of the present invention.

도 2 내지 도 9는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.2 to 9 are views showing each step of the method for manufacturing a printed circuit board according to an aspect of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 절연기판10: insulation board

12: 절연체12: insulator

14: 수지층14: resin layer

16: 이형필름16: release film

18: 관통홀18: through hole

20: 도전물질20: conductive material

30: 금속층30: metal layer

32: 회로패턴32: circuit pattern

40: 솔더레지스트층40: solder resist layer

Claims

(a) preparing an insulating substrate having a resin layer formed on the surface of the insulator;

(b) processing a through hole penetrating the upper and lower sides of the insulating substrate;

(c) filling a conductive material in the through hole;

(d) laminating a metal layer on the resin layer;

(e) forming a circuit pattern by removing a portion of the metal layer to expose a surface of the conductive material; And

and (f) pressing the circuit pattern so that the circuit pattern is embedded in the resin layer.

The method of claim 1,

The resin layer is formed on both sides of the insulator,

The step (d) to step (f) is a printed circuit board manufacturing method, characterized in that performed simultaneously on both sides of the insulating substrate.

The method according to claim 1 or 2,

And forming a solder resist layer on the surface of the resin layer to selectively expose the conductive material or the circuit pattern.

The method according to claim 1 or 2,

The insulator is a printed circuit board, characterized in that the cured state (c-stage).

delete