[go: up one dir, main page]

KR100992136B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR100992136B1
KR100992136B1 KR1020030073150A KR20030073150A KR100992136B1 KR 100992136 B1 KR100992136 B1 KR 100992136B1 KR 1020030073150 A KR1020030073150 A KR 1020030073150A KR 20030073150 A KR20030073150 A KR 20030073150A KR 100992136 B1 KR100992136 B1 KR 100992136B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
region
organic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030073150A
Other languages
English (en)
Other versions
KR20050037870A (ko
Inventor
정수임
이유경
주진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030073150A priority Critical patent/KR100992136B1/ko
Publication of KR20050037870A publication Critical patent/KR20050037870A/ko
Application granted granted Critical
Publication of KR100992136B1 publication Critical patent/KR100992136B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 다결정 규소층, 다결정 규소층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되며 있으며 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 층간 절연막, 층간 절연막 위에 형성되며 소스 영역과 연결되는 소스 전극을 포함하는 데이터선, 층간 절연막 위에 형성되며 드레인 영역과 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되어 있는 유기막, 유기막 위에 형성되어 있으며 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 유기막은 유기막을 구성하는 물질의 전체 조성비 중 1~10%의 실리콘계 가교 접착제를 함유하고 있다.
유기막, 들뜸 현상, 실리콘계 가교 촉진제

Description

박막 트랜지스터 표시판{Thin film transistor array panel}
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 있어서 열 공정에 따른 유기막의 접착 정도 및 내열 강도를 나타낸 도면이고,
도 4는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선 및 V'-V'' 선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 표시판에 관한 것으로서, 특히 반도체층으로 다결정 규소를 이용한 박막 트랜지스터 표시판에 관한 것이다.
박막 트랜지스터 표시판(Thin Film Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 화상 신호를 제어하는 스위칭 소자이다.
이때, 데이터선과 드레인 전극 및 화소 전극 사이에는 데이터선과 화소 전극을 절연하는 유기막이 위치하며, 화소 전극은 유기막에 위치하는 접촉구를 통하여 드레인 전극과 연결한다. 여기서 데이터선은 신호선의 저항을 줄이기 위하여 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW)과 같은 몰리브덴 함유 금속으로 이루어지며, 화소 전극은 ITO와 같은 투명 도전 물질로 이루어진다.
그러나, 몰리브덴 함유 금속으로 이루어진 데이터선과 ITO와 같은 투명 도전 물질로 이루어진 화소 전극은 유기막과의 접착성이 떨어져 데이터선과 화소 전극 사이의 유기막이 들뜨는 현상이 발생한다. 또한, 그로 인하여 데이터선의 단선 결함(open defect) 또는 이물질 발생 따위의 불량이 발생되어 박막 트랜지스터 표시판의 제조 수율을 감소시킨다.
본 발명이 이루고자 하는 기술적 과제는 데이터선과 화소 전극을 절연하는 유기막의 들뜸 현상을 방지할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판을 마련한다.
보다 상세하게는 절연 기판 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 다결정 규소층, 다결정 규소층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되며 있으며 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 층간 절연막, 층간 절연막 위에 형성되며 소스 영역과 연결되는 소스 전극을 포함하는 데이터선, 층간 절연막 위에 형성되며 드레인 영역과 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되어 있는 유기막, 유기막 위에 형성되어 있으며 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 유기막은 유기막을 구성하는 물질의 전체 조성비 중 1% 초과 10%이하의 실리콘계 가교 접착제를 함유하고 있는 박막 트랜지스터 표시판을 마련한다.
여기서 화소 전극은 투과창을 가지는 반사 전극과 투과 전극으로 이루어지는 것이 바람직하다.
또한 소스 영역과 상기 채널 영역 사이, 상기 드레인 영역과 상기 채널 영역 사이에 저농도 도핑 영역을 더 포함하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(10) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있다. 차단층(111) 위에 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(lightly doped drain)(152)이 포함된 다결정 규소층(150)이 형성되어 있다. 저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생 하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 N형 또는 P형 도전형 불순물이 고농도로 도핑되고, 채널 영역(154)에는 불순물이 도핑되지 않는다.
다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다.
그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성할 수 있다.
게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금[보기: 알루미늄-네오디뮴(Nd) 합금] 등 알루미늄 계열의 금속으로 이루어진다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에는 층간 절연막(601)이 형성되어 있다. 절연막(601)은 SiO2/SiN로 이루어진 이중층으로 형성한다. SiO2 단일층보다는 SiO2/SiN 이중층으로 형성하면 SiO 2 단일층으로 형성할 때보다 박막 트랜지스터의 신뢰성이 향상된다.
층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.
층간 절연막(601) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
데이터선(171) 및 드레인 전극(175)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위의 몰리브덴 계열의 금속으로 이루어진다.
데이터선(171) 및 드레인 전극(175)을 포함하는 층간 절연막(601) 위에 유 기막(602)이 형성되어 있다. 이러한 유기막(602)은 드레인 전극(175)을 드러내는 제3 접촉구(143)를 가진다. 이때 유기막(602)의 표면에는 요철 형상을 가지는 엠보싱(50)이 형성되어 있다. 엠보싱(50)은 반사 전극을 이용할 때 반사 능력을 향상시킨다.
유기막(602)에는 아래와 같은 [구조식]의 실리콘계 가교 접착제(Silane Coupling Agent : 이하 "SCA"라 함)가 유기막(602)을 구성하는 물질의 전체 조성비 중 1~10% 만큼 함유하고 있다.
[구조식]
Figure 112003039034488-pat00001
그러면 [구조식]의 SCA가 함유되어 있는 유기막(602)의 작용에 대하여 도 3a 내지 도 3c를 참조하여 상세히 설명한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 있어서 열 공정에 따른 유기막의 접착 정도 및 내열 강도를 나타낸 도면이다.
[구조식]의 SCA에서 실란 작용기는 무기계 작용기와 치환되어 유기막(602) 내에서 다수의 가교 결합을 형성할 수 있다. 이러한 가교 결합은 유기막(602)의 하부 또는 상부 표면과 접착되는 도전막 예를 들면, 데이터선(171), 드레인 전극(175) 및 후술하는 화소 전극 등에 대한 접착력을 증가시킨다. 따라서 유기막(602)이 접착 불량으로 인하여 들뜨게 되는 들뜸 현상을 제거할 수 있다.
그러나 [구조식]의 SCA는 실리콘(Si)을 함유하고 있어서 접착력을 증가시키 는 역할뿐만 아니라 가소제(plasticizer)의 역할을 한다. 이에 따라서, SCA가 유기막(602)에 지나치게 많이 함유될 경우에는 가소화 작용으로 인하여 유기막(602)의 내열성을 저하시킬 수 있다. 다시 말해, 유기막(602)에 SCA가 많이 함유되면 일부의 SCA가 가교 결합을 형성하지 못하여 접착력의 향상에 기여하지 못한다. 또한 가교 결합을 형성하지 못한 SCA는 유기막(602) 내의 프리 부피(free volume)를 증가시키며, SCA가 무정형 고분자(amorphous polymer) 주쇄의 회전자 유도 및 체인 슬리밍(Chain Slimming)을 조장한다. 이에 따라 유기막(602)의 유연성을 증가시키게 되어 유기막(602)의 내열성을 저하시킬 수 있다.
이러한 가소화 작용으로 인하여, [구조식]의 SCA가 유기막(602) 내에 15%이상의 함량으로 함유되면 유기막(602)의 내열성이 지나치게 저하되어 도 3c에 도시한 바와 같이, 유기막(602)의 표면에 형성되어 있는 요철 형상의 엠보싱(50)의 요철 높이가 낮아지게 되어 엠보싱(50)의 효과를 기대할 수 없다.
따라서, SCA는 도 3a 및 도 3b에 도시한 바와 같이, 유기막(602)을 구성하는 물질의 전체 조성비 중 1~10% 만큼 함유시키는 것이 바람직하다.
그리고 유기막(602) 위에 ITO로 이루어진 투과 전극(192)이 형성되어 있다.
투과 전극(192) 위에 알루미늄-네오디뮴(AlNd)과 같은 금속으로 이루어지며 제3 접촉구(143)를 통하여 드레인 전극(175)과 연결되는 반사 전극(194)이 형성되어 있다. 이러한 반사 전극(194)과 투과 전극(192)을 화소 전극이라 한다. 또한, 반사 전극(194)에는 투과창(195)이 형성되어 있고, 투과창(195) 부분에는 투과 전극(192)만이 존재한다. 투과창(195)은 투과형으로 사용될 때 백라이트로부터 나오 는 빛이 통과할 수 있는 통로로서 사용되어 투과창(195)을 통해 투과 전극(192)을 투과한 빛이 액정까지 전달한다.
그러면, 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 4 및 도 5를 참고로 하여 상세히 설명한다.
도 4는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선 및 V'-V'' 선을 따라 잘라 도시한 단면도이다.
본 발명의 제2 실시예에서는 동일 물질로 데이터 연결부(171b)와 화소 전극(190)을 동일층에 형성하고 화소 전극(190)과 데이터 연결부(171b)를 반도체층(150)의 소스 및 드레인 영역(153, 155)에 각각 연결하기 위한 접촉구들(161, 162)을 동시에 형성하기 때문에 제1 실시예에 비해 마스크 수를 줄일 수 있다.
좀더 구체적으로 설명하면 도 4 및 도 5에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)이 형성되어 있고, 차단막(111) 위에 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(152)을 포함하는 반도체층(150)이 형성되어 있다.
반도체층(150)을 포함하여 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 가로 방향으로 긴 게이트선(121, 124)이 형성되어 있고, 게이트선(121, 124)의 일부가 세로 방향으로 연장되어 반도체층(150)과 일부 중첩되며, 반도체층(150)과 중첩된 게이트선(121, 124)의 일부분은 게이트 전극(124)으로 사용된다.
게이트선(121)의 한쪽 끝부분(125)은 외부 회로(도시하지 않음)로부터 주사 신호를 인가 받기 위해 게이트선(121, 124) 폭보다 확대 형성할 수 있다.
또, 유지 전극선(131, 133)이 게이트선(121, 124)과 일정거리 떨어져 형성되며 평행하게 위치하도록, 게이트선(121, 124)과 동일한 물질로 동일한 층에 형성되어 있다. 반도체층(150)과 중첩되는 유지 전극선(131, 133)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133) 아래에 위치한 반도체층(150)은 유지 전극 영역(157)이 된다.
그리고 게이트선(121, 124)과 일정 거리 떨어져 형성되어 있으며 게이트선(121, 124)과 수직한 방향으로 신장되며, 게이트선(121, 124)과 동일한 층에 데이터 금속편(171a)이 형성되어 있다. 데이터 금속편(171a)은 인접한 두 게이트선(121, 124) 사이에 게이트선(121, 124)과 연결되지 않도록 형성되어 있다. 또, 데이터 금속편(171a)은 외부회로(도시하지 않음)으로부터 화상 신호를 인가받기 위해 가장 바깥에 위치한 한 행의 데이터 금속편(171a)의 한쪽 끝부분(179)을 확대 형성할 수 있다.
게이트선(121, 124) 및 유지 전극선(131, 133)을 포함하는 게이트 절연막(140) 위에 유기막(160)이 형성되어 있다. 유기막(160)은 아래와 같은 [구조식]의 실리콘계 가교 접착제(Silane Coupling Agent : 이하 "SCA"라 함)을 전체 조성비 중 1~10% 만큼 함유하여 하부 또는 상부 표면과 접착되는 도전막 예를 들면, 데이터 금속편(171a) 및 후술하는 데이터 연결부, 화소 전극 등에 대한 접착력 을 증가시킨다. 따라서 유기막(160)이 접착 불량으로 인하여 들뜨게 되는 들뜸 현상을 제거할 수 있다.
[구조식]
Figure 112003039034488-pat00002
유기막(160) 위에는 데이터 연결부(171b), 화소 전극(190), 접촉 보조 부재(82)가 형성되어 있다. 데이터 연결부(171b)는 세로 방향으로 게이트선(121, 124) 및 유지 전극선(131, 133)과 교차하도록 형성되어 있다.
데이터 금속편(171a)은 층간 절연막(160)에 형성되어 있는 제3 접촉구(163)를 통해 데이터 연결부(171b)와 연결되어 있으며, 데이터 연결부(171b)는 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있다. 즉, 데이터 연결부(171b)에 의하여 분리되어 있는 데이터 금속편(171a)들이 게이트선(121, 124) 및 유지 전극선(131, 133)을 건너 연결된다. 그리고 화소 전극(190)은 층간 절연막(160)과 게이트 절연막(140)에 걸쳐 형성되어 있는 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있으며, 접촉 보조 부재(82)는 층간 절연막(160)에 형성되어 있는 제4 접촉구(164)를 통해 각각 게이트선(121, 124) 및 데이터 금속편(171a)의 한쪽 끝부분(179)과 연결되어 있다.
접촉 보조 부재(82)는 접촉구(162)을 통하여 데이터선의 끝 부분(179)과 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들 의 적용 여부는 선택적이다. 특히, 구동 회로를 표시 영역의 박막 트랜지스터와 함께 형성할 경우에는 형성하지 않는다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명에 따라 유기막을 형성하면 유기막과 접촉하는 데이터선 및 화소 전극의 접착성을 향상시켜 유기막의 들뜸 현상을 방지할 수 있다. 따라서, 박막 트랜지스터 표시판의 특성 및 수율을 향상시킬 수 있다.

Claims (6)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 다결정 규소층,
    상기 다결정 규소층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되며 있으며 상기 채널 영역과 중첩하는 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 층간 절연막,
    상기 층간 절연막 위에 형성되며 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선,
    상기 층간 절연막 위에 형성되며 상기 드레인 영역과 연결되는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 유기막,
    상기 유기막 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고,
    상기 유기막은 상기 유기막을 구성하는 물질의 전체 조성비 중 1% 초과 10% 이하의 실리콘계 가교 접착제를 함유하고 있는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 화소 전극은 투과창을 가지는 반사 전극과 투과 전극으로 이루어져 있 는 박막 트랜지스터 표시판.
  3. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 소스 영역, 채널 영역, 드레인 영역 을 가지는 반도체층,
    상기 반도체층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되며 상기 채널 영역과 중첩하는 게이트선,
    이웃하는 상기 게이트선 사이에 일정거리 떨어져 위치하며 상기 게이트선과 수직한 방향으로 신장되어 있는 데이터 금속편,
    상기 게이트선 및 데이터 금속편 위에 형성되어 있는 유기막,
    상기 유기막 위에 형성되며 상기 게이트선과 교차하여 상기 데이터 금속편을 접촉구를 통해 전기적으로 연결하는 데이터 연결부,
    상기 유기막 위에 형성되며 접촉구를 통해 상기 드레인 영역과 연결되어 있는 화소 전극을 포함하고,
    상기 유기막은 상기 유기막을 구성하는 물질의 전체 조성비 중 1% 초과 10% 이하의 실리콘계 가교 접착제를 함유하고 있는 박막 트랜지스터 표시판.
  4. 제1항 또는 제3항에서,
    상기 소스 영역과 채널 영역 사이 드레인 영역과 채널 영역 사이에 형성되어 있으며 도전형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역을 더 포함하는 박막 트랜지스터 표시판.
  5. 제1항 또는 제3항에서,
    상기 절연 기판 전면에 형성되며 반도체층 아래에 위치하는 차단막을 더 포함하는 박막 트랜지스터 표시판.
  6. 제1항 또는 제3항에서,
    상기 실리콘계 가교 접착제는
    Figure 112010037999844-pat00003
    의 구조를 가지는 박막 트랜지스터 표시판.
KR1020030073150A 2003-10-20 2003-10-20 박막 트랜지스터 표시판 Expired - Fee Related KR100992136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030073150A KR100992136B1 (ko) 2003-10-20 2003-10-20 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030073150A KR100992136B1 (ko) 2003-10-20 2003-10-20 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20050037870A KR20050037870A (ko) 2005-04-25
KR100992136B1 true KR100992136B1 (ko) 2010-11-04

Family

ID=37240465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073150A Expired - Fee Related KR100992136B1 (ko) 2003-10-20 2003-10-20 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR100992136B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354630B1 (ko) * 1995-08-11 2002-10-04 샤프 가부시키가이샤 투과형 액정 표시 장치와 그 제조 방법, 액티브 매트릭스기판, 및 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354630B1 (ko) * 1995-08-11 2002-10-04 샤프 가부시키가이샤 투과형 액정 표시 장치와 그 제조 방법, 액티브 매트릭스기판, 및 액정 표시 장치

Also Published As

Publication number Publication date
KR20050037870A (ko) 2005-04-25

Similar Documents

Publication Publication Date Title
KR101219036B1 (ko) 유기 발광 표시 장치
CN101118913B (zh) 显示装置及其制造方法
US8199297B2 (en) Display panel and method for manufacturing the same
CN100517734C (zh) Tft阵列衬底的制造方法
KR100984359B1 (ko) 박막 트랜지스터 표시판
KR20120053295A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치, 그리고 그 제조 방법
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
US8748892B2 (en) Thin film transistor and method for fabricating the same
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
KR20120076221A (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판
JPS63208896A (ja) 薄膜トランジスタアレイ
KR20150107965A (ko) 액정 표시장치 및 그 제조방법
KR101085451B1 (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR100992136B1 (ko) 박막 트랜지스터 표시판
KR20070048889A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
CN114188304B (zh) 半导体装置
KR20050047755A (ko) 박막 트랜지스터 표시판
KR102523968B1 (ko) 표시 장치
CN1893091A (zh) 薄膜面板及其制造方法
CN110634887A (zh) 阵列基板及其制作方法以及显示面板
KR100984355B1 (ko) 박막 트랜지스터 표시판
JP2001060693A (ja) アクティブマトリクス型表示装置
KR20070087294A (ko) 표시 장치용 박막 트랜지스터 표시판
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080047672A (ko) 전기 영동 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031020

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20081020

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20031020

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100414

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101029

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101029

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170928

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20181001

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220809