[go: up one dir, main page]

KR100991302B1 - 반도체 레이저 다이오드 및 그의 제조 방법 - Google Patents

반도체 레이저 다이오드 및 그의 제조 방법 Download PDF

Info

Publication number
KR100991302B1
KR100991302B1 KR1020040019757A KR20040019757A KR100991302B1 KR 100991302 B1 KR100991302 B1 KR 100991302B1 KR 1020040019757 A KR1020040019757 A KR 1020040019757A KR 20040019757 A KR20040019757 A KR 20040019757A KR 100991302 B1 KR100991302 B1 KR 100991302B1
Authority
KR
South Korea
Prior art keywords
layer
current blocking
gaas substrate
ridge
blocking layer
Prior art date
Application number
KR1020040019757A
Other languages
English (en)
Other versions
KR20050094579A (ko
Inventor
장영학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040019757A priority Critical patent/KR100991302B1/ko
Publication of KR20050094579A publication Critical patent/KR20050094579A/ko
Application granted granted Critical
Publication of KR100991302B1 publication Critical patent/KR100991302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3004—Structure or shape of the active region; Materials used for the active region employing a field effect structure for inducing charge-carriers, e.g. FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/168—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising current blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것으로, 제 1 전류방지층 및 P-리지층 상부에 제 2 전류방지층을 형성하고, 상기 제 2 전류방지층과 수직적으로 대향되는 상기 N-GaAs 기판 영역에 제 3 전류방지층을 형성함으로써, 벽개면의 활성층으로 주입되는 전류를 효율적으로 차단할 수 있게 되어, 소자의 신뢰성을 향상시키고, 수명을 증가시킬 수 있는 효과가 발생한다.
전류방지층, 기판, 벽개면, 활성층

Description

반도체 레이저 다이오드 및 그의 제조 방법 {Semiconductor laser diode and method of manufacturing the same}
도 1은 일반적인 저 출력 레이저 다이오드의 구조를 도시한 단면도
도 2는 일반적인 반도체 레이저 다이오드의 일부 절개 사시도
도 3은 도 2의 A-A'선의 절단면도
도 4는 본 발명에 따른 반도체 레이저 다이오드의 일부 절개 사시도
도 5는 도 4의 B-B'선의 절단면도
도 6a와 6b는 본 발명에 따른 반도체 레이저 다이오드의 기판 상에 전류방지층을 형성하는 제 1 실시예의 공정 사시도
도 7a 내지 7d는 본 발명에 따른 반도체 레이저 다이오드의 기판 상에 전류방지층을 형성하는 제 2 실시예의 공정 사시도
도 8a 내지 8c는 본 발명에 따른 반도체 레이저 다이오드의 기판 상에 전류방지층을 형성하는 제 3 실시예의 공정 사시도
<도면의 주요부분에 대한 부호의 설명>
10,20,120 : N-GaAs기판 11,21,121 : N-클래드층
12,22,122 : 활성층 13,23,123 : P-클래드층
14,24,124 : 식각방지층 15 : P-리지 웨이브가이드층
16,28,128 : P-캡층 25,125 : P-리지층
26,27a,27b,126,127a,127b : 전류방지층
29,129 : P-전극 30,130 : N-전극
120 : 마스크층 210 : InGaP층
211 : GaAs층
본 발명은 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 제 1 전류방지층 및 P-리지층 상부에 제 2 전류방지층을 형성하고, 상기 제 2 전류방지층과 수직적으로 대향되는 상기 N-GaAs 기판 영역에 제 3 전류방지층을 형성함으로써, 벽개면의 활성층으로 주입되는 전류를 효율적으로 차단할 수 있게 되어, 소자의 신뢰성을 향상시키고, 수명을 증가시킬 수 있는 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것이다.
최근, CD(Compact disk)-RW(Rewritable) 또는 DVD(Digital Versatile Disk)-RAM(Random Access Memory)등의 대용량 고속 저장장치의 픽업(Pick up)용으로 사용되는 레이저 다이오드의 경우에, 데이터 저장 속도의 고배속화에 따른 레이저 다이오드가 고출력화가 진행 중에 있다.
일반적인 반도체 레이저 다이오드는 GaAs 기판 상부에 레이저광을 방출하는 활성층을 포함하는 에피층이 형성되어 있고, 이 에피층 상부에 리지와 그 리지의 양 측면에 전류방지층이 형성되어 있고, 리지와 전류방지층의 상부에는 P-GaAs층과 P-메탈층이 순차적으로 형성되어 있으며, 상기 GaAs 기판 하부에는 N-메탈층이 형성되어있다.
상기 P-메탈층에서 리지를 통하여 전류가 주입되면, 활성층에서는 레이저광을 방출하게 된다.
그리고, 반도체 레이저 다이오드에는 다이오드의 프론트(Front) 벽개면으로만 레이저광이 방출되도록, 백(Back) 벽개면에는 HR(High Reflection)막이 형성되어 레이저광을 반사시키고, 프론트 벽개면에는 AR(Anti Reflection)막이 형성되어, 레이저광을 비반사시킨다.
그러나, 이러한 레이저 다이오드는 고 출력화에 따라 미러 벽개면(Mirror facet)에서 발생하는 COD(Catastrophic Optical Damage)가 심각한 문제로 대두되고 있고, 그로 인한 소자의 신뢰성이 저하되고 있다.
여기서, COD 현상은 레이저 다이오드로부터 방출되는 광이 벽개면에서 흡수되면서, 열이 발생되어 에너지 밴드 갭(Energy band gab)이 더욱 작아져 더 많은 광을 흡수하게 되는 현상으로서, 결국, COD 현상은 벽개면의 기능을 저하시켜, 소자의 수명을 단축시키는 현상이다.
또한, GaAs 웨이퍼를 기판으로 하는 레이저 다이오드의 경우, 벽개면을 형성하기 위한 인위적인 클리빙(Cleaving)공정으로 수행하는데, 이 때, 형성된 벽개면에는 불안전 상태의 댕글링 본드(Dangling bond)가 존재하게 되고, 이 댕글링 본드 는 산소와 결합하여 GaO, Ga2O3, AsO, As2O3등과 같은 자연 산화막(Native oxide)이 벽개면에 형성된다.
그러므로, 종래 기술에 따른 레이저 다이오드의 벽개면은 광흡수에 따른 밴드 갭이 줄어들게 되고, 광흡수가 증폭되어 결국에는 COD에 의하여 광을 방출하지 못하게 된다.
이러한, 불안정한 벽개면을 개선하기 위하여, 레이저 다이오드의 벽개면에 황((NH3)2Sx)으로 표면 처리하여 자연산화층(Native oxide layer)을 제거하거나, 레이저의 출사광이 흡수되지 않는 에너지 간극이 충분히 큰 물질막을 형성하는 NAM (Non Absorbing Mirror) 공정을 수행하였다.
그러나, 전술된 황 처리는, 표면 처리 후, 신속한 AR막을 코팅해야 하며, 그렇지 못한 경우 벽개면의 특성이 다시 저하되는 공정상의 문제점이 있다.
그리고, NAM 공정 역시, 레이저 다이오드의 성장에 상당히 큰 부담을 주게 되고, 또한 그 공정의 난해함으로 인하여 사업화 등에 적용하기 어렵다는 문제점이 대두되었다.
도 1은 일반적인 저 출력 레이저 다이오드의 구조를 도시한 단면도로서, N-GaAs 기판(10) 상부에 N-클래드층(11), 활성층(12), P-클래드층(13), 식각방지층(Etching stop layer)(14), P-리지 웨이브가이드층(15)과 P-캡층(16)이 순차적으로 형성되어 있고; 상기 N-GaAs 기판(10) 하부에 N-전극(18)이 형성되어 있고; 상기 P-캡층(16) 상부에 P-전극(17)이 형성되어 있다.
이렇게, 구성된 저 출력 레이저 다이오드는 벽개면 방향의 결함을 따라, 전류가 그대로 주입되며, 이 전류의 일부는 비 방출적인(Non-radiative) 전류로 동작하여, 광과 결합하여 더 많은 결함을 만들어낸다.
그러므로, 더 많은 비 방출적인(Non-radiative) 전류가 흐르고, 신뢰성을 저해 시켜, 결국, 벽개면이 파괴되는 COD(Catastrophic Optical Damage)현상이 발생한다.
도 2는 일반적인 반도체 레이저 다이오드의 일부 절개 사시도로서, 레이저 다이오드는 N-GaAs 기판(20) 상부에 N-클래드층(21), 활성층(22), P-클래드층(23)과 식각방지층(Etching stop layer)(24)이 형성되어 있고; 상기 식각방지층(24) 상부의 일측에서 타측으로 중심 영역에 돌출된 P-리지(Ridge)층(25)이 형성되어 있고; 상기 P-리지층(25)이 형성되지 않은 상기 식각방지층(24) 상부에 제 1 전류방지층(26)이 형성되어 있고; 상기 P-리지층(25)과 교차되도록, 상기 제 1 전류방지층(26) 및 P-리지층(25) 상부에, 상호 이격된 제 2 전류방지층(27a,27b)이 형성되어 있고; 상기 제 1 전류방지층(26), P-리지층(25)과 제 2 전류방지층(27a,27b) 상부에 P-캡층(28)이 형성되어 있고; 상기 P-캡층(28) 상부에 P-전극(29)이 형성되어 있으며; 상기 N-GaAs 기판(20) 하부에 N-전극(30)이 형성되어 이루어진다.
도 3은 도 2의 A-A'선의 절단면도로서, 제 2 전류방지층(27a,27b)과 수직으로 대향되는 P-전극(29)에서 주입된 정공은 상기 제 2 전류방지층(27a,27b)에서 차단되지만, 상기 제 2 전류방지층(27a,27b)과 수직으로 대향되지 않은 P-전극(29)에서 주입된 정공은 반도체 레이저 다이오드의 벽개면의 활성층(22)으로 주입된다.
그리고, N-전극(30)에서 주입된 전자는 반도체 레이저 다이오드의 벽개면의 활성층(22)으로 자유롭게 주입되어, 상기 제 2 전류방지층(27a,27b)과 수직으로 대향되지 않은 P-전극(29)에서 주입된 정공과 재결합하여 광을 방출하게 된다.
그러므로, 전술된 종래의 반도체 레이저 다이오드에서는 NAM 공정에 의한 벽개면 전류 방지 방법을 수행하였으나, NAM 공정을 수행하지 않은 반도체 레이저 다이오드보다는 벽개면(즉, 광출력면 및 그 반대면)으로 전류 주입을 방지할 수 있으나, 전류의 스프레딩(Spreading)으로 인해 벽개면 쪽으로 전류가 흘러 들어가게 되는 문제점을 야기시켰다.
결국, 종래의 NAM 공정이 수행된 반도체 레이저 다이오드는 비 방출적인(Non-radiative) 전류가 흐르고, 벽개면이 파괴되는 COD(Catastrophic Optical Damage) 현상이 발생하게 된다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 제 1 전류방지층 및 P-리지층 상부에 제 2 전류방지층을 형성하고, 상기 제 2 전류방지층과 수직적으로 대향되는 상기 N-GaAs 기판 영역에 제 3 전류방지층을 형성함으로써, 벽개면의 활성층으로 주입되는 전류를 효율적으로 차단할 수 있게 되어, 소자의 신뢰성을 향상시키고, 수명을 증가시킬 수 있는 반도체 레이저 다이오드 및 그의 제조 방법을 제공하는 데 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, N-GaAs 기판 상부에 N-클래드층, 활성층, P-클래드층과 식각방지층(Etching stop layer)이 순차적으로 형성되어 있고;
상기 식각방지층 상부의 중심 영역에 돌출된 P-리지(Ridge)층이 형성되어 있고;
상기 P-리지층이 형성되지 않은 상기 식각방지층 상부에 제 1 전류방지층이 형성되어 있고;
상기 P-리지층과 교차되도록, 상기 제 1 전류방지층 및 P-리지층 상부 양측에, 상호 이격되게 제 2 전류방지층이 형성되어 있고;
상기 제 1 전류방지층, P-리지층과 제 2 전류방지층 상부에 P-캡층이 형성되어 있고, 상기 P-캡층 상부에 P-전극이 형성되어 있으며;
상기 N-GaAs 기판 하부에 N-전극이 형성되어 이루어지며,
상기 제 2 전류방지층과 수직적으로 대향되는 상기 N-GaAs 기판 영역에 상호 이격된 제 3 전류방지층이 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드가 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, N-GaAs 기판 상부의 상호 이격된 양측 영역에 P타입 이온을 주입하여 1차 전류방지층을 형성하는 제 1 단계와,
상기 1차 전류방지층이 형성된 N-GaAs 기판 상부에 N-클래드층, 활성층, P-클래드층과 식각방지층(Etching stop layer)을 순차적으로 형성하고; 상기 식각방지층 상부의 중심 영역에 돌출된 P-리지(Ridge)층을 형성하고; 상기 P-리지층이 형성되지 않은 상기 식각방지층 상부에 2차 전류방지층을 형성하고; 상기 P-리지층과 교차되도록, 상기 2차 전류방지층 및 P-리지층 상부 양측에, 상호 이격되는 3차 전류방지층을 형성하고; 상기 2차 전류방지층, P-리지층과 3차 전류방지층 상부에 P-캡층을 형성하고; 상기 P-캡층 상부에 P-전극을 형성하고, 상기 N-GaAs 기판 하부에 N-전극을 형성하는 제 2 단계로 이루어진 반도체 레이저 다이오드의 제조 방법로 이루어진 반도체 레이저 다이오드의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 4는 본 발명에 따른 반도체 레이저 다이오드의 일부 절개 사시도로서, 본 발명에 따른 레이저 다이오드는 N-GaAs 기판(120) 상부에 N-클래드층(121), 활성층(122), P-클래드층(123)과 식각방지층(Etching stop layer)(124)이 순차적으로 형성되어 있고; 상기 식각방지층(124) 상부의 중심 영역에 돌출된 P-리지(Ridge)층(125)이 형성되어 있고; 상기 P-리지층(125)이 형성되지 않은 상기 식각방지층(124) 상부에 제 1 전류방지층(126)이 형성되어 있고; 상기 P-리지층(125)과 교차되도록, 상기 제 1 전류방지층(126) 및 P-리지층(125) 상부 양측에, 상호 이격되게 제 2 전류방지층(127a,127b)이 형성되어 있고;; 상기 제 1 전류방지층(126), P-리지층(125)과 제 2 전류방지층(127a,127b) 상부에 P-캡층(128)이 형성되어 있고; 상기 P-캡층(128) 상부에 P-전극(129)이 형성되어 있으며; 상기 N-GaAs 기판(120) 하부에 N-전극(130)이 형성되어 이루어지는데, 상기 제 2 전류방지층(127a,127b)과 수직적으로 대향되는 상기 N-GaAs 기판(120) 영 역에 상호 이격된 제 3 전류방지층(120a,120b)이 형성되어 있는 것을 특징으로 한다.
여기서, 상기 제 3 전류방지층(120a,120b)은 상기 N-GaAs 기판(120)에 Be 또는 Mg가 주입되어 형성되어진 것이다.
도 5는 도 4의 B-B'선의 절단면도로서, 본 발명의 반도체 레이저 다이오드는 제 2 전류방지층(127a,127b)과 수직으로 대향되는 P-전극(129)에서 주입된 정공은 상기 제 2 전류방지층(127a,127b)에서 차단되고, 상기 제 2 전류방지층(127a,127b)과 수직으로 대향되는 N-전극(130)에서 주입된 전자는 상기 제 2 전류방지층(127a,127b)에서 차단된다.
결국, 본 발명의 반도체 레이저 다이오드는 종래의 반도체 레이저 다이오드보다는 벽개면의 활성층으로 주입되는 전류를 효율적으로 차단할 수 있게 되어, 소자의 신뢰성을 향상시키고, 수명을 증가시킬 수 있게 되는 것이다.
도 6a와 6b는 본 발명에 따른 반도체 레이저 다이오드의 기판 상에 전류방지층을 형성하는 제 1 실시예의 공정 사시도로서, N-GaAs 기판(120) 상부의 상호 이격된 양측 영역(120a-1,120b-1)이 노출되도록, 상기 N-GaAs 기판(120) 상부에 마스크층(200)을 형성하고, 상기 마스크층(200)에 의해 노출된 N-GaAs 기판 상부 영역(120a-1,120b-1)에 이온 임플랜테이션(Ion implantation) 공정을 수행하여, P타입 도펀트(Dopant)를 주입시킨다.(도 6a)
여기서, 상기 P타입 도펀트는 Be 또는 Mg인 것이 바람직하다.
그 후, 상기 마스크층(200)을 제거하고, 800℃이상으로 어닐링(Annealing) 공정을 수행하면, 상기 N-GaAs 기판에는 상기 P타입 도펀트가 주입되어 본 발명에 따른 제 3 전류방지층(120a,120b)이 형성된다.(도 6b)
그러므로, 본 발명은 N-GaAs 기판 상부에 반도체 레이저 다이오드를 성장시키기 전에, N-GaAs 기판에 P-타입 이온을 주입하여 제 3 전류방지층을 형성하는 것이다.
따라서, 상술된 N-GaAs 기판에 제 3 전류방지층(120a,120b)을 형성한 다음, N-GaAs 기판(120) 상부에 N-클래드층(121), 활성층(122), P-클래드층(123)과 식각방지층(Etching stop layer)(124)을 순차적으로 형성하고; 상기 식각방지층(124) 상부의 중심 영역에 돌출된 P-리지(Ridge)층(125)을 형성하고; 상기 P-리지층(125)이 형성되지 않은 상기 식각방지층(124) 상부에 제 1 전류방지층(126)을 형성하고; 상기 P-리지층(125)과 교차되도록, 상기 제 1 전류방지층(126) 및 P-리지층(125) 상부 양측에, 상호 이격되는 제 2 전류방지층(127a,127b)을 형성하고; 상기 제 1 전류방지층(126), P-리지층(125)과 제 2 전류방지층(127a,127b) 상부에 P-캡층(128)을 형성하고; 상기 P-캡층(128) 상부에 P-전극(129)을 형성하고, 상기 N-GaAs 기판(120) 하부에 N-전극(130)을 형성하면, 본 발명의 반도체 레이저 다이오드의 제조가 완료된다.
도 7a 내지 7d는 본 발명에 따른 반도체 레이저 다이오드의 기판 상에 전류방지층을 형성하는 제 2 실시예의 공정 사시도로서, 본 발명의 제 2 실시예에서는 확산공정을 수행하여, N-GaAs 기판에 P-타입 이온을 확산시켜 제 3 전류방지층을 형성하는 것으로, 도 7a에 도시된 바와 같이, N-GaAs 기판(120) 상부의 상호 이격 된 양측 영역(120a-1,120b-1)이 노출되도록, 상기 N-GaAs 기판(120) 상부에 마스크층(200)을 형성한다.
연이어, 상기 N-GaAs 기판(120) 상부의 상호 이격된 양측 영역(120a-1,120b-1)에 Zn이 도핑된 P+ InGaP층(210)과 Zn이 도핑된 P+ GaAs층(211)을 순차적으로 형성한다.(도 7b)
이 때, Zn이 도핑된 P+ InGaP층(210)은 확산 공정을 수행한 후, Zn이 도핑된 P+ GaAs층(211)을 선택적으로 식각하기 위하여 증착한 것이다.
그 후, 상기 마스크층(200), Zn이 도핑된 P+ InGaP층(210)과 Zn이 도핑된 P+ GaAs층(211)을 제거하고, 750 ~ 800℃의 온도에서 확산공정을 수행하여, Zn을 상기 N-GaAs 기판(120)에 확산시킨다.(도 7c)
이로써, 도 7d에 도시된 바와 같이, 상기 N-GaAs 기판(120)에는 상기 P타입 이온이 확산되어 본 발명에 따른 제 3 전류방지층(120a,120b)이 형성된다.
도 8a 내지 8c는 본 발명에 따른 반도체 레이저 다이오드의 기판 상에 전류방지층을 형성하는 제 3 실시예의 공정 사시도로서, 본 발명의 제 3 실시예에서도 확산공정을 수행하여, N-GaAs 기판에 P-타입 이온을 확산시켜 제 3 전류방지층을 형성하는 것이다.
도 8a에 도시된 바와 같이, N-GaAs 기판(120) 상부의 상호 이격된 양측 영역(120a-1,120b-1)에 ZnO 또는 (Zn)xSiO2 박막(230)을 증착한다.
그 다음, 확산공정을 수행하여, Zn을 상기 N-GaAs 기판(120)에 확산시킨다.( 도 8b)
여기서, 증착된 ZnO 또는 (Zn)xSiO2 박막(230)에는 Zn의 조성비가 높기 때문에, 확산공정은 600 ~ 750℃의 온도에서 수행하는 것이 바람직하다.
그 후, 상기 ZnO 또는 (Zn)xSiO2 박막(230)을 제거하면, 상기 N-GaAs 기판(120)에는 본 발명에 따른 제 3 전류방지층(120a,120b)이 형성된다.(도 8c)
이상 상술한 바와 같이, 본 발명은 제 1 전류방지층 및 P-리지층 상부에 제 2 전류방지층을 형성하고, 상기 제 2 전류방지층과 수직적으로 대향되는 상기 N-GaAs 기판 영역에 제 3 전류방지층을 형성함으로써, 벽개면의 활성층으로 주입되는 전류를 효율적으로 차단할 수 있게 되어, 소자의 신뢰성을 향상시키고, 수명을 증가시킬 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (9)

  1. N-GaAs 기판 상부에 N-클래드층, 활성층, P-클래드층과 식각방지층(Etching stop layer)이 순차적으로 형성되어 있고;
    상기 식각방지층 상부의 중심 영역에 돌출된 P-리지(Ridge)층이 형성되어 있고;
    상기 P-리지층이 형성되지 않은 상기 식각방지층 상부에 제 1 전류방지층이 형성되어 있고;
    상기 P-리지층과 교차되도록, 상기 제 1 전류방지층 및 P-리지층 상부 양측에, 상호 이격되게 제 2 전류방지층이 형성되어 있고;
    상기 제 1 전류방지층, P-리지층과 제 2 전류방지층 상부에 P-캡층이 형성되어 있고, 상기 P-캡층 상부에 P-전극이 형성되어 있으며;
    상기 N-GaAs 기판 하부에 N-전극이 형성되어 이루어지며,
    상기 제 2 전류방지층과 수직적으로 대향되는 상기 N-GaAs 기판 영역에 상호 이격된 제 3 전류방지층이 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  2. 제 1 항에 있어서,
    상기 제 3 전류방지층은,
    상기 N-GaAs 기판에 Be 또는 Mg가 주입되어 형성되어진 것을 특징으로 하는 반도체 레이저 다이오드.
  3. N-GaAs 기판 상부의 상호 이격된 양측 영역에 P타입 이온을 주입하여 1차 전류방지층을 형성하는 제 1 단계와,
    상기 1차 전류방지층이 형성된 N-GaAs 기판 상부에 N-클래드층, 활성층, P-클래드층과 식각방지층(Etching stop layer)을 순차적으로 형성하고; 상기 식각방지층 상부의 중심 영역에 돌출된 P-리지(Ridge)층을 형성하고; 상기 P-리지층이 형성되지 않은 상기 식각방지층 상부에 2차 전류방지층을 형성하고; 상기 P-리지층과 교차되도록, 상기 2차 전류방지층 및 P-리지층 상부 양측에, 상호 이격되는 3차 전류방지층을 형성하고; 상기 2차 전류방지층, P-리지층과 3차 전류방지층 상부에 P-캡층을 형성하고; 상기 P-캡층 상부에 P-전극을 형성하고, 상기 N-GaAs 기판 하부에 N-전극을 형성하는 제 2 단계로 이루어진 반도체 레이저 다이오드의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 1 단계의 P타입 이온은,
    Be 또는 Mg인 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  5. 제 3 항에 있어서,
    상기 제 1 단계는,
    상기 N-GaAs 기판 상부의 상호 이격된 양측 영역이 노출되도록, 상기 N-GaAs 기판 상부에 마스크층을 형성하고,
    상기 마스크층에 의해 노출된 N-GaAs 기판 상부 영역에 이온 임플랜테이션(Ion implantation) 공정을 수행하여, P타입 도펀트를 주입시키고,
    그 후, 상기 마스크층을 제거하고, 어닐링(Annealing)공정을 수행하여 1차 전류방지층을 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  6. 제 3 항에 있어서,
    상기 제 1 단계는,
    상기 N-GaAs 기판 상부의 상호 이격된 양측 영역이 노출되도록, 상기 N-GaAs 기판 상부에 마스크층을 형성하고,
    상기 N-GaAs 기판 상부의 상호 이격된 양측 영역에 Zn이 도핑된 P+ InGaP층과 Zn이 도핑된 P+ GaAs층을 순차적으로 형성하고,
    상기 마스크층, Zn이 도핑된 P+ InGaP층과 Zn이 도핑된 P+ GaAs층을 제거하고,
    그 후, 확산공정을 수행하여 Zn을 상기 N-GaAs 기판에 확산시켜, 상기 N-GaAs 기판에 1차 전류방지층을 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  7. 제 6 항에 있어서,
    상기 확산공정은 750 ~ 800℃의 온도에서 수행하는 것을 특징으로 하는 반도 체 레이저 다이오드의 제조 방법.
  8. 제 3 항에 있어서,
    상기 제 1 단계는,
    상기 N-GaAs 기판 상부의 상호 이격된 양측 영역에 ZnO 또는 (Zn)xSiO2 박막을 증착하고,
    그 후, 확산공정을 수행하여, Zn을 상기 N-GaAs 기판에 확산시키고,
    상기 ZnO 또는 (Zn)xSiO2 박막을 제거하여, 상기 N-GaAs 기판에 1차 전류방지층을 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  9. 제 8 항에 있어서,
    상기 확산공정은,
    600 ~ 750℃의 온도에서 수행하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
KR1020040019757A 2004-03-23 2004-03-23 반도체 레이저 다이오드 및 그의 제조 방법 KR100991302B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040019757A KR100991302B1 (ko) 2004-03-23 2004-03-23 반도체 레이저 다이오드 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040019757A KR100991302B1 (ko) 2004-03-23 2004-03-23 반도체 레이저 다이오드 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050094579A KR20050094579A (ko) 2005-09-28
KR100991302B1 true KR100991302B1 (ko) 2010-11-01

Family

ID=37275294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019757A KR100991302B1 (ko) 2004-03-23 2004-03-23 반도체 레이저 다이오드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100991302B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373875B1 (en) 1999-07-19 2002-04-16 Industrial Technology Research Institute Semiconductor laser structure with an increased catastrophic optical damage level
JP2003179306A (ja) 2001-12-11 2003-06-27 Rohm Co Ltd 半導体レーザ素子およびその製造方法
KR100489477B1 (ko) 2003-03-10 2005-05-17 엘지전자 주식회사 반도체 레이저 다이오드 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373875B1 (en) 1999-07-19 2002-04-16 Industrial Technology Research Institute Semiconductor laser structure with an increased catastrophic optical damage level
JP2003179306A (ja) 2001-12-11 2003-06-27 Rohm Co Ltd 半導体レーザ素子およびその製造方法
KR100489477B1 (ko) 2003-03-10 2005-05-17 엘지전자 주식회사 반도체 레이저 다이오드 및 그의 제조방법

Also Published As

Publication number Publication date
KR20050094579A (ko) 2005-09-28

Similar Documents

Publication Publication Date Title
US5764669A (en) Semiconductor laser including disordered window regions
CN1093836A (zh) 半导体激光器及其制作方法
JPH10200190A (ja) 半導体レーザ及びその製造方法
US6876002B2 (en) Semiconductor laser device and method for manufacturing the same
JP2000196188A (ja) 半導体レ―ザ素子およびその製造方法
JP4262549B2 (ja) 半導体レーザ素子およびその製造方法
JP4102554B2 (ja) 半導体レーザ素子及びその製造方法
US7027474B2 (en) Semiconductor laser device and manufacturing method thereof
JP2007250637A (ja) Ｉｉｉ族窒化物半導体光素子
US6959026B2 (en) Semiconductor laser element and process for producing the same
KR100991302B1 (ko) 반도체 레이저 다이오드 및 그의 제조 방법
JP2001230491A (ja) 半導体レーザ素子及びその製造方法
JP3763708B2 (ja) 半導体レーザの製造方法
US20040165632A1 (en) Semiconductor laser device and manufacturing method thereof
JP2007123837A (ja) 半導体レーザ素子およびその製造方法
JP2003086894A (ja) 半導体レーザ装置およびその製造方法
JP3641403B2 (ja) 半導体レーザ素子及びその製造方法
KR100460375B1 (ko) 반도체 레이저 다이오드 및 그의 벽개면 형성 방법
KR101111720B1 (ko) 활성층 상에 유전체층이 형성된 측면 발광형 반도체 레이저다이오드
KR20050093273A (ko) 반도체 레이저 다이오드 및 그의 제조 방법
JP2006173573A (ja) 半導体レーザーダイオード
JP2005123476A (ja) 半導体レーザ素子とその製造方法
WO2019138635A1 (ja) 半導体レーザ
JP3722532B2 (ja) 半導体レーザ素子およびその製造方法
JP2005159196A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040323

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090311

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040323

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100823

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101026

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101026

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130924

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150909