KR100989346B1 - Liquid Crystal Display and Manufacturing Method Thereof - Google Patents
Liquid Crystal Display and Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR100989346B1 KR100989346B1 KR1020030056157A KR20030056157A KR100989346B1 KR 100989346 B1 KR100989346 B1 KR 100989346B1 KR 1020030056157 A KR1020030056157 A KR 1020030056157A KR 20030056157 A KR20030056157 A KR 20030056157A KR 100989346 B1 KR100989346 B1 KR 100989346B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- liquid crystal
- common electrode
- electrode
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
Abstract
투과율을 감소시키지 않고 응답 속도를 높일 수 있는 액정 표시 장치 및 이의 제조 방법이 개시된다. 공통 전극이 형성된 제1 기판상에 화소 전극이 형성되고, 화소 전극 상에 보호막이 형성된다. 보호막 상에는, 공통 전극 및 화소 전극과 콘택을 통하여 전기적으로 연결되며, 공통 전극 상부 및 화소 전극 상부 사이에서 이격되는 도전성 전극이 형성된다. 제1 기판과 대향하는 제2 기판 및 제1 기판사이에 액정층이 형성된다. 공통 전극 및 화소 전극이 보호막의 높이만큼 더 높은 위치에 존재하므로, 보호막 상부뿐만 아니라 보호막 하부를 통하여서도 공통 전극 및 화소 전극 사이에서 전기장이 형성될 수 있다. 따라서 제1 기판 및 제2 기판 사이에 개재된 액정이 더 큰 전기장의 영향을 받으므로, 액정 표시 장치의 응답 시간이 단축된다. Disclosed are a liquid crystal display device and a method of manufacturing the same, which can increase a response speed without reducing transmittance. A pixel electrode is formed on the first substrate on which the common electrode is formed, and a protective film is formed on the pixel electrode. On the passivation layer, a conductive electrode electrically connected to the common electrode and the pixel electrode through the contact and spaced apart between the common electrode and the pixel electrode is formed. The liquid crystal layer is formed between the second substrate and the first substrate facing the first substrate. Since the common electrode and the pixel electrode are located at a position higher by the height of the passivation layer, an electric field may be formed between the common electrode and the pixel electrode not only through the passivation layer but also through the lower part of the passivation layer. Therefore, since the liquid crystal interposed between the first substrate and the second substrate is affected by a larger electric field, the response time of the liquid crystal display device is shortened.
보호막, 공통 전극, 화소 전극, 도전성 전극Protective film, common electrode, pixel electrode, conductive electrode
Description
도 1a는 종래의 횡전계 방식의 액정 표시 장치 및 공통 전극 및 화소 전극 사이에 형성되는 전기장의 형상을 개념적으로 나타내는 단면도이다.1A is a cross-sectional view conceptually illustrating a shape of an electric field formed between a liquid crystal display device of a conventional transverse electric field system and a common electrode and a pixel electrode.
도 1b는 도 1a에 따른 액정 표시 장치에서 시간에 따른 광투과율 변화를 나타내는 그래프이다. FIG. 1B is a graph illustrating a change in light transmittance with time in the liquid crystal display of FIG. 1A.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.2 is a cross-sectional view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법의 일부를 공정순으로 나타낸 도면이다.3A to 3E are views illustrating part of the manufacturing method of the liquid crystal display according to the first embodiment of the present invention in the order of process.
도 4a는 도 2의 액정 표시 장치 및 공통 전극 및 화소 전극 사이에 형성되는 전기장의 형상을 개념적으로 나타내는 단면도이다.4A is a cross-sectional view conceptually illustrating a shape of an electric field formed between the liquid crystal display of FIG. 2, the common electrode, and the pixel electrode.
도 4b는 도 4a에 따른 액정 표시 장치에서 시간에 광투과율 변화를 나타내는 그래프이다. 4B is a graph illustrating a change in light transmittance at time in the liquid crystal display of FIG. 4A.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
20, 120: 공통 전극, 40, 140: 화소 전극20, 120: common electrode, 40, 140: pixel electrode
100: 제1 기판 110: 박막 트랜지스터100: first substrate 110: thin film transistor
111: 게이트 전극 112: 액티브층 111: gate electrode 112: active layer
113: 오믹 콘택층 114: 소스 전극113: ohmic contact layer 114: source electrode
116: 드레인 전극 120: 공통 전극116: drain electrode 120: common electrode
125, 130: 절연막 140: 화소 전극125, 130: insulating film 140: pixel electrode
145, 147, 150: 보호막 160: 도전성 전극145, 147, 150: protective film 160: conductive electrode
170: 포토레지스트막 175: 포토레지스트 패턴170: photoresist film 175: photoresist pattern
190a: 제1 콘택홀 190b: 제2 콘택홀190a:
195a: 제1 콘택 195b: 제2 콘택195a:
200: 제2 기판 300: 액정층200: second substrate 300: liquid crystal layer
본 발명은 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 투과율을 감소시키지 않고 응답 속도를 높일 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same that can increase the response speed without reducing the transmittance.
액정 표시 장치(Liquid Crystal Display)는 스위칭 소자가 형성된 액정 표시 장치 사이에 주입되어 있는 액정 물질에 전계(electric field)를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다. 액정 표시 장치는 다른 디스플레이 장치에 비하여 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있는 동시에 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다. The liquid crystal display applies an electric field to the liquid crystal material injected between the liquid crystal display devices in which the switching element is formed, and adjusts the intensity of the electric field to adjust the amount of light transmitted to the substrate. It is a display device which obtains a desired image signal. Liquid crystal display devices are thinner and lighter than other display devices, and are widely used in various electronic devices because they have low power consumption and low driving voltage and can display images close to cathode ray tubes.
트위스티드 네마틱(Twisted Nematic: 이하, TN) 방식의 액정 표시 장치가 주로 사용되어 왔는데, TN 방식은 두 기판에 각각 전극을 설치하고 액정 방향자가 90°트위스트되도록 배열한 다음, 전극에 전압을 가하여 액정 방향자를 구동하는 기술이다. Twisted Nematic (TN) type liquid crystal display devices have been mainly used. In the TN type, electrodes are installed on two substrates and the liquid crystal directors are arranged to be twisted by 90 °, and then a voltage is applied to the electrodes. It is a technique to drive the director.
그러나, 상기 TN 방식의 액정 표시 장치는 시야각이 좁고, 응답 속도가 늦다는 단점을 가진다. 따라서 응답 속도를 빠르게 하고 시야각 개선을 위해 횡전계 (In-Plane Switching : 이하, IPS) 방식의 액정 표시 장치가 제안되었다. 횡전계 방식의 액정 표시 장치는 한 기판 상에 두개의 전극을 형성한 후, 상기 두 전극 사이에 전압을 인가하여 기판에 대해 수평 방향으로 전계를 발생시켜 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 형태이다.However, the TN type liquid crystal display has a disadvantage that the viewing angle is narrow and the response speed is slow. Therefore, in order to increase the response speed and improve the viewing angle, an in-plane switching (IPS) type liquid crystal display device has been proposed. In a transverse electric field type liquid crystal display, two electrodes are formed on a substrate, and then a voltage is applied between the two electrodes to generate an electric field in a horizontal direction with respect to the substrate so that the directors of the liquid crystal are twisted in parallel planes of the alignment layer. Form.
도 1a는 종래의 횡전계 방식의 액정 표시 장치 및 상기 액정 표시 장치의 공통 전극 및 화소 전극 사이에 형성되는 전기장의 형상을 개념적으로 나타내는 단면도이다. 도 1a를 참조하면, 제1 기판(100) 및 제2 기판(200) 사이에 액정층(300)이 형성되어 있고, 액정층(300)에 인가되는 전기장(점선)은 공통 전극(20) 및 화소 전극(40) 상부에 주로 형성되고 그 형상은 반원 형태에 가깝다. 1A is a cross-sectional view conceptually illustrating a shape of a conventional transverse electric field type liquid crystal display device and an electric field formed between a common electrode and a pixel electrode of the liquid crystal display device. Referring to FIG. 1A, the
도 1b는 도 1a에 따른 액정 표시 장치에서 시간에 따른 광투과율 변화를 나타내는 그래프이다. 도 1b의 그래프는 도 1a의 액정 표시 장치를 파장 550nm의 광을 이용한 시뮬레이션 실험을 통하여 수득하였다. 도 1b에서 확인할 수 있는 바와 같이, 투과율의 최대치의 10%에 해당하는 값(T10)에 도달할 때까지의 시간부터 투과율의 최대치의 90%에 해당하는 값(T90)에 도달할 때까지의 시간은 약 31 ms이다. FIG. 1B is a graph illustrating a change in light transmittance with time in the liquid crystal display of FIG. 1A. The graph of FIG. 1B was obtained through a simulation experiment using the liquid crystal display of FIG. 1A using light having a wavelength of 550 nm. As can be seen in FIG. 1B, the time from reaching the value T10 corresponding to 10% of the maximum value of transmittance to reaching the value T90 corresponding to 90% of the maximum value of transmittance Is about 31 ms.
일반적으로 횡전계 방식의 액정 표시 장치의 응답 속도를 결정하는 요인 중 상승 시간은 액정 표시 장치의 셀 갭, 액정의 회전 점도, 전극간 간격에 비례하고, 액정의 유전율 및 인가 전압에 반비례한다. 하강 시간은 액정 표시 장치의 셀 갭과 액정의 점도에 비례하고 탄성 정수비에 반비례한다. 응답 시간을 단축시키기 위하여 전극간 간격을 줄이면 액정 표시 장치의 투과율이 감소한다. 따라서 투과율이 저하되지 않으면서 응답 시간을 단축할 수 있는 횡전계 액정 표시 장치가 요구된다.In general, the rise time of the response speed of the transverse electric field type liquid crystal display device is proportional to the cell gap of the liquid crystal display device, the rotational viscosity of the liquid crystal, and the distance between the electrodes, and is inversely proportional to the dielectric constant and applied voltage of the liquid crystal. The fall time is proportional to the cell gap of the liquid crystal display and the viscosity of the liquid crystal and inversely proportional to the elastic constant ratio. In order to reduce the response time, reducing the distance between electrodes decreases the transmittance of the liquid crystal display. Accordingly, there is a need for a transverse electric field liquid crystal display device capable of shortening a response time without decreasing transmittance.
따라서, 본 발명의 제1 목적은 투과율을 감소시키지 않고 응답 시간을 단축할 수 있는 액정 표시 장치를 제공하는 것이다.Accordingly, it is a first object of the present invention to provide a liquid crystal display device capable of shortening a response time without reducing transmittance.
또한, 본 발명의 제2 목적은 상기 액정 표시 장치를 제조하는 데 적합한 액정 표시 장치를 제조하는 방법을 제공하는 것이다.Further, a second object of the present invention is to provide a method of manufacturing a liquid crystal display device suitable for manufacturing the liquid crystal display device.
상술한 본 발명의 제1 목적을 달성하기 위하여 본 발명은 제1 기판; 상기 제1 기판 상에 형성된 공통 전극; 상기 공통 전극이 형성된 제1 기판 상에 형성된 화소 전극; 상기 화소 전극 상에 형성된 보호막; 상기 보호막 상에 형성되고, 상기 공통 전극 및 상기 화소 전극과 콘택을 통하여 전기적으로 연결되며, 상기 공통 전극 상부 및 상기 화소 전극 상부 사이에서 이격되는 도전성 전극; 상기 제1 기판과 대향하는 제2 기판; 및 상기 제1 기판 및 상기 제2 기판 사이에 형성된 액정층을 포함하는 액정 표시 장치를 제공한다. In order to achieve the first object of the present invention described above, the present invention comprises a first substrate; A common electrode formed on the first substrate; A pixel electrode formed on the first substrate on which the common electrode is formed; A protective film formed on the pixel electrode; A conductive electrode formed on the passivation layer and electrically connected to the common electrode and the pixel electrode through a contact, and spaced apart between the common electrode and the pixel electrode; A second substrate facing the first substrate; And a liquid crystal layer formed between the first substrate and the second substrate.
또한, 상술한 본 발명의 제2 목적을 달성하기 위하여 본 발명은 제1 기판 상에 공통 전극을 형성하는 단계; 상기 공통 전극이 형성된 제1 기판 상에 화소 전극을 형성하는 단계; 상기 화소 전극이 형성된 제1 기판 상에 보호막을 형성하는 단계; 상기 보호막이 형성된 제1 기판 상에 상기 공통 전극 및 상기 화소 전극과 콘택을 통하여 전기적으로 연결되며, 상기 공통 전극 상부 및 상기 화소 전극 상부 사이에서 이격되는 도전성 전극을 형성하는 단계; 상기 제1 기판에 대향하여 제2 기판을 형성하는 단계; 및 상기 제1 기판과 상기 제2 기판 사이에 액정층을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법을 제공한다.In addition, to achieve the above-described second object of the present invention, the present invention comprises the steps of forming a common electrode on the first substrate; Forming a pixel electrode on the first substrate on which the common electrode is formed; Forming a protective film on the first substrate on which the pixel electrode is formed; Forming a conductive electrode on the first substrate on which the passivation layer is formed, the conductive electrode being electrically connected to the common electrode and the pixel electrode through a contact and spaced apart between the common electrode and the pixel electrode; Forming a second substrate opposite the first substrate; And forming a liquid crystal layer between the first substrate and the second substrate.
이러한 액정 표시 장치와 이의 제조 방법에 따르면, 공통 전극 및 화소 전극이 종래의 공통 전극 및 화소 전극의 위치에 비하여 보호막의 높이만큼 더 높은 위치에 존재하는 효과가 발생한다. 따라서 제1 기판 및 제2 기판 사이에 개재된 액정이 더 큰 전기장의 영향을 받으므로, 액정 표시 장치의 응답 시간이 단축된다. 또한, 공통 전극 및 화소 전극 사이의 간격을 단축시키지 않으므로 액정 표시 장치의 투과율이 감소되는 문제점도 발생하지 않는다. 따라서 본 발명에 따른 액정 표시 장치는 투과율을 감소시키지 않으면서도 응답 시간을 단축시킬 수 있다According to such a liquid crystal display and a manufacturing method thereof, the effect that the common electrode and the pixel electrode are present at a position higher by the height of the passivation layer than that of the conventional common electrode and the pixel electrode occurs. Therefore, since the liquid crystal interposed between the first substrate and the second substrate is affected by a larger electric field, the response time of the liquid crystal display device is shortened. In addition, since the gap between the common electrode and the pixel electrode is not shortened, the problem that the transmittance of the liquid crystal display is reduced does not occur. Therefore, the liquid crystal display according to the present invention can shorten the response time without reducing the transmittance.
이하, 본 발명의 실시예들에 따른 액정 표시 장치 및 그 제조 방법을 첨부한 도면들을 참조하여 상세하게 설명한다.Hereinafter, a liquid crystal display and a method of manufacturing the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 바람직한 일 실시예에 의한 액정 표시 장치를 나타내는 단면도이다.2 is a cross-sectional view illustrating a liquid crystal display device according to an exemplary embodiment of the present invention.
도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판(100), 제2 기판(200) 및 제1 기판(100) 및 제2 기판(200) 간에 형성된 액정층(300)을 포함한다. Referring to FIG. 2, the liquid crystal display according to the exemplary embodiment of the present invention may include a liquid crystal layer formed between the
제1 기판(100)은 광을 투과할 수 있는 유리나 석영 또는 사파이어와 같은 재질로 이루어진다. 제1 기판(100) 상에는 액정층(300)에 전압을 인가하고 차단하기 위한 스위칭 소자인 박막 트랜지스터(Thin Film Transistor: 이하, TFT)(110), 제1 기판(100)에 공통 전압을 인가하기 위한 공통전극(120), 및 공통 전극(120)과 절연되는 화소 전극(140)이 형성된다.The
제1 기판(100) 상에 공통 전극(120)이 형성되고, 이와 동시에 TFT(110)가 형성될 영역에는 게이트 전극(111)이 형성된다. 공통 전극(120)은 투명한 전도성 재질의 인듐 틴 옥사이드(Indium Tin Oxide : 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : 이하, IZO)를 포함할 수 있다. 그러나 공통 전극(120)의 재질은 이에 한정되지 않으며, 액정 표시 장치의 특성에 따라 불투명한 재질로 이루어질 수도 있다.The
상기 공통 전극(120) 및 게이트 전극(111)이 형성된 제1 기판(100) 상에는 상기 게이트(111) 및 공통 전극(120)을 보호하기 위한 절연막(130)이 형성된다. 상기 절연막(130)은 금속 물질과 접착력이 좋고 계면에 공기층 형성을 억제하는 실리콘 산화물이나 실리콘 질화물과 같은 무기 절연 물질로 이루어진다. 이어서, TFT(110)가 형성될 영역에는 상기 게이트 전극(111)과 대응하는 위치에 비정질 실리콘으로 이루어진 액티브층(112) 및 n+ 비정질 실리콘으로 이루어진 오믹 콘택층(113)이 순차적으로 적층된다. 이때, 상기 오믹 콘택층(113)은 중앙부가 식 각되어 채널 영역을 형성한다. 액티브층(112)은 상기 채널 영역을 통해 일부분이 노출된다.An insulating
상기 채널 영역을 중심으로 두 개로 분리된 상기 오믹 콘택층(113)의 상부에 소스 전극(114) 및 드레인 전극(115)이 구비되고, 절연막(130) 상부에는 공통 전극(120) 상부 영역의 사이에서 화소 전극(140)이 형성된다. 소오스 전극(114) 및 드레인 전극(115)은 일측이 상기 오믹 콘택층(113)의 상면과 접하고, 타측이 상기 절연막(130)의 상면과 접한다. 화소 전극(140)은 콘택(도시되지 않음)을 통해 드레인 전극(115)과 연결되어 상기 액정층(300)으로 신호 전압을 인가한다. 상기 화소 전극(140)은 투명한 전도성 재질의 인듐 틴 옥사이드(ITO) 또는 인듐 징크 옥사이드(IZO)를 포함할 수 있다. 그러나 화소 전극(120)의 재질은 이에 한정되지 않으며, 액정 표시 장치의 특성에 따라 불투명한 재질로 이루어질 수도 있다.A
소오스 전극(114), 드레인 전극(115) 및 화소 전극(140)이 형성된 제1 기판(100) 상에는 보호막(150)이 형성된다. 보호막(150)은 금속물질과 접착력이 좋고 계면에 공기층 형성을 억제하는 실리콘 산화물이나 실리콘 질화물과 같은 무기 절연물로 이루어지는 것이 바람직하다.The
보호막(150) 상에는 공통 전극(120) 및 화소 전극(140)과 콘택(195a, 195b)을 통하여 전기적으로 연결되며, 공통 전극(120) 상부 및 화소 전극(140) 상부 사이에서 이격되는 도전성 전극(160)이 형성된다. The
본 발명에 따른 액정 표시 장치에서는 공통 전극(120) 및 화소 전극(140)이 보호막(150) 상의 도전성 전극(160)과 전기적으로 연결된다. 따라서, 공통 전극(120) 및 화소 전극(140)이 종래의 공통 전극 및 화소 전극의 위치에 비하여 보호막(150)의 높이만큼 더 높은 위치에 존재하는 효과가 발생한다. 즉, 공통 전극(120)과 연결된 도전성 전극과 화소 전극(140)과 연결된 도전성 전극은 실질적으로 동일한 높이에 위치한다.In the liquid crystal display according to the present invention, the
종래의 횡전계 방식의 액정 표시 장치에서는 공통 전극과 화소 전극 사이에서 반원 형태의 전기장이 형성되었으나, 본 발명에 따른 액정 표시 장치에서는 보호막(150) 상부뿐만 아니라 보호막(150) 하부를 통하여서도 공통 전극(120) 및 화소 전극(140) 사이에서 전기장이 형성될 수 있다. 따라서 제1 기판(100) 및 제2 기판(200) 사이에 개재된 액정층(300)이 더 큰 전기장의 영향을 받으므로, 액정 표시 장치의 응답 시간이 단축된다.In the conventional transverse electric field type liquid crystal display, a semicircular electric field is formed between the common electrode and the pixel electrode. However, in the liquid crystal display according to the present invention, not only the upper portion of the
보호막(150)은 공통 전극(120) 상부 및 화소 전극(140) 상부에서 돌출부를 가질 수 있다. 즉, 보호막(150)은 공통 전극(120) 상부 및 화소 전극(140) 상부 사이에서 식각된 형태를 가질 수 있다. 공통 전극(120) 상부 및 화소 전극(140) 상부 사이에 보호막(150)의 일부가 식각되어 존재하지 않으므로, 보호막(150)이 존재하는 경우에 비하여 더 큰 전기장이 액정에 형성되고, 액정 표시 장치의 응답 속도가 더욱 빨라질 수 있다. The
보호막(150)의 상면에 대하여 수직인 선과 보호막(150)의 돌출부의 측면이 이루는 각도는 45°이하인 것이 바람직하다. 도 2에는 보호막(150)의 상면에 대하여 수직인 선과 보호막(150)의 돌출부의 측면이 이루는 각도가 0°인 경우가 도시되어 있다. 보호막(150)의 상면에 대하여 수직인 선과 보호막(150)의 돌출부의 측 면이 이루는 각도가 45°를 초과하면 공통 전극(120) 상부 및 화소 전극(140) 상부 사이에 보호막(150)이 잔존하는 양이 많아지므로 식각의 효과가 발현되지 못하여 응답 시간의 개선 폭이 적어지는 단점이 있다.An angle formed by a line perpendicular to the upper surface of the
도전성 전극(160)은 공통 전극(120)과 연결되는 콘택(195b) 및 화소 전극(140)과 연결되는 콘택(195a) 내부는 물론 보호막(150)의 돌출부 상에 존재한다. 도전성 전극(160)은 돌출부 상에 존재하고 공통 전극(120) 상부 및 화소 전극(140) 상부 사이에 존재하지 않으므로, 보호막(150) 상에서 공통 전극(120) 및 화소 전극(140)이 상호간 단락되는 현상은 발생하지 않는다. The
한편, 도시되지는 않았지만, 도전성 전극(160)은 보호막(150)의 돌출부의 상면뿐만 아니라 측면에도 존재할 수 있다. 즉 도전성 전극(160)이 보호막(150)의 돌출부 전체를 감싸면서 존재할 수 있다. 도전성 전극(160)이 표면적이 넓어지므로 공통 전극(120) 및 화소 전극(140)의 기능을 하는 전극들의 표면적도 증가하여 공통 전극(120) 및 화소 전극(140) 사이에 발생하는 전기장도 증가하게 된다. On the other hand, although not shown, the
상기 보호막(150)의 돌출부의 평균 최대 높이는 0.3 내지 2 ㎛인 것이 바람직하다. 여기서 보호막(150)의 돌출부의 평균 최대 높이란 보호막(150)의 저면에서부터 돌출된 상면까지의 높이를 평균치를 지칭한다. 상기 높이가 0.3 ㎛ 미만인 경우에는 보호막(150)의 양이 화소 전극(140)을 보호하면서 콘택을 형성하기에 충분하지 않고, 상기 높이가 2 ㎛ 초과인 경우에는 보호막(150)의 높이가 너무 높아져서 층구조에 스트레스가 생길 수 있다.The average maximum height of the protrusion of the
상기 보호막(150)은 무기 절연물로 이루어지는데, 유전율은 2 내지 7 F/m인 것이 바람직하다. The
제1 기판과 대향하는 투명한 제2 기판(200)이 구비되고, 제1 기판(100) 및 제2 기판(200) 사이에는 액정층(300)이 형성된다. 액정층(300)은 공통 전극과 화소 전극 사이에 전압이 인가됨으로써 형성된 수평 전계에 의하여 수평 전계와 같은 방향으로 배열된다.A transparent
이하, 본 발명의 상기 액정 표시 장치를 제조하는 데 적합한 액정 표시 장치를 제조하는 방법을 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing a liquid crystal display device suitable for manufacturing the liquid crystal display device of the present invention will be described with reference to the drawings.
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법의 일부를 공정순으로 나타낸 도면이다. 3A to 3E are views illustrating part of the manufacturing method of the liquid crystal display according to the first embodiment of the present invention in the order of process.
도 3a를 참조하면, 제1 기판(100) 상에 ITO로 이루어진 공통 전극(120)을 형성한다. 공통 전극(120)이 형성된 제1 기판 상에 실리콘 질화물을 도포하여 공통 전극(120)을 보호하기 위한 절연막(125)을 형성한다. 절연막(125)은 이후의 공정에서 콘택을 가지도록 패터닝되어 도 2의 절연막(130)으로 형성된다.Referring to FIG. 3A, a
절연막(125) 상에는 ITO로 이루어진 화소 전극(140)이 형성된다. 화소 전극(140)은 절연막(125) 상에서 공통 전극(120)의 상부 영역이 아닌 공통 전극(120)들 사이의 영역에 형성된다.The
화소 전극(140) 상에는 실리콘 질화물로 이루어진 보호막(145)이 형성되어 화소 전극(140)을 보호한다. 보호막(145)은 이후의 공정들에서 패터닝되어 도 2의 보호막(150)으로 형성된다. 절연막(125)과 보호막(145)이 콘택을 가지도록 패터닝하기 위하여 보호막(145) 상에 포토레지스트(170)를 스핀 코팅한다.
A
도 3b 내지 도 3c를 참조하면, 공통 전극(120) 및 화소 전극(140)을 노출하기 위한 패턴이 형성되도록 상기 포토레지스트(170)를 노광한다. 이어서 노광된 상기 포토레지스트(170)를 현상하여 포토레지스트 패턴(175)을 형성한다. 상기 포토레지스트 패턴(175)을 식각 마스크로 사용하여 보호막(145) 및 절연막(125)를 식각하여 제1 기판(100) 상의 공통 전극(120)을 노출시키고, 보호막(145)을 식각하여 절연막(125) 상의 화소 전극(140)을 노출시킨다. 절연막(125) 및 보호막(145)의 식각 선택비가 큰 경우에는 보호막(145)의 식각 공정 및 절연막(125)의 식각 공정을 동시에 수행할 수 있다. 그러나, 절연막(125) 및 보호막(145)의 식각 선택비가 크지 않은 경우에는 각각 별개의 공정으로 수행할 수도 있다.3B to 3C, the
상기 식각 공정에 의하여 패터닝된 보호막(147) 및 패터닝된 절연막(130)이 형성된다. 제1 콘택홀(190a)은 보호막(147)을 통하여 절연막(130) 상의 화소 전극(140)을 노출시키고, 제2 콘택홀(190b)은 패터닝된 보호막(147) 및 패터닝된 절연막(130)을 통하여 제1 기판(100) 상의 공통 전극(120)을 노출시킨다.The patterned
식각 후 잔존하는 포토레지스트 패턴(175)을 애싱 공정으로 스트리핑한다.After etching, the remaining
도 3d 내지 도 3e를 참조하면, 콘택홀들이 형성된 제1 기판 상에 ITO로 이루어진 도전성막(155)을 형성한다. 상기 도전성막(155)은 콘택홀들을 채우면서 패터닝된 보호막(147) 상에 형성된다.3D to 3E, a
이어서, 상기 도전성막(155)을 패터닝하여 상기 도전성막(155)을 공통 전극(120)의 상부 및 화소 전극(140)의 상부 사이에서 이격시킨다. 따라서 공통 전극(120)의 상부 및 화소 전극(140)의 상부에 도전성 전극(160)들이 형성된다. 상기 도전성막(155)의 패터닝시에는 도 3b 내지 도 3c에서 콘택홀들을 형성하는 공정과 동일하게 도전성막(155) 상에 포토레지스트막을 형성한 후 노광, 현상, 식각, 포토레지스트 스트리핑 공정을 수행하여 도전성 전극(160)을 형성한다. 이 때, 보호막(147)을 함께 식각하여 돌출부를 가진 보호막(150)을 형성할 수 있다. 돌출부를 가진 보호막(150)의 형성시에는 돌출부 상부가 아닌 식각될 부분 상부에 슬릿을 가진 마스크를 이용한다. 이 때 마스크의 형상을 조절하여 보호막(150)의 상면에 대하여 수직인 선과 보호막(150)의 돌출부의 측면이 이루는 각도를 조절할 수 있다. 또한 마스크의 형상을 조절하여 도전성 전극이 상기 보호막의 돌출부의 측면에 존재하도록 할 수 있다.Subsequently, the
도시되지는 않았지만, 제1 기판에 대향하여 제2 기판을 형성한 후, 상기 제1 기판과 상기 제2 기판 사이에 액정층을 형성하여 액정 표시 장치를 제조한다. Although not shown, after forming a second substrate facing the first substrate, a liquid crystal layer is formed between the first substrate and the second substrate to manufacture a liquid crystal display device.
상기 방법에 의하여 제조한 액정 표시 장치는 공통 전극(120) 및 화소 전극(140)이 종래의 공통 전극 및 화소 전극의 위치에 비하여 보호막(150)의 높이만큼 더 높은 위치에 존재하는 효과가 발생한다. 따라서 제1 기판 및 제2 기판 사이에 개재된 액정층이 더 큰 전기장의 영향을 받으므로, 액정 표시 장치의 응답 시간이 단축된다.In the liquid crystal display manufactured by the above method, the
본 발명에 따른 액정 표시 장치의 응답 속도의 향상을 시뮬레이션 실험을 통하여 확인하였다.The improvement of the response speed of the liquid crystal display according to the present invention was confirmed through a simulation experiment.
도 4a는 실시예 1의 도 2의 액정 표시 장치를 개념적으로 도시한 단면도이다. 도 4a에서는 공통 전극 및 화소 전극 사이에 형성되는 전기장의 형상을 개념적 으로 나타내고, 시뮬레이션을 통하여 상기 액정 표시 장치의 응답 속도를 계산하였다.4A is a cross-sectional view conceptually illustrating the liquid crystal display of FIG. 2 according to the first embodiment. In FIG. 4A, the shape of the electric field formed between the common electrode and the pixel electrode is conceptually represented, and the response speed of the liquid crystal display is calculated through simulation.
도 4a를 참조하면, 제1 기판(100) 및 제2 기판(200) 사이에 액정층(300)이 형성되어 있고, 액정층(300)에 인가되는 전기장(점선)은 공통 전극(120) 및 화소 전극(140) 상부뿐만 아니라 하부에도 형성된다. 도 4a에서는 공통 전극(120) 및 화소 전극(140)이 보호막(150) 상에 위치하는 것으로 개념적으로 도시하였다. 그러나 실제로는 도 2에서와 같이 공통 전극(120) 및 화소 전극(140)이 보호막(150)의 하부에 존재하며, 콘택을 통하여 연결되어 있다. Referring to FIG. 4A, the
도 4b는 도 4a에 따른 액정 표시 장치에서 시간에 따른 광투과율 변화를 나타내는 그래프이다. 도 4b의 그래프는 도 4a의 액정 표시 장치를 파장 550nm의 광을 이용한 2-DMOS 시뮬레이션 실험을 통하여 수득하였다. 도 4b에서 확인할 수 있는 바와 같이, 투과율의 최대치의 10%에 해당하는 값(T10)에 도달할 때까지의 시간부터 투과율의 최대치의 90%에 해당하는 값(T90)에 도달할 때까지의 시간은 약 20.5 ms이다. 따라서, 도 1의 액정 표시 장치에서 상기 시간이 31 ms였던 것에 비하여 응답 시간이 단축된 것을 확인할 수 있다. 4B is a graph illustrating a change in light transmittance with time in the liquid crystal display of FIG. 4A. The graph of FIG. 4B was obtained through a 2-DMOS simulation experiment using the liquid crystal display of FIG. 4A using light having a wavelength of 550 nm. As can be seen in FIG. 4B, the time from reaching the value T10 corresponding to 10% of the maximum value of the transmittance to reaching the value T90 corresponding to 90% of the maximum value of the transmittance. Is about 20.5 ms. Accordingly, it can be seen that the response time of the liquid crystal display of FIG. 1 is shortened compared to that of 31 ms.
이상에서 설명한 바와 같이, 본 발명에 따르면 공통 전극 및 화소 전극이 종래의 공통 전극 및 화소 전극의 위치에 비하여 보호막의 높이만큼 더 높은 위치에 존재하는 효과가 발생한다. 종래의 횡전계 방식의 액정 표시 장치에서는 공통 전극과 화소 전극 사이에서 반원 형태의 전기장이 형성되었으나, 본 발명에 따른 액정 표시 장치에서는 보호막 상부뿐만 아니라 보호막 하부를 통하여서도 공통 전극 및 화소 전극 사이에서 전기장이 형성될 수 있다. 따라서 제1 기판 및 제2 기판 사이에 개재된 액정이 더 큰 전기장의 영향을 받으므로, 액정 표시 장치의 응답 시간이 단축된다.As described above, according to the present invention, there is an effect that the common electrode and the pixel electrode exist at a position higher by the height of the passivation layer than the positions of the conventional common electrode and the pixel electrode. In the conventional transverse electric field type liquid crystal display device, a semicircular electric field is formed between the common electrode and the pixel electrode. However, in the liquid crystal display according to the present invention, the electric field is formed between the common electrode and the pixel electrode not only through the upper portion of the protective layer but also through the lower portion of the protective layer. This can be formed. Therefore, since the liquid crystal interposed between the first substrate and the second substrate is affected by a larger electric field, the response time of the liquid crystal display device is shortened.
또한, 공통 전극 및 화소 전극 사이의 간격을 감소시키지 않으므로 액정 표시 장치의 투과율이 감소되는 문제점도 발생하지 않는다. 따라서 본 발명에 따른 액정 표시 장치는 투과율을 감소시키지 않으면서도 응답 시간을 단축시킬 수 있다.In addition, since the gap between the common electrode and the pixel electrode is not reduced, the problem that the transmittance of the liquid crystal display is reduced does not occur. Therefore, the liquid crystal display according to the present invention can shorten the response time without reducing the transmittance.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030056157A KR100989346B1 (en) | 2003-08-13 | 2003-08-13 | Liquid Crystal Display and Manufacturing Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030056157A KR100989346B1 (en) | 2003-08-13 | 2003-08-13 | Liquid Crystal Display and Manufacturing Method Thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050018160A KR20050018160A (en) | 2005-02-23 |
KR100989346B1 true KR100989346B1 (en) | 2010-10-25 |
Family
ID=37227743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030056157A Expired - Fee Related KR100989346B1 (en) | 2003-08-13 | 2003-08-13 | Liquid Crystal Display and Manufacturing Method Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100989346B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010106862A (en) * | 2000-05-23 | 2001-12-07 | 구본준, 론 위라하디락사 | IPS mode Liquid crystal display device and method for fabricating the same |
-
2003
- 2003-08-13 KR KR1020030056157A patent/KR100989346B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010106862A (en) * | 2000-05-23 | 2001-12-07 | 구본준, 론 위라하디락사 | IPS mode Liquid crystal display device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20050018160A (en) | 2005-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102080065B1 (en) | Thin film transistor array substrate and method for fabricating the same | |
US7655952B2 (en) | Thin films transistor array panel and manufacturing method thereof | |
US7358124B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US7732266B2 (en) | Thin film array panel and manufacturing method thereof | |
TWI383504B (en) | Device for forming thin film transistor (TFT) array panel and method thereof | |
US8895987B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
CN102200665B (en) | High light transmittance in-plane switching liquid crystal display device and manufacture method thereof | |
KR20110004307A (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
KR101969568B1 (en) | Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof | |
KR20140025081A (en) | Liquid crystal display and manufacturing method thereof | |
KR20090060756A (en) | Display panel and manufacturing method thereof | |
CN113568230B (en) | Array substrate, manufacturing method and display panel | |
KR100600845B1 (en) | How to manufacture flat panel display | |
CN100353244C (en) | Liquid crystal display and manufacturing method thereof, transistor array substrate and manufacturing method thereof | |
KR20130033676A (en) | Fringe field switching mode liquid crystal display device | |
KR102281844B1 (en) | Liquid crystal display and method for manufacturing the same | |
JP3308498B2 (en) | LCD panel | |
CN101097943A (en) | Active matrix type organic electroluminescent device and method for manufacturing same | |
TWI581317B (en) | Thin film transistor substrate and display panel provided with the same | |
KR100989346B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
KR101022291B1 (en) | Array substrate, manufacturing method thereof and liquid crystal display device having same | |
KR102133345B1 (en) | Thin film transistor array substrate and method for fabricating the same | |
KR20050067859A (en) | In-plane switching mode liquid crystal display device and manufacturing method of the same | |
KR20080045544A (en) | Thin film transistor substrate, manufacturing method thereof and liquid crystal display panel comprising the same | |
KR20080094383A (en) | Liquid crystal display device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030813 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20080806 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20030813 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100325 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100930 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20101015 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20101018 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20130930 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20141001 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20170928 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20181001 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20201005 Start annual number: 11 End annual number: 11 |
|
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20220726 |