[go: up one dir, main page]

KR100988157B1 - 메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체 - Google Patents

메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체 Download PDF

Info

Publication number
KR100988157B1
KR100988157B1 KR1020087009333A KR20087009333A KR100988157B1 KR 100988157 B1 KR100988157 B1 KR 100988157B1 KR 1020087009333 A KR1020087009333 A KR 1020087009333A KR 20087009333 A KR20087009333 A KR 20087009333A KR 100988157 B1 KR100988157 B1 KR 100988157B1
Authority
KR
South Korea
Prior art keywords
memory device
page
command
page size
size parameter
Prior art date
Application number
KR1020087009333A
Other languages
English (en)
Other versions
KR20080048545A (ko
Inventor
스리니바스 마달리
스티븐 제이. 도얼플러
엘리샤 존 얼머
싱후이 니우
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20080048545A publication Critical patent/KR20080048545A/ko
Application granted granted Critical
Publication of KR100988157B1 publication Critical patent/KR100988157B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/54—Link editing before load time
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Stored Programmes (AREA)
  • Storage Device Security (AREA)

Abstract

처리 시스템에서 디바이스의 구성을 검출하기 위한 방법 및 장치가 기술된다. 일 실시예에 있어서, 메모리 디바이스와 관련된 페이지 크기 파라미터가 식별된다. 게다가, 메모리 디바이스와 관련된 하나 이상의 구성 파라미터들 또한 식별되며, 페이지 크기 파라미터 및 구성 파라미터들은 메모리 디바이스에 대한 액세스를 가능하게 한다. 최종적으로, 페이지 크기 파라미터 및 하나 이상의 구성 파라미터에 기초하여 메모리 디바이스로부터의 애플리케이션 데이터를 다운로드하기 위한 요청이 메모리 디바이스에 전송된다.

Description

메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체{METHOD AND APPARATUS FOR DETECTING MEMORY DEVICE CONFIGURATION, AND COMPUTER READABLE MEDIUM CONTAINING INSTRUCTIONS FOR PERFORMING METHOD FOR DETECTING MEMORY DEVICE CONFIGURATION}
본 발명은 일반적으로 처리 시스템, 특히 처리 시스템에서 디바이스의 구성(configuration)을 검출하기 위한 방법 및 장치에 관한 것이다.
예컨대 이동 통신 디바이스와 같은 컴퓨팅 디바이스에서 부트-업(boot-up) 또는 초기화 절차들의 일부분으로서, 프로세서들은 예컨대 비휘발성 또는 플래시 메모리 디바이스들과 같은 하나 이상의 메모리 디바이스에 액세스하고 이 메모리 디바이스들에 저장된 애플리케이션 코드 또는 데이터를 다운로드한다. 이러한 컴퓨팅 디바이스들을 구현하기 위해 통상적으로 여러 타입의 메모리 디바이스들이 이용 가능하며, 따라서 프로세서들은 각각의 메모리 디바이스의 구성을 정확하게 효율적으로 확인할 필요가 있다. 검출된 구성에 기초하여, 프로세서들은 원하는 애플리케이션 코드를 다운로드하기 위한 명령들을 생성할 수 있다.
프로세서에 접속된 메모리 디바이스들의 구성을 확인하기 위해 여러 가지 구현이 제안되었다. 일 구현에서, 메모리 디바이스 정보는 제조시 프로세서에 저장된다. 그러나 이러한 방법은 지원되는 메모리 디바이스들의 수를 제한하여 프로세서들의 수명 동안 메모리 디바이스들의 업그레이드가 곤란하다.
다른 구현에 있어서, 메모리 디바이스 정보는 다수의 외부 핀들을 통해 프로세서에 공급된다. 그러나 이러한 방법은 전용 추가 핀들을 필요로 하여 시스템의 비용을 증가시킬 뿐만 아니라 지원되는 메모리 디바이스들의 수를 제한한다.
또 다른 공지된 구현에 있어서, 프로세서는 예컨대 2진 탐색과 같은 공지된 시행착오(trial-and-error) 기술들을 통해 메모리 디바이스들의 구성을 검출하도록 명령을 받을 수 있다. 그러나 이러한 방법은 부트-업 및 초기화 절차들을 위해 할당된 시간을 증가시켜 시스템의 성능을 저하시킬 수 있다.
따라서 컴퓨팅 디바이스에서 프로세서에 접속된 다수의 메모리 디바이스들의 구성을 정확하고 효율적으로 검출하기 위한 방법 및 장치에 대한 필요성이 요구된다.
처리 시스템에서 디바이스의 구성을 검출하기 위한 방법 및 장치가 기술된다. 일 실시예에서는 메모리 디바이스와 관련된 페이지 크기 파라미터(page size parameter)가 식별된다. 게다가, 메모리 디바이스와 관련된 하나 이상의 구성 파라미터들(configuration parameter) 또한 식별되며, 페이지 크기 파라미터 및 구성 파라미터들은 메모리 디바이스에 대한 액세스를 가능하게 한다. 최종적으로, 페이지 크기 파라미터 및 하나 이상의 구성 파라미터들에 기초하여 메모리 디바이스로부터의 애플리케이션 데이터를 다운로드하기 위한 요청이 메모리 디바이스에 전송된다.
도 1은 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 장치를 도시한다.
도 2는 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 절차를 기술한 상호 작용 다이어그램을 도시한다.
도 3은 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 방법을 기술한 흐름도이다.
도 4는 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 방법에서 리셋 명령을 실행하는 흐름도이다.
도 5는 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 방법에서의 자동 검출 명령의 실행을 기술한 흐름도이다.
도 6은 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 방법에서의 페이지 크기 파라미터의 식별을 기술한 흐름도이다.
도 7은 명령들의 세트가 실행될 수 있는 예시적인 형태의 컴퓨터 시스템의 머신을 도식적으로 표현한 도면이다.
도 1은 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 장치를 도시한다. 도 1에 기술된 바와 같이, 예컨대 이동 통신 디바이스와 같은 장치(10)는 예컨대 하나 이상의 메모리 디바이스들(30)에 접속된 마이크로프로세서와 같은 처리 디바이스(20)를 포함한다.
일 실시예에 있어서, 처리 디바이스(20)는 프로세서 모듈(24)에 접속된 제어기 모듈(22)을 더 포함한다. 제어기 모듈(22) 및 프로세서 모듈(24)은 이하에서 더 상세히 기술되는 바와 같이 장치(10) 내의 메모리 디바이스들(30)의 구성을 검출하기 위한 동작들을 실행하도록 구성된 하드웨어 및/또는 소프트웨어 모듈들이다. 다른 실시예에 있어서, 제어기 모듈(22) 및 프로세서 모듈(24)은 장치(10) 내의 메모리 디바이스들(30)의 구성을 검출하기 위한 동작들을 수행하기 위한 단일 프로세서를 형성할 수 있다.
일 실시예에 있어서, 메모리 디바이스들(30)은 처리 디바이스(20)로부터의 명령을 수신할 때 다운로드될 애플리케이션 데이터를 저장하는, 예컨대 직렬 플래시 메모리 디바이스들(예컨대, NAND/ORAND/SuperAND 메모리 디바이스들)과 같은 비휘발성 메모리 디바이스들이다. 대안으로, 다른 비휘발성 메모리 디바이스들이 장치(10) 내의 처리 디바이스(20)에 접속될 수 있다.
비휘발성 메모리 컴포넌트들 및 모듈들은 시스템이 턴오프(turn-off)될 때 데이터를 손실하지 않는다. 비휘발성 반도체 집적회로들로서 플래시 메모리 디바이스들의 구성은 메모리 모듈들이 드물게 기록되나 자주 판독된다는 개념에 기초한다. 애플리케이션 데이터는 대응 어드레스들에 의해 한정된 특정 위치들에 있는 플래시 메모리 디바이스들(30)에 상주한다.
각각의 메모리 디바이스(30) 내의 실제 및 가상 메모리 모듈들은 페이지들로 지칭되는 동일한 크기의 블록들로 분할된다. 하나의 메모리 페이지는 하나의 행 어드레스(row address)로부터 액세스될 수 있는 비트 수를 나타낸다. 각각의 메모리 페이지는 페이지 크기를 가지며, 이는 열 어드레스들(column address)의 수에 따른다. 예컨대, 10개의 열 어드레스 핀들을 가진 메모리 디바이스는 1024개의 위치를 갖는다.
페이지 크기 파라미터들 외에, 각각의 메모리 디바이스(30)는 인터페이스 버스 폭 파라미터에 의해 특성화되며, 이는 동시에 입력되거나 액세스될 수 있는 데이터 비트 수를 지시한다. 페이지 크기 파라미터 및 버스 폭 파라미터에 기초하여, 프로세서들은 이하에서 더 상세히 설명되는 바와 같이 부트-업(boot-up) 및 초기화 절차들 동안 각각의 메모리 디바이스(30)의 타입을 신뢰성 있게 식별할 수 있다.
일 실시예에 있어서, 도 1에 도시된 바와 같이, 제어기 모듈(22)은 예컨대 각각의 메모리 디바이스(30)와 관련된 인터페이스 버스 폭 파라미터 및/또는 페이지 크기 파라미터와 같은 메모리 디바이스(30)의 구성 파라미터들을 저장하기 위해 예컨대 데이터베이스와 같은 저장 모듈(26)을 유지하고 액세스한다. 대안으로, 제어기 모듈(22)이 장치(10) 내의 원격 위치에 있는 메모리 디바이스(30)와 관련된 인터페이스 버스 폭 파라미터 및/또는 페이지 크기 파라미터를 저장할 수도 있다.
도 2는 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 절차를 기술한 상호 작용 다이어그램이다. 도 2에 기술된 바와 같이, 절차는 블록(105)에서 시작하며, 블록(105)에서 처리 디바이스(20) 내의 제어기 모듈(22)은 메모리 디바이스(30)에 리셋 명령을 전송한다. 일 실시예에 있어서, 메모리 디바이스(30)는 장치(10)의 파워-업(power-up) 시퀀스 및 다음 활성화 동안 메모리에 액세스하기 전에 리셋 명령의 수신 및 실행을 필요로 한다. 대안으로, 메모리 디바이스(30)는, 예컨대 메모리 디바이스(30)가 SuperAND 직렬 플래시 메모리 디바이스인 경우와 같이, 장치(10)가 대기모드(stand-by mode)에 있을 때 리셋 명령을 지원하지 않고 명령을 무시할 수도 있다.
블록(110)에서, 메모리 디바이스(30)는 리셋 명령의 실행 및 완료를 나타낸다. 일 실시예에 있어서, 메모리 디바이스(30)는 명령 실행의 상태를 나타내는 비트 신호를 전송한다. 제어기 모듈(22)은, 도 4를 참조로 하여 이하에서 더 상세히 기술되는 바와 같이, 명령 실행의 상태를 모니터링하고 리셋 명령 실행의 완료를 검출한다.
다음으로, 블록(115)에서, 제어기 모듈(22)은 메모리 디바이스(30)의 페이지 크기를 판독 및 검출하는데 필요한 미리 결정된 양의 데이터를 나타내는 자동 검출 명령 시퀀스를 메모리 디바이스(30)에 전송한다. 일 실시예에 있어서, 리셋 명령 및 자동 검출 명령은 메모리 디바이스(30)에 연속적으로 전송된다. 자동 검출 명령 시퀀스는 페이지 크기 및 메모리 디바이스(30)와 관련된 다른 파라미터들을 검출하기 위해 사용되는 흐름이다. 자동 검출 시퀀스는, 도 5를 참조로 하여 이하에 더 상세히 기술되는 바와 같이, 높은 값의 페이지 크기를 가진 다른 플래시 메모리 디바이스들과 대조적으로 256/512 바이트의 페이지 플래시 메모리 디바이스들의 동작 차이를 이용한다.
블록(120)에서, 메모리 디바이스(30)는 자동 검출 명령 시퀀스를 수신하고 명령의 실행 및 완료를 나타낸다. 일 실시예에 있어서, 메모리 디바이스(30)는 자동 검출 시퀀스 내의 각각의 명령의 실행 상태를 나타내는 비트 신호를 전송한다. 제어기 모듈(22)은, 도 5를 참조로 하여 이하에서 더 상세히 기술되는 바와 같이, 명령 실행의 상태를 모니터링하고 자동 검출 시퀀스의 완료를 검출한다. 도 5를 참조로 하여 더 상세히 기술되는 바와 같이, 자동 검출 시퀀스에 대한 응답을 나타내는, 메모리 디바이스(30)로부터 전송된 비트 신호에 기초하여, 제어기 모듈(22)은 메모리 디바이스(30)가 256/512 바이트의 페이지 디바이스 또는 예컨대 2K 바이트 페이지 디바이스와 같은 더 큰 크기의 페이지 디바이스인지를 식별한다. 일단 명령의 실행이 완료되면, 메모리 디바이스(30)는 예컨대 메모리 디바이스(30)에 상주하는 내부 버퍼에서 제어기 모듈(22)에 대해 데이터의 페이지를 이용 가능하게 한다.
블록(125)에서, 제어기 모듈(22)은, 도 6을 참조로 하여 더 상세히 기술되는 바와 같이, 이용 가능한 페이지 데이터에 액세스하여 다시 메모리 디바이스(30)의 페이지 크기 파라미터를 식별한다.
블록(130)에서, 제어기 모듈(22)은 메모리 디바이스(30)와 관련된 페이지 크기 파라미터를 저장 모듈(26)에 저장한다.
블록(135)에서, 제어기 모듈(22)은 이용 가능 페이지 데이터로부터 미리 결정된 양의 데이터를 판독한다. 블록(140)에서, 제어기 모듈(22)은 데이터 판독에 기초하여 메모리 디바이스(30)와 관련된 하나 이상의 구성 파라미터들을 검출한다. 일 실시예에 있어서, 제어기 모듈(22)은 예컨대 메모리 디바이스(30)의 인터페이스 버스 폭 파라미터와 같은 구성 파라미터들을 식별하기 위해 페이지 데이터로부터 미리 결정된 다수의 데이터 시퀀스들을 검색하여 디코딩한다. 대안 실시예에 있어서, 제어기 모듈(22)에서 이용 가능하게 된 페이지 데이터는 보안을 이유로 암호화될 수 있으며, 따라서 제어기 모듈(22) 또는 프로세서 모듈(24)은 예컨대 인터페이스 버스 폭 파라미터 또는 다른 필요한 구성 파라미터들과 같은 구성 파라미터들의 디코딩 및 식별 전에 데이터를 추가로 암호 해독한다.
일 실시예에 있어서, 저장된 페이지 크기 파라미터 및 식별된 구성 파라미터들은 처리 디바이스(20)가 메모리 디바이스(30)의 구성을 확인할 수 있게 한다. 대안 실시예에 있어서, 페이지 데이터는 예컨대 메모리 디바이스(30)에 접속된 다른 컴포넌트들과 같은, 메모리 디바이스(30)에 관한 다른 정보를 통합할 수 있다.
블록(145)에서, 제어기 모듈(22)은 저장 모듈(26) 내에 저장된 페이지 크기 파라미터를 포함하는 구성 파라미터들 및 페이지 데이터를 프로세서 모듈(24)에 전송하거나 또는 프로세서 모듈(24)에서 이용 가능하게 한다. 블록(150)에서, 프로세서 모듈(24)은 메모리 디바이스(30)로부터 애플리케이션 코드를 다운로드할 것을 제어기 모듈(22)에 명령한다. 최종적으로, 블록(155)에서, 페이지 크기 파라미터 및 인터페이스 버스 폭 파라미터에 기초하여, 처리 디바이스(20) 내의 제어기 모듈(22)은 메모리 디바이스(30)로부터 애플리케이션 코드를 다운로드하기 위한 요청을 전송한다.
도 3은 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 방법을 기술한 흐름도이다. 도 3의 실시예에 기술된 바와 같이, 처리 블록(210)에서, 리셋 명령이 발행(issue)되어 메모리 디바이스(30)에 전송된다. 처리 블록(220)에서, 자동 검출 명령 시퀀스가 발행되어 메모리 디바이스(30)에 전송된다.
처리 블록(230)에서, 메모리 디바이스(30)에서 미리 결정된 양의 데이터를 포함하는 페이지 데이터가 액세스된다. 처리 블록(240)에서, 이용 가능 페이지 데이터로부터 메모리 디바이스(30)와 관련된 페이지 크기 파라미터가 식별된다.
처리 블록(250)에서, 메모리 디바이스(30)와 관련된 페이지 크기 파라미터는 저장 모듈(26)에 저장된다. 처리 블록(260)에서, 메모리 디바이스(30)의 인터페이스 버스 폭 파라미터와 같이 메모리 디바이스(30)와 관련된 하나 이상의 구성 파라미터들을 식별하기 위해 미리 결정된 다수의 데이터 시퀀스들이 페이지 데이터로부터 검색되어 디코딩된다.
처리 블록(270)에서는 메모리 디바이스(30)와 관련된 구성 파라미터들이 검출된다. 최종적으로, 처리 블록(280)에서, 식별된 페이지 크기 파라미터 및 구성 파라미터들에 기초하여, 애플리케이션 코드를 다운로드하기 위한 요청이 메모리 디바이스(30)에 전송된다.
도 4는 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 방법에서의 리셋 명령의 실행을 기술한 흐름도이다. 도 4에 기술된 바와 같이, 처리 블록(310)에서는 리셋 명령의 선택이 수신된다. 일 실시예에 있어서, 제어기 모듈(22)은 메모리 디바이스(30)로의 추가 전송을 위해 프로세서 모듈(24)로부터 리셋 명령의 선택을 수신한다.
처리 블록(320)에서는 리셋 명령을 전송하라는 명령이 수신된다. 일 실시예에 있어서, 프로세서 모듈(24)은 리셋 명령을 발생하고 리셋 명령을 메모리 디바이스(30)에 전송하도록 제어기 모듈(22)에 명령한다.
처리 블록(330)에서, 리셋 명령이 메모리 디바이스(30)에 전송되며, 리셋 명령의 실행 상태가 모니터링된다. 일 실시예에 있어서, 제어기 모듈(22)은 리셋 명령을 메모리 디바이스(30)에 전송하며, 메모리 디바이스(30)에 의해 전송된 비트 신호의 확인(assertion) 또는 역확인(de-assertion)을 모니터링함으로써 메모리 디바이스(30)에서의 실행 상태를 검사하며, 비트 신호는 리셋 명령 실행의 완료를 나타낸다.
처리 블록(340)에서는 리셋 명령의 실행이 완료되었는지에 대한 결정이 이루어진다. 리셋 명령의 실행이 완료되지 않았으면, 처리 블록들(330, 340)이 반복된다.
그렇지 않고 리셋 명령의 실행이 완료되었다면, 처리 블록(350)에서 임의의 실행 에러들이 존재하는지 여부에 대한 결정이 이루어진다. 실행 에러들이 존재한다면, 처리 블록(360)에서, 제어기 모듈(22)은 에러 명령을 발행하여 실행 에러들을 제어할 것을 프로세서 모듈(24)에 명령한다. 그렇지 않고 리셋 명령의 실행에 에러가 없다면, 절차는 도 3과 관련하여 상세히 논의된 블록(220)으로 점프(jump)한다.
도 5는 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하기 위한 방법에서의 자동 검출 명령 시퀀스의 실행을 기술한 흐름도이다. 도 5에 기술된 바와 같이, 도 3과 관련하여 상세히 논의된 처리 블록(210) 다음에, 처리 블록(405)에서는 자동 검출 명령의 선택이 수신된다. 일 실시예에서, 제어기 모듈(22)은 메모리 디바이스(30)로의 추가 전송을 위해 프로세서 모듈(24)로부터 명령의 선택을 수신한다.
처리 블록(410)에서는 자동 검출 명령 시퀀스를 전송하기 위한 명령이 수신된다. 일 실시예에 있어서, 프로세서 모듈(24)은 자동 검출 명령 시퀀스를 발행하고 관련 명령들을 메모리 디바이스(30)에 전송할 것을 제어기 모듈(22)에 명령한다.
처리 블록(415)에서, 페이지 판독 명령이 메모리 디바이스(30)에 전송되며, 페이지 판독 명령의 실행 상태가 모니터링된다. 일 실시예에 있어서는, 제어기 모듈(22)이 페이지 판독 명령을 메모리 디바이스(30)에 전송한다.
처리 블록(420)에서, 페이지 어드레스 좌표들이 메모리 디바이스(30)에 전송된다. 일 실시예에 있어서는, 제어기 모듈(22)이 예컨대 메모리 페이지의 시작에 대한 시작 열(column) 어드레스 및 시작 행(row) 어드레스와 같은 페이지 어드레스 좌표들을 전송한다.
처리 블록(425)에서, 미리 결정된 시간 간격 동안 페이지 판독 명령의 실행 상태가 모니터링된다. 일 실시예에 있어서, 제어기 모듈(22)은 미리 결정된 시간 간격 동안 메모리 디바이스(30)에 의해 전송되는 비트 신호의 확인(assertion) 또는 역확인(de-assertion)을 모니터링함으로써 메모리 디바이스(30)에서 페이지 판독 명령의 실행 상태를 추가로 검사하며, 비트 신호는 페이지 판독 명령 실행의 시작을 나타낸다. 일 실시예에 있어서, 미리 결정된 시간 간격은 300 나노초이다. 대안으로, 제어기 모듈(22)은 다른 여러 시간 간격 동안 대기하여 실행 상태를 모니터링하도록 프로그래밍될 수 있다.
처리 블록(430)에서는 페이지 판독 명령의 실행이 시작되었는지에 관한 결정이 이루어진다. 페이지 판독 명령의 실행이 이미 시작되었음을 제어기 모듈(22)이 검출한다면, 처리 블록(460)에서는 제어기 모듈(22)이 256 바이트/512 바이트 페이지 크기를 갖는 것으로 메모리 디바이스(30)를 식별한다.
일 실시예에 있어서, 페이지 판독 명령의 실행이 시작되지 않았음을 제어기 모듈(22)이 검출한다면, 처리 블록(435)에서 제어기 모듈(22)이 메모리 디바이스(30)에 판독 시작 명령을 전송한다.
처리 블록(440)에서, 미리 결정된 시간 간격 동안 판독 시작 명령의 실행 상태가 모니터링된다. 일 실시예에 있어서, 제어기 모듈(22)은 미리 결정된 제 2 시간 간격 동안 메모리 디바이스(30)에 의해 전송되는 비트 신호의 확인(assertion) 또는 역확인(de-assertion)을 모니터링함으로써 메모리 디바이스(30)에서 판독 시작 명령의 실행 상태를 검사하며, 비트 신호는 판독 시작 명령의 실행을 나타낸다. 일 실시예에 있어서, 미리 결정된 시간 간격은 300 나노초이다. 대안으로, 제어기 모듈(22)은 다른 여러 시간 간격들 동안 판독 시작 명령의 실행을 모니터링하도록 프로그래밍될 수 있다.
처리 블록(445)에서는 페이지 판독 명령의 실행이 시작되었는지 여부에 대한 결정이 이루어진다. 페이지 판독 명령의 실행이 아직 시작되지 않았으면, 처리 블록(450)에서, 제어기 모듈(22)은 에러 명령을 발행하여 실행 에러들을 제어할 것을 프로세서 모듈(24)에 명령한다. 그렇지 않고 페이지 판독 명령의 실행이 시작되면, 처리 블록(455)에서, 제어기 모듈(22)은 예컨대 2K 바이트 페이지 크기와 같은 높은 바이트 값의 페이지 크기를 갖는 것으로 메모리 디바이스(30)를 식별한다.
메모리 디바이스(30)의 페이지 크기 파라미터가 확인된 후에, 절차는 처리 블록(465)으로 진행하며, 블록(465)에서는 자동 검출 명령 시퀀스 실행이 완료되었는지 여부에 대한 결정이 이루어진다. 대안 실시예에 있어서, 예컨대 SuperAND 플래시 메모리 디바이스들과 같은 임의의 직렬 플래시 메모리 디바이스들에 있어서, 페이지 판독을 중지하고 자동 검출 명령 시퀀스를 완료하도록 판독 중지 명령이 발행되어야 한다.
일 실시예에 있어서, 자동 검출 명령 시퀀스의 실행이 완료되면, 절차는 도 3과 관련하여 앞서 논의된 블록(230)으로 점프한다.
도 6은 본 발명의 일 실시예에 따라 처리 시스템에서 디바이스의 구성을 검출하는 방법에서의 페이지 크기 파라미터의 식별을 기술한 흐름도이다. 도 6에 기술된 바와 같이, 도 3과 관련하여 상세히 논의된 처리 블록(230) 다음에, 처리 블록(510)에서는 이용 가능 페이지 데이터로부터 페이지 크기 정보가 검색된다. 일 실시예에 있어서, 제어기 모듈(22)은 메모리 디바이스(30)에서 이용 가능하게 된 페이지 데이터에 액세스하고, 메모리 디바이스(30)의 페이지 크기에 대한 추가 검사를 수행하며, 각각의 메모리 디바이스(30)와 관련된 페이지 크기를 검출한다.
일 실시예에 있어서, 처리 블록(520)에서는 페이지 크기가 예컨대 512 바이트와 같은 미리 결정된 값과 동일한지 여부가 결정된다. 메모리 디바이스(30)의 페이지 크기가 미리 결정된 값, 이 경우에는 512 바이트와 동일하다고 제어기 모듈(22)이 인식하면, 처리 블록(530)에서 제어기 모듈(22)은 512 바이트 페이지 메모리 디바이스(30)와 관련하여 추가로 구성된다. 그렇지 않고 메모리 디바이스(30)와 관련된 페이지 크기가 예컨대 2K 바이트와 같은 다른 값을 갖는다면, 제어기 모듈(22)은 메모리 디바이스(30)에 의해 이용 가능하게 된 페이지의 적절한 바이트 값과 관련하여 추가로 구성된다. 최종적으로, 절차는 도 3과 관련하여 상세히 논의된 블록(250)으로 점프한다.
도 7은 머신으로 하여금 앞서 기술된 방법들 중 어느 하나를 수행하게 하는 명령들의 세트가 실행될 수 있는 컴퓨터 시스템(600)의 예시적인 형태로 머신을 도식적으로 표현한 도면이다. 대안 실시예들에 있어서, 머신은 네트워크 라우터, 네트워크 스위치, 개인휴대단말(PDA), 셀룰러 전화, 웹 애플리케이션, 또는 머신에 의해 취해질 동작들을 지정한 명령들의 시퀀스를 실행할 수 있는 임의의 머신 또는 컴퓨팅 디바이스를 포함할 수 있다.
컴퓨터 시스템(600)은 프로세서(602), 주 메모리(604), 및 정적 메모리(606)를 포함하며, 이들은 버스(608)를 통해 서로 통신한다. 컴퓨터 시스템(600)은 비디오 디스플레이 유닛(610), 예컨대 액정 디스플레이(LCD) 또는 음극선관(CRT)을 더 포함할 수 있다. 컴퓨터 시스템(600)은 또한 알파뉴메릭(alphanumeric) 입력 장치(612), 예컨대 키보드, 커서 제어 장치(614), 예컨대 마우스, 디스크 드라이브 유닛(616), 신호 생성 장치(620), 예컨대 스피커, 및 네트워크 인터페이스 장치(622)를 포함한다.
디스크 드라이브 유닛(616)은 명령들의 세트, 즉 앞서 기술된 방법들 중 어느 하나 또는 모두를 구현하는 소프트웨어(626)를 저장한 머신-판독 가능 매체(624)를 포함한다. 소프트웨어(626)는 또한 주 메모리(604) 및/또는 프로세서(602) 내에 완전하게 또는 적어도 부분적으로 상주하는 것으로 도시된다. 소프트웨어(626)는 네트워크 인터페이스 장치(622)를 통해 전송되거나 수신될 수 있다.
당업자는 정보 및 신호가 다양한 다른 기술들 중 일부를 사용하여 표현될 수 있다는 것을 이해할 것이다. 예컨대, 앞의 상세한 설명 전반에 걸쳐 참조될 수 있는 데이터, 지시어, 명령어, 정보, 신호, 비트, 심벌 및 칩은 전압, 전류, 전자기파, 자계 또는 자기입자, 광계 또는 광입자, 또는 이들의 임의의 결합에 의해 표현될 수 있다.
당업자들은 여기에 기술된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록, 모듈, 회로, 및 알고리즘 단계가 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 결합으로 구현될 수 있다는 것을 인식해야 한다. 이러한 하드웨어 및 소프트웨어의 상호 호환성을 명확하게 기술하기 위해, 다양한 예시적인 소자, 블록, 모듈, 회로, 및 단계는 그들의 기능들과 관련하여 앞서 기술되었다. 이러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지 여부는 전체 시스템상에 부여된 특정 응용 및 설계 제약들에 따른다. 당업자는 각각의 특정 응용에 대하여 가변 방식으로 기술된 기능을 구현할 수 있으나 이러한 구현 결정은 본 발명의 범위를 벗어나지 않고 해석되어야 한다.
여기에 기술된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록, 모듈, 및 회로는 범용 프로세서, 디지털 신호 처리기(DSP), 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA) 또는 다른 프로그램가능 논리 디바이스, 개별 게이트 또는 트랜지스터 논리장치, 개별 하드웨어 소자, 또는 여기에 기술된 기능들을 수행하도록 설계된 임의의 결합에 의해 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로 프로세서일 수 있으나, 대안적으로 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 계산장치들의 결합, 예컨대 DSP와 마이크로프로세서의 결합, 다수의 마이크로 프로세서들의 결합, DSP 코어와 관련된 하나 이상의 마이크로프로세서들의 결합, 또는 임의의 다른 구성들로서 구현될 수 있다.
여기에 기술된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이들의 결합으로 직접 구현될 수 있다. 이들 실시예들은 임의의 형태의 프로세서 또는 처리 코어(컴퓨터의 CPU와 같은) 상에서 실행되거나 또는 머신 또는 컴퓨터 판독 가능 매체 상에서 실행되는 소프트웨어 프로그램들로서 또는 이들 소프트웨어 프로그램을 지원하기 위해 사용될 수 있다는 것이 이해되어야 한다. 머신 판독 가능 매체는 머신(예컨대, 컴퓨터)에 의해 판독 가능한 형태로 정보를 저장하거나 또는 전송하는 임의의 메커니즘을 포함한다. 예컨대, 머신 판독 가능 매체는 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 제거가능 디스크, CD-ROM, 또는 당업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적 저장 매체는 프로세서에 접속되며, 프로세서는 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있다. 대안으로써, 저장 매체는 프로세서와 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 배치될 수 있다. ASIC는 MS와 같은 사용자 단말에 배치될 수 있거나 또는 BS에 배치될 수 있다. 대안으로써, 프로세서 및 저장 매체는 사용자 단말에서 개별 소자로서 배치될 수 있다.
기술된 실시예들의 이전 설명은 당업자로 하여금 본 발명을 실시 및 이용할 수 있도록 하기 위해 제공된다. 이들 실시예에 대한 다양한 수정들은 당업자들에게 자명할 것이고, 여기에서 한정된 일반적 원리들은 본 발명의 사상 또는 범위를 벗어나지 않으면서 다른 실시예들에 적용될 수 있다. 따라서 본 발명은 여기에 기술된 실시예들에 제한되지 않으며 여기에 기술된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위를 따를 것이다.

Claims (79)

  1. 메모리 디바이스 구성을 검출하기 위한 방법으로서,
    메모리 디바이스로의 판독 명령 전송과 상기 메모리 디바이스에 의한 상기 판독 명령의 실행 사이의 시간 간격을 기초로, 상기 메모리 디바이스와 관련된 페이지 크기 파라미터를 식별하는 단계;
    상기 메모리 디바이스와 관련된 적어도 하나의 구성 파라미터를 식별하는 단계 ― 상기 페이지 크기 파라미터 및 상기 적어도 하나의 구성 파라미터는 상기 메모리 디바이스의 검출을 가능하게 함 ―; 및
    상기 페이지 크기 파라미터 및 상기 적어도 하나의 구성 파라미터에 기초하여 상기 메모리 디바이스로부터의 애플리케이션 데이터를 다운로드하기 위한 요청을 전송하는 단계를 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  2. 제 1항에 있어서,
    상기 페이지 크기 파라미터를 식별하는 단계는,
    상기 메모리 디바이스에 자동 검출(auto-detect) 명령 시퀀스를 전송하는 단계 ― 상기 자동 검출 명령 시퀀스는 상기 페이지 크기 파라미터를 검출하는데 필요한 미리 결정된 양의 데이터를 나타냄 ―; 및
    상기 메모리 디바이스로부터 이용 가능한 페이지 데이터에 액세스하는 단계를 포함하며, 상기 페이지 데이터는 상기 미리 결정된 양의 데이터를 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  3. 제 2항에 있어서,
    상기 페이지 데이터는 상기 메모리 디바이스의 제 1 데이터 페이지를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  4. 제 2항에 있어서,
    상기 페이지 크기 파라미터를 식별하는 단계는 저장 모듈에 상기 페이지 크기 파라미터를 저장하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  5. 제 3항에 있어서,
    상기 자동 검출 명령 시퀀스를 전송하는 단계는,
    상기 메모리 디바이스에 페이지 판독 명령을 전송하는 단계;
    상기 제 1 데이터 페이지에 대한 페이지 어드레스 좌표들을 상기 메모리 디바이스에 전송하는 단계; 및
    미리 결정된 시간 간격 동안 상기 페이지 판독 명령의 실행 상태를 모니터링하는 단계를 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  6. 제 5항에 있어서,
    상기 미리 결정된 시간 간격은 300 나노초인, 메모리 디바이스 구성을 검출하기 위한 방법.
  7. 제 5항에 있어서,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 페이지 판독 명령의 실행을 시작한다면 상기 페이지 크기 파라미터 및 상기 메모리 디바이스에 대해 256/512 바이트 값을 256/512 바이트 페이지 크기 메모리 디바이스로서 식별하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  8. 제 5항에 있어서,
    상기 모니터링하는 단계는,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하는 단계를 포함하며, 상기 비트 신호는 상기 페이지 판독 명령의 실행 시작을 나타내는, 메모리 디바이스 구성을 검출하기 위한 방법.
  9. 제 5항에 있어서,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 페이지 판독 명령의 실행을 시작하지 않는다면 상기 메모리 디바이스에 판독 시작 명령을 전송하는 단계; 및
    미리 결정된 제 2 시간 간격 동안 상기 판독 시작 명령의 실행 상태를 모니터링하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  10. 제 9항에 있어서,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 판독 시작 명령의 실행을 시작한다면 상기 페이지 크기 파라미터에 대해 512 바이트 값보다 높은 미리 결정된 값을 식별하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  11. 제 10항에 있어서,
    상기 미리 결정된 값은 2K 바이트 값인, 메모리 디바이스 구성을 검출하기 위한 방법.
  12. 제 9항에 있어서,
    상기 판독 시작 명령의 실행 상태를 모니터링하는 단계는,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하는 단계를 더 포함하며, 상기 비트 신호는 상기 판독 시작 명령의 실행 시작을 나타내는, 메모리 디바이스 구성을 검출하기 위한 방법.
  13. 제 1항에 있어서,
    상기 메모리 디바이스에 리셋 명령을 전송하는 단계; 및
    상기 리셋 명령의 실행 상태를 모니터링하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  14. 제 13항에 있어서,
    상기 모니터링하는 단계는,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하는 단계를 더 포함하며, 상기 비트 신호는 상기 리셋 명령의 실행 완료를 나타내는, 메모리 디바이스 구성을 검출하기 위한 방법.
  15. 제 1항에 있어서,
    상기 적어도 하나의 구성 파라미터를 식별하는 단계는,
    상기 페이지 데이터로부터 다수의 미리 결정된 데이터 시퀀스들을 검색하는 단계; 및
    상기 메모리 디바이스와 관련된 적어도 하나의 구성 파라미터를 식별하기 위해 각각의 데이터 시퀀스를 디코딩하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  16. 제 1항에 있어서,
    상기 적어도 하나의 구성 파라미터는 상기 메모리 디바이스와 관련된 인터페이스 버스 폭 파라미터를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  17. 제 2항에 있어서,
    상기 페이지 크기 파라미터를 식별하는 단계는,
    상기 페이지 크기 파라미터가 512 바이트 값을 갖는지 여부를 결정하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  18. 제 17항에 있어서,
    상기 페이지 크기 파라미터의 512 바이트 값과 관련된 미리 결정된 구성을 로드(load)하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  19. 제 17항에 있어서,
    상기 페이지 크기 파라미터가 512 바이트 값을 갖지 않는다면, 상기 페이지 크기 파라미터의 검출된 값과 관련된 미리 결정된 구성을 로드하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  20. 제 1항에 있어서,
    상기 애플리케이션 데이터를 다운로드하기 위한 요청을 전송하는 단계는 애플리케이션 데이터를 다운로드하기 위한 명령을 프로세서 모듈로부터 수신하는 단계를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 방법.
  21. 메모리 디바이스 구성을 검출하기 위한 장치로서,
    메모리 디바이스로의 판독 명령 전송과 상기 메모리 디바이스에 의한 상기 판독 명령의 실행 사이의 시간 간격을 기초로, 상기 메모리 디바이스와 관련된 페이지 크기 파라미터를 식별하고 상기 메모리 디바이스와 관련된 적어도 하나의 구성 파라미터를 식별하기 위한 제어기 모듈 ― 상기 페이지 크기 파라미터 및 상기 적어도 하나의 구성 파라미터는 상기 메모리 디바이스의 검출을 가능하게 함 ―; 및
    상기 제어기 모듈에 연결되며, 상기 페이지 크기 파라미터 및 상기 적어도 하나의 구성 파라미터에 기초하여 상기 메모리 디바이스로부터의 애플리케이션 데이터를 다운로드하도록 상기 제어기 모듈에 명령하기 위한 프로세서 모듈을 포함하며,
    상기 제어기 모듈은 상기 애플리케이션 데이터를 다운로드하기 위한 요청을 상기 메모리 디바이스에 전송하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  22. 제 21항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스에 자동 검출 명령 시퀀스를 전송하고 ― 상기 자동 검출 명령 시퀀스는 상기 페이지 크기 파라미터를 검출하는데 필요한 미리 결정된 양의 데이터를 나타냄 ―, 상기 메모리 디바이스로부터 이용 가능한 페이지 데이터에 액세스하며, 상기 페이지 데이터는 상기 미리 결정된 양의 데이터를 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  23. 제 22항에 있어서,
    상기 페이지 데이터는 상기 메모리 디바이스의 제 1 데이터 페이지를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  24. 제 22항에 있어서,
    상기 제어기 모듈은 저장 모듈에 상기 페이지 크기 파라미터를 저장하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  25. 제 23항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스에 페이지 판독 명령을 전송하고, 상기 제 1 데이터 페이지에 대한 페이지 어드레스 좌표들을 상기 메모리 디바이스에 전송하며, 미리 결정된 시간 간격 동안 상기 페이지 판독 명령의 실행 상태를 모니터링하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  26. 제 25항에 있어서,
    상기 미리 결정된 시간 간격은 300 나노초인, 메모리 디바이스 구성을 검출하기 위한 장치.
  27. 제 25항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 페이지 판독 명령의 실행을 시작한다면 상기 페이지 크기 파라미터 및 상기 메모리 디바이스에 대해 256/512 바이트 값을 256/512 바이트 페이지 크기 메모리 디바이스로서 식별하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  28. 제 25항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하며, 상기 비트 신호는 상기 페이지 판독 명령의 실행 시작을 나타내는, 메모리 디바이스 구성을 검출하기 위한 장치.
  29. 제 25항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 페이지 판독 명령의 실행을 시작하지 않는다면 상기 메모리 디바이스에 판독 시작 명령을 전송하고, 미리 결정된 제 2 시간 간격 동안 상기 판독 시작 명령의 실행 상태를 모니터링하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  30. 제 29항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 판독 시작 명령의 실행을 시작한다면 상기 페이지 크기 파라미터에 대해 512 바이트 값보다 높은 미리 결정된 값을 식별하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  31. 제 30항에 있어서,
    상기 미리 결정된 값은 2K 바이트 값인, 메모리 디바이스 구성을 검출하기 위한 장치.
  32. 제 29항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하며, 상기 비트 신호는 상기 판독 시작 명령의 실행 시작을 나타내는, 메모리 디바이스 구성을 검출하기 위한 장치.
  33. 제 21항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스에 리셋 명령을 전송하고 상기 리셋 명령의 실행 상태를 모니터링하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  34. 제 33항에 있어서,
    상기 제어기 모듈은 상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하며, 상기 비트 신호는 상기 리셋 명령의 실행 완료를 나타내는, 메모리 디바이스 구성을 검출하기 위한 장치.
  35. 제 21항에 있어서,
    상기 제어기 모듈은 상기 페이지 데이터로부터 다수의 미리 결정된 데이터 시퀀스들을 검색하고, 상기 메모리 디바이스와 관련된 적어도 하나의 구성 파라미터를 식별하기 위해 각각의 데이터 시퀀스를 디코딩하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  36. 제 21항에 있어서,
    상기 적어도 하나의 구성 파라미터는 상기 메모리 디바이스와 관련된 인터페이스 버스 폭 파라미터를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  37. 제 22항에 있어서,
    상기 제어기 모듈은 상기 페이지 크기 파라미터가 512 바이트 값을 갖는지 여부를 결정하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  38. 제 37항에 있어서,
    상기 제어기 모듈은 상기 페이지 크기 파라미터의 512 바이트 값과 관련된 미리 결정된 구성을 로드하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  39. 제 37항에 있어서,
    상기 제어기 모듈은 상기 페이지 크기 파라미터가 512 바이트 값을 갖지 않는다면, 상기 페이지 크기 파라미터의 검출된 값과 관련된 미리 결정된 구성을 로드하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  40. 메모리 디바이스 구성을 검출하기 위한 장치로서,
    메모리 디바이스로의 판독 명령 전송과 상기 메모리 디바이스에 의한 상기 판독 명령의 실행 사이의 시간 간격을 기초로, 상기 메모리 디바이스와 관련된 페이지 크기 파라미터를 식별하기 위한 수단;
    상기 메모리 디바이스와 관련된 적어도 하나의 구성 파라미터를 식별하기 위한 수단 ― 상기 페이지 크기 파라미터 및 상기 적어도 하나의 구성 파라미터는 상기 메모리 디바이스의 검출을 가능하게 함 ―; 및
    상기 페이지 크기 파라미터 및 상기 적어도 하나의 구성 파라미터에 기초하여 상기 메모리 디바이스로부터의 애플리케이션 데이터를 다운로드하기 위한 요청을 전송하기 위한 수단을 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  41. 제 40항에 있어서,
    상기 메모리 디바이스에 자동 검 명령 시퀀스를 전송하기 위한 수단 ― 상기 자동 검출 명령 시퀀스는 상기 페이지 크기 파라미터를 검출하는데 필요한 미리 결정된 양의 데이터를 나타냄 ―; 및
    상기 메모리 디바이스로부터 이용 가능한 페이지 데이터에 액세스하기 위한 수단을 포함하며, 상기 페이지 데이터는 상기 미리 결정된 양의 데이터를 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  42. 제 41항에 있어서,
    상기 페이지 데이터는 상기 메모리 디바이스의 제 1 데이터 페이지를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  43. 제 41항에 있어서,
    저장 모듈에 상기 페이지 크기 파라미터를 저장하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  44. 제 42항에 있어서,
    상기 메모리 디바이스에 페이지 판독 명령을 전송하기 위한 수단;
    상기 제 1 데이터 페이지에 대한 페이지 어드레스 좌표들을 상기 메모리 디바이스에 전송하기 위한 수단; 및
    미리 결정된 시간 간격 동안 상기 페이지 판독 명령의 실행 상태를 모니터링하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  45. 제 44항에 있어서,
    상기 미리 결정된 시간 간격은 300 나노초인, 메모리 디바이스 구성을 검출하기 위한 장치.
  46. 제 44항에 있어서,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 페이지 판독 명령의 실행을 시작한다면 상기 페이지 크기 파라미터 및 상기 메모리 디바이스에 대해 256/512 바이트 값을 256/512 바이트 페이지 크기 메모리 디바이스로서 식별하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  47. 제 44항에 있어서,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하기 위한 수단을 더 포함하며, 상기 비트 신호는 상기 페이지 판독 명령의 실행 시작을 나타내는, 메모리 디바이스 구성을 검출하기 위한 장치.
  48. 제 44항에 있어서,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 페이지 판독 명령의 실행을 시작하지 않는다면 상기 메모리 디바이스에 판독 시작 명령을 전송하기 위한 수단; 및
    미리 결정된 제 2 시간 간격 동안 상기 판독 시작 명령의 실행 상태를 모니터링하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  49. 제 48항에 있어서,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 판독 시작 명령의 실행을 시작한다면 상기 페이지 크기 파라미터에 대해 512 바이트 값보다 높은 미리 결정된 값을 식별하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  50. 제 49항에 있어서,
    상기 미리 결정된 값은 2K 바이트 값인, 메모리 디바이스 구성을 검출하기 위한 장치.
  51. 제 48항에 있어서,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하기 위한 수단을 더 포함하며, 상기 비트 신호는 상기 판독 시작 명령의 실행 시작을 나타내는, 메모리 디바이스 구성을 검출하기 위한 장치.
  52. 제 40항에 있어서,
    상기 메모리 디바이스에 리셋 명령을 전송하기 위한 수단; 및
    상기 리셋 명령의 실행 상태를 모니터링하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  53. 제 52항에 있어서,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하기 위한 수단을 더 포함하며, 상기 비트 신호는 상기 리셋 명령의 실행 완료를 나타내는, 메모리 디바이스 구성을 검출하기 위한 장치.
  54. 제 40항에 있어서,
    상기 페이지 데이터로부터 다수의 미리 결정된 데이터 시퀀스들을 검색하기 위한 수단; 및
    상기 메모리 디바이스와 관련된 적어도 하나의 구성 파라미터를 식별하기 위해 각각의 데이터 시퀀스를 디코딩하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  55. 제 40항에 있어서,
    상기 적어도 하나의 구성 파라미터는 상기 메모리 디바이스와 관련된 인터페이스 버스 폭 파라미터를 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  56. 제 41항에 있어서,
    상기 페이지 크기 파라미터가 512 바이트 값을 갖는지 여부를 결정하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  57. 제 56항에 있어서,
    상기 페이지 크기 파라미터의 512 바이트 값과 관련된 미리 결정된 구성을 로드하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  58. 제 56항에 있어서,
    상기 페이지 크기 파라미터가 512 바이트 값을 갖지 않는다면, 상기 페이지 크기 파라미터의 검출된 값과 관련된 미리 결정된 구성을 로드하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  59. 제 40항에 있어서,
    애플리케이션 데이터를 다운로드하기 위한 명령을 프로세서 모듈로부터 수신하기 위한 수단을 더 포함하는, 메모리 디바이스 구성을 검출하기 위한 장치.
  60. 처리 시스템에서 실행될 때 상기 처리 시스템으로 하여금 하기와 같이 구성된 방법을 수행하게 하는 실행 가능 명령들을 포함하는 컴퓨터 판독 가능 매체로서, 상기 방법은,
    메모리 디바이스로의 판독 명령 전송과 상기 메모리 디바이스에 의한 상기 판독 명령의 실행 사이의 시간 간격을 기초로, 상기 메모리 디바이스와 관련된 페이지 크기 파라미터를 식별하는 단계;
    상기 메모리 디바이스와 관련된 적어도 하나의 구성 파라미터를 식별하는 단계 ― 상기 페이지 크기 파라미터 및 상기 적어도 하나의 구성 파라미터는 상기 메모리 디바이스의 검출을 가능하게 함 ―; 및
    상기 페이지 크기 파라미터 및 상기 적어도 하나의 구성 파라미터에 기초하여 상기 메모리 디바이스로부터의 애플리케이션 데이터를 다운로드하기 위한 요청을 전송하는 단계를 포함하는, 컴퓨터 판독 가능 매체.
  61. 제 60항에 있어서,
    상기 페이지 크기 파라미터를 식별하는 단계는,
    상기 메모리 디바이스에 자동 검출 명령 시퀀스를 전송하는 단계 ― 상기 자동 검출 명령 시퀀스는 상기 페이지 크기 파라미터를 검출하는데 필요한 미리 결정된 양의 데이터를 나타냄 ―; 및
    상기 메모리 디바이스로부터 이용 가능한 페이지 데이터에 액세스하는 단계를 포함하며, 상기 페이지 데이터는 상기 미리 결정된 양의 데이터를 포함하는, 컴퓨터 판독 가능 매체.
  62. 제 61항에 있어서,
    상기 페이지 데이터는 상기 메모리 디바이스의 제 1 데이터 페이지를 더 포함하는, 컴퓨터 판독 가능 매체.
  63. 제 61항에 있어서,
    상기 페이지 크기 파라미터를 식별하는 단계는 저장 모듈에 상기 페이지 크기 파라미터를 저장하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
  64. 제 62항에 있어서,
    상기 자동 검출 명령 시퀀스를 전송하는 단계는,
    상기 메모리 디바이스에 페이지 판독 명령을 전송하는 단계;
    상기 제 1 데이터 페이지에 대한 페이지 어드레스 좌표들을 상기 메모리 디바이스에 전송하는 단계; 및
    미리 결정된 시간 간격 동안 상기 페이지 판독 명령의 실행 상태를 모니터링하는 단계를 함하는, 컴퓨터 판독 가능 매체.
  65. 제 64항에 있어서,
    상기 미리 결정된 시간 간격은 300 나노초인, 컴퓨터 판독 가능 매체.
  66. 제 64항에 있어서,
    상기 방법은,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 페이지 판독 명령의 실행을 시작한다면 상기 페이지 크기 파라미터 및 상기 메모리 디바이스에 대해 256/512 바이트 값을 256/512 바이트 페이지 크기 메모리 디바이스로서 식별하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
  67. 제 64항에 있어서,
    상기 모니터링하는 단계는,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하는 단계를 포함하며, 상기 비트 신호는 상기 페이지 판독 명령의 실행 시작을 나타내는, 컴퓨터 판독 가능 매체.
  68. 제 64항에 있어서,
    상기 방법은,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 페이지 판독 명령의 실행을 시작하지 않는다면 상기 메모리 디바이스에 판독 시작 명령을 전송하는 단계; 및
    미리 결정된 제 2 시간 간격 동안 상기 판독 시작 명령의 실행 상태를 모니터링하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
  69. 제 68항에 있어서,
    상기 방법은,
    상기 메모리 디바이스가 상기 미리 결정된 시간 간격 내에 상기 판독 시작 명령의 실행을 시작한다면 상기 페이지 크기 파라미터에 대해 512 바이트 값보다 높은 미리 결정된 값을 식별하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
  70. 제 69항에 있어서,
    상기 미리 결정된 값은 2K 바이트 값인, 컴퓨터 판독 가능 매체.
  71. 제 68항에 있어서,
    상기 판독 시작 명령의 실행 상태를 모니터링하는 단계는,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하는 단계를 포함하며, 상기 비트 신호는 상기 판독 시작 명령의 실행 시작을 나타내는, 컴퓨터 판독 가능 매체.
  72. 제 60항에 있어서,
    상기 방법은,
    상기 메모리 디바이스에 리셋 명령을 전송하는 단계; 및
    상기 리셋 명령의 실행 상태를 모니터링하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
  73. 제 72항에 있어서,
    상기 모니터링하는 단계는,
    상기 메모리 디바이스로부터 수신되는 비트 신호를 모니터링하는 단계를 포함하며, 상기 비트 신호는 상기 리셋 명령의 실행 완료를 나타내는, 컴퓨터 판독 가능 매체.
  74. 제 60항에 있어서,
    상기 적어도 하나의 구성 파라미터를 식별하는 단계는,
    상기 페이지 데이터로부터 다수의 미리 결정된 데이터 시퀀스들을 검색하는 단계; 및
    상기 메모리 디바이스와 관련된 적어도 하나의 구성 파라미터를 식별하기 위해 각각의 데이터 시퀀스를 디코딩하는 단계를 포함하는, 컴퓨터 판독 가능 매체.
  75. 제 60항에 있어서,
    상기 적어도 하나의 구성 파라미터는 상기 메모리 디바이스와 관련된 인터페이스 버스 폭 파라미터를 더 포함하는, 컴퓨터 판독 가능 매체.
  76. 제 61항에 있어서,
    상기 페이지 크기 파라미터를 식별하는 단계는,
    상기 페이지 크기 파라미터가 512 바이트 값을 갖는지 여부를 결정하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
  77. 제 76항에 있어서,
    상기 방법은,
    상기 페이지 크기 파라미터의 512 바이트 값과 관련된 미리 결정된 구성을 로드하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
  78. 제 76항에 있어서,
    상기 방법은,
    상기 페이지 크기 파라미터가 512 바이트 값을 갖지 않는다면, 상기 페이지 크기 파라미터의 검출된 값과 관련된 미리 결정된 구성을 로드하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
  79. 제 60항에 있어서,
    상기 애플리케이션 데이터를 다운로드하기 위한 요청을 전송하는 단계는,
    애플리케이션 데이터를 다운로드하기 위한 명령을 프로세서 모듈로부터 수신하는 단계를 더 포함하는, 컴퓨터 판독 가능 매체.
KR1020087009333A 2005-09-20 2006-09-20 메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체 KR100988157B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/231,389 US8171192B2 (en) 2005-09-20 2005-09-20 Hardware-assisted device configuration detection
US11/231,389 2005-09-20

Publications (2)

Publication Number Publication Date
KR20080048545A KR20080048545A (ko) 2008-06-02
KR100988157B1 true KR100988157B1 (ko) 2010-10-18

Family

ID=37560907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009333A KR100988157B1 (ko) 2005-09-20 2006-09-20 메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체

Country Status (7)

Country Link
US (1) US8171192B2 (ko)
EP (1) EP1952232A1 (ko)
JP (1) JP4960364B2 (ko)
KR (1) KR100988157B1 (ko)
CN (1) CN101310255B (ko)
TW (1) TWI330318B (ko)
WO (1) WO2007035811A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7873779B2 (en) * 2007-05-14 2011-01-18 Qualcomm Incorporated Memory page size auto detection
US8549209B2 (en) * 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
CN102279757B (zh) * 2010-06-11 2016-08-17 无锡中感微电子股份有限公司 一种系统程序启动的方法及装置
US8417880B2 (en) 2010-11-01 2013-04-09 Hong Kong Applied Science and Technology Research Institute Company Limited System for NAND flash parameter auto-detection
KR20130134918A (ko) * 2012-05-31 2013-12-10 삼성전자주식회사 불휘발성 메모리를 포함하는 컴퓨터 시스템 및 컴퓨터 시스템의 동작방법
US9710335B2 (en) * 2013-07-31 2017-07-18 Hewlett Packard Enterprise Development Lp Versioned memory Implementation
US10539989B1 (en) * 2016-03-15 2020-01-21 Adesto Technologies Corporation Memory device alert of completion of internally self-timed power-up and reset operations
CN106648807B (zh) * 2017-01-10 2020-12-01 北京电子工程总体研究所 一种基于flash存储器的dsp软件上传更新方法
US11210019B2 (en) 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
US10394456B2 (en) 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
CN110554928B (zh) * 2018-05-30 2024-07-09 兆易创新科技集团股份有限公司 一种非易失性半导体存储器参数上电读取方法及装置
US10990319B2 (en) * 2018-06-18 2021-04-27 Micron Technology, Inc. Adaptive watchdog in a memory device
US11137932B2 (en) 2019-12-02 2021-10-05 Western Digital Technologies, Inc. Pad indication for device capability
TWI779610B (zh) * 2021-05-17 2022-10-01 瑞昱半導體股份有限公司 偵測快閃記憶體模組的方法及相關的系統晶片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029890A1 (en) * 1996-12-26 1998-07-09 Intel Corporation Improved interface for flash eeprom memory arrays
EP1681628A1 (en) * 2005-01-14 2006-07-19 Telefonaktiebolaget LM Ericsson (publ) Method and device for initializing a booting procedure of a mobile device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519843A (en) * 1993-03-15 1996-05-21 M-Systems Flash memory system providing both BIOS and user storage capability
US5991849A (en) * 1996-04-10 1999-11-23 Sanyo Electric Co., Ltd Rewriting protection of a size varying first region of a reprogrammable non-volatile memory
US5668760A (en) * 1996-04-23 1997-09-16 Intel Corporation Nonvolatile memory with a write protection circuit
FR2752992B1 (fr) * 1996-08-27 1998-10-30 Sgs Thomson Microelectronics Dispositif de protection de donnees memorisees
US6173382B1 (en) * 1998-04-28 2001-01-09 International Business Machines Corporation Dynamic configuration of memory module using modified presence detect data
US6857058B1 (en) * 1999-10-04 2005-02-15 Intel Corporation Apparatus to map pages of disparate sizes and associated methods
US6687815B1 (en) * 2000-02-01 2004-02-03 Sun Microsystems, Inc. Method and apparatus for storing non-volatile configuration information
US6647482B1 (en) * 2000-04-07 2003-11-11 Intel Corporation Method for optimized representation of page table entries
US6580659B1 (en) * 2000-08-25 2003-06-17 Micron Technology, Inc. Burst read addressing in a non-volatile memory device
US6779099B2 (en) 2001-07-20 2004-08-17 Chien-Tzu Hou Operation method for controlling access attributes of a memorized page of a memory unit and its structure
US6976073B2 (en) * 2001-11-29 2005-12-13 Hewlett-Packard Development Company, L.P. Transparent remote data storage device and method
TW561353B (en) * 2002-02-05 2003-11-11 Via Tech Inc Automatic reset signal generator integrated into chipset and chipset with reset completion indication function
US7085879B2 (en) * 2002-02-27 2006-08-01 Microsoft Corporation Dynamic data structures for tracking data stored in a flash memory device
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
EP1345236B1 (en) * 2002-03-14 2011-05-11 STMicroelectronics Srl A non-volatile memory device
US7039796B2 (en) 2002-06-04 2006-05-02 Hewlett-Packard Development Company, L.P. Method and system of locating a position in memory at which to store incoming firmware image
KR100479170B1 (ko) * 2002-06-14 2005-03-28 주식회사 포인칩스 메모리 억세스 제어장치 및 방법
KR100448905B1 (ko) * 2002-07-29 2004-09-16 삼성전자주식회사 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치
US20040024941A1 (en) * 2002-07-31 2004-02-05 Compaq Information Technologies Group, L.P. Method and apparatus for supporting hot-plug cache memory
US7155579B1 (en) * 2002-12-27 2006-12-26 Unisys Corporation Memory controller having programmable initialization sequence
US7257703B2 (en) * 2003-11-18 2007-08-14 Toshiba America Electronic Components, Inc. Bootable NAND flash memory architecture
JP2005301591A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 不揮発性メモリを備えた装置及びメモリコントロ−ラ
US7296143B2 (en) * 2004-06-22 2007-11-13 Lenovo (Singapore) Pte. Ltd. Method and system for loading processor boot code from serial flash memory
US7427027B2 (en) * 2004-07-28 2008-09-23 Sandisk Corporation Optimized non-volatile storage systems
WO2006074793A1 (en) 2005-01-14 2006-07-20 Telefonaktiebolaget Lm Ericsson (Publ) Method and device for initializing a booting procedure of a mobile device
US7657696B2 (en) * 2005-02-25 2010-02-02 Lsi Corporation Method to detect NAND-flash parameters by hardware automatically
KR100673027B1 (ko) * 2006-01-31 2007-01-24 삼성전자주식회사 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029890A1 (en) * 1996-12-26 1998-07-09 Intel Corporation Improved interface for flash eeprom memory arrays
EP1681628A1 (en) * 2005-01-14 2006-07-19 Telefonaktiebolaget LM Ericsson (publ) Method and device for initializing a booting procedure of a mobile device

Also Published As

Publication number Publication date
US20070067520A1 (en) 2007-03-22
EP1952232A1 (en) 2008-08-06
TW200731074A (en) 2007-08-16
TWI330318B (en) 2010-09-11
JP2009509269A (ja) 2009-03-05
WO2007035811A1 (en) 2007-03-29
CN101310255B (zh) 2012-11-07
KR20080048545A (ko) 2008-06-02
CN101310255A (zh) 2008-11-19
US8171192B2 (en) 2012-05-01
JP4960364B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
KR100988157B1 (ko) 메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체
US6587916B2 (en) Microcomputer with built-in programmable nonvolatile memory
KR101555210B1 (ko) 휴대용 단말기에서 내장 대용량 메모리를 이용한 컨텐츠 다운로드 방법 및 장치
CN112181467B (zh) 终端的存储器固件升级方法、装置、终端和存储介质
US20100169546A1 (en) Flash memory access circuit
JP2008009721A (ja) 評価システム及びその評価方法
US9542113B2 (en) Apparatuses for securing program code stored in a non-volatile memory
US20130080751A1 (en) Method and device for updating bios program for computer system
CN114721493B (zh) 芯片启动方法、计算机设备及可读存储介质
US20070005860A1 (en) Interrupt control system and method
KR20180081236A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
CN111857882B (zh) 可扩展的ssd开卡固件加载方法、装置、计算机设备及存储介质
CN110955885B (zh) 一种数据写入方法及装置
US9400758B2 (en) Reset method and network device
EP2194458A2 (en) Request processing device, request processing system, and access testing method
CN114760276B (zh) 下载数据的方法、装置和安全元件
KR20210108466A (ko) 시퀀스 프로세싱 유닛이 있는 메모리 제어 시스템
EP4296860A1 (en) Method for running startup program of electronic device, and electronic device
US7590767B2 (en) Electronic apparatus, information processing system and method of controlling said apparatus
US6438686B1 (en) Method and apparatus for eliminating contention with dual bus masters
JP2003150458A (ja) 障害検出装置、障害検出方法、プログラム及びプログラム記録媒体
JP2007510221A (ja) デバイスのオペレーティング・モードを選択的にイネーブルするためのシステム
CN117215966B (zh) 一种芯片sdk接口的测试方法、测试装置及电子设备
US20040181789A1 (en) Methods, circuits, and data structures for programming electronic devices
CN119149427A (zh) 测试用例在线更新方法、装置、设备和存储介质

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20080418

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090528

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20091224

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100730

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101008

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101008

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130927

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140929

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170718