[go: up one dir, main page]

KR100987719B1 - Array substrate with improved aperture ratio, manufacturing method thereof and liquid crystal display device including the same - Google Patents

Array substrate with improved aperture ratio, manufacturing method thereof and liquid crystal display device including the same Download PDF

Info

Publication number
KR100987719B1
KR100987719B1 KR1020030066541A KR20030066541A KR100987719B1 KR 100987719 B1 KR100987719 B1 KR 100987719B1 KR 1020030066541 A KR1020030066541 A KR 1020030066541A KR 20030066541 A KR20030066541 A KR 20030066541A KR 100987719 B1 KR100987719 B1 KR 100987719B1
Authority
KR
South Korea
Prior art keywords
electrode
transparent substrate
length
distance
pixel electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020030066541A
Other languages
Korean (ko)
Other versions
KR20050030320A (en
Inventor
전진
이원규
송준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030066541A priority Critical patent/KR100987719B1/en
Priority to US10/854,850 priority patent/US7372528B2/en
Priority to TW093115513A priority patent/TWI401512B/en
Priority to JP2004171152A priority patent/JP2005004207A/en
Priority to CN2009102085022A priority patent/CN101685232B/en
Priority to CNA2004100493931A priority patent/CN1573487A/en
Publication of KR20050030320A publication Critical patent/KR20050030320A/en
Priority to US12/039,121 priority patent/US7859616B2/en
Application granted granted Critical
Publication of KR100987719B1 publication Critical patent/KR100987719B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명에 따른 어레이 기판은 투명기판, 복수의 화소전극, 스위칭 소자, 데이터 라인, 게이트 라인 및 스토리지 전극을 포함한다. 복수의 화소전극은 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성된다. 데이터 라인은 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격된다. 또한 데이터 라인은 화소전극 사이에 배치되고 소스 전극과 전기적으로 연결되어 화소 전극에 화소전압을 인가하기 위하여 제 1 길이의 폭으로 형성된다. 게이트 라인은 게이트 전극과 전기적으로 연결되어 스위칭 소자를 턴온/턴오프 시키기위한 전기적 신호를 전달한다. 스토리지 전극은 투명기판과 투명기판 상부로 제 3 거리만큼 이격되어 형성된다. 또한 스토리지 전극은 상기 화소전극 사이에 배치된다. 또한 스토리지 전극은 스토리지 전극과, 서로 이웃하는 두 개의 화소 전극은 각각 제 2 길이 및 제 3 길이 만큼 오버랩되어 빛샘을 차단한다.The array substrate according to the present invention includes a transparent substrate, a plurality of pixel electrodes, a switching element, a data line, a gate line, and a storage electrode. The plurality of pixel electrodes are formed to be spaced apart from each other by a first distance between the transparent substrate and the transparent substrate. The data line is spaced apart from the transparent substrate by a second distance above the transparent substrate. In addition, the data line is disposed between the pixel electrodes and electrically connected to the source electrode so as to have a width of a first length in order to apply the pixel voltage to the pixel electrode. The gate line is electrically connected to the gate electrode to transmit an electrical signal for turning on / off a switching device. The storage electrode is formed to be spaced apart by a third distance from the transparent substrate and the transparent substrate. In addition, the storage electrode is disposed between the pixel electrodes. In addition, the storage electrode overlaps the storage electrode and two neighboring pixel electrodes by a second length and a third length, respectively, to block light leakage.

Description

개구율이 향상된 어레이 기판, 이의 제조방법 및 이를 포함한 액정표시장치{ARRAY SUBSTRATE HAVING ENHANCED OPENING RATIO, METHOD OF MANUFACTURING THE SAME AND LIQUID CRYSTAL DISPLAY APPARATUS HAVING THE SAME}ARRAY SUBSTRATE HAVING ENHANCED OPENING RATIO, METHOD OF MANUFACTURING THE SAME AND LIQUID CRYSTAL DISPLAY APPARATUS HAVING THE SAME}

도 1a는 종래 어레이 기판의 레이아웃이다.1A is a layout of a conventional array substrate.

도 1b는 도 1a의 개략적인 단면도이다.FIG. 1B is a schematic cross-sectional view of FIG. 1A.

도 2는 액정표시장치의 구동 원리를 설명하기 위한 개략도이다.2 is a schematic diagram illustrating a driving principle of a liquid crystal display device.

도 3a는 본 발명의 예시적인 제 1 실시예에 따른 어레이 기판의 레이아웃이다.3A is a layout of an array substrate according to a first exemplary embodiment of the present invention.

도 3b는 도 3a의 개략적인 단면도이다.3B is a schematic cross-sectional view of FIG. 3A.

도 4a는 본 발명의 예시적인 제 2 실시예에 따른 어레이 기판의 레이아웃이다.4A is a layout of an array substrate according to a second exemplary embodiment of the present invention.

도 4b는 도 4a의 개략적인 단면도이다.4B is a schematic cross-sectional view of FIG. 4A.

도 5a 및 도 5b는 각각 도 4a의 데이터 라인에 형성된 윈도우의 형상을 도시한 개략적인 평면도이다.5A and 5B are schematic plan views illustrating the shape of a window formed in the data line of FIG. 4A, respectively.

도 6은 액정 표시장치의 개략적인 단면도이다.6 is a schematic cross-sectional view of a liquid crystal display.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

101: 화소전극 102: 데이터 라인 101: pixel electrode 102: data line                 

103a,103b,103c: 스토리지 전극 104: 박막 트랜지스터103a, 103b, 103c: storage electrode 104: thin film transistor

105: 게이트 라인 106: 개구105: gate line 106: opening

107: 광 차단막 108: 투명기판107: light blocking film 108: transparent substrate

109: 윈도우 201: 액정 커패시터109: window 201: liquid crystal capacitor

201: 스토리지 커패시터 501: 제 1 기판201: storage capacitor 501: first substrate

502: 제 2 기판 503: 제 2 투명기판502: second substrate 503: second transparent substrate

504: 컬러필터 506: 액정층504: color filter 506: liquid crystal layer

508: 제 1 절연막 509: 제 2 절연막508: first insulating film 509: second insulating film

511: 제 1 투명기판 512: 공통전극511: first transparent substrate 512: common electrode

본 발명은 어레이 기판, 이의 제조방법 및 이를 포함하는 액정표시장치에 관한 것으로, 보다 상세하게 설명하면 개구율이 향상된 어레이 기판, 이의 제조방법 및 이를 포함하는 액정 표시장치에 관한 것이다.The present invention relates to an array substrate, a method for manufacturing the same, and a liquid crystal display including the same, and more particularly, to an array substrate having an improved aperture ratio, a method for manufacturing the same, and a liquid crystal display including the same.

액정 표시장치는 액정을 이용하여 영상을 표시하는 장치이다. 액정 표시장치는 가볍고, 두께가 얇아서 그 사용범위가 점차 확대되고 있다.A liquid crystal display device is a device that displays an image using a liquid crystal. Liquid crystal displays are light and thin, and their range of use is gradually expanding.

액정 표시장치는 크게 액정 표시 패널과 백 라이트 어셈블리를 포함한다. 백 라이트 어셈블리는 액정 표시 패널 하부에 배치되어 액정 표시 패널에 광을 공급한다. The liquid crystal display largely includes a liquid crystal display panel and a backlight assembly. The backlight assembly is disposed under the liquid crystal display panel to supply light to the liquid crystal display panel.                         

액정 표시패널은 컬러필터 기판, 어레이 기판 및 컬러필터 기판과 어레이 기판 사이에 게재된 액정층을 포함한다. 컬러필터 기판에는 레드 컬러필터, 그린 컬러필터 및 블루 컬러필터를 포함하는 컬러필터가 매트릭스(matrix) 형태로 배열되어 있다. 이러한 컬러필터는 어레이 기판의 화소전극 상부에 배치되어 화소 전극을 통과한 빛을 필터링하여 특정 파장의 빛만을 통과시킨다. 이하 종래 어레이 기판을 설명한다.The liquid crystal display panel includes a color filter substrate, an array substrate, and a liquid crystal layer interposed between the color filter substrate and the array substrate. The color filter substrate includes a color filter including a red color filter, a green color filter, and a blue color filter in a matrix form. The color filter is disposed on the pixel electrode of the array substrate to filter light passing through the pixel electrode to pass only light having a specific wavelength. Hereinafter, a conventional array substrate will be described.

도 1a는 종래 어레이 기판의 레이아웃이고, 도 1b는 도 1a의 개략적인 단면도이다.FIG. 1A is a layout of a conventional array substrate, and FIG. 1B is a schematic cross-sectional view of FIG. 1A.

어레이 기판은 박막 트랜지스터(104), 스토리지 전극(103a) 및 화소 전극(101)을 포함한다. 이러한 박막 트랜지스터(104), 스토리지 전극(103a) 및 화소 전극(101)은 컬러필터 기판의 컬러필터(도시안됨)와 대향한다.The array substrate includes a thin film transistor 104, a storage electrode 103a and a pixel electrode 101. The thin film transistor 104, the storage electrode 103a, and the pixel electrode 101 face the color filter (not shown) of the color filter substrate.

또한 어레이 기판은 데이터 라인(102) 및 게이트 라인(105)을 포함한다. 데이터 라인(102) 및 게이트 라인(105)은 컬러필터의 경계면을 향한다.The array substrate also includes a data line 102 and a gate line 105. The data line 102 and the gate line 105 face the interface of the color filter.

데이터 라인(102)은 상기 박막 트랜지스터(104)의 소스(S)와 전기적으로 연결되고, 게이트 라인(105)은 박막 트랜지스터(104)의 게이트(G)와 전기적으로 연결되어 있다. 박막 트랜지스터(104)의 드레인(D)은 화소 전극(101)과 전기적으로 연결되어 있다.The data line 102 is electrically connected to the source S of the thin film transistor 104, and the gate line 105 is electrically connected to the gate G of the thin film transistor 104. The drain D of the thin film transistor 104 is electrically connected to the pixel electrode 101.

게이트 라인(105)에 전압이 인가되면, 게이트 라인(105)과 전기적으로 연결된 박막 트랜지스터(104)가 턴 온 (Turn on) 되고, 데이터 라인(102)의 전압이 화소 전극(101)에 인가된다. 화소 전극(101)에 화소 전압이 인가되면, 어레이 기판 의 화소 전극(101)과 컬러필터 기판의 공통 전극(도시안됨)사이에 전계가 형성되고, 이러한 전계에 의해 어레이 기판과 컬러필터 기판 사이에 위치한 액정층(도시안됨)의 액정 분자 배열이 변하게 되어, 액정 분자의 광학적 성질이 변하게 된다.When a voltage is applied to the gate line 105, the thin film transistor 104 electrically connected to the gate line 105 is turned on, and the voltage of the data line 102 is applied to the pixel electrode 101. . When a pixel voltage is applied to the pixel electrode 101, an electric field is formed between the pixel electrode 101 of the array substrate and the common electrode (not shown) of the color filter substrate, and the electric field is formed between the array substrate and the color filter substrate. The arrangement of liquid crystal molecules in the positioned liquid crystal layer (not shown) is changed, thereby changing the optical properties of the liquid crystal molecules.

이렇게 변화된 액정을 통과하는 빛에 의해 영상이 표시된다.The image is displayed by the light passing through the changed liquid crystal.

스토리지 전극(103a)은 화소전극(101)과 컬러필터 기판의 공통전극(도시안됨) 사이에 형성되는 액정 커패시터의 용량을 보조한다. 즉, 일단 데이터의 입력이 끝난 후 주변의 전압이 변할 때 커플링에 의해 화소전극(101)의 화소 전압이 변하는 것을 방지하는 기능을 수행한다. 이러한 스토리지 전극(103a)은 화소전극(101)의 에지부에 형성된다.The storage electrode 103a assists the capacitance of the liquid crystal capacitor formed between the pixel electrode 101 and the common electrode (not shown) of the color filter substrate. That is, the function of preventing the pixel voltage of the pixel electrode 101 from being changed by the coupling when the peripheral voltage changes after the data is inputted. The storage electrode 103a is formed at an edge portion of the pixel electrode 101.

그런데 이러한 구조를 갖는 종래의 어레이 기판의 경우, 스토리지 전극(103a)과 데이터 라인(102) 사이에 형성된 개구(106)를 통해 빛이 누출되므로, 컬러필터 기판에 광 차단막(또는 블랙 매트릭스)을 통해 빛의 누출을 방지한다.However, in the conventional array substrate having such a structure, since light leaks through the opening 106 formed between the storage electrode 103a and the data line 102, the light blocking film (or black matrix) is applied to the color filter substrate. Prevent light leakage

이러한 광 차단막(107)은 개구(106) 주위에 일정한 마진(margin)을 둔다.This light blocking film 107 leaves a constant margin around the opening 106.

도 1b에서 보면, 종래 광 차단막(107)은 좌측마진 5μm, 우측마진 6μm, 데이터 라인(102)의 폭은 5μm 또한 개구(106)의 폭은 각각 2.5μm이므로, 광 차단막의 폭은 22μm이다. 이와같이 넓은 차단막의 폭에 의해서 종래의 어레이 기판의 경우 개구율(aperture ratio)이 낮아지는 문제점이 있다.In FIG. 1B, the light blocking film 107 has a left margin of 5 μm, a right margin of 6 μm, a width of the data line 102 of 5 μm, and a width of the opening 106 of 2.5 μm, respectively, so that the width of the light blocking film is 22 μm. As described above, the aperture ratio of the conventional array substrate may be lowered due to the wider barrier layer.

개구(107)를 통과한 빛은 진행하며 퍼진다(회절된다). 따라서, 광 차단막(107)이 개구(106)에서 멀어지게 되면(즉 어레이 기판과 컬러 필터 기판 사이의 이격거리가 증가하면), 이러한 빛을 차단하기 위해서 광 차단막(107)의 폭 또 한 증가해야 한다. 그런데 어레이 기판과 컬러 필터 기판의 이격거리는 액정층의 두께 등에 의한 제약 때문에 한계가 있다. 따라서 광 차단막(107)의 폭을 감소시켜 개구율을 향상시키는 데 한계가 있다.Light passing through the opening 107 propagates (diffuses). Therefore, when the light blocking film 107 is moved away from the opening 106 (that is, when the separation distance between the array substrate and the color filter substrate increases), the width of the light blocking film 107 must also be increased to block such light. do. However, the separation distance between the array substrate and the color filter substrate is limited due to the limitation of the thickness of the liquid crystal layer. Therefore, there is a limit in improving the aperture ratio by reducing the width of the light blocking film 107.

더욱이, 광 차단막(107)은 컬러필터 기판에 형성되어 있다. 액정 표시장치는 어레이 기판과 컬러 필터 기판을 형성한후 이 두 기판을 어셈블리 공정에 의해 결합함으로써 액정 표시패널이 형성된다. 그런데 얼라인과정에서 정확하게 얼라인 하는 것은 사실상 불가능하므로, 약간의 마진을 두어 얼라인 하게 된다. 이 때문에 광 차단막(107)의 좌 우측 마진이 필요하다.Further, the light blocking film 107 is formed on the color filter substrate. The liquid crystal display device forms an array substrate and a color filter substrate, and then combines the two substrates by an assembly process to form a liquid crystal display panel. However, it is virtually impossible to align correctly during the alignment process, so there is a slight margin to align. For this reason, the left right margin of the light shielding film 107 is required.

따라서 본 발명의 제 1 목적은 개구율이 향상된 어레이 기판을 제공함에 있다.Accordingly, a first object of the present invention is to provide an array substrate having an improved aperture ratio.

또한 본 발명의 제 2 목적은 개구율이 향상된 어레이 기판을 제조하는 방법을 제공함에 있다.A second object of the present invention is to provide a method of manufacturing an array substrate having an improved aperture ratio.

또한 본 발명의 제 3 목적을 개구율이 향상된 액정 표시장치를 제공함에 있다.Another object of the present invention is to provide a liquid crystal display device having an improved aperture ratio.

본 발명에 따른 어레이 기판은 투명기판, 복수의 화소전극, 스위칭 소자, 데이터 라인, 게이트 라인 및 스토리지 전극을 포함한다. 상기 복수의 화소전극은 상기 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된다. 상기 스위칭 소자는 게이트 전극, 드레인 전극 및 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된다. 상기 데이터 라인은 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격된다. 또한 상기 데이터 라인은 상기 화소전극 사이에 배치된다. 또한 상기 데이터 라인은 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가하기 위하여 제 1 길이의 폭으로 형성된다. 상기 게이트 라인은 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온 및 턴오프 시키기위한 전기적 신호를 전달한다. 상기 스토리지 전극은 상기 투명기판과 투명기판 상부로 제 3 거리만큼 이격되어 형성된다. 또한 상기 스토리지 전극은 상기 화소전극 사이에 배치된다. 또한 상기 스토리지 전극은 상기 스토리지 전극과, 서로 이웃하는 상기 두 개의 화소 전극은 각각 제 2 길이 및 제 3 길이 만큼 오버랩된다. 양호하게는 상기 스토리지 전극은 제 4 길이의 폭을 갖는 윈도우를 포함하고, 상기 제 4 길이는 상기 제 1 길이보다 작도록 형성되어 상기 윈도우를 상기 스토리지 전극의 내측 에지와 상기 데이터 라인의 외측에지가 오버랩된다.The array substrate according to the present invention includes a transparent substrate, a plurality of pixel electrodes, a switching element, a data line, a gate line, and a storage electrode. The plurality of pixel electrodes are formed to be spaced apart by a first distance from the transparent substrate and the transparent substrate, and are arranged in a matrix form. The switching element includes a gate electrode, a drain electrode and a source electrode, and the drain electrode is electrically connected to each of the pixel electrodes. The data line is spaced apart from the transparent substrate by a second distance above the transparent substrate. In addition, the data line is disposed between the pixel electrodes. In addition, the data line is electrically connected to the source electrode and is formed to have a width of a first length to apply a pixel voltage to the pixel electrode. The gate line is electrically connected to the gate electrode to transmit an electrical signal for turning on and off the switching device. The storage electrode is formed spaced apart by a third distance from the transparent substrate and the transparent substrate. In addition, the storage electrode is disposed between the pixel electrode. In addition, the storage electrode overlaps the storage electrode and the two pixel electrodes neighboring each other by a second length and a third length, respectively. Preferably the storage electrode comprises a window having a width of a fourth length and the fourth length is formed to be smaller than the first length so that the window is formed with an inner edge of the storage electrode and an outer edge of the data line. Overlap.

또한 본 발명에 의한 어레이 기판 제조방법은 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된 복수의 화소전극을 형성하는 단계와, 게이트 전극, 드레인 전극 및 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된 복수의 스위칭 소자를 형성하는 단계와, 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격되고, 상기 화소전극 사이에 배치되고, 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온 및 턴오프 시키기위한 전기적 신호를 전달하는 게이트 라인을 형성하는 단계와, 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가하기 위하여 제 1 길이의 폭으로 형성된 데이터 라인을 형성하는 단계, 및 상기 투명기판과 투명기판 상부로 제 3 거리만큼 이격되어 형성되고, 상기 화소전극 사이에 배치된 복수의 스토리지 전극을 포함하고, 상기 스토리지 전극과, 서로 이웃하는 상기 두 개의 화소 전극은 각각 제 2 길이 및 제 3 길이 만큼 오버랩된 스토리지 전극을 형성하는 단계를 포함한다.In addition, the method of manufacturing an array substrate according to the present invention may include forming a plurality of pixel electrodes spaced apart by a first distance from a transparent substrate and an upper portion of the transparent substrate and arranged in a matrix, and forming a gate electrode, a drain electrode, and a source electrode. Forming a plurality of switching elements electrically connected to the respective pixel electrodes, the drain electrodes being spaced apart from each other by a second distance between the transparent substrate and the transparent substrate, and disposed between the pixel electrodes; Forming a gate line electrically connected to the gate electrode to transmit an electrical signal for turning on and off the switching element, and electrically connected to the source electrode to apply a pixel voltage to the pixel electrode; Forming a data line having a width of one length, and the transparent substrate and the transparent substrate A plurality of storage electrodes formed to be spaced apart from each other by a third distance, and disposed between the pixel electrodes, wherein the storage electrode and the two neighboring pixel electrodes overlap each other by a second length and a third length, respectively. Forming the storage electrode.

또한 본 발명에 의한 액정 표시 장치는 제 1 기판, 제 2 기판 및 액정층을 포함한다. 상기 제 1 기판은 I)제 1 투명기판, ii) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된 복수의 화소전극, iii) 게이트 전극, 드레인 전극 및 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된 복수의 스위칭 소자, iv) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 2 거리 만큼 이격되고, 상기 화소전극 사이에 배치되고, 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가하기 위하여 제 1 길이의 폭으로 형성된 데이터 라인, v) 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온 및 턴오프 시키기위한 전기적 신호를 전달하는 게이트 라인, 및 vi) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 3 거리만큼 이격되어 형성되고, 상기 화소전극 사이에 배치된 복수의 스토리지 전극을 포함한다. 상기 스토리지 전극과, 서로 이웃하는 상기 두 개의 화소 전극은 각각 제 2 길이 및 제 3 길이 만큼 오버랩된다. 상기 제 2 기판은 상기 제 1 기판에 대향하게 형성된다. 상기 액정층은 상기 제 1 기판과 상기 제 2 기판 사이에 게재된다.In addition, the liquid crystal display according to the present invention includes a first substrate, a second substrate, and a liquid crystal layer. The first substrate may include: (I) a first transparent substrate, ii) a plurality of pixel electrodes formed in a matrix shape spaced apart by a first distance from the first transparent substrate and the first transparent substrate, and iii) a gate electrode; A plurality of switching elements electrically connected to the respective pixel electrodes, respectively, iv) spaced apart from each other by a second distance above the first transparent substrate and the first transparent substrate; A data line disposed between the pixel electrodes and electrically connected to the source electrode, the data line having a width of a first length to apply a pixel voltage to the pixel electrode, and v) electrically connected to the gate electrode to turn on the switching element. And a gate line transferring an electrical signal for turning off, and vi) spaced apart by a third distance from the first transparent substrate and the first transparent substrate. And a plurality of storage electrodes disposed between the pixel electrodes. The storage electrode and the two neighboring pixel electrodes overlap each other by a second length and a third length, respectively. The second substrate is formed to face the first substrate. The liquid crystal layer is interposed between the first substrate and the second substrate.

본 발명은 스토리지 전극을 이용하여 화소전극 사이의 개구를 차폐하여 빛이 누출되는 것을 방지한다. 스토리지 전극은 화소 전극 사이의 개구와 근접하므로 전극과 화소전극이 오버랩되는 폭을 줄일 수 있다. 더욱이, 스토리지 전극은 화소 전극과 동일한 기판에 형성되므로, 미스 얼라인 마진(misalign margin)을 고려할 필요 없게 되어 화소전극과 스토리지 전극이 오버랩되는 폭을 작게 할 수 있다. 따라서 개구율이 증가한다.The present invention prevents light from leaking by shielding the opening between the pixel electrodes using the storage electrode. Since the storage electrode is close to the opening between the pixel electrodes, the width of overlapping between the electrode and the pixel electrode can be reduced. Furthermore, since the storage electrode is formed on the same substrate as the pixel electrode, it is not necessary to consider a misalign margin, so that the width at which the pixel electrode and the storage electrode overlap can be reduced. Therefore, the aperture ratio increases.

이하, 본 발명을 도면을 중심으로 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 2는 액정표시장치의 구동 원리를 설명하기 위한 개략도이다.2 is a schematic diagram illustrating a driving principle of a liquid crystal display device.

도 2를 참조하면, 어레이 기판위에는 복수의 데이터 라인(102)이 제 1 방향으로 일정 거리만큼 이격되어 형성되고, 복수의 게이트 라인(203)이 상기 제 1방향과 수직한 제 2 방향으로 일정 거리만큼 이격되어 형성된다. 데이터 라인(102)과 게이트 라인(203)은 어레이 기판으로부터 서로 다른 높이에 형성되어 있다.Referring to FIG. 2, a plurality of data lines 102 are formed on the array substrate to be spaced apart by a predetermined distance in a first direction, and the plurality of gate lines 203 are a predetermined distance in a second direction perpendicular to the first direction. It is formed by spaced apart. The data line 102 and the gate line 203 are formed at different heights from the array substrate.

각 데이터 라인(102)과 각 게이트 라인(203)으로 둘러쌓인 영역에 의해 하나의 화소가 정의된다. 하나의 화소는 박막 트랜지스터(104), 스토리지 커패시터(202) 및 액정 커패시터(화소전극과 공통전극간에 형성되는 커패시터,201)를 포함한다. 박막 트랜지스터 (104)는 드레인 전극(D), 게이트 전극(G) 및 소오스 전극(S)를 포함한다.One pixel is defined by an area surrounded by each data line 102 and each gate line 203. One pixel includes a thin film transistor 104, a storage capacitor 202, and a liquid crystal capacitor (capacitor 201 formed between a pixel electrode and a common electrode). The thin film transistor 104 includes a drain electrode D, a gate electrode G, and a source electrode S.

박막 트랜지스터(104)의 게이트 전극(D)은 게이트 라인(105)에 전기적으로 연결되어 있다. 박막 트랜지스터(104)의 소오스 전극(S)은 데이터 라인(102)에 전 기적으로 연결되어 있다. 또한 박막 트랜지스터(104)의 드레인 전극(D)은 스토리지 커패시터(202) 및 액정 커패시터 전극(201)과 전기적으로 연결되어 있다.The gate electrode D of the thin film transistor 104 is electrically connected to the gate line 105. The source electrode S of the thin film transistor 104 is electrically connected to the data line 102. In addition, the drain electrode D of the thin film transistor 104 is electrically connected to the storage capacitor 202 and the liquid crystal capacitor electrode 201.

게이트 전극(G)에 게이트 전압이 인가되면, 박막 트랜지스터(104)가 턴온(turn on)된다. 박막 트랜지스터(104)가 턴온되면, 데이터 라인(102)의 화소전압이 박막 트랜지스터(104)를 통해서 스토리지 커패시터(202) 및 액정 커패시터(201)에 인가된다. 액정 커패시터(201)에 화소전압이 인가되면, 액정 커패시터를 구성하는 공통전극과 화소전극 사이에 게재된 액정의 배열이 변화하여 광학적 특성이 변화한다. 이러한 광학적 특성의 변화에 의해서 영상이 표현된다.When a gate voltage is applied to the gate electrode G, the thin film transistor 104 is turned on. When the thin film transistor 104 is turned on, the pixel voltage of the data line 102 is applied to the storage capacitor 202 and the liquid crystal capacitor 201 through the thin film transistor 104. When the pixel voltage is applied to the liquid crystal capacitor 201, the arrangement of the liquid crystal placed between the common electrode and the pixel electrode constituting the liquid crystal capacitor is changed to change the optical characteristics. The image is represented by such a change in optical characteristics.

스토리지 커패시터(202)는 데이터 입력이 끝난 후, 주변의 전압이 변할 때 액정 커패시터(201)의 화소 전극에 인가된 화소전압이 변하는 것을 방지해 준다.The storage capacitor 202 prevents the pixel voltage applied to the pixel electrode of the liquid crystal capacitor 201 from changing when the voltage around the data ends.

액정 커패시터(201)의 화소 전극은 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.The pixel electrode of the liquid crystal capacitor 201 includes indium tin oxide (ITO) or indium zinc oxide. Indium tin oxide and indium zinc oxide have good conductivity as transparent materials.

도 3a는 본 발명의 예시적인 제 1 실시예에 따른 어레이 기판의 레이아웃이고, 도 3b는 도 3a의 개략적인 단면도이다.3A is a layout of an array substrate according to a first exemplary embodiment of the present invention, and FIG. 3B is a schematic cross-sectional view of FIG. 3A.

도 3a 및 3b를 참조하면, 본 발명의 제 1 실시예에 따른 어레이 기판은 투명기판(108), 복수의 화소전극(101), 스위칭 소자(104), 데이터 라인(102), 게이트 라인(105) 및 스토리지 전극(103b)을 포함한다.3A and 3B, the array substrate according to the first embodiment of the present invention is a transparent substrate 108, a plurality of pixel electrodes 101, a switching element 104, a data line 102, a gate line 105. ) And storage electrode 103b.

복수의 화소전극(101)은 상기 투명기판(108)과 투명기판(108) 상부로 제 1 거리 d1 만큼 이격되어 형성된다. 또한 복수의 화소전극(101)은 매트릭스 형상으 로 배열된다. 화소 전극은 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.The plurality of pixel electrodes 101 are formed to be spaced apart from each other by the first distance d1 on the transparent substrate 108 and the transparent substrate 108. In addition, the plurality of pixel electrodes 101 are arranged in a matrix. The pixel electrode includes indium tin oxide (ITO) or indium zinc oxide. Indium tin oxide and indium zinc oxide have good conductivity as transparent materials.

스위칭 소자(104)는 게이트 전극(G), 드레인 전극(D) 및 소스 전극(S)을 포함하고, 상기 드레인 전극(D)이 상기 각각의 화소전극(101)에 전기적으로 각각 연결된다. 상기 데이터 라인(102)은 상기 투명기판(108)과 투명기판(108) 상부로 제 2 거리 d2 만큼 이격된다. 또한 상기 데이터 라인은 상기 화소전극 사이에 배치된다.The switching element 104 includes a gate electrode G, a drain electrode D, and a source electrode S, and the drain electrode D is electrically connected to each of the pixel electrodes 101, respectively. The data line 102 is spaced apart from the transparent substrate 108 and the transparent substrate 108 by a second distance d2. In addition, the data line is disposed between the pixel electrodes.

데이터 라인(102)은 상기 소스 전극(S)과 전기적으로 연결되어 상기 화소 전극(101)에 화소전압을 인가하기 위하여 제 1 길이 W1의 폭으로 형성된다. 제 1 길이 W1의 범위는 대략 3.0μm 내지 4.0μm가 적절하고, 양호하게는 3.5μm가 바람직하다. 본 발명의 제 1 실시예에 따르면 데이터 라인(102)은 스토리지 전극(103b)과 오버랩되어 기생 커패시턴스가 발생할 수 있다. 따라서 데이터 라인(102)의 폭이 작을수록 바람직하다. 그러나, 데이터 라인(102)의 폭이 3.0μm 이하로 작아지는 경우, 데이터 라인(102)의 단선이 발생할 확률이 증가한다. 특히 하부에 단차가 있는 부분에서 단선될 확률이 높다.The data line 102 is electrically connected to the source electrode S and is formed to have a width of a first length W1 to apply a pixel voltage to the pixel electrode 101. About 3.0 micrometers-4.0 micrometers are suitable for the range of 1st length W1, Preferably 3.5 micrometers is preferable. According to the first embodiment of the present invention, the data line 102 may overlap with the storage electrode 103b to generate parasitic capacitance. Therefore, the smaller the width of the data line 102 is, the better. However, when the width of the data line 102 becomes smaller than 3.0 μm, the probability of disconnection of the data line 102 increases. In particular, there is a high possibility of disconnection at the part having a step in the lower part.

게이트 라인(105)은 상기 게이트 전극(G)으로부터 돌출된다. 즉, 상기 게이트 라인(105)과 전기적으로 연결되어 상기 스위칭 소자(104)를 턴온 및 턴오프 시키기위한 전기적 신호를 전달한다.The gate line 105 protrudes from the gate electrode G. That is, the gate line 105 is electrically connected to transmit an electrical signal for turning on and off the switching element 104.

스토리지 전극(103b)은 상기 투명기판(108)과 투명기판(108) 상부로 제 3 거 리 d3만큼 이격되어 형성된다. 또한 스토리지 전극(103b)은 상기 화소전극(101) 사이에 배치된다. 또한 스토리지 전극(103b)은, 스토리지 전극(103b)과 서로 이웃하는 상기 두 개의 화소 전극(101)과 각각 제 2 길이 W2및 제 3 길이 W3 만큼 오버랩된다.The storage electrode 103b is formed to be spaced apart from the transparent substrate 108 and the transparent substrate 108 by a third distance d3. In addition, the storage electrode 103b is disposed between the pixel electrodes 101. In addition, the storage electrode 103b overlaps the storage electrode 103b with the two pixel electrodes 101 adjacent to each other by a second length W2 and a third length W3, respectively.

제 2 길이 W2는 약 2.5μm 내지 3.5μm의 범위이고, 대략적으로 3μm의 범위가 적절하다. 제 3길이 W3은 약 4.5μm 내지 5.5μm의 범위이며, 대략적으로 5μm의 범위가 적절하다.The second length W2 is in the range of about 2.5 μm to 3.5 μm, with a range of approximately 3 μm being appropriate. The third length W3 ranges from about 4.5 μm to 5.5 μm, with a range of approximately 5 μm being appropriate.

화소 전극의 액정의 선경사각 또는 액정의 배열이 대칭적이지 않기 때문에 제 2 길이 W2와 제 3 길이 W3은 서로 다르다.Since the pretilt angle of the liquid crystal of the pixel electrode or the arrangement of the liquid crystals is not symmetrical, the second length W2 and the third length W3 are different from each other.

스토리지 전극(103b)은 데이터 라인(102) 및 화소전극(101)과 동일 기판에 형성된다. 따라서 스토리지 전극(103a)을 이용하여 개구(106)를 차폐하는 경우, 종래와 같이 미스얼라인 마진을 고려할 필요없으므로, 마진의 폭을 감소시킬 수 있다. 또한 스토리지 전극(103a)과 개구(106)의 거리가 가까와서 빛이 적게 퍼진다. 따라서, 스토리지 전극(103a)과 데이터 라인(102)이 겹치는 길이인 제 2 길이 W2와 제 3 길이 W3의 폭이 감소한다.The storage electrode 103b is formed on the same substrate as the data line 102 and the pixel electrode 101. Therefore, when the opening 106 is shielded using the storage electrode 103a, since the misaligned margin does not need to be considered as in the related art, the width of the margin can be reduced. In addition, since the distance between the storage electrode 103a and the opening 106 is close, less light is spread. Therefore, the width of the second length W2 and the third length W3, which is the length at which the storage electrode 103a and the data line 102 overlap, is reduced.

결과적으로 개구율이 향상된다.As a result, the aperture ratio is improved.

도 4a는 본 발명의 예시적인 제 2 실시예에 따른 어레이 기판의 레이아웃이고, 도 4b는 도 4a의 개략적인 단면도이다.4A is a layout of an array substrate according to a second exemplary embodiment of the present invention, and FIG. 4B is a schematic cross-sectional view of FIG. 4A.

도 4a 및 도 4b는 스토리지 전극의 형상을 제외하면, 도 3a 및 3b와 동일하다. 따라서 동일 구성요소에는 동일 참조부호를 사용하며, 동일한 구성요소에 관 한 설명은 생략한다.4A and 4B are the same as FIGS. 3A and 3B except for the shape of the storage electrode. Therefore, the same reference numeral is used for the same component, and the description of the same component is omitted.

도 4a 및 4b를 참조하면, 본 발명의 제 2 실시예에 따른 어레이 기판은 투명기판(108), 복수의 화소전극(101), 스위칭 소자(104), 데이터 라인(102), 게이트 라인(105) 및 스토리지 전극(103c)을 포함한다.4A and 4B, an array substrate according to a second embodiment of the present invention may include a transparent substrate 108, a plurality of pixel electrodes 101, a switching element 104, a data line 102, and a gate line 105. ) And storage electrode 103c.

스토리지 전극(103c)은 제 4 길이 W4의 폭을 갖는 윈도우(109)를 포함하고, 상기 제 4 길이 W4는 상기 제 1 길이W1 보다 작도록 형성되어 상기 윈도우를 상기 스토리지 전극의 내측 에지와 상기 데이터 라인의 외측에지가 오버랩된다.The storage electrode 103c includes a window 109 having a width of a fourth length W4, and the fourth length W4 is formed to be smaller than the first length W1 to define the window as an inner edge of the storage electrode and the data. The outer edges of the line overlap.

따라서 윈도우(109)를 통과한 빛은 데이터 라인(102)에 의해 차단된다. 또한 개구(109)는 스토리지 전극(103c)에 의해 차단되어 빛이 누출되지 아니한다.Thus, light passing through the window 109 is blocked by the data line 102. In addition, the opening 109 is blocked by the storage electrode 103c so that light does not leak.

이와같이 스토리지 전극(103c)이 윈도우(109)를 포함하는 경우, 데이터 라인(102)과 스토리지 전극(103c) 사이에서 발생하는 기생 커패시턴스를 감소시킬 수 있다.As such, when the storage electrode 103c includes the window 109, parasitic capacitance generated between the data line 102 and the storage electrode 103c may be reduced.

기생 커패시턴스가 발생하는 경우, 소비전력이 증가한다. 따라서 스토리지 전극 내부에 윈도우(109)를 형성하여 데이터 라인(102)와의 오버랩되는 면적을 감소시킬 경우, 소비전력이 감소한다.When parasitic capacitance occurs, power consumption increases. Therefore, when the window 109 is formed inside the storage electrode to reduce the overlapping area with the data line 102, power consumption is reduced.

도 5a 및 도 5b는 각각 도 4a의 데이터 라인에 형성된 윈도우의 형상을 도시한 개략적인 평면도이다.5A and 5B are schematic plan views illustrating the shape of a window formed in the data line of FIG. 4A, respectively.

도 5a 및 도 5b를 참조하면, 윈도우(109)의 형상은 다양하게 변형이 가능하다. 스토리지 전극이 구비하는 윈도우(109)의 형상은 도 5a 및 도 5b에 예시된 윈도우(109)에 한정되지 아니한다. 5A and 5B, the shape of the window 109 may be variously modified. The shape of the window 109 included in the storage electrode is not limited to the window 109 illustrated in FIGS. 5A and 5B.                     

즉, 데이터 라인과의 오버랩되는 면적을 감소시키는 한, 다양한 변형이 가능하다.That is, various modifications are possible as long as the area overlapping with the data line is reduced.

도 6은 액정 표시장치의 개략적인 단면도이다.6 is a schematic cross-sectional view of a liquid crystal display.

도 6을 참조하면, 액정 표시장치는 제 1 기판(어레이 기판, 502), 제 2 기판(컬러 필터 기판, 501) 및 액정층(506)을 포함한다. 액정층(506)은 제 1 기판(502) 및 제 2 기판(501) 사이에 게재된다.Referring to FIG. 6, the liquid crystal display includes a first substrate (array substrate) 502, a second substrate (color filter substrate) 501, and a liquid crystal layer 506. The liquid crystal layer 506 is disposed between the first substrate 502 and the second substrate 501.

제 1 기판(502)은 스토리지 전극(103b), 화소 전극(101)을 포함한다.The first substrate 502 includes a storage electrode 103b and a pixel electrode 101.

스토리지 전극(103b)은 제 1 투명기판(511) 상부에 형성된다. 스토리지 전극(103b) 상부에는 제 2 절연막(509)이 형성되어 제 1 투명기판(511)을 전체적으로 커버한다. 데이터 라인(102)은 제 2 절연막(509)상부에 형성되어, 스토리지 전극(103b) 상부에 위치한다. 스토리지 전극(103b) 상부에는 다시 제 1 절연막(508)이 형성되어 제 2 절연막(509)를 전체적으로 커버한다.The storage electrode 103b is formed on the first transparent substrate 511. A second insulating layer 509 is formed on the storage electrode 103b to cover the entire first transparent substrate 511. The data line 102 is formed on the second insulating layer 509 and is positioned above the storage electrode 103b. The first insulating layer 508 is again formed on the storage electrode 103b to cover the entire second insulating layer 509.

복수개의 화소 전극(101)은 제 1 절연막(508)상부에 형성된다. 복수개의 화소 전극(101)은 매트릭스 형상으로 배열된다. 각 화소 전극(101) 사이는 스토리지 전극(103b)에 의해 차폐되어 빛이 누출되지 아니한다.The plurality of pixel electrodes 101 are formed on the first insulating film 508. The plurality of pixel electrodes 101 are arranged in a matrix shape. Each pixel electrode 101 is shielded by the storage electrode 103b so that light does not leak.

제 2 기판(501)은 컬러 필터(504) 및 공통전극(512)를 포함한다.The second substrate 501 includes a color filter 504 and a common electrode 512.

컬러 필터(504)는 제 2 투명기판(503) 위에 형성된다. 컬러 필터(504)는 레드컬러 필터(R), 그린컬러 필터(G) 및 블루컬러(B) 필터(B)를 포함한다.The color filter 504 is formed on the second transparent substrate 503. The color filter 504 includes a red color filter R, a green color filter G, and a blue color B filter.

컬러 필터(504) 상부에는 평탄화 막(505)이 도포되고, 다시 평탄화 막(505) 상부에는 공통 전극(512)이 형성된다. 공통 전극(512)은 화소전극(101)과 마찬가 지로 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 공통 전극(512)은 화소 전극(101)과 대향하게 형성된다. 공통 전극(512)는 기준 전위가 인가된다. 화소 전극(101)은 화소 전압이 인가된다. 따라서 화소 전극(101)과 공통 전극(512) 사이에는 전계가 형성되어, 유전율 이방성을 갖는 액정층(506)의 액정 분자의 배열이 변화된다. 액정은 또한 굴절율 이방성을 갖고 있으므로 배열이 변화되면 해당 화소를 통과하는 빛의 투과율이 변화하여 광량이 조절되고, 이 빛이 컬러필터를 통과하며 특정색을 표시한다.The planarization layer 505 is coated on the color filter 504, and the common electrode 512 is formed on the planarization layer 505. Like the pixel electrode 101, the common electrode 512 includes indium tin oxide (ITO) or indium zinc oxide (Indium Zinc Oxide). The common electrode 512 is formed to face the pixel electrode 101. The common electrode 512 is applied with a reference potential. The pixel voltage is applied to the pixel electrode 101. Therefore, an electric field is formed between the pixel electrode 101 and the common electrode 512, and the arrangement of liquid crystal molecules of the liquid crystal layer 506 having dielectric anisotropy is changed. Liquid crystals also have refractive index anisotropy, so when the arrangement is changed, the transmittance of light passing through the corresponding pixel is changed to adjust the amount of light, and the light passes through the color filter to display a specific color.

이러한 각 화소의 조합으로 영상이 표시되게 된다.The image is displayed by the combination of these pixels.

위에서는 통상의 트위스티드 네마틱 액정 표시장치를 예시하여 설명하였다. 그러나 본 발명은 스토리지 전극이 구비된 액정표시장치에 적용가능함은 당연한 사실이다.In the above, a typical twisted nematic liquid crystal display has been described as an example. However, it is a matter of course that the present invention is applicable to a liquid crystal display device having a storage electrode.

본 발명은 스토리지 전극을 이용하여 화소전극 사이의 개구를 차폐하여 빛이 누출되는 것을 방지한다. 스토리지 전극은 화소 전극 사이의 개구와 근접하므로 전극과 화소전극이 오버랩되는 폭을 줄일 수 있다. 더욱이, 스토리지 전극은 화소 전극과 동일한 기판에 형성되므로, 미스 얼라인 마진(misalign margin)을 고려할 필요 없게 되어 화소전극과 스토리지 전극이 오버랩되는 폭을 작게 할 수 있다. 따라서 개구율이 증가한다.The present invention prevents light from leaking by shielding the opening between the pixel electrodes using the storage electrode. Since the storage electrode is close to the opening between the pixel electrodes, the width of overlapping between the electrode and the pixel electrode can be reduced. Furthermore, since the storage electrode is formed on the same substrate as the pixel electrode, it is not necessary to consider a misalign margin, so that the width at which the pixel electrode and the storage electrode overlap can be reduced. Therefore, the aperture ratio increases.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영 역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art will be variously modified and modified within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.

Claims (18)

투명기판;Transparent substrate; 상기 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된 복수의 화소전극;A plurality of pixel electrodes spaced apart by a first distance from the transparent substrate and an upper portion of the transparent substrate, and arranged in a matrix; 게이트 전극, 상기 게이트 전극의 상부에 형성된 드레인 전극 및 상기 드레인 전극으로부터 이격된 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된 복수의 스위칭 소자;A plurality of switching elements including a gate electrode, a drain electrode formed on the gate electrode, and a source electrode spaced apart from the drain electrode, wherein the drain electrode is electrically connected to each of the pixel electrodes; 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격되고, 상기 화소전극 사이에 배치되며, 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가하기 위하여 제 1 길이의 폭으로 형성된 데이터 라인;A data line spaced apart by a second distance from the transparent substrate to an upper portion of the transparent substrate, disposed between the pixel electrodes, electrically connected to the source electrode, and formed to have a width of a first length to apply a pixel voltage to the pixel electrode; ; 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온 및 턴오프 시키기위한 전기적 신호를 전달하는 게이트 라인; 및A gate line electrically connected to the gate electrode to transfer an electrical signal for turning on and off the switching device; And 상기 투명기판과 투명기판 상부로 제 3 거리만큼 이격되어 형성되고, 서로 이웃하는 상기 데이터 라인과 오버랩되도록 형성된 광차단막을 포함하고,A light blocking layer formed to be spaced apart by a third distance from the transparent substrate and an upper portion of the transparent substrate, and formed to overlap with the data lines adjacent to each other; 상기 광차단막은 서로 이웃하는 화소전극과 서로 다른 길이로 오버랩되는 것을 특징으로 하는 어레이기판.And the light blocking layer overlaps adjacent pixel electrodes with different lengths. 제 1 항에 있어서, 상기 광차단막은 스토리지 배선인 것을 특징으로 하는 어레이기판.The array substrate of claim 1, wherein the light blocking layer is a storage wiring. 삭제delete 투명기판;Transparent substrate; 상기 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된 복수의 화소전극;A plurality of pixel electrodes spaced apart by a first distance from the transparent substrate and an upper portion of the transparent substrate, and arranged in a matrix; 게이트 전극, 상기 게이트 전극의 상부에 형성된 드레인 전극 및 상기 드레인 전극으로부터 이격된 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된 복수의 스위칭 소자;A plurality of switching elements including a gate electrode, a drain electrode formed on the gate electrode, and a source electrode spaced apart from the drain electrode, wherein the drain electrode is electrically connected to each of the pixel electrodes; 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격되고, 상기 화소전극 사이에 배치되며, 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가하기 위하여 제 1 길이의 폭으로 형성된 데이터 라인;A data line spaced apart by a second distance from the transparent substrate to an upper portion of the transparent substrate, disposed between the pixel electrodes, electrically connected to the source electrode, and formed to have a width of a first length to apply a pixel voltage to the pixel electrode; ; 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온 및 턴오프 시키기위한 전기적 신호를 전달하는 게이트 라인; 및A gate line electrically connected to the gate electrode to transfer an electrical signal for turning on and off the switching device; And 상기 투명기판과 투명기판 상부로 제 3 거리만큼 이격되어 형성되고,상기 화소전극 사이에 배치된 복수의 스토리지 전극을 포함하고, 상기 스토리지 전극과, 서로 이웃하는 상기 두 개의 화소 전극은 각각 제 2 길이 및 제 3 길이 만큼 오버랩되며,A plurality of storage electrodes disposed on the transparent substrate and spaced apart from each other by a third distance, and including a plurality of storage electrodes disposed between the pixel electrodes, wherein the storage electrodes and the two neighboring pixel electrodes each have a second length. And overlap by a third length, 상기 제2 길이 및 제3 길이는 각각 서로 상이한 것을 특징으로 하는 어레이 기판.And the second length and the third length are each different from each other. 제 4 항에 있어서, 상기 제 2 거리는 상기 제 1 거리보다 작은 것을 특징으로 하는 어레이 기판.The array substrate of claim 4, wherein the second distance is smaller than the first distance. 제 4 항에 있어서, 상기 제 3 거리는 상기 제 2 거리보다 작은 것을 특징으로 하는 어레이 기판.The array substrate of claim 4, wherein the third distance is smaller than the second distance. 삭제delete 제 4 항에 있어서, 상기 스토리지 전극은 제 4 길이의 폭을 갖는 윈도우를 포함하고, 상기 제 4 길이는 상기 제 1 길이보다 작도록 형성되어 상기 윈도우의 상기 스토리지 전극의 내측 에지와 상기 데이터 라인의 외측에지가 오버랩되는 것을 특징으로 하는 어레이 기판.The storage device of claim 4, wherein the storage electrode comprises a window having a width of a fourth length, and the fourth length is formed to be smaller than the first length, so that an inner edge of the storage electrode of the window and the data line are formed. Array substrate, characterized in that the outer edge overlap. 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된 복수의 화소전극을 형성하는 단계;Forming a plurality of pixel electrodes spaced apart from each other by a first distance between the transparent substrate and the transparent substrate and arranged in a matrix; 게이트 전극, 상기 게이트 전극의 상부에 형성된 드레인 전극 및 상기 드레인 전극으로부터 이격된 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된 복수의 스위칭 소자를 형성하는 단계;Forming a plurality of switching elements including a gate electrode, a drain electrode formed on the gate electrode, and a source electrode spaced apart from the drain electrode, wherein the drain electrode is electrically connected to each of the pixel electrodes; 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격되고, 상기 화소전극 사이에 배치되고, 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온 및 턴오프 시키기위한 전기적 신호를 전달하는 게이트 라인을 형성하는 단계;A gate line spaced apart from the transparent substrate by a second distance, disposed between the pixel electrodes, and electrically connected to the gate electrode to form a gate line for transmitting an electrical signal for turning on and off the switching element; Doing; 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가하기 위하여 제 1 길이의 폭으로 형성된 데이터 라인을 형성하는 단계; 및Forming a data line electrically connected to the source electrode, the data line having a width of a first length to apply a pixel voltage to the pixel electrode; And 상기 투명기판과 투명기판 상부로 제 3 거리만큼 이격되어 형성되고, 상기 화소전극 사이에 배치된 복수의 스토리지 전극을 포함하고, 상기 스토리지 전극과, 서로 이웃하는 상기 두 개의 화소 전극은 각각 제 2 길이 및 제 3 길이 만큼 오버랩된 스토리지 전극을 형성하는 단계를 포함하고,A plurality of storage electrodes formed on the transparent substrate and spaced apart from each other by a third distance, and disposed between the pixel electrodes, wherein the storage electrodes and the two neighboring pixel electrodes each have a second length. And forming a storage electrode overlapped by a third length; 상기 제2 길이 및 제3 길이는 각각 서로 상이한 것을 특징으로 하는 어레이 기판 제조 방법.And the second length and the third length are each different from each other. 제 9 항에 있어서, 상기 제 2 거리는 상기 제 1 거리보다 작은 것을 특징으로 하는 어레이 기판 제조 방법.10. The method of claim 9, wherein said second distance is less than said first distance. 제 9 항에 있어서, 상기 제 3 거리는 상기 제 2 거리보다 작은 것을 특징으로 하는 어레이 기판 제조 방법.10. The method of claim 9, wherein said third distance is less than said second distance. 삭제delete 제 9 항에 있어서, 상기 스토리지 전극은 제 4 길이의 폭을 갖는 윈도우를 포함하고, 상기 제 4 길이는 상기 제 1 길이보다 작도록 형성되어 상기 윈도우의 상기 스토리지 전극의 내측 에지와 상기 데이터 라인의 외측에지가 오버랩되는 것을 특징으로 하는 어레이 기판 제조 방법.10. The method of claim 9, wherein the storage electrode comprises a window having a width of a fourth length, the fourth length is formed to be smaller than the first length to the inner edge of the storage electrode of the window and the data line Array substrate manufacturing method characterized in that the outer edge overlap. I)제 1 투명기판, ii) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된 복수의 화소전극, iii) 게이트 전극, 상기 게이트 전극의 상부에 형성된 드레인 전극 및 상기 드레인 전극으로부터 이격된 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된 복수의 스위칭 소자, iv) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 2 거리 만큼 이격되고, 상기 화소전극 사이에 배치되고, 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가하기 위하여 제 1 길이의 폭으로 형성된 데이터 라인, v) 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온 및 턴오프시키기 위한 전기적 신호를 전달하는 게이트 라인, 및 vi) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 3 거리만큼 이격되어 형성되고, 상기 화소전극 사이에 배치된 복수의 스토리지 전극을 포함하고, 상기 스토리지 전극과, 서로 이웃하는 상기 두 개의 화소 전극은 각각 제 2 길이 및 제 3 길이 만큼 오버랩된 제 1 기판;I) a first transparent substrate, ii) a plurality of pixel electrodes formed spaced apart by a first distance from the first transparent substrate and the first transparent substrate, and arranged in a matrix, iii) a gate electrode, and an upper portion of the gate electrode A plurality of switching elements including a drain electrode formed on the first electrode and a source electrode spaced apart from the drain electrode, wherein the drain electrode is electrically connected to each of the pixel electrodes, respectively, iv) on the first transparent substrate and the first transparent substrate. A data line spaced apart by a second distance, disposed between the pixel electrodes, electrically connected to the source electrode, and formed to have a width of a first length to apply a pixel voltage to the pixel electrode; A gate line connected to the gate line for transmitting an electrical signal for turning on and off the switching element, and vi) the first transparent substrate; A plurality of storage electrodes formed on the first transparent substrate and spaced apart from each other by a third distance, and disposed between the pixel electrodes, wherein the storage electrodes and the two neighboring pixel electrodes each have a second length and a second length; A first substrate overlapped by three lengths; 제 2 투명기판을 포함하고, 상기 제 1 기판에 대향하게 형성된 제 2 기판; 및A second substrate including a second transparent substrate and formed to face the first substrate; And 상기 제 1 기판과 상기 제 2 기판 사이에 게재된 액정층을 포함하고,A liquid crystal layer interposed between the first substrate and the second substrate, 상기 제2 길이 및 제3 길이는 각각 서로 상이한 것을 특징으로 하는 액정 표시장치.And the second length and the third length are different from each other. 제 14 항에 있어서, 상기 제 2 거리는 상기 제 1 거리보다 작은 것을 특징으로 하는 액정 표시장치.The liquid crystal display of claim 14, wherein the second distance is smaller than the first distance. 제 14 항에 있어서, 상기 제 3 거리는 상기 제 2 거리보다 작은 것을 특징으로 하는 액정 표시장치.The liquid crystal display of claim 14, wherein the third distance is smaller than the second distance. 삭제delete 제 14 항에 있어서, 상기 스토리지 전극은 제 4 길이의 폭을 갖는 윈도우를 포함하고, 상기 제 4 길이는 상기 제 1 길이보다 작도록 형성되어 상기 윈도우의 상기 스토리지 전극의 내측 에지와 상기 데이터 라인의 외측에지가 오버랩되는 것을 특징으로 하는 액정 표시장치.15. The storage device of claim 14, wherein the storage electrode comprises a window having a width of a fourth length, wherein the fourth length is formed to be smaller than the first length, the inner edge of the storage electrode of the window and the data line. A liquid crystal display device, wherein the outer edges overlap.
KR1020030066541A 2003-06-09 2003-09-25 Array substrate with improved aperture ratio, manufacturing method thereof and liquid crystal display device including the same Expired - Lifetime KR100987719B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030066541A KR100987719B1 (en) 2003-09-25 2003-09-25 Array substrate with improved aperture ratio, manufacturing method thereof and liquid crystal display device including the same
US10/854,850 US7372528B2 (en) 2003-06-09 2004-05-27 Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
TW093115513A TWI401512B (en) 2003-06-09 2004-05-31 Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
CN2009102085022A CN101685232B (en) 2003-06-09 2004-06-09 Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
JP2004171152A JP2005004207A (en) 2003-06-09 2004-06-09 Array substrate, array substrate manufacturing method, and liquid crystal display device.
CNA2004100493931A CN1573487A (en) 2003-06-09 2004-06-09 Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
US12/039,121 US7859616B2 (en) 2003-06-09 2008-02-28 Liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066541A KR100987719B1 (en) 2003-09-25 2003-09-25 Array substrate with improved aperture ratio, manufacturing method thereof and liquid crystal display device including the same

Publications (2)

Publication Number Publication Date
KR20050030320A KR20050030320A (en) 2005-03-30
KR100987719B1 true KR100987719B1 (en) 2010-10-13

Family

ID=37386663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066541A Expired - Lifetime KR100987719B1 (en) 2003-06-09 2003-09-25 Array substrate with improved aperture ratio, manufacturing method thereof and liquid crystal display device including the same

Country Status (1)

Country Link
KR (1) KR100987719B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113985669B (en) * 2021-10-27 2022-09-27 Tcl华星光电技术有限公司 Array substrate and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007896A (en) * 1998-07-08 2000-02-07 윤종용 Liquid crystal display
KR20010057017A (en) * 1999-12-17 2001-07-04 구본준, 론 위라하디락사 Liquid Crystal Display Device and Method of Fabricating the Same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007896A (en) * 1998-07-08 2000-02-07 윤종용 Liquid crystal display
KR20010057017A (en) * 1999-12-17 2001-07-04 구본준, 론 위라하디락사 Liquid Crystal Display Device and Method of Fabricating the Same

Also Published As

Publication number Publication date
KR20050030320A (en) 2005-03-30

Similar Documents

Publication Publication Date Title
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
US7859616B2 (en) Liquid crystal display apparatus
US7800725B2 (en) Liquid crystal display and substrate thereof
JP5165169B2 (en) Liquid crystal display
US7671954B2 (en) Liquid crystal display device and method for fabricating the same
JP4167085B2 (en) Liquid crystal display
US20030058388A1 (en) Liquid crystal display device
JP5460123B2 (en) Liquid crystal display
US7352431B2 (en) Liquid crystal display and manufacturing method thereof
US20090225260A1 (en) Liquid crystal display device
US8842248B2 (en) Display device
KR100481608B1 (en) Liquid crystal display
US8111364B2 (en) In-plane switching mode liquid crystal display capable of improving an aperture ratio and fabrication method thereof
US7006186B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
KR100832202B1 (en) Substrate for liquid crystal display device and liquid crystal device with the same
US8017947B2 (en) Thin film transistor array panel, display device including the same, and method thereof
KR100978949B1 (en) Transflective Liquid Crystal Display
KR20040001324A (en) Position sensitive liquid crystal display device
JPH0481816A (en) Liquid crystal display device
KR100987719B1 (en) Array substrate with improved aperture ratio, manufacturing method thereof and liquid crystal display device including the same
JP4121357B2 (en) Liquid crystal display
KR20060059481A (en) Array substrate with improved aperture ratio, manufacturing method thereof and liquid crystal display device including the same
KR101222956B1 (en) Transflective Type Liquid Crystal Display Device
JP2007086112A (en) Transflective type liquid crystal display

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030925

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080919

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030925

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100324

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100928

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101007

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101008

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170928

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20181001

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210927

Start annual number: 12

End annual number: 12

PC1801 Expiration of term

Termination date: 20240325

Termination category: Expiration of duration