[go: up one dir, main page]

KR100987191B1 - 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판 - Google Patents

신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판 Download PDF

Info

Publication number
KR100987191B1
KR100987191B1 KR1020080035949A KR20080035949A KR100987191B1 KR 100987191 B1 KR100987191 B1 KR 100987191B1 KR 1020080035949 A KR1020080035949 A KR 1020080035949A KR 20080035949 A KR20080035949 A KR 20080035949A KR 100987191 B1 KR100987191 B1 KR 100987191B1
Authority
KR
South Korea
Prior art keywords
bonding sheet
dielectric layer
bonding
signal transmission
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080035949A
Other languages
English (en)
Other versions
KR20090110444A (ko
Inventor
이용구
강경일
Original Assignee
(주)기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)기가레인 filed Critical (주)기가레인
Priority to KR1020080035949A priority Critical patent/KR100987191B1/ko
Priority to US12/937,469 priority patent/US8198545B2/en
Priority to JP2011504913A priority patent/JP5204895B2/ja
Priority to PCT/KR2008/006910 priority patent/WO2009128598A1/en
Priority to CN200880128648XA priority patent/CN102007822B/zh
Publication of KR20090110444A publication Critical patent/KR20090110444A/ko
Application granted granted Critical
Publication of KR100987191B1 publication Critical patent/KR100987191B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H01P3/087—Suspended triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판이 개시된다. 본 발명의 실시예에 따른 인쇄회로기판은, 한 방향으로 신장되는 제1그라운드 레이어; 상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어; 상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인; 상기 제1유전체 레이어 위에 배치되며, 상기 신호전송라인의 한쪽 옆에서 상기 신호전송라인과 소정의 간격을 두고 상기 신호전송라인과 동일한 방향으로 신장되는 제1본딩 시트; 상기 제1유전체 레이어 위에 배치되며, 상기 신호전송라인의 다른 한쪽 옆에서 상기 신호전송라인과 소정의 간격을 두고 상기 신호전송라인과 동일한 방향으로 신장되는 제2본딩 시트; 상기 신호전송라인, 상기 제1본딩 시트, 및 상기 제2본딩 시트 위에 배치되는 제2유전체 레이어; 및 상기 제2유전체 레이어 상에 적층되는 제2그라운드 레이어를 구비한다. 상기 제1 및 제2본딩 시트는, 상기 제1유전체 레이어와 상기 제2유전체 레이어를 접합시킨다.

Description

신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판{printed circuit board removing bonding sheet around signal transmission line}
본 발명의 실시예는 인쇄회로기판에 관한 것으로써, 예를 들어 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판에 관한 것이다.
무선 통신기기들의 내부회로는 일반적으로 인쇄회로기판(printed circuit board: PCB)에 구현된다. 이러한 인쇄회로기판 기술은 비약적으로 발전하고 있으며, 현재에는 종래의 딱딱한 성질의 인쇄회로기판뿐만 아니라 자유로운 움직임이 가능한 연성회로기판(flexible PCB: FPCB)도 널리 사용되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판은, 한 방향으로 신장되는 제1그라운드 레이어; 상기 제1그라운드 레이어 상에 적 층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어; 상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인; 상기 제1유전체 레이어 위에 배치되며, 상기 신호전송라인의 한쪽 옆에서 상기 신호전송라인과 소정의 간격을 두고 상기 신호전송라인과 동일한 방향으로 신장되는 제1본딩 시트; 상기 제1유전체 레이어 위에 배치되며, 상기 신호전송라인의 다른 한쪽 옆에서 상기 신호전송라인과 소정의 간격을 두고 상기 신호전송라인과 동일한 방향으로 신장되는 제2본딩 시트; 상기 신호전송라인, 상기 제1본딩 시트, 및 상기 제2본딩 시트 위에 배치되는 제2유전체 레이어; 및 상기 제2유전체 레이어 상에 적층되는 제2그라운드 레이어를 구비한다. 상기 제1 및 제2본딩 시트는, 상기 제1유전체 레이어와 상기 제2유전체 레이어를 접합시킨다.
본 발명의 실시예에 따른 인쇄회로기판은, 신호전송라인 주위의 본딩 시트를 제거함으로써, 본딩 시트에 의한 전기적 성능 저하를 줄일 수 있는 장점이 있고, 신호전송라인의 폭을 넓힐 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 명세서에 개시된 인쇄회로기판(printed circuit board: PCB)은 일반적인 인쇄회로기판일 수도 있고, 연성 인쇄회로기판일 수도 있다.
도 1은 마이크로 스트립 라인 구조를 가지는 인쇄회로기판의 사시도이다.
도 2는 마이크로 스트립 라인 구조를 가지는 인쇄회로기판의 측면도이다.
도 1과 도 2에 도시된 인쇄회로기판(100)은, 제1그라운드 레이어(110), 제1유전체 레이어(120), 신호전송라인(140), 본딩 시트(150), 제2유전체 레이어(170), 및 제2그라운드 레이어(180)를 구비한다.
제1그라운드 레이어(110), 제1유전체 레이어(120), 신호전송라인(140), 제2유전체 레이어(170) 및 제2그라운드 레이어(180)은 순차적으로 적층되고, 동일한 방향으로 신장된다. 제1그라운드 레이어(110)와 제2그라운드 레이어(180)는 금속성 물질(예를 들어, 구리)로 이루어지고, 접지에 연결된다. 제1유전체 레이어(120)와 제2유전체 레이어(170)는 유전 물질(예를 들어, 폴리-이미드)로 이루어진다. 신호전송라인(140)은 금속성 물질(예를 들어, 구리)로 이루어진다.
본딩 시트(150)는 제2유전체 레이어(170)와 제2그라운드 레이어(180)를 신호전송라인(140)에 접합시킨다. 도 2를 참조하면, 본딩 시트(150)는 신호전송라인(140)을 덮는 형태로 신호전송라인(140)과 결합된다.
도 3은 본 발명의 제1실시예에 따른 인쇄회로기판의 사시도이다.
도 4는 본 발명의 제1실시예에 따른 인쇄회로기판의 측면도이다.
도 3과 도 4를 참조하면, 본 발명의 제1실시예에 따른 인쇄회로기판(300)은, 제1그라운드 레이어(310), 제1유전체 레이어(320), 신호전송라인(340), 제1본딩 시트(351), 제2본딩 시트(352), 제2유전체 레이어(370), 및 제2그라운드 레이어(380)를 구비한다.
제1그라운드 레이어(310), 제1유전체 레이어(320)와 신호전송라인(340)은 순차적으로 적층되고, 동일한 방향으로 신장된다.
제1본딩 시트(351)와 제2본딩 시트(352)는 제1유전체 레이어(320)와 제2유전체 레이어(370)를 접합시킨다. 제1본딩 시트(351)와 제2본딩 시트(352)는 신호전송라인(340)과 동일한 방향으로 신장되고, 신호전송라인(340)과 함께 제1유전체 레이어(320) 위에 배치된다. 제1본딩 시트(351)와 제2본딩 시트(352)는 신호전송라인(340)의 양쪽 옆에 배치되며, 신호전송라인(340)과 소정의 간격을 두고 배치된다. 즉, 본 발명의 제1실시예에 따른 인쇄회로기판(300)에서는, 도 1과 도 2의 인쇄회로기판(100)에 비하여, 신호전송라인(140) 주변의 본딩 시트를 제거한다.
제2유전체 레이어(370)와 제2그라운드 레이어(380)는, 신호전송라인(340), 제1본딩 시트(351) 및 제2본딩 시트(352) 위에 순차적으로 적층되고, 신호전송라인(340), 제1본딩 시트(351) 및 제2본딩 시트(352)와 동일한 방향으로 신장된다.
본딩 시트는 2개의 층을 서로 접합시키는 역할을 하기 때문에, 높은 유전율을 가지는 물질로 이루어진다. 도 1과 도 2에 도시된 인쇄회로기판(100)에서는, 본딩 시트(150)가 신호전송라인(140)을 덮고 있기 때문에 신호전송라인(140) 주변에 유전율이 높은 본딩 시트(150)가 위치한다. 그러므로, 신호전송라인(140) 주변의 캐패시턴스가 커진다. 한편, 신호전송 시 발생하는 손실은 신호전송라인(140) 주변 의 캐패시턴스에 비례하기 때문에, 도 1과 도 2에 도시된 인쇄회로기판(100)에서는 신송 전송시 손실이 크다.
반면에, 본 발명의 제1실시예에 따른 인쇄회로기판(300)에서는, 신호전송라인(340) 주변에 유전율이 높은 본딩 시트가 배치되지 않는다. 그러므로, 신호전송라인(340) 주변의 캐패시턴스가 작아진다. 따라서, 본 발명의 제1실시예에 따른 인쇄회로기판(300)에서는 신호 전송시 손실이 작아진다.
또한, 본 발명의 제1실시예에 따른 인쇄회로기판(300)에서는, 신호전송라인(340)과 제1본딩 시트(351) 사이에 소정의 간격이 존재하고, 신호전송라인(340)과 제2본딩 시트(352) 사이에 소정의 간격이 존재한다. 그러므로, 신호전송라인(340)의 좌우 폭을 넓힐 수 있다.
한편, 도 3에는 제1본딩 시트(351)와 제2본딩 시트(352)가 모든 영역에서 분리되어 있는 것으로 도시되어 있으나, 적어도 한 군데에서 제1본딩 시트(351)와 제2본딩 시트(352)는 서로 연결되어 있을 수도 있다. 예를 들어, 인쇄회로기판(300)의 장축 방향의 한쪽 끝부분(또는 양쪽 끝부분 또는 중간 부분)에서 제1본딩 시트(351)와 제2본딩 시트(352)는 서로 연결되어 있을 수 있다.
도 5는 본 발명의 제1실시예에 따른 본딩 시트를 나타내는 도면이다.
도 5에는 서로 분리되어 있는 제1본딩 시트(351)와 제2본딩 시트(352)가 도시된다. 도 5에 도시된 제1본딩 시트(351)와 제2본딩 시트(352) 사이에 신호전송라인(340)을 배치시킬 수 있다. 도 4를 참조하여 좀 더 설명하면, 제1유전체 레이어(320) 상에 신호전송라인(340)을 적층시키고 도 5에 도시된 제1본딩 시트(351)와 제2본딩 시트(352)를 신호전송라인(340)의 양쪽 옆에 소정의 간격을 두고 배치한다. 그 다음, 제2유전체 레이어(370)를 제1본딩 시트(351)와 제2본딩 시트(352) 위에 올려놓는다.
도 6은 도 3과 도 4의 인쇄회로기판에 커버 레이어가 구비되는 모습을 나타내는 도면이다.
도 6을 참조하면, 인쇄회로기판(600)은 커버 레이어(690)를 더 구비할 수 있다. 커버 레이어(690)는 제1유전체 레이어(620)와 신호전송라인(640)을 위에서 덮어 씌우고, 제1본딩 시트(651)와 제2본딩 시트(652)는 커버 레이어(690) 상에 배치된다.
한편, 본 명세서에 개시된 다른 인쇄회로기판에는 도 6과 유사한 형태의 커버 레이어가 더 구비될 수 있다. 당업자라면 도 6을 참조하여, 본 명세서에 개시된 다른 인쇄회로기판에 커버 레이어가 구비되는 모습을 파악할 수 있을 것이므로, 그에 관한 자세한 설명은 생략된다.
도 7은 본 발명의 제2실시예에 따른 인쇄회로기판의 측면도이다.
도 7에 도시된 본 발명의 제2실시예에 따른 인쇄회로기판(700)에 대해서는, 도 3과 도 4에 도시된 본 발명의 제1실시예에 따른 인쇄회로기판(300)과의 차이점을 중심으로 설명한다.
도 4와 도 7을 참조하면, 본 발명의 제2실시예에 따른 인쇄회로기판(700)의 제1본딩 시트(751)와 제2본딩 시트(752)의 길이(H2)는, 본 발명의 제1실시예에 따른 인쇄회로기판(300)의 제1본딩 시트(351)와 제2본딩 시트(352)의 길이(H1)보다 길다. 그에 따라, 신호전송라인(740)과 제2그라운드 레이어(780) 사이의 거리가 멀어지기 때문에, 신호전송라인(740) 주변의 캐패시턴스를 더 낮출 수 있다. 또한, 신호전송라인(740)과 제2그라운드 레이어(780) 사이에 유전율이 매우 낮은 공기가 채워지기 때문에, 신호전송라인(740) 주변의 캐패시턴스를 더욱 낮추는 효과가 발생한다. 따라서, 본 발명의 제2실시예에 따른 인쇄회로기판(700)에서는, 신호 전송시 손실을 더욱 줄일 수 있다.
도 8은 본 발명의 제3실시예에 따른 인쇄회로기판의 측면도이다.
도 8에 도시된 본 발명의 제3실시예에 따른 인쇄회로기판(800)에 대해서도, 도 3과 도 4에 도시된 본 발명의 제1실시예에 따른 인쇄회로기판(300)과의 차이점을 중심으로 설명한다.
도 8을 참조하면, 본 발명의 제3실시예에 따른 인쇄회로기판(800)에서는 본딩 시트들(851, 852, 853, 854)이 2층으로 적층된다. 구체적으로, 본 발명의 제3실시예에 따른 인쇄회로기판(800)은 제1 내지 제4본딩 시트(851, 852, 853, 854)를 구비한다. 제3본딩 시트(853)는 제1본딩 시트(851) 상에 배치되며 제1본딩 시트(851)와 제2유전체 레이어(870)를 접합시킨다. 제4본딩 시트(854)는 제2본딩 시트(852) 상에 배치되며 제2본딩 시트(852)와 제2유전체 레이어(870)를 접합시킨다. 즉, 본 발명의 제1실시예에 따른 인쇄회로기판(300)에서는 본딩 시트들(351, 352)이 1층으로 배치되는 반면에, 본 발명의 제3실시예에 따른 인쇄회로기판(800)에서는 1층으로 배치된 본딩 시트들(851, 852) 위에 본딩 시트들(853, 854) 이 추가로 적층된다. 그에 따라, 신호전송라인(840)과 제2그라운드 레이어(880) 사이의 거리가 멀어지고 그 사이에는 유전율이 매우 낮은 공기가 채워지기 때문에, 신호전송라인(840) 주변의 캐패시턴스를 더욱 낮출 수 있다.
한편, 도 8에는 본딩 시트들(851, 852, 853, 854)의 길이(H1)가 모두 동일한 것으로 도시되었으나, 본딩 시트들(851, 852, 853, 854)의 길이는 서로 달라질 수 있다. 예를 들어, 1층에 배치되는 본딩 시트들(851, 852)과 2층에 배치되는 본딩 시트들(853, 854)의 길이가 다를 수 있다. 또한, 신호전송라인(840)의 제1측에 배치되는 본딩 시트들(851, 853)과 높이의 합과 제2측에 배치되는 본딩 시트들(852, 854)의 길이의 합이 동일한 범위 내에서, 본딩 시트들(851, 852, 853, 854)의 길이는 달라질 수 있다.
또한, 도 8에는 본딩 시트들(851, 852, 853, 854)이 2층으로 적층된 모습이 도시되었으나, 본딩 시트들은 3층 이상으로 적층될 수도 있다. 예를 들어, 본 발명의 제3실시예에 따른 인쇄회로기판(800)은, 하나 이상의 제5본딩 시트(미도시)와 하나 이상의 제6본딩 시트(미도시)를 더 구비할 수 있다. 하나 이상의 제5본딩 시트(미도시)는 제3본딩 시트(853) 상에 순차적으로 적층될 수 있고, 하나 이상의 제6본딩 시트(미도시)는 제4본딩 시트(854) 상에 순차적으로 적층될 수 있다.
도 9는 본 발명의 제4실시예에 따른 인쇄회로기판의 측면도이다.
도 9에 도시된 본 발명의 제4실시예에 따른 인쇄회로기판(900)에 대해서는, 도 8에 도시된 본 발명의 제3실시예에 따른 인쇄회로기판(800)과의 차이점을 중심으로 설명한다.
도 8과 도 9를 참조하면, 본 발명의 제3실시예에 따른 인쇄회로기판(800)에 비하여, 본 발명의 제4실시예에 따른 인쇄회로기판(900)은 본딩 시트들(951, 952, 953, 954) 사이에 제1 및 제2절연층(961, 962)을 더 구비한다. 제1절연층(961)은 제1본딩 시트(951)와 제3본딩 시트(953) 사이에 배치되고, 제2절연층(962)은 제2본딩 시트(952)와 제4본딩 시트(954) 사이에 배치된다. 제1본딩 시트(951)는 제1유전체 레이어(920)와 제1절연층(961)을 접합시키고 제3본딩 시트(953)는 제1절연층(961)과 제2유전체 레이어(970)를 접합시킨다. 또한, 제2본딩 시트(952)는 제1유전체 레이어(920)와 제2절연층(962)을 접합시키고 제4본딩 시트(954)는 제2절연층(962)과 제2유전체 레이어(970)를 접합시킨다.
도 8의 본 발명의 제3실시예에 따른 인쇄회로기판(800)에 비하여, 본 발명의 제4실시예에 따른 인쇄회로기판(900)은 제1 및 제2절연층(961, 962)을 더 구비하기 때문에, 신호전송라인(940)과 제2그라운드 레이어(980) 사이의 거리가 멀어지고 그 사이에는 유전율이 매우 낮은 공기가 채워지기 때문에, 신호전송라인(940) 주변의 캐패시턴스를 더욱 낮출 수 있다.
제1 및 제2절연층(961, 962)의 길이는 가변될 수 있다. 즉, 제1 및 제2절연층(961, 962)의 길이는 본딩 시트들(951, 952, 953, 954)의 길이(H1)보다 짧을 수도 있고 동일할 수도 있고 길 수도 있다. 또한, 제1 및 제2절연층(961, 962) 상에 다른 절연층들(미도시)을 추가로 적층함으로써 신호전송라인(940)과 제2그라운드 레이어(980) 사이의 거리를 더 멀어지게 할 수 있다.
도 10은 본 발명의 제2실시예에 따른 본딩 시트를 나타내는 도면이다.
도 10을 참조하면, 본 발명의 제2실시예에 따른 본딩 시트(1051, 1052) 상에 는 복수개의 본딩 시트 패턴들(P1011, P1012, …, P101n, P1021, P1022, …, P102n)이 형성된다. 본딩 시트 패턴들(P1011, P1012, …, P101n, P1021, P1022, …, P102n)은 제1본딩 시트(1051)와 제2본딩 시트(1052)를 천공함으로써 형성되고, 제1본딩 시트(1051)와 제2본딩 시트(1052)의 장축 방향으로, 소정의 간격을 두고 일렬로 배열된다.
한편, 도 5에 도시된 본 발명의 제1실시예에 따른 본딩 시트들(351, 352)에는 도 10과 같은 본딩 시트 패턴들이 형성되어 있지 않다. 즉, 실시예에 따라 본딩 시트 패턴들은 형성될 수도 있고 형성되지 않을 수도 있다.
본딩 시트 패턴들(P1011, P1012, …, P101n, P1021, P1022, …, P102n)에 의하여, 본딩 시트들(1051, 1052)의 유연성이 향상될 수 있다. 또한, 본딩 시트 패턴들(P1011, P1012, …, P101n, P1021, P1022, …, P102n)을 형성하기 위하여 본딩 시트들(1051, 1052)의 일부분을 천공하기 때문에, 천공된 만큼의 유전율을 감소시킬 수 있고, 그에 따라 본딩 시트들(1051, 1052) 사이에 배치되는 신호전송라인(미도시) 주변의 캐패시턴스를 낮출 수 있다.
본딩 시트 패턴들(P1011, P1012, …, P101n, P1021, P1022, …, P102n)의 모양은 도 10에 도시된 모양에 한정되는 것이 아니라, 다른 모양을 가질 수 있다. 당업자라면, 본 명세서를 참조하여 도 10에 도시된 모양 이외의 모양을 가지는 본딩 시트 패턴들을 형성시킬 수 있을 것이므로, 다양한 모양의 예시들은 생략된다.
도 10에는 본딩 시트 패턴들(P1011, P1012, …, P101n, P1021, P1022, …, P102n)이 일렬로 배열되는 모습이 도시되었으나, 일렬로 배열된 본딩 시트 패턴 들(P1011, P1012, …, P101n, P1021, P1022, …, P102n) 옆에 다른 본딩 시트 패턴들(미도시)이 배열될 수도 있다. 즉, 본딩 시트 패턴들은 제1본딩 시트(1051)와 제2본딩 시트(1052)의 장축 방향으로 두 줄 이상으로 배열될 수도 있다.
도 4, 도 6, 도 7, 도 8 및 도 9에 도시된 본딩 시트들 중에서 일부 본딩 시트들에만 도 10과 같은 본딩 시트 패턴들(P1011, P1012, …, P101n, P1021, P1022, …, P102n)을 형성시킬 수 있고, 나머지 본딩 시트들에는 본딩 시트 패턴들을 형성시키지 않을 수 있다. 즉, 하나의 인쇄회로기판 내에 도 10에 도시된 본딩 시트들(1051, 1052)과 도 5에 도시된 본딩 시트들(351, 352)이 함께 존재할 수 있다.
한편, 도 9에 도시된 제1 및 제2절연층(961, 962) 상에도 절연층 패턴들(미도시)이 형성될 수 있다. 절연층 패턴들(미도시)도 제1 및 제2절연층(961, 962)을 천공함으로써 형성되고, 도 10의 본딩 시트 패턴들(P1011, P1012, …, P101n, P1021, P1022, …, P102n)과 유사한 형태로 배열될 수 있다.
다만, 실시예에 따라, 제1 및 제2절연층(961, 962) 상에는 절연층 패턴들이 형성될 수도 있고 형성되지 않을 수도 있다.
도 11은 본 발명의 제3실시예에 따른 본딩 시트를 나타내는 도면이다.
도 5와 도 10에 도시된 본딩 시트들(351, 352, 1051, 1052)이 두 조각으로 구성되는 반면에, 도 11을 참조하면, 본 발명의 제3실시예에 따른 본딩 시트(1150)는 한 조각으로 구성된다. 본 발명의 제3실시예에 따른 본딩 시트(1150)는 도 1과 도 2에 도시된 본딩 시트(150)를 대체할 수 있다.
도 11을 참조하면, 본 발명의 제3실시예에 따른 본딩 시트(1150) 상에는 복 수개의 본딩 시트 패턴들(P1101, P1102, …, P110n)이 형성된다. 본딩 시트 패턴들(P1101, P1102, …, P110n)은 본딩 시트(1150)를 천공함으로써 형성되고, 본딩 시트(1150)의 장축 방향으로, 소정의 간격을 두고 일렬로 배열된다. 본딩 시트 패턴들(P1101, P1102, …, P110n)에 의하여, 본딩 시트(1150)의 유연성이 향상될 수 있다.
도 12는 본 발명의 제5실시예에 따른 인쇄회로기판의 측면도이다.
도 12를 참조하면, 본 발명의 제5실시예에 따른 인쇄회로기판(1200)은, 제1그라운드 레이어(1210), 제1유전체 레이어(1220), 제1본딩 시트(1251), 제2본딩 시트(1252), 제2유전체 레이어(1270), 신호전송라인(1240), 제3본딩 시트(1253), 제4본딩 시트(1254), 제3유전체 레이어(1280) 및 제2그라운드 레이어(1285)를 구비한다.
도 12의 구성요소들은 동일한 방향으로 신장되고 순차적으로 적층된다. 구체적으로, 제1유전체 레이어(1220)는 제1그라운드 레이어(1210) 상에 적층되고 제1그라운드 레이어(1210)와 동일한 방향으로 신장된다. 제1본딩 시트(1251)와 제2본딩 시트(1252)는 제1유전체 레이어(1220)의 장축 방향으로 양쪽 가장자리 상에 각각 배치된다. 제2유전체 레이어(1270)는 제1본딩 시트(1251)와 제2본딩 시트(1252) 상에 배치된다. 제1본딩 시트(1251)와 제2본딩 시트(1252)는 제1유전체 레이어(1220)와 제2유전체 레이어(1270)를 접합시킨다. 신호전송라인(1240)은 제2유전체 레이어(1270)의 하면에 형성될 수 있다. 제3본딩 시트(1253)와 제4본딩 시트(1254)는 제2유전체 레이어(1270)의 장축 방향으로 양쪽 가장자리 상에 각각 배치된다. 제3 유전체 레이어(1280)는 제3본딩 시트(1253)와 제4본딩 시트(1254) 상에 배치된다. 제3본딩 시트(1253)와 제4본딩 시트(1254)는 제2유전체 레이어(1270)와 제3유전체 레이어(1280)를 접합시킨다. 제2그라운드 레이어(1285)는 제3유전체 레이어(1280) 상에 적층되고, 제3유전체 레이어(1280)와 동일한 방향으로 신장된다.
신호전송라인(1240)의 단축 방향 폭은 제2유전체 레이어(1270)의 단축 방향 폭보다 짧다. 제2유전체 레이어(1270) 상에 신호전송라인 재질을 형성시킨 다음에, 신호전송라인 재질의 양쪽 가장자리를 에칭함으로써, 도 12에 도시된 신호전송라인(1240)을 형성시킬 수 있다. 신호전송라인(1240)은 제1본딩 시트(1251)와 제2본딩 시트(1252)와 수평 방향으로 소정 길이만큼 떨어져서 배치될 수 있다. 신호전송라인(1240)의 수직 방향 길이는 제1본딩 시트(1251)와 제2본딩 시트(1252)의 수직 방향 길이보다 짧을 수 있다. 신호전송라인이 형성되지 않는 제2유전체 레이어(1270)의 상면과 제3유전체 레이어(1280) 사이에는 공기층(1295)이 존재할 수 있다.
도 12에는 신호전송라인(1240)이 제2유전체 레이어(1270)의 하면에 형성되는 것으로 도시되었으나, 신호전송라인(1240)은 제2유전체 레이어(1270)의 상면에 형성될 수도 있다.
도 13은 도 12의 인쇄회로기판을 구현할 수 있는 단면 원자재들과 본딩 시트들의 사시도이다.
도 13을 참조하면, 3장의 단면 원자재들을 이용하여 도 12의 인쇄회로기판(1200)을 구현할 수 있다. 제1단면 원자재(1210, 1220)는 제1그라운드 레이 어(1210)와 제1유전체 레이어(1220)로 구성될 수 있고, 제2단면 원자재(1240, 1270)는 신호전송라인(1240)과 제2유전체 레이어(1270)로 구성될 수 있고, 제3단면 원자재(1280, 1285)는 제3유전체 레이어(1280)와 제2그라운드 레이어(1285)로 구성될 수 있다.
제1본딩 시트(1251)와 제2본딩 시트(1252)는 제1단면 원자재(1210, 1220)와 제2단면 원자재(1240, 1270) 사이에 배치될 수 있고, 제3본딩 시트(1253)와 제4본딩 시트(1254)는 제2단면 원자재(1240, 1270)와 제3단면 원자재(1280, 1285) 사이에 배치될 수 있다.
도 12와 도 13에는 제1본딩 시트(1251)와 제2본딩 시트(1252)가 모든 영역에서 분리되어 있는 것으로 도시되어 있으나, 적어도 한 군데에서 제1본딩 시트(1251)와 제2본딩 시트(1252)는 서로 연결되어 있을 수도 있다. 예를 들어, 인쇄회로기판(1200)의 장축 방향의 한쪽 끝부분(또는 양쪽 끝부분 또는 중간 부분)에서 제1본딩 시트(1251)와 제2본딩 시트(1252)는 서로 연결되어 있을 수 있다. 제3본딩 시트(1253)와 제4본딩 시트(1254)도 마찬가지 이다.
도 10에 도시된 본딩 시트들(1051, 1052)처럼, 제1본딩 시트(1251), 제2본딩 시트(1252), 제3본딩 시트(1253), 및 제4본딩 시트(1254)에도 본딩 시트 패턴들이 형성될 수 있다.
도 12와 도 13에는, 제1본딩 시트(1251)와 제2본딩 시트(1252)가 두 조각으로 구성되는 모습이 도시되었다. 그러나, 도 11에 도시된 것처럼 한 조각으로 구성된 본딩 시트가 제1본딩 시트(1251)와 제2본딩 시트(1252)를 대체할 수 있다. 또 한, 한 조각으로 구성된 본딩 시트가 제3본딩 시트(1253)와 제4본딩 시트(1254)를 대체할 수 있다. 물론, 제1 및 제2본딩 시트(1251, 1252)와 제3 및 제4본딩 시트(1253, 1254) 양쪽 모두 한 조각으로 구성된 본딩 시트로 대체될 수도 있고, 한쪽만 한 조각으로 구성된 본딩 시트로 대체될 수도 있다. 즉, 제1본딩 시트(1251)와 제2본딩 시트(1252)는 판 형태를 가지도록 일체형으로 제작될 수 있다. 또는, 제3본딩 시트(1253)와 제4본딩 시트(1254)는 판 형태를 가지도록 일체형으로 제작될 수 있다.
또한, 한 조각으로 구성된 본딩 시트에는 도 11에 도시된 것처럼 패턴이 형성될 수도 있고, 패턴이 형성되지 않을 수도 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 마이크로 스트립 라인 구조를 가지는 인쇄회로기판의 사시도이다.
도 2는 마이크로 스트립 라인 구조를 가지는 인쇄회로기판의 측면도이다.
도 3은 본 발명의 제1실시예에 따른 인쇄회로기판의 사시도이다.
도 4는 본 발명의 제1실시예에 따른 인쇄회로기판의 측면도이다.
도 5는 본 발명의 제1실시예에 따른 본딩 시트를 나타내는 도면이다.
도 6은 도 3과 도 4의 인쇄회로기판에 커버 레이어가 구비되는 모습을 나타내는 도면이다.
도 7은 본 발명의 제2실시예에 따른 인쇄회로기판의 측면도이다.
도 8은 본 발명의 제3실시예에 따른 인쇄회로기판의 측면도이다.
도 9는 본 발명의 제4실시예에 따른 인쇄회로기판의 측면도이다.
도 10은 본 발명의 제2실시예에 따른 본딩 시트를 나타내는 도면이다.
도 11은 본 발명의 제3실시예에 따른 본딩 시트를 나타내는 도면이다.
도 12는 본 발명의 제5실시예에 따른 인쇄회로기판의 측면도이다.
도 13은 도 12의 인쇄회로기판을 구현할 수 있는 단면 원자재들과 본딩 시트들의 사시도이다.

Claims (19)

  1. 한 방향으로 신장되는 제1그라운드 레이어;
    상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어;
    상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인;
    상기 제1유전체 레이어 위에 배치되며, 상기 신호전송라인의 한쪽 옆에서 상기 신호전송라인과 소정의 간격을 두고 상기 신호전송라인과 동일한 방향으로 신장되는 제1본딩 시트;
    상기 제1유전체 레이어 위에 배치되며, 상기 신호전송라인의 다른 한쪽 옆에서 상기 신호전송라인과 소정의 간격을 두고 상기 신호전송라인과 동일한 방향으로 신장되는 제2본딩 시트;
    상기 신호전송라인, 상기 제1본딩 시트, 및 상기 제2본딩 시트 위에 배치되는 제2유전체 레이어; 및
    상기 제2유전체 레이어 상에 적층되는 제2그라운드 레이어를 구비하고,
    상기 제1 및 제2본딩 시트는, 상기 제1유전체 레이어와 상기 제2유전체 레이어를 접합시키는 것을 특징으로 하는 인쇄회로기판.
  2. 제1항에 있어서, 상기 제1본딩 시트 또는 상기 제2본딩 시트의 높이는,
    가변되는 것을 특징으로 하는 인쇄회로기판.
  3. 제2항에 있어서, 상기 제1본딩 시트 또는 상기 제2본딩 시트의 높이는,
    상기 신호전송라인의 높이보다 높은 것을 특징으로 하는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 제1본딩 시트 상에 배치되며, 상기 제1본딩 시트와 상기 제2유전체 레이어를 접합시키는 제3본딩 시트; 및
    상기 제2본딩 시트 상에 배치되며, 상기 제2본딩 시트와 상기 제2유전체 레이어를 접합시키는 제4본딩 시트를 더 구비하는 것을 특징으로 하는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 제3본딩 시트 상에 순차적으로 적층되는 하나 이상의 제5본딩 시트들; 및
    상기 제4본딩 시트 상에 순차적으로 적층되는 하나 이상의 제6본딩 시트들을 더 구비하는 것을 특징으로 하는 인쇄회로기판.
  6. 제4항에 있어서,
    상기 제1본딩 시트와 상기 제3본딩 시트 사이에 배치되는 제1절연층; 및
    상기 제2본딩 시트와 상기 제4본딩 시트 사이에 배치되는 제2절연층을 더 구 비하는 것을 특징으로 하는 인쇄회로기판.
  7. 제6항에 있어서, 상기 제1절연층 및 상기 제2절연층은,
    상기 제1절연층 또는 상기 제2절연층의 장축 방향으로, 소정의 간격을 두고 일렬로 또는 다수의 열로, 상기 제1절연층 또는 상기 제2절연층을 천공함으로써 형성되는 복수개의 절연층 패턴들을 구비하는 것을 특징으로 하는 인쇄회로기판.
  8. 제1항에 있어서, 상기 제1본딩 시트 및 상기 제2본딩 시트는,
    상기 제1본딩 시트 또는 상기 제2본딩 시트의 장축 방향으로, 소정의 간격을 두고 일렬로 또는 다수의 열로, 상기 제1본딩 시트 또는 상기 제2본딩 시트를 천공함으로써 형성되는 복수개의 본딩 시트 패턴들을 구비하는 것을 특징으로 하는 인쇄회로기판.
  9. 제1항에 있어서, 상기 제1본딩 시트와 상기 제2본딩 시트는,
    적어도 한 군데에서 서로 연결되어 있는 것을 특징으로 하는 인쇄회로기판.
  10. 제1항 내지 제9항 중의 어느 하나의 항에 있어서,
    상기 제1유전체 레이어와 상기 신호전송라인을 위에서 덮어 씌우는 커버 레이어를 더 구비하고,
    상기 제1본딩 시트와 상기 제2본딩 시트는, 상기 커버 레이어 상에 배치되는 것을 특징으로 하는 인쇄회로기판.
  11. 한 방향으로 신장되는 제1그라운드 레이어;
    상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어;
    상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인;
    상기 신호전송라인 위에 배치되고, 상기 신호전송라인과 동일한 방향으로 신장되는 본딩 시트;
    상기 신호전송라인, 상기 본딩 시트 위에 배치되는 제2유전체 레이어; 및
    상기 제2유전체 레이어 상에 적층되는 제2그라운드 레이어를 구비하고,
    상기 본딩 시트는, 상기 본딩 시트의 장축 방향으로 소정의 간격을 두고 일렬로 또는 다수의 열로, 상기 본딩 시트를 천공함으로써 형성되는 복수개의 패턴들을 구비하는 것을 특징으로 하는 인쇄회로기판.
  12. 제11항에 있어서,
    상기 제1유전체 레이어와 상기 신호전송라인을 위에서 덮어 씌우는 커버 레이어를 더 구비하고,
    상기 본딩 시트는, 상기 커버 레이어 상에 배치되는 것을 특징으로 하는 인 쇄회로기판.
  13. 한 방향으로 신장되는 제1그라운드 레이어;
    상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어;
    상기 제1유전체 레이어의 장축 방향으로 양쪽 가장자리 상에 각각 배치되는 제1본딩 시트와 제2본딩 시트;
    상기 제1본딩 시트와 상기 제2본딩 시트 상에 배치되는 제2유전체 레이어;
    상기 제2유전체 레이어의 하면 또는 상면에 형성되고, 상기 제2유전체 레이어와 동일한 방향으로 신장되는 신호전송라인;
    상기 제2유전체 레이어의 장축 방향으로 양쪽 가장자리 상에 각각 배치되는 제3본딩 시트와 제4본딩 시트;
    상기 제3본딩 시트와 상기 제4본딩 시트 상에 배치되는 제3유전체 레이어; 및
    상기 제3유전체 레이어 상에 적층되고, 상기 제3유전체 레이어와 동일한 방향으로 신장되는 제2그라운드 레이어를 구비하는 것을 특징으로 하는 인쇄회로기판.
  14. 제13항에 있어서, 상기 신호전송라인은,
    상기 제1 및 제2본딩 시트 또는 상기 제3 및 제4본딩 시트와 수평 방향으로 소정 길이만큼 떨어져서 배치되는 것을 특징으로 하는 인쇄회로기판.
  15. 제13항에 있어서, 상기 신호전송라인의 높이는,
    상기 제1 내지 제4본딩 시트의 높이보다 낮은 것을 특징으로 하는 인쇄회로기판.
  16. 제13항에 있어서,
    상기 제1본딩 시트와 상기 제2본딩 시트는, 적어도 한 군데에서 서로 연결되어 있거나,
    또는, 상기 제3본딩 시트와 상기 제4본딩 시트는, 적어도 한 군데에서 서로 연결되어 있는 것을 특징으로 하는 인쇄회로기판.
  17. 제13항에 있어서,
    상기 제1본딩 시트, 상기 제2본딩 시트, 상기 제3본딩 시트, 및 상기 제4본딩 시트 중의 하나 이상은,
    상기 제1 내지 제4본딩 시트의 장축 방향으로, 소정의 간격을 두고 일렬로 또는 다수의 열로, 상기 제1 내지 제4본딩 시트를 천공함으로써 형성되는 복수개의 본딩 시트 패턴들을 구비하는 것을 특징으로 하는 인쇄회로기판.
  18. 제13항에 있어서,
    상기 제1본딩 시트와 상기 제2본딩 시트는, 판 형태를 가지도록 일체형으로 제작되거나,
    또는, 상기 제3본딩 시트와 상기 제4본딩 시트는, 판 형태를 가지도록 일체형으로 제작되는 것을 특징으로 하는 인쇄회로기판.
  19. 제1항, 제11항 및 제13항 중의 어느 하나의 항에 있어서, 상기 인쇄회로 기판은,
    연성(flexible) 인쇄회로 기판인 것을 특징으로 하는 인쇄회로기판.
KR1020080035949A 2008-04-18 2008-04-18 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판 Active KR100987191B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080035949A KR100987191B1 (ko) 2008-04-18 2008-04-18 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판
US12/937,469 US8198545B2 (en) 2008-04-18 2008-11-21 Printed circuit board removing bonding sheet around signal transmission line
JP2011504913A JP5204895B2 (ja) 2008-04-18 2008-11-21 信号伝送ラインの周りのボンディングシートを除去した印刷回路基板
PCT/KR2008/006910 WO2009128598A1 (en) 2008-04-18 2008-11-21 Printed circuit board removing bonding sheet around signal transmission line
CN200880128648XA CN102007822B (zh) 2008-04-18 2008-11-21 移除了信号传输线周围的粘结片的印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080035949A KR100987191B1 (ko) 2008-04-18 2008-04-18 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090110444A KR20090110444A (ko) 2009-10-22
KR100987191B1 true KR100987191B1 (ko) 2010-10-11

Family

ID=41199275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080035949A Active KR100987191B1 (ko) 2008-04-18 2008-04-18 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판

Country Status (5)

Country Link
US (1) US8198545B2 (ko)
JP (1) JP5204895B2 (ko)
KR (1) KR100987191B1 (ko)
CN (1) CN102007822B (ko)
WO (1) WO2009128598A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138744A1 (ko) * 2016-02-11 2017-08-17 주식회사 기가레인 연성회로기판

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103253A1 (ko) * 2012-01-06 2013-07-11 주식회사 기가레인 유전체손실 감소용 차폐재가 구비된 인쇄회로기판
EP2757630A1 (en) 2013-01-16 2014-07-23 Alcatel Lucent Transmission device
CN103259070B (zh) * 2013-04-12 2016-08-03 上海安费诺永亿通讯电子有限公司 一种降低损耗的传输线
CN103259069B (zh) * 2013-04-12 2015-06-24 上海安费诺永亿通讯电子有限公司 一种改进损耗的传输线
KR102337398B1 (ko) * 2015-03-18 2021-12-09 주식회사 기가레인 연성회로기판
CN208448655U (zh) * 2015-05-18 2019-02-01 吉佳蓝科技股份有限公司 天线一体型柔性电路板
JP6426067B2 (ja) * 2015-08-06 2018-11-21 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造方法
CN106470523B (zh) * 2015-08-19 2019-04-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
KR102552614B1 (ko) * 2016-02-26 2023-07-06 주식회사 기가레인 연성회로기판
KR101824644B1 (ko) * 2017-05-08 2018-02-01 주식회사 기가레인 선폭 축소형 연성회로기판 및 그 제조방법
CN108633167A (zh) * 2018-05-28 2018-10-09 维沃移动通信有限公司 一种电路板、信号传输线及其制作方法
KR20200025902A (ko) * 2018-08-31 2020-03-10 주식회사 센서뷰 나노구조 물질을 이용한 전송선로 및 그 제조방법
KR102719282B1 (ko) * 2019-05-08 2024-10-18 삼성전자 주식회사 플렉서블 케이블
KR102822073B1 (ko) * 2020-06-05 2025-06-18 주식회사 아모센스 연성기판형 ｒｆ 케이블
WO2022113889A1 (ja) * 2020-11-30 2022-06-02 株式会社村田製作所 伝送線路及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009636A (ko) * 1998-07-27 2000-02-15 김병규 스트립 라인 구조를 갖는 마이크로웨이브 소자 및 그의제조방법
JP2001144452A (ja) 1999-11-15 2001-05-25 Nec Corp 多層プリント基板
KR100496485B1 (ko) 2001-12-10 2005-06-22 니뽄 가이시 가부시키가이샤 플렉시블 배선판
KR100762395B1 (ko) 2006-04-10 2007-10-02 엘지전자 주식회사 고주파 임피던스 매칭이 가능한 인쇄회로기판 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3412290A1 (de) * 1984-04-03 1985-10-03 System Kontakt Gesellschaft für elektronische Bauelemente mbH, 7107 Bad Friedrichshall Mehrlagige leiterplatte in multilayer- oder stapeltechnik
JPH04257287A (ja) * 1991-02-08 1992-09-11 Gurafuiko:Kk プリント配線板
JPH06334410A (ja) * 1993-05-24 1994-12-02 Japan Aviation Electron Ind Ltd フレキシブル配線基板
JPH07147488A (ja) * 1993-11-24 1995-06-06 Japan Aviation Electron Ind Ltd 多層ｆｐｃ
US5712607A (en) * 1996-04-12 1998-01-27 Dittmer; Timothy W. Air-dielectric stripline
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
SE512578C2 (sv) * 1997-08-29 2000-04-03 Ericsson Telefon Ab L M Förfarande jämte anordning för att framställa ett luftgap över åtminstone en ledare på ett kretskort
US6622370B1 (en) * 2000-04-13 2003-09-23 Raytheon Company Method for fabricating suspended transmission line
JP2002335081A (ja) * 2001-05-09 2002-11-22 Hitachi Cable Ltd 多層配線基板及びその製造方法
JP3940593B2 (ja) * 2001-11-30 2007-07-04 ジェネシス・テクノロジー株式会社 中空多層プリント配線基板
US6888427B2 (en) * 2003-01-13 2005-05-03 Xandex, Inc. Flex-circuit-based high speed transmission line
US7663064B2 (en) * 2004-09-25 2010-02-16 Banpil Photonics, Inc. High-speed flex printed circuit and method of manufacturing
JP2007059822A (ja) * 2005-08-26 2007-03-08 Nippon Steel Chem Co Ltd ヒンジ基板及びその製造方法
JP2007081658A (ja) * 2005-09-13 2007-03-29 Toshiba Corp ストリップ線路とその製造方法
JP2007096159A (ja) 2005-09-30 2007-04-12 Alaxala Networks Corp 多層プリント配線板
JP2007123744A (ja) * 2005-10-31 2007-05-17 Sony Corp 光送受信モジュール
US7564325B2 (en) * 2007-02-15 2009-07-21 Fairchiled Semiconductor Corporation High directivity ultra-compact coupler
US8013254B2 (en) 2008-02-15 2011-09-06 Gigalane Co. Ltd. Printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009636A (ko) * 1998-07-27 2000-02-15 김병규 스트립 라인 구조를 갖는 마이크로웨이브 소자 및 그의제조방법
JP2001144452A (ja) 1999-11-15 2001-05-25 Nec Corp 多層プリント基板
KR100496485B1 (ko) 2001-12-10 2005-06-22 니뽄 가이시 가부시키가이샤 플렉시블 배선판
KR100762395B1 (ko) 2006-04-10 2007-10-02 엘지전자 주식회사 고주파 임피던스 매칭이 가능한 인쇄회로기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138744A1 (ko) * 2016-02-11 2017-08-17 주식회사 기가레인 연성회로기판

Also Published As

Publication number Publication date
US20110030995A1 (en) 2011-02-10
JP2011518437A (ja) 2011-06-23
US8198545B2 (en) 2012-06-12
WO2009128598A1 (en) 2009-10-22
KR20090110444A (ko) 2009-10-22
CN102007822B (zh) 2012-11-28
CN102007822A (zh) 2011-04-06
JP5204895B2 (ja) 2013-06-05

Similar Documents

Publication Publication Date Title
KR100987191B1 (ko) 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판
US9131602B2 (en) Printed circuit board for mobile platforms
CN102224771A (zh) 印刷线路板及其制造方法
US6433286B1 (en) Method of making higher impedance traces on a low impedance circuit board
EP2333831A1 (en) Packaging an electronic device
JP2006324406A (ja) フレックスリジッド多層配線板
JP4886603B2 (ja) プリント配線基板
KR101065279B1 (ko) 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판
US9041482B2 (en) Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board
KR20190099709A (ko) 인쇄회로기판
KR100958268B1 (ko) 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
KR102512587B1 (ko) 인덕터 및 그 제조 방법
JP5410185B2 (ja) フレキシブル配線板
KR20120096345A (ko) 인쇄회로기판의 휨 제어방법
KR102831948B1 (ko) 수직구간 및 수평구간이 형성된 연성회로기판
KR20120050175A (ko) 마이크로스트립 구조
KR20150001423A (ko) 배터리 보호 회로 모듈용 기판, 배터리 보호 회로 모듈용 기판 제조 유닛, 배터리 보호 회로 모듈용 기판 제조 방법, 전자 장치
KR101322456B1 (ko) 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치
JP5129041B2 (ja) 配線回路基板およびその製造方法
KR102090926B1 (ko) 임베디드 타입 다층인쇄회로기판 제조 방법
KR20150049084A (ko) 인쇄회로기판
JP2007242879A (ja) サブユニット基板
JP2009123869A (ja) モジュールとこれを用いた電子機器
JP2013247213A (ja) 集合基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080418

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100212

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100913

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101005

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101005

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130904

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140917

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150909

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160905

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170907

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190909

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200911

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210906

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20230906

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20240911

Start annual number: 15

End annual number: 15