[go: up one dir, main page]

KR100979230B1 - Shallow Trench Isolation Method for Semiconductor Devices - Google Patents

Shallow Trench Isolation Method for Semiconductor Devices Download PDF

Info

Publication number
KR100979230B1
KR100979230B1 KR1020030040250A KR20030040250A KR100979230B1 KR 100979230 B1 KR100979230 B1 KR 100979230B1 KR 1020030040250 A KR1020030040250 A KR 1020030040250A KR 20030040250 A KR20030040250 A KR 20030040250A KR 100979230 B1 KR100979230 B1 KR 100979230B1
Authority
KR
South Korea
Prior art keywords
region
nitride film
pattern
film pattern
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030040250A
Other languages
Korean (ko)
Other versions
KR20040110792A (en
Inventor
윤일영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030040250A priority Critical patent/KR100979230B1/en
Publication of KR20040110792A publication Critical patent/KR20040110792A/en
Application granted granted Critical
Publication of KR100979230B1 publication Critical patent/KR100979230B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F3/00—Show cases or show cabinets
    • A47F3/04—Show cases or show cabinets air-conditioned, refrigerated
    • A47F3/0439—Cases or cabinets of the open type
    • A47F3/0443—Cases or cabinets of the open type with forced air circulation
    • A47F3/0447—Cases or cabinets of the open type with forced air circulation with air curtains
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F3/00—Show cases or show cabinets
    • A47F3/04—Show cases or show cabinets air-conditioned, refrigerated
    • A47F3/0439—Cases or cabinets of the open type
    • A47F3/0443—Cases or cabinets of the open type with forced air circulation
    • A47F3/0452—Cases or cabinets of the open type with forced air circulation with cooled storage compartments
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B39/00—Evaporators; Condensers
    • F25B39/02—Evaporators
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D17/00—Arrangements for circulating cooling fluids; Arrangements for circulating gas, e.g. air, within refrigerated spaces
    • F25D17/04—Arrangements for circulating cooling fluids; Arrangements for circulating gas, e.g. air, within refrigerated spaces for circulating air, e.g. by convection
    • F25D17/06—Arrangements for circulating cooling fluids; Arrangements for circulating gas, e.g. air, within refrigerated spaces for circulating air, e.g. by convection by forced circulation
    • F25D17/08—Arrangements for circulating cooling fluids; Arrangements for circulating gas, e.g. air, within refrigerated spaces for circulating air, e.g. by convection by forced circulation using ducts
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D25/00—Charging, supporting, and discharging the articles to be cooled
    • F25D25/02—Charging, supporting, and discharging the articles to be cooled by shelves
    • F25D25/028—Cooled supporting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 리버스 에치백 공정을 이용하여 균일한 두께의 얕은 소자분리막을 형성하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 개시한다. 개시된 본 발명은 반도체 기판상의 미리 정의된 활성영역에 질화막 패턴을 형성하는 단계; 상기 질화막 패턴을 마스크로 하여 트랜치를 형성하는 단계; 상기 결과물의 상부에 갭필용 산화막을 증착하여 상기 트랜치를 갭필링하는 단계; 상기 질화막 패턴의 밀도가 높은 영역을 제 1리버스 에치백하는 하는 단계; 상기 질화막 패턴의 밀도가 높은 영역과 상기 질화막 패턴의 밀도가 낮은 영역간의 단차를 줄이기 위해 상기 증착된 갭필용 산화막을 화학기계적으로 연마하는 단계; 상기 질화막 패턴의 밀도 가 높은 영역을 제 2리버스 에치백하는 단계; 및 상기 질화막 패턴을 식각하여 제거하는 단계를 구비하는 것을 특징으로 한다.The present invention discloses a method for forming a shallow trench isolation layer of a semiconductor device to form a shallow isolation layer of uniform thickness using a reverse etch back process. The disclosed invention comprises the steps of forming a nitride film pattern in a predefined active region on a semiconductor substrate; Forming a trench using the nitride film pattern as a mask; Gapfilling the trench by depositing an oxide film for gapfill on top of the resultant material; Etching back a region having a high density of the nitride film pattern; Chemically polishing the deposited gap fill oxide film in order to reduce a step difference between a high density of the nitride film pattern and a low density of the nitride film pattern; Etching back the region having a high density of the nitride film pattern; And etching to remove the nitride film pattern.

STI, 리버스 에치백STI, reverse etch back

Description

반도체 소자의 얕은 트랜치 소자분리막 형성방법{The method for forming shall trench isolation in semiconductor device}The method for forming shall trench isolation in semiconductor device

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 공정단면도.1A to 1C are cross-sectional views illustrating a method of forming a shallow trench isolation layer in a semiconductor device according to the prior art;

도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 공정단면도.2A to 2D are cross-sectional views illustrating a method of forming a shallow trench isolation layer in a semiconductor device according to the present invention.

*도면의 주요부분에 대한 부호설명* Code descriptions for the main parts of the drawings

200: 반도체 기판 202: 질화막 패턴200: semiconductor substrate 202: nitride film pattern

204: 트랜치 206: HDP 산화막
204: trench 206: HDP oxide film

본 발명은 반도체 소자의 얕은 트랜치 소자분리막 형성방법에 관한 것으로, 특히, 리버스 에치백 공정을 이용하여 균일한 두께의 얕은 소자분리막을 형성하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법에 관한 것이다. The present invention relates to a method of forming a shallow trench isolation layer of a semiconductor device, and more particularly, to a method of forming a shallow trench isolation layer of a semiconductor device using a reverse etch back process to form a shallow isolation layer having a uniform thickness.

일반적으로, 반도체 메모리와 같은 반도체 소자를 제조할 시 다수의 소자들 이 집적되는 활성영역을 전기적으로 서로 절연시키기 위해 소자분리 기술이 사용되고 있다. 최근 반도체 소자의 집적도가 증가하면서 전기적으로 절연성이 우수하며 또한 버즈빅(bird's beak)과 같은 현상으로부터 자유로우면서도 소자분리를 위한 필드영역의 면적을 감소시킬 수 있는 얕은 트랜치 소자분리막(Shallow Trench Isolation: 이하, STI라 함.)이 개발되어 널리 이용되고 있다. 일반적으로, 0.18㎛ 이하의 STI 공정에서는 갭필용 산화막으로 고밀도 플라즈마(High Density Plasma: 이하, HDP라 함.) 산화막이 사용되고 있다. 상기 HDP 산화막은 좁은 트랜치에 채워지는 경우 갭필 능력이 우수하며 후속 세정공정에서 실각률이 낮아 산화막 손실을 줄일 수 있는 장점이 있다.In general, when fabricating a semiconductor device, such as a semiconductor memory, device isolation technology is used to electrically insulate an active region in which a plurality of devices are integrated. With the recent increase in the degree of integration of semiconductor devices, a shallow trench isolation (Shallow Trench Isolation) which is excellent in electrical insulation and free from phenomena such as bird's beak and can reduce the area of the field region for device isolation. , STI, has been developed and widely used. In general, a high density plasma (High Density Plasma :, HDP) oxide film is used as the gap fill oxide film in an STI process of 0.18 µm or less. When the HDP oxide film is filled in a narrow trench, the gap fill ability is excellent and the loss rate of the oxide film is reduced due to a low loss rate in the subsequent cleaning process.

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 공정단면도이다.1A to 1C are cross-sectional views illustrating a method of forming a shallow trench isolation layer of a semiconductor device according to the related art.

도 1a를 참조하면, 반도체 기판(100)상에 질화막과, 포토레지스트막(미도시)을 순차적으로 형성한다. 이어, 상기 포토레지스트막(미도시)을 패터닝하여 필드영역을 정의한 후 패터닝된 포토레지스트막(미도시)을 마스크로 하고 플라즈마를 이용하여 상기 질화막을 건식식각함으로써 질화막 패턴(102)을 형성한다. Referring to FIG. 1A, a nitride film and a photoresist film (not shown) are sequentially formed on the semiconductor substrate 100. Subsequently, the photoresist layer (not shown) is patterned to define a field region, and the nitride layer pattern 102 is formed by dry etching the nitride layer using a patterned photoresist layer (not shown) as a mask.

그 다음, 질화막 패턴(102)을 마스크로 하고 플라즈마를 이용하여 반도체 기판(100)을 건식식각함으로써 트랜치(104)를 형성한다.Next, the trench 104 is formed by dry etching the semiconductor substrate 100 using the nitride film pattern 102 as a mask.

그 다음, 상기 결과물 전면에 갭필용 산화막으로서 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition)에 의한 HDP 산화막(106)을 증착하여 트랜치(104)가 HDP 산화막(106)으로 충분히 채워질 수 있도록 한다. Next, the HDP oxide 106 is deposited by high density plasma chemical vapor deposition as a gap fill oxide on the entire surface of the resultant, so that the trench 104 can be sufficiently filled with the HDP oxide 106. .                         

도 1b를 참조하면, HDP 산화막(106)의 증착공정이 완료된 후 리버스 에치백 마스크(미도시)를 사용하여 질화막 패턴의 밀도가 높은 영역에 대해서 리버스(reverse) 에치백 공정을 진행한다. 여기서, 리버스 에치백 공정을 진행하는 것은 질화막 패턴의 밀도가 높은 활성영역의 낮추어 질화막 패턴의 밀도가 낮은 영역과의 단차를 줄임으로써 후속되는 화학기계적연마(Chemical Mechanical Polishing: 이하, CMP라 함.) 공정을 진행할 시 디싱(dishing)의 발생을 방지하기 위함이다.Referring to FIG. 1B, after the deposition process of the HDP oxide layer 106 is completed, a reverse etch back process is performed on a region having a high density of the nitride film pattern using a reverse etch back mask (not shown). Here, the reverse etchback process is performed by lowering the active region having a high density of the nitride film pattern and reducing the step difference with the low density region of the nitride pattern (Chemical Mechanical Polishing: hereinafter referred to as CMP). This is to prevent the occurrence of dishing during the process.

상기 리버스 에치백 공정을 진행함에 따라 질화막 패턴의 밀도가 높은 활성영역에 있어 그 활성영역 상부에 증착된 HDP 산화막(106)이 제거된다. 도 1b에서 참조부호 106a는 리버스 에치백 후의 HDP 산화막(106)을 나타낸다.As the reverse etchback process is performed, the HDP oxide layer 106 deposited on the active region in the high density of the nitride layer pattern is removed. In Fig. 1B, reference numeral 106a denotes the HDP oxide film 106 after reverse etch back.

도 1c를 참조하면, 화학기계적연마(Chemical Mechanical Polishing: 이하, CMP라 함.) 공정에 의해 상기 리버스 에치된 HDP 산화막(106)을 화학기계적으로 연마한다. 이러한 CMP 공정은 질화막 패턴(102)이 노출될 때까지 진행된다. 도 1c에서 참조부호 102a는 CMP 후의 질화막 패턴을, 106b는 CMP 후의 HDP 산화막을 나타낸다. Referring to FIG. 1C, the reverse etched HDP oxide film 106 is chemically mechanically polished by a chemical mechanical polishing (hereinafter, referred to as CMP) process. This CMP process is performed until the nitride film pattern 102 is exposed. In Fig. 1C, reference numeral 102a denotes a nitride film pattern after CMP, and 106b denotes an HDP oxide film after CMP.

상기 CMP 공정을 완료한 후 질화막 패턴(102)를 제거하여 STI를 형성한다.After the CMP process is completed, the nitride film pattern 102 is removed to form an STI.

그러나, 상술한 바와 같은 종래의 기술에서는 HDP 산화막의 평탄화를 위해 CMP 공정전에 리버스 에치백을 실시함에도 불구하고 CMP 공정 후에 질화막 패턴의 편차와 STI의 디싱 문제가 여전히 발생한다.
However, in the conventional technology as described above, despite the reverse etch back before the CMP process for the planarization of the HDP oxide film, the nitride film pattern deviation and the STI dishing problem still occur after the CMP process.

따라서, 본 발명의 목적은 상기 문제점을 해결하기 위해 CMP 공정 전후에 가각각 리버스 에치백 공정을 실시함에 의해 균일한 두께의 얕은 소자분리막을 구현할 수 있는 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 제공하는 데 있다.
Accordingly, an object of the present invention is to provide a shallow trench isolation layer formation method of a semiconductor device capable of implementing a shallow isolation layer of uniform thickness by performing a reverse etch back process before and after the CMP process to solve the above problems. There is.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 얕은 트랜치 소자분리막 형성방법은, 반도체 기판상의 미리 정의된 활성영역에 질화막 패턴을 형성하는 단계; 상기 질화막 패턴을 마스크로 하여 트랜치를 형성하는 단계; 상기 결과물의 상부에 갭필용 산화막을 증착하여 상기 트랜치를 갭필링하는 단계; 상기 질화막 패턴의 밀도가 높은 영역을 제 1리버스 에치백하는 하는 단계; 상기 질화막 패턴의 밀도가 높은 영역과 상기 질화막 패턴의 밀도가 낮은 영역간의 단차를 줄이기 위해 상기 증착된 갭필용 산화막을 화학기계적으로 연마하는 단계; 상기 질화막 패턴의 밀도가 높은 영역을 제 2리버스 에치백하는 단계; 및 상기 질화막 패턴을 식각하여 제거하는 단계를 구비하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of forming a shallow trench isolation layer of a semiconductor device, the method including: forming a nitride film pattern on a predefined active region on a semiconductor substrate; Forming a trench using the nitride film pattern as a mask; Gapfilling the trench by depositing an oxide film for gapfill on top of the resultant material; Etching back a region having a high density of the nitride film pattern; Chemically polishing the deposited gap fill oxide film in order to reduce a step difference between a high density of the nitride film pattern and a low density of the nitride film pattern; Etching back a second reverse region of the nitride film pattern having a high density; And etching to remove the nitride film pattern.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 공정단면도이다. 2A through 2D are cross-sectional views illustrating a method of forming a shallow trench isolation layer in a semiconductor device according to the present invention.                     

본 발명에 따른 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 도 2a 내지 도 2d를 참조하여 설명하면 다음과 같다.A method of forming a shallow trench isolation layer of a semiconductor device according to the present invention will be described with reference to FIGS. 2A through 2D.

도 2a를 참조하면, 반도체 기판(200)상에 질화막과, 포토레지스트막(미도시)을 순차적으로 형성한다. 이어, 상기 포토레지스트막(미도시)을 패터닝하여 필드영역을 정의한 후 패터닝된 포토레지스트막(미도시)을 마스크로 하고 플라즈마를 이용하여 상기 질화막을 건식식각함으로써 질화막 패턴(202)을 형성한다.
여기서, 질화막 패턴(202)의 패턴 밀도가 낮은 영역(도면의 우측)을 제1영역, 질화막 패턴(202)의 패턴 밀도가 높은 영역(도면의 좌측)을 제2영역이라 정의하고, 이후에는 여기에서 정의된 용어를 사용하여 설명할 것이다.Referring to FIG. 2A, a nitride film and a photoresist film (not shown) are sequentially formed on the semiconductor substrate 200. Subsequently, the photoresist layer (not shown) is patterned to define a field region, and the nitride layer pattern 202 is formed by dry etching the nitride layer using a patterned photoresist layer (not shown) as a mask.
Here, the region where the pattern density of the nitride film pattern 202 is low (right side of the drawing) is defined as a first region, and the region where the pattern density of the nitride film pattern 202 is high (left side of the drawing) is defined as a second region. It will be described using the terms defined in.

그 다음, 질화막 패턴(202)을 마스크로 하고 플라즈마를 이용하여 반도체 기판(200)을 건식식각함으로써 트랜치(204)를 형성한다.Next, the trench 204 is formed by dry etching the semiconductor substrate 200 using the nitride film pattern 202 as a mask.

그 다음, 트렌치(204)를 포함한 전면에 갭필용 산화막으로서 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition)에 의한 HDP 산화막(206)을 증착하여 트랜치(204)가 HDP 산화막(206)으로 충분히 채워질 수 있도록 한다.Next, the HDP oxide film 206 is deposited by high density plasma chemical vapor deposition as a gap fill oxide film on the entire surface including the trench 204 so that the trench 204 is sufficiently formed as the HDP oxide film 206. To be filled.

도 2b를 참조하면, HDP 산화막(106)의 증착공정이 완료된 후, 제1영역의 질화막 패턴(202) 상부를 오픈하고 제1영역의 트렌치(204) 상부 및 제2영역을 덮는 제1리버스 마스크(미도시)를 형성하고, 제1리버스 마스크를 사용하여 1차 리버스(reverse) 에치백 공정을 진행한다. 이때, 1차 리버스 에치백 공정은 HDP 산화막(206a)이 제1영역의 질화막 패턴(202) 가장자리에서 2000~3000Å의 두께로 잔존하게 되도록 수행한다.Referring to FIG. 2B, after the deposition process of the HDP oxide layer 106 is completed, the first reverse mask opening the upper portion of the nitride layer pattern 202 in the first region and covering the upper portion and the second region of the trench 204 in the first region. (Not shown) is formed, and a first reverse etch back process is performed using the first reverse mask. In this case, the first reverse etch back process is performed such that the HDP oxide film 206a remains at a thickness of 2000 to 3000 kPa at the edge of the nitride film pattern 202 of the first region.

도 2c를 참조하면, CMP 공정에 의해 제1 리버스 에치된 HDP 산화막(206a)을 화학기계적으로 연마함으로써, 제2영역과 제1영역간의 단차를 줄인다. 이때, CMP 공정은 HDP 산화막(206c)이 제1영역의 질화막 패턴(202) 상에 약 500Å정도의 두께로 잔존하고, 제2영역에서는 완전히 연마되어 제2영역의 질화막 패턴(202)이 노출되도록 수행된다.Referring to FIG. 2C, the step difference between the second region and the first region is reduced by chemically polishing the first reverse-etched HDP oxide film 206a by the CMP process. At this time, in the CMP process, the HDP oxide film 206c remains on the nitride film pattern 202 of the first region with a thickness of about 500 mV, and is completely polished in the second region to expose the nitride film pattern 202 of the second region. Is performed.

도 2d를 참조하면, 상기 CMP 공정을 완료한 후, 제1영역의 질화막 패턴(202) 상부를 오픈하고 제1영역의 트렌치(204) 상부 및 제2영역을 덮는 제2리버스 마스크(미도시)를 형성하고, 제2리버스 마스크를 배리어로 2차 리버스 에치백 공정을 실시한다. 이때, 2차 리버스 에치백 공정은 제1영역의 HDP 산화막을 제거하여 제1영역의 질화막 패턴(202)을 노출되도록 수행된다. 도 2d에서 참조부호 206d는 2차 리버스 에치백 공정 후의 HDP 산화막을 나타낸다.Referring to FIG. 2D, after the CMP process is completed, a second reverse mask (not shown) that opens an upper portion of the nitride layer pattern 202 of the first region and covers an upper portion of the trench 204 and the second region of the first region. Next, a second reverse etch back process is performed using the second reverse mask as a barrier. In this case, the second reverse etch back process is performed to remove the HDP oxide layer of the first region to expose the nitride layer pattern 202 of the first region. In Fig. 2D, reference numeral 206d denotes the HDP oxide film after the second reverse etch back process.

본 발명에 따른 리버스 에치백 공정은 질화막 대비 HDP 산화막의 식각 선택비가 높은 상태에서 실시되는 것이 바람직하며, 2차 리버스 에치백 공정의 경우 질화막 대 HDP 산화막의 식각 선택비가 50:1 이상인 상태에서 진행된다.The reverse etchback process according to the present invention is preferably performed in a state where the etching selectivity of the HDP oxide is higher than that of the nitride film, and in the case of the second reverse etchback process, the etching selectivity of the nitride to HDP oxide is 50: 1 or more. .

상기 2차 에치백 공정을 완료한 후, 제2리버스 마스크 및 질화막 패턴(202)를 제거한다.After the second etch back process is completed, the second reverse mask and the nitride layer pattern 202 are removed.

이상에서와 같이, 본 발명은 CMP 공정 전후에 각각 리버스 에치백 공정을 실시함으로써, 질화막 패턴의 두께 편차를 제거함과 아울러 CMP 선택비로 인한 디싱을 방지할 수 있고, 이로 인해 균일한 두께의 얕은 소자분리막을 구현할 수 있다.As described above, according to the present invention, by performing the reverse etch back process before and after the CMP process, the thickness variation of the nitride film pattern can be eliminated, and dishing due to the CMP selectivity can be prevented. Can be implemented.

Claims (7)

제1영역 및 제2 영역을 갖는 반도체 기판상에 상기 제1영역에서보다 상기 제2영역에서 높은 패턴 밀도를 갖는 질화막 패턴을 형성하는 단계;Forming a nitride film pattern having a higher pattern density in the second region than in the first region on a semiconductor substrate having a first region and a second region; 상기 질화막 패턴을 마스크로 상기 반도체 기판을 식각하여 트랜치를 형성하는 단계;Etching the semiconductor substrate using the nitride layer pattern as a mask to form a trench; 상기 트렌치를 포함한 전면에 갭필용 산화막을 형성하여 상기 트랜치를 갭필링하는 단계;Gap-filling the trench by forming a gap fill oxide film on the entire surface including the trench; 상기 제1영역의 상기 질화막 패턴 상부를 오픈하고 상기 제1영역의 상기 트렌치 상부 및 상기 제2영역을 덮는 제1리버스 마스크를 형성하고 상기 제1리버스 마스크를 배리어로 상기 갭필용 산화막을 1차 리버스 에치백하여 상기 제1영역의 상기 질화막 패턴 상에 형성된 상기 갭필용 산화막의 두께를 줄이는 단계;Forming a first reverse mask that opens an upper portion of the nitride layer pattern in the first region and covers the upper portion of the trench and the second region of the first region, and first reverses the gap fill oxide layer using the first reverse mask as a barrier; Etching back to reduce the thickness of the gap fill oxide film formed on the nitride film pattern of the first region; 상기 제1리버스 마스크를 제거하는 단계;Removing the first reverse mask; 상기 제2영역의 상기 질화막 패턴이 노출되도록 상기 갭필용 산화막을 화학기계적으로 연마하는 단계;Chemically polishing the gap fill oxide layer so that the nitride layer pattern of the second region is exposed; 상기 제1영역의 상기 질화막 패턴 상부를 오픈하고 상기 제1영역의 상기 트렌치 상부 및 상기 제2영역을 덮는 제2리버스 마스크를 형성하고 상기 제2리버스 마스크를 배리어로 상기 제1영역의 상기 질화막 패턴이 노출되도록 상기 갭필용 산화막을 2차 에치백하는 단계;Forming a second reverse mask opening the upper portion of the nitride layer pattern in the first region and covering the upper portion of the trench and the second region of the first region, and using the second reverse mask as a barrier; Second etching back the gap fill oxide layer to expose the gap fill layer; 상기 제2리버스 마스크 및 상기 질화막 패턴을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.And removing the second reverse mask and the nitride layer pattern. 제 1 항에 있어서,The method of claim 1, 상기 갭필용 산화막은 고밀도 플라즈마 산화막인 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.The gap fill oxide film is a shallow trench device isolation film forming method, characterized in that the high density plasma oxide film. 제 1 항에 있어서,The method of claim 1, 상기 1차 리버스 에치백은, 상기 갭필용 산화막이 상기 제1영역의 상기 질화막 패턴 가장자리에서 2000~3000Å의 두께로 잔존하도록 수행하는 것을 특징으로 하는 반도체 소자의 얕은 트렌치 소자분리막 형성방법.And the first reverse etch back is formed such that the gap fill oxide layer is left at the edge of the nitride layer pattern of the first region with a thickness of 2000 to 3000 m 3. 제 2 항에 있어서,The method of claim 2, 상기 화학적기계적연마단계는 상기 제1영역의 상기 고밀도 플라즈마 산화막이 상기 질화막 패턴 상부에 500Å의 두께로 잔존하도록 수행하는 것을 특징으로 하는 반도체 소자의 얕은 트렌치 소자분리막 형성방법.Wherein the chemical mechanical polishing step is performed such that the high-density plasma oxide film of the first region remains on the nitride film pattern with a thickness of 500 GPa. 삭제delete 삭제delete 삭제delete
KR1020030040250A 2003-06-20 2003-06-20 Shallow Trench Isolation Method for Semiconductor Devices Expired - Fee Related KR100979230B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030040250A KR100979230B1 (en) 2003-06-20 2003-06-20 Shallow Trench Isolation Method for Semiconductor Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030040250A KR100979230B1 (en) 2003-06-20 2003-06-20 Shallow Trench Isolation Method for Semiconductor Devices

Publications (2)

Publication Number Publication Date
KR20040110792A KR20040110792A (en) 2004-12-31
KR100979230B1 true KR100979230B1 (en) 2010-08-31

Family

ID=37383135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030040250A Expired - Fee Related KR100979230B1 (en) 2003-06-20 2003-06-20 Shallow Trench Isolation Method for Semiconductor Devices

Country Status (1)

Country Link
KR (1) KR100979230B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724197B1 (en) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 Manufacturing Method of Semiconductor Device
KR101946296B1 (en) 2011-11-28 2019-04-26 삼성전자 주식회사 Method for fabricating semi conductor device
CN109461696B (en) * 2018-10-15 2021-01-01 上海华虹宏力半导体制造有限公司 Manufacturing method of shallow trench isolation structure
CN112750755B (en) * 2019-10-30 2025-01-21 中芯国际集成电路制造(上海)有限公司 Semiconductor device and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027689A (en) * 1999-09-15 2001-04-06 황인길 Trench manufacturing method for isolating semiconductor devices
KR20030000490A (en) * 2001-06-25 2003-01-06 주식회사 하이닉스반도체 Manufacturing method for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027689A (en) * 1999-09-15 2001-04-06 황인길 Trench manufacturing method for isolating semiconductor devices
KR20030000490A (en) * 2001-06-25 2003-01-06 주식회사 하이닉스반도체 Manufacturing method for semiconductor device

Also Published As

Publication number Publication date
KR20040110792A (en) 2004-12-31

Similar Documents

Publication Publication Date Title
KR100428805B1 (en) Structure of Trench Isolation and Method of Forming The Same
KR100613939B1 (en) Trench Formation Method in Semiconductor Substrate
KR100979230B1 (en) Shallow Trench Isolation Method for Semiconductor Devices
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
KR100564550B1 (en) A semiconductor device having a trench type isolation film and a method of manufacturing the same
KR100245307B1 (en) Device Separation Method of Semiconductor Device
KR20050003758A (en) The method for forming shall trench isolation in semiconductor device
KR19980048836A (en) Device Separating Method of Semiconductor Device
KR100632034B1 (en) Device Separator Formation Method of Semiconductor Device
KR20080062560A (en) Device Separating Method of Semiconductor Device
KR100545177B1 (en) Device Separation Membrane of Semiconductor Device and Manufacturing Method Thereof
KR20000033701A (en) A method of fabricating a semiconductor device, including the step of planarizing upon formation of shallow trench isolation (STI).
KR100829375B1 (en) Trench Formation Method for Semiconductor Devices
KR100595858B1 (en) Semiconductor device manufacturing method
KR100487630B1 (en) Method for forming isolation layer of semiconductor device
KR100561974B1 (en) Manufacturing method of semiconductor device
KR100568030B1 (en) Shallow Trench Isolation Method for Semiconductor Devices
KR100245090B1 (en) Device isolation insulating film formation method of semiconductor device
US6482075B1 (en) Process for planarizing an isolation structure in a substrate
KR20070063821A (en) Device Separating Method of Semiconductor Device
KR20000051689A (en) Shallow trench manufacturing method for isolating semiconductor devices
KR100228345B1 (en) Device isolation method of semiconductor device
KR100430582B1 (en) Method for manufacturing semiconductor device
KR100571484B1 (en) Semiconductor device manufacturing method
KR100513800B1 (en) Method for forming isolation layer in semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030620

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080610

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030620

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100225

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100816

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100825

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100826

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130821

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150716

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705