KR100972980B1 - Semiconductor light emitting device and manufacturing method thereof - Google Patents
Semiconductor light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- KR100972980B1 KR100972980B1 KR1020090016059A KR20090016059A KR100972980B1 KR 100972980 B1 KR100972980 B1 KR 100972980B1 KR 1020090016059 A KR1020090016059 A KR 1020090016059A KR 20090016059 A KR20090016059 A KR 20090016059A KR 100972980 B1 KR100972980 B1 KR 100972980B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- electrode layer
- conductive
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 제1도전형 반도체층, 활성체층 및 제2도전형 반도체층이 순차적으로 적층된 다수의 발광 적층체; 상기 제2도전형 반도체층 상부에 적층되는 제2전극층; 상기 제2전극층의 하부에 형성되며, 상기 제1반도체층 및 이웃한 다른 발광 적층체의 제2전극층을 전기적으로 접속시키는 제1전극층; 상기 제1전극층과 상기 제2전극층을 전기적으로 절연시키는 절연층; 및 상기 절연층 하부에 위치하는 도전성 기판을 포함하는 반도체 발광 장치 및 그 제조 방법을 제공한다. The present invention provides a plurality of light emitting laminates in which a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer are sequentially stacked; A second electrode layer stacked on the second conductive semiconductor layer; A first electrode layer formed under the second electrode layer and electrically connecting the second electrode layer of the first semiconductor layer and another adjacent light emitting stack; An insulating layer electrically insulating the first electrode layer and the second electrode layer; And a conductive substrate positioned below the insulating layer, and a method of manufacturing the same.
Description
본 발명은 반도체 발광 장치 및 그 제조 방법에 관한 것으로, 특히 발광소자의 다양한 어레이 형태에 적합한 배선 구조를 용이하게 구현할 수 있는 모놀로식 반도체 발광 장체 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a monolithic semiconductor light emitting body and a method of manufacturing the same, which can easily implement a wiring structure suitable for various array types of light emitting devices.
반도체 발광 장치는 출력 및 효율이나 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 조명 장치 또는 디스플레이 장치의 백라이트를 대체할 수 있는 고출력, 고효율 광원으로서 적극적으로 연구 개발되고 있다. Since the semiconductor light emitting device has a beneficial advantage as a light source in terms of output, efficiency and reliability, it has been actively researched and developed as a high power, high efficiency light source that can replace the backlight of the lighting device or the display device.
한편, 일반적으로 발광 다이오드는 낮은 직류 전류에서 구동된다. 따라서, 정규 전압(교류 220V)에서 발광 다이오드를 구동하기 위해서는 낮은 DC 출력 전압을 공급하는 추가적인 회로(예를 들면, AC/DC 컨버터)가 요구된다.On the other hand, light emitting diodes are generally driven at low direct currents. Thus, driving a light emitting diode at a normal voltage (AC 220V) requires an additional circuit (eg, AC / DC converter) that supplies a low DC output voltage.
그러나, 이러한 추가적인 회로를 도입하는 것은 LED 모듈의 구성을 복잡하게 하기 때문에 개별 LED 실장 및 조립 과정에서 오류가 발생될 수 있으며, 높은 역바이어스 전압에 의해 LED 소자가 파괴될 수 있다.However, the introduction of such additional circuitry complicates the configuration of the LED module, which can cause errors in the individual LED mounting and assembly process, and the LED device can be destroyed by the high reverse bias voltage.
이러한 문제를 해결하기 위하여 AC 전압에서도 구동 가능한 배선 연결을 갖는 반도체 발광 장치들이 제안되었다.In order to solve this problem, semiconductor light emitting devices having a wiring connection that can be driven even at an AC voltage have been proposed.
이러한 반도체 발광 장치들은 크게 수평형 구조를 갖는 반도체 발광 장치와 수직형 구조를 갖는 반도체 발광 장치로 구분된다.Such semiconductor light emitting devices are classified into semiconductor light emitting devices having a horizontal structure and semiconductor light emitting devices having a vertical structure.
이중 수평형 구조를 갖는 반도체 발광 장치는 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 적층된 발광 적층체의 일부를 식각하여 n형 반도체층을 노출시키고, 상기 n형 반도체층이 노출된 부분의 상부에 n 콘택(전극층)을 형성하고, p형 반도체층 상부에 p 콘택(전극층)을 형성한 후, 상기 n콘택(전극층)과 p 콘택(전극층) 사이를 브리지 메탈(bridge metal)로 연결하여 전기적으로 접속시키는 구조이다.A semiconductor light emitting device having a double horizontal structure exposes an n-type semiconductor layer by etching a portion of a light emitting stack in which an n-type semiconductor layer, an active layer and a p-type semiconductor layer are sequentially stacked, and exposes the n-type semiconductor layer. An n contact (electrode layer) is formed over the portion, and a p contact (electrode layer) is formed over the p-type semiconductor layer, and then the bridge between the n contact (electrode layer) and the p contact (electrode layer) is made of bridge metal. It is connected and electrically connected.
이러한 수평형 반도체 발광 장치는 오믹 접촉을 위해 상부의 p형 반도체층 및 활성층을 식각해야 하기 때문에, 발광 소자의 발광 면적이 줄어들고, 그 결과 발광 효율이 감소한다는 문제점이 있으며, 고출력을 위한 대면적의 발광 소자의 경우, 이러한 문제점이 더욱 심각해진다.Since the horizontal semiconductor light emitting device has to etch the upper p-type semiconductor layer and the active layer for ohmic contact, the light emitting area of the light emitting device is reduced, and as a result, the light emitting efficiency is reduced, resulting in a large area for high output. In the case of a light emitting device, this problem becomes more serious.
한편, 수직형 구조를 갖는 반도체 발광 장치는 이러한 단점을 극복하기 위해 고안된 것으로, p형 반도체층 하부에 p 콘택(전극층)을 형성하고, n형 반도체층 상부에 n 콘택(전극층)을 형성한 다음, 상기 p 콘택(전극층)과 접촉되는 브리지 메탈(brige metal)을 소자의 측벽을 따라 형성한다. 그런 다음, 성장용 기판(사파이어 기판 등)을 제거하여 브리지 메탈을 노출시키고, 상기 브리지 메탈의 노출 부위와 n형 반도체층 상부에 형성되는 n 콘택(전극층)을 연결하여 전기적으로 접속시키 는 구조이다.On the other hand, the semiconductor light emitting device having a vertical structure is designed to overcome these disadvantages, to form a p contact (electrode layer) below the p-type semiconductor layer, and to form an n contact (electrode layer) above the n-type semiconductor layer A bridge metal in contact with the p contact (electrode layer) is formed along the sidewall of the device. Then, the growth substrate (sapphire substrate, etc.) is removed to expose the bridge metal, and the exposed portions of the bridge metal and the n contact (electrode layer) formed on the n-type semiconductor layer are electrically connected to each other. .
이러한 수직형 구조의 반도체 발광 장치는 브리지 메탈을 노출시키는 과정과 노출된 브리지 메탈과 n 콘택을 연결하는 과정에서 취약 부위가 발생되어 생산성과 수율이 떨어진다는 문제점이 있다. The semiconductor light emitting device having the vertical structure has a problem in that a weak portion is generated in the process of exposing the bridge metal and in the process of connecting the exposed bridge metal and the n contact, thereby decreasing productivity and yield.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 전극층을 연결하기 위한 공정을 대폭 삭제할 수 있고, 생산성 및 수율 개선 효과가 우수할 뿐 아니라, 대면적의 발광 소자에서도 균일한 전류 분산이 가능한 고품질의 반도체 발광 장치 및 그 제조 방법을 제공하는 것을 그 목적으로 한다. The present invention is to solve the above problems, it is possible to significantly eliminate the process for connecting the electrode layer, not only excellent productivity and yield improvement effect, but also high quality that can be uniformly distributed even in a large area light emitting device An object thereof is to provide a semiconductor light emitting device and a method of manufacturing the same.
이를 위해 본 발명은 제1도전형 반도체층, 활성체층 및 제2도전형 반도체층이 순차적으로 적층된 다수의 발광 적층체; 상기 제2도전형 반도체층 상부에 적층되는 제2전극층; 상기 제2전극층의 하부에 형성되며, 상기 제1반도체층 및 이웃한 다른 발광 적층체의 제2전극층을 전기적으로 접속시키는 제1전극층; 상기 제1전극층과 상기 제2전극층을 전기적으로 절연시키는 절연층; 및 상기 절연층 하부에 위치하는 도전성 기판을 포함하는 반도체 발광 장치를 제공한다. To this end, the present invention includes a plurality of light emitting laminates in which the first conductive semiconductor layer, the active layer and the second conductive semiconductor layer are sequentially stacked; A second electrode layer stacked on the second conductive semiconductor layer; A first electrode layer formed under the second electrode layer and electrically connecting the second electrode layer of the first semiconductor layer and another adjacent light emitting stack; An insulating layer electrically insulating the first electrode layer and the second electrode layer; And a conductive substrate disposed under the insulating layer.
본 발명의 일 구현예에 따르면, 상기 발광 적층체는 제1도전형 반도체층의 일부가 노출되도록 식각된 형태이고, 상기 제1전극층이 상기 제1도전형 반도체층의 노출 영역과 전기적으로 접속되는 것이 바람직하다.According to the exemplary embodiment of the present invention, the light emitting stack is etched to expose a portion of the first conductive semiconductor layer, and the first electrode layer is electrically connected to the exposed region of the first conductive semiconductor layer. It is preferable.
본 발명의 다른 구현예에 따르면, 본 발명의 반도체 발광 장치는 상기 절연 층, 제2전극층, 제2도전성 반도체층 및 활성층을 관통하여, 일면이 상기 제1도전성 반도체층과 접촉되고, 타면이 상기 제1전극층과 접촉되는 콘택홀을 적어도 하나 이상 포함할 수 있다. 이때 상기 콘택홀은 상기 제2전극층, 제2반도체층 및 활성층과 전기적으로 절연되는 것이 바람직하다. According to another embodiment of the present invention, the semiconductor light emitting device of the present invention penetrates through the insulating layer, the second electrode layer, the second conductive semiconductor layer, and the active layer, and one surface of the semiconductor light emitting device contacts the first conductive semiconductor layer, and the other surface of the semiconductor light emitting device It may include at least one contact hole in contact with the first electrode layer. In this case, the contact hole is preferably electrically insulated from the second electrode layer, the second semiconductor layer, and the active layer.
또한, 상기 도전성 기판의 일 말단에 위치하는 제1전극층은 상기 도전성 기판과 전기적으로 접속되고, 상기 도전성 기판의 다른 말단에 위치하는 제2전극층은, 제2반도체층과의 계면 중 일부가 노출되도록 형성되는 것이 바람직하다. In addition, the first electrode layer positioned at one end of the conductive substrate is electrically connected to the conductive substrate, and the second electrode layer positioned at the other end of the conductive substrate is exposed so that a part of the interface with the second semiconductor layer is exposed. It is preferably formed.
또한, 상기 제1도전형 반도체층의 표면에는 요철 패턴이 형성되는 것이 바람직하다.In addition, it is preferable that an uneven pattern is formed on the surface of the first conductive semiconductor layer.
또한, 상기 도전성 기판은 Au, Ni, Cu 및 W 중 어느 하나의 금속을 포함하는 금속성 기판, Si, Ge 및 GaAs 중 어느 하나를 포함하는 반도체 기판 또는 SiAl 복합 재료 기판일 수 있다. The conductive substrate may be a metallic substrate including any one of Au, Ni, Cu, and W, a semiconductor substrate including any one of Si, Ge, and GaAs, or a SiAl composite material substrate.
본 발명은 또한, 성장용 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 다수의 발광 적층체를 형성하는 단계; 상기 제2도전형 반도체층 상에 제2전극층을 형성하는 단계; 상기 다수의 발광 적층체 및 제2전극층을 감싸는 제1절연층을 형성하는 단계; 상기 제1 절연층을 선택적으로 제거하여 제2전 극층 및 제1도전형 반도체층의 일부 영역을 노출시키는 단계; 상기 제1반도체층의 노출 영역 및 이웃한 다른 발광 적층체의 제2전극층의 노출 영역을 전기적으로 접속시키는 제1전극층을 형성하는 단계; 상기 제1전극층 상부에 제2절연층을 형성하는 단계; 및 상기 제2절연층 상부에 도전성 기판을 적층하고, 성장용 기판을 제거하는 단계를 포함하는 반도체 발광 장치 제조 방법을 제공한다. The present invention also includes forming a plurality of light emitting laminates including a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on a growth substrate; Forming a second electrode layer on the second conductive semiconductor layer; Forming a first insulating layer surrounding the plurality of light emitting stacks and the second electrode layer; Selectively removing the first insulating layer to expose a portion of the second electrode layer and the first conductive semiconductor layer; Forming a first electrode layer electrically connecting an exposed region of the first semiconductor layer and an exposed region of a second electrode layer of another neighboring light emitting stack; Forming a second insulating layer on the first electrode layer; And depositing a conductive substrate on the second insulating layer, and removing the growth substrate.
이때, 상기 다수의 발광 적층체를 형성하는 단계는, 성장용 기판 상에 상기 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 순차적으로 성장시키는 단계; 및 상기 성장된 층들의 일부 영역을 상기 성장용 기판 부분이 노출될 때까지 식각하여 분리된 다수의 발광 적층체를 얻는 단계로 이루어질 수 있으며, 필요에 따라, 상기 다수의 발광 적층체의 일부를 식각하여 제1도전형 반도체층의 일부가 노출되도록 하는 단계를 더 포함할 수 있다. In this case, the forming of the plurality of light emitting stacks may include sequentially growing the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on a growth substrate; And etching a portion of the grown layers until the growth substrate portion is exposed to obtain a plurality of separated light emitting laminates. If necessary, a portion of the plurality of light emitting laminates may be etched. The method may further include exposing a portion of the first conductive semiconductor layer.
한편, 상기 제2절연층을 형성하는 단계에 있어서, 도전성 기판의 일 말단에 위치하는 제1전극층의 상부에는 상기 제2절연층이 형성되지 않는 것이 바람직하다.Meanwhile, in the forming of the second insulating layer, it is preferable that the second insulating layer is not formed on the first electrode layer positioned at one end of the conductive substrate.
또한, 상기 반도체 발광 장치 제조 방법은 상기 도전성 기판의 다른 말단에 위치하는 발광 적층체의 일부를 식각하여 상기 제2전극층과 상기 제2도전형 반도체의 계면 중 일부 영역이 외부로 노출되도록 하는 단계를 더 포함할 수 있다. The method of manufacturing a semiconductor light emitting device may include etching a portion of the light emitting stack positioned at the other end of the conductive substrate to expose a portion of an interface between the second electrode layer and the second conductive semiconductor to the outside. It may further include.
본 발명은, 또한, 성장용 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 다수의 발광 적층체를 형성하는 단계; 상기 제2도전형 반도체층 상에 제2전극층을 형성하는 단계; 상기 다수의 발광 적층체 및 제2전극층을 감싸는 제1절연층을 형성하는 단계; 상기 제1절연층을 선택적으로 제거하여 제2전극층의 일부 영역을 노출시키는 단계; 상기 제1절연층, 제2전극층, 제2도전형 반도체층 및 활성층을 관통하는 적어도 하나의 콘택홀을 형성하는 단계; 상기 적어도 하나의 콘택홀과 제2전극층의 노출 영역에 접속되는 제1전극층을 형성하는 단계; 상기 제1전극층 상부에 제2절연층을 형성하는 단계; 및 상기 제2절연층 상부에 도전성 기판을 적층하고, 성장용 기판을 제거하는 단계를 포함하는 반도체 발광 장치 제조 방법을 제공한다. The present invention also includes forming a plurality of light emitting laminates including a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on a growth substrate; Forming a second electrode layer on the second conductive semiconductor layer; Forming a first insulating layer surrounding the plurality of light emitting stacks and the second electrode layer; Selectively removing the first insulating layer to expose a portion of the second electrode layer; Forming at least one contact hole penetrating the first insulating layer, the second electrode layer, the second conductive semiconductor layer, and the active layer; Forming a first electrode layer connected to the at least one contact hole and an exposed area of the second electrode layer; Forming a second insulating layer on the first electrode layer; And depositing a conductive substrate on the second insulating layer, and removing the growth substrate.
이때 상기 다수의 발광 적층체를 형성하는 단계는, 성장용 기판 상에 상기 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 순차적으로 성장시키는 단계; 및 상기 성장된 층들의 일부 영역을 상기 성장용 기판 부분이 노출될 때까지 식각하여 분리된 다수의 발광 적층체를 얻는 단계로 이루어질 수 있다. The forming of the plurality of light emitting stacks may include sequentially growing the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on a growth substrate; And etching a portion of the grown layers until the portion of the growth substrate is exposed to obtain a plurality of separated light emitting laminates.
이때, 상기 도전성 기판의 일 말단에 위치하는 제1전극층의 상부에는 상기 제2절연층이 형성되지 않는 것이 바람직하다. In this case, it is preferable that the second insulating layer is not formed on the first electrode layer positioned at one end of the conductive substrate.
또한, 상기 반도체 발광 장치 제조 방법은 상기 도전성 기판의 다른 말단에 위치하는 발광 적층체의 일부를 식각하여 상기 제2전극층과 상기 제2도전형 반도체의 계면 중 일부 영역이 외부로 노출되도록 하는 단계를 더 포함할 수 있다.The method of manufacturing a semiconductor light emitting device may include etching a portion of the light emitting stack positioned at the other end of the conductive substrate to expose a portion of an interface between the second electrode layer and the second conductive semiconductor to the outside. It may further include.
본 발명의 반도체 발광 장치는 제1전극층과 제2전극층이 모두 발광면 하부에 형성되어 있기 때문에, 발광된 빛이 전극에 의해 반사되거나 또는 흡수되는 현상을 방지할 수 있어 광 효율이 우수하다.In the semiconductor light emitting device of the present invention, since both the first electrode layer and the second electrode layer are formed under the light emitting surface, the emitted light can be prevented from being reflected or absorbed by the electrode, and thus the light efficiency is excellent.
또한, 본 발명은 콘택홀을 이용하여 제1전도성 반도체층과 제1전극층을 전기적으로 연결함으로써, 대면적의 칩에서도 균일한 전류 분산이 가능하도록 하였다.In addition, the present invention electrically connects the first conductive semiconductor layer and the first electrode layer using a contact hole, thereby enabling uniform current distribution even in a large area chip.
또한, 본 발명은 제1전극층과 제2전극층의 연결부가 발광 소자 내부에 존재하기 때문에, 연결 부위가 노출되어 있는 종래의 발광 장치에 비해 내구성이 우수하다는 장점이 있다.In addition, the present invention has an advantage that the connection between the first electrode layer and the second electrode layer is present in the light emitting device, compared to the conventional light emitting device having a connection portion exposed to excellent durability.
또한, 본 발명의 제조 방법을 이용하면, 간단한 공정을 통해 제1전극층과 제2전극층의 전기적으로 접속시킬 수 있기 때문에 생산성 및 수율이 우수하다는 장점이 있다.In addition, using the manufacturing method of the present invention, since the first electrode layer and the second electrode layer can be electrically connected through a simple process, there is an advantage that the productivity and yield are excellent.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 다만, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시 형태는 당업계에서 통 상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되는 것이다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiment of this invention is provided in order to demonstrate this invention more completely to the person skilled in the art.
도 1 및 도 2에는 본 발명의 반도체 발광 장치의 실시예들이 기재되어 있다.1 and 2 illustrate embodiments of a semiconductor light emitting device of the present invention.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 반도체 발광 장치는 제1도전형 반도체층(11, 110), 활성층(12, 120) 및 제2도전형 반도체층(13, 130)이 순차적으로 적층된 발광 적층체(10, 100); 제2전극층(20, 200); 절연층(30, 300); 제1전극층(40, 500); 및 도전성 기판(60, 700)으로 이루어진다. As shown in FIGS. 1 and 2, in the semiconductor light emitting device of the present invention, the first
상기 반도체층들(11, 110, 13, 130)은, 예를 들면, GaN계반도체, ZnO계반도체, GaAs계반도체, GaP계반도체, GaAsP계반도체 또는 이들의 조합으로 이루어질 수 있으며, 반도체층의 형성은 예를 들면, 분자선 에피택시(Molecular beam epitaxy, MBE)방법을 이용하여 수행될 수 있다. 이외에도, 반도체층들은 III-V 족 반도체, II-VI 족 반도체, 및 Si로 구성된 군으로부터 적절히 선택되어 구현될 수 있다. 반도체층들(111, 113)은 전술한 반도체에 각각의 도전형을 고려하여 적절한 불순물로 도핑된다. The
한편, 상기 활성층(12, 120)은 발광을 활성화시키는 층으로서, 제1도전형 반도체층(11, 110) 및 제2도전형 반도체층(13, 130)의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질을 이용하여 형성한다. 예를 들어, 제1도전형 반도체층(11, 110) 및 제2도전형 반도체층(13, 130)이 GaN계 화합물 반도체인 경우, GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 이용하여 활성층(12, 120)을 형성할 수 있다. 예를 들면, 상기 활성층(12, 120)은 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있다 Meanwhile, the
활성층(12, 120)은 그 특성상, 불순물이 도핑되지 않는 것이 바람직하며, 구성 물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 반도체 발광장치는 활성층(12, 120)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다. It is preferable that the
한편, 상기 제1전극층 및 제2전극층들(20, 40, 200, 500)은 각각 동일한 도전형의 반도체층에 전압을 인가하기 위한 층들이므로, 전기전도성을 고려하여 금속을 포함할 수 있다. 즉, 상기 전극층들은 반도체층들을 외부전원(미도시)과 전기적으로 연결하는 전극이다. n형 전극으로는 Ti, Al, Ta, Cr를, p형 전극으로는 고반사율 전극재료인 Ag, Al 등을 포함할 수 있다.Meanwhile, the first electrode layer and the
제1전극층(40, 500)은 제1도전형 반도체층(11, 110)에, 제2전극층(20, 200)은 제2도전형 반도체층(13, 130)에 각각 접속되므로 서로 다른 도전형에 접속되는 특성상, 절연층(30, 300)을 통하여 서로 전기적으로 분리된다. 절연층(30, 300)은 전기전도성이 낮은 물질로 구성되는 것이 바람직하며, 예를 들어, SiO2와 같은 산화물을 포함할 수 있다. The
한편, 본 발명에서, 상기 제2전극층(20, 200)은 상기 제2반도체층(12, 120) 상에 형성된다.Meanwhile, in the present invention, the second electrode layers 20 and 200 are formed on the second semiconductor layers 12 and 120.
또한, 상기 제1전극층(40, 500)은 상기 제2전극층(20, 200)의 하부에 형성되고, 제1도전형 반도체층(11, 110)과 전기적으로 연결되어 있으며, 이웃한 다른 발광 적층체의 제2 전극층과 전기적으로 연결된다. In addition, the first electrode layers 40 and 500 are formed under the second electrode layers 20 and 200, are electrically connected to the first conductive semiconductor layers 11 and 110, and are adjacent to other light emitting layers. Is electrically connected to the second electrode layer of the sieve.
본 발명의 반도체 발광 장치는 이와 같이 제1전극층을 발광 적층체의 하부에 형성하고, 제1도전형 반도체층 및 이웃한 다른 발광 적층체의 제2전극층을 전기적으로 연결시킴으로써, 제1전극층과 제2전극층의 연결 부위를 발광 소자 외부로 노출시키지 않도록 하는 것을 그 특징으로 한다. 이와 같이, 제1전극층과 제2전극층의 연결 부위가 발광 소자 외부로 노출되지 않으면, 충격 등에 의해 손상될 염려가 적어, 내구성이 향상되는 효과가 있다. In the semiconductor light emitting device of the present invention, the first electrode layer is formed below the light emitting stack, and the first electrode layer and the second electrode layer of the adjacent light emitting stack are electrically connected to each other. It is characterized in that the connecting portion of the two-electrode layer is not exposed to the outside of the light emitting device. As such, when the connection portion between the first electrode layer and the second electrode layer is not exposed to the outside of the light emitting device, there is little possibility of being damaged by an impact or the like, thereby improving durability.
한편, 상기 제1전극층을 제1도전형 반도체층 및 이웃한 발광 적층체의 제2전극층과 전기적으로 연결하는데는 다양한 방법이 사용될 수 있다.Meanwhile, various methods may be used to electrically connect the first electrode layer with the second electrode layer of the first conductive semiconductor layer and the adjacent light emitting stack.
먼저, 도 1에 도시된 바와 같이, 발광 적층체(10)의 일부 영역을 식각하여 제1도전형 반도체층(11)이 일부 노출시킨 다음, 절연층을 형성하고, 제1도전형 반도체층(11)의 노출 영역과 이웃한 발광 적층체(10)의 제2전극층(20) 상부에서 절연층(30)의 일부를 선택적으로 제거하고, 상기 절연층(30)이 선택적으로 제거된 부분에 제1전극층(40)을 형성함으로써, 제1전극층(40)이 제1도전형 반도체층(11) 및 이웃한 발광 적층체의 제2전극층(20)과 전기적으로 연결되도록 형성할 수 있다. First, as shown in FIG. 1, a portion of the
또한, 도시되지는 않았으나, 발광 적층체의 일부 영역을 식각하여 제1도전형 반도체층을 일부 노출시키고, 절연층을 형성한 다음, 상기 제1도전형 반도체층의 노출 영역 및 이웃한 발광 소자의 제2전극층 상부의 절연층 일부를 선택적으로 제거한 다음, 절연층이 선택적으로 제거된 영역, 즉 제1도전형 반도체층과 이웃한 발광 소자의 제2전극층의 노출 부분에 각각 접촉하는 콘택홀들을 형성하고, 이 콘택홀들에 접촉되는 제1전극층을 형성하는 방법으로 제1전극층을 제1도전형 반도체층 및 제2전극층과 전기적으로 연결할 수도 있다.Although not shown, a portion of the light emitting stack is etched to partially expose the first conductive semiconductor layer, an insulating layer is formed, and then the exposed region of the first conductive semiconductor layer and adjacent light emitting devices After removing a portion of the insulating layer on the upper part of the second electrode layer, contact holes are formed to contact the exposed portions of the region where the insulating layer is selectively removed, that is, the first conductive semiconductor layer and the second electrode layer of the adjacent light emitting device. The first electrode layer may be electrically connected to the first conductive semiconductor layer and the second electrode layer by forming a first electrode layer in contact with the contact holes.
또한, 도 2에 도시된 같이, 발광 적층체의 일부 영역을 식각하지 않고, 절연층(300), 제2전극층(200), 제2도전성 반도체층(130) 및 활성층(120)을 관통하는 콘택홀(400)을 형성함으로써 제1전극층(500)을 제1도전형 반도체층(110)과 전기적으로 연결할 수도 있다. 이때 상기 콘택홀(400)은 적어도 하나 이상인 것이 바람직하다. 전기적 연결을 위해서는 하나의 콘택홀(400)으로 충분하나, 복수 개의 콘택홀 을 형성할 경우, 제1도전형 반도체층에 전달되는 전류의 균일하게 분산시킬 수 있다는 장점이 있다.In addition, as shown in FIG. 2, the contact penetrates the insulating
또한, 상기 콘택홀(400)은 제2전극층(200), 제2반도체층(120) 및 활성층(120)과 전기적으로 절연되는 것이 바람직하다. 이를 위해 도 3에 도시된 바와 같이, 콘택홀(400) 내부에 절연층(410)을 형성할 수 있다. In addition, the
한편, 본 발명의 발광 장치는, 도 1 및 도 2에 도시된 바와 같이, 상기 도전성 기판(60, 700)의 일 말단에 위치하는 발광 적층체(10, 100) 상부에 위치하는 제1전극층(40, 500)이 상기 도전성 기판(60, 700)과 전기적으로 접속되도록 하는 것이 바람직하다. 이는 절연층(30, 300)을 형성할 때, 도전성 기판(60, 700)의 일 말단에 위치하는 발광 적층체(10, 100) 상부에 위치하는 제1전극층(40, 500)의 상부에 절연층(30, 300)을 형성하지 않거나, 절연층(30, 300)을 형성한 후에 해당부분의 절연층을 선택적으로 제거하는 방법으로 구현될 수 있다. Meanwhile, as shown in FIGS. 1 and 2, the light emitting device of the present invention may include a first electrode layer disposed on the
또한, 도 1 및 도 2에 도시된 바와 같이, 상기 도전성 기판의 다른 말단에 위치하는 발광 적층체(10, 100) 상에 형성되는 제2전극층(20, 200)은, 제2반도체층(13, 130)과의 계면 중 일부가 노출되도록 형성되는 것이 바람직하다. 이는 도전성 기판(60, 700)의 다른 말단에 위치하는 발광 적층체(10, 100)의 일부분을 제2전극층(20, 200)이 노출될 때까지 식각하는 등의 방법으로 구현될 수 있다.1 and 2, the second electrode layers 20 and 200 formed on the
이와 같이, 도전성 기판의 일 말단에 위치하는 발광 적층체 상부의 제1전극층을 도전성 기판과 전기적으로 접속되게 하고, 도전성 기판의 다른 말단에 위치하는 발광 적층체의 제2전극층을 노출시킬 경우, 상기 도전성 기판과 제2전극층의 노출부에 외부 회로와의 배선을 형성함으로써, 발광 장치의 배선 연결을 단순화할 수 있다는 장점이 있다.As such, when the first electrode layer on the light emitting stack positioned at one end of the conductive substrate is electrically connected to the conductive substrate, and the second electrode layer of the light emitting stack located at the other end of the conductive substrate is exposed. By forming a wiring with an external circuit in the exposed portion of the conductive substrate and the second electrode layer, there is an advantage that the wiring connection of the light emitting device can be simplified.
한편, 상기 제1도전형 반도체층의 표면에는 요철 패턴(미도시)이 형성되는 것이 바람직하다. 제1도전형 반도체층의 표면이 요철 패턴으로 형성될 경우, 발광 소자 내부로 전반사되는 광량이 줄어들어 광 효율이 향상된다.On the other hand, it is preferable that an uneven pattern (not shown) is formed on the surface of the first conductive semiconductor layer. When the surface of the first conductive semiconductor layer is formed with an uneven pattern, the amount of light totally reflected inside the light emitting device is reduced, thereby improving light efficiency.
한편, 상기 도전성 기판(60, 700)은 말단에 위치하는 발광 적층체 상부의 제1전극층과 접촉된다. 이때 상기 도전성 기판은 금속성 기판이거나 반도체 기판, 복합재료 기판일 수 있다. 도전성 기판이 금속인 경우, Au, Ni, Cu, 및 W 중 어느 하나의 금속으로 구성될 수 있다. 또한, 도전성 기판이 반도체 기판인 경우, Si, Ge, 및 GaAs 중 어느 하나의 반도체 기판일 수 있다. 복합재료 기판의 경우 SiAl과 같은 재료를 사용할 수 있다. 이들 도전성 기판은 성장 기판일 수 있고, 또는 격자부정합이 비교적 낮은 사파이어 기판같은 부도전성 기판을 성장기판으로 사용한 후, 부도전성 기판을 제거하고 접합된 지지기판일 수 있다. Meanwhile, the
도전성 기판이 지지기판일 때, 도금법 또는 기판접합법을 이용하여 형성될 수 있다. 상술하면, 도전성 기판을 반도체 발광소자에 형성하는 방법으로는 도금씨드층을 형성하여 기판을 형성하는 도금법이나, 도전성 기판을 별도로 준비하여 Au, Au-Sn, 또는 Pb-Sr과 같은 도전성 접착제(50, 600)를 이용하여 접합시키는 기판접합법이 이용될 수 있다.When the conductive substrate is a supporting substrate, it may be formed using a plating method or a substrate bonding method. In detail, a method of forming a conductive substrate on a semiconductor light emitting device may be performed by forming a plating seed layer to form a substrate, or separately preparing a conductive substrate to form a conductive adhesive such as Au, Au-Sn, or Pb-Sr. , 600 may be used to bond the substrate.
다음으로, 본 발명의 반도체 발광 장치의 제조 방법을 설명한다. Next, the manufacturing method of the semiconductor light-emitting device of this invention is demonstrated.
본 발명의 반도체 발광 장치의 제조 방법은 성장용 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 다수의 발광 적층체를 형성하는 단계; 상기 발광 적층체의 제2도전형 반도체층 상에 제2전극층을 형성하는 단계; 상기 다수의 발광 적층체 상부에 제1절연층을 형성하는 단계; 상기 제1 절연층을 선택적으로 제거하여 제2전극층 및 제1도전형 반도체층의 일부 영역을 노출시키는 단계; 상기 제1반도체층의 노출 영역 및 이웃한 다른 발광 적층체의 제2전극층의 노출 영역을 전기적으로 접속시키는 제1전극층을 형성하는 단계; 상기 제1전극층 상부에 제2절연층을 형성하는 단계; 및 상기 제2절연층 상부에 도전성 기판을 적층하고, 성장용 기판을 제거하는 단계를 포함하여 이루어질 수 있다. A method of manufacturing a semiconductor light emitting device of the present invention includes the steps of forming a plurality of light emitting laminates including a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on a growth substrate; Forming a second electrode layer on the second conductive semiconductor layer of the light emitting stack; Forming a first insulating layer on the plurality of light emitting stacks; Selectively removing the first insulating layer to expose a portion of the second electrode layer and the first conductive semiconductor layer; Forming a first electrode layer electrically connecting an exposed region of the first semiconductor layer and an exposed region of a second electrode layer of another neighboring light emitting stack; Forming a second insulating layer on the first electrode layer; And laminating a conductive substrate on the second insulating layer, and removing the growth substrate.
한편, 도 4에는 본 발명의 반도체 발광 장치의 제조 방법의 일 실시예들이 도시되어 있다. 이하, 도 4를 참조하여 본 발명의 반도체 발광 장치의 제조 방법을 보다 구체적으로 설명한다. On the other hand, Figure 4 shows an embodiment of a method of manufacturing a semiconductor light emitting device of the present invention. Hereinafter, a method of manufacturing the semiconductor light emitting device of the present invention will be described in more detail with reference to FIG. 4.
도 4의 (a)에 도시된 바와 같이, 성장용 기판(70) 상에 제1도전형 반도체층(11), 활성층(12) 및 제2도전형 반도체층(13)으로 이루어진 다수의 발광 적층체(10)를 형성한다. As shown in FIG. 4A, a plurality of light emitting stacks including a first
이때 상기 다수의 발광 적층체는 성장용 기판 상에 상기 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 순차적으로 성장시킨 다음, 상기 성장된 층들의 일부 영역을 식각함으로써 얻을 수 있다. 이때 상기 식각은 성장용 기판이 노출될 때까지 실시하는 것이 바람직하나, 반드시 이에 한정되는 것은 아니다. In this case, the plurality of light emitting laminates may be obtained by sequentially growing the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on a growth substrate, and then etching a portion of the grown layers. At this time, the etching is preferably performed until the growth substrate is exposed, but is not necessarily limited thereto.
한편, 상기 과정을 거쳐 성장용 기판 상에 다수의 발광 적층체를 형성한 후, 상기 발광 적층체의 일부를 식각하여, 제1도전형 반도체층의 일부가 외부로 노출되도록 할 수 있다. 다만, 이 단계는 필수적인 것은 아니며, 필요에 따라 수행한다. Meanwhile, after forming a plurality of light emitting stacks on the growth substrate through the above process, a part of the light emitting stack may be etched to expose a part of the first conductive semiconductor layer to the outside. However, this step is not essential and is performed as necessary.
그런 다음, 상기 발광 적층체(10)의 제2도전형 반도체층(13) 상에 제2전극층(20)을 형성한다.Then, the
다음으로, 도 4 (b)에 도시된 바와 같이, 상기 제2전극층(20) 및 상기 다수의 발광 적층체(10)들을 감싸는 제1절연층(30)을 형성한다.Next, as shown in FIG. 4B, a first insulating
그런 다음, 도 4 (c)에 도시된 바와 같이, 상기 제1절연층(30)을 선택적으로 제거하여, 상기 제2전극층(20) 및 제1도전형 반도체층(11)의 일부 영역을 노출시킨다. Next, as shown in FIG. 4C, the first insulating
다음으로, 도 4 (d)에 도시된 바와 같이, 상기 제1반도체층(11)의 노출 영역과 이웃한 다른 발광 적층체(10) 상부의 제2전극층(20)의 노출 영역에 접속되는 제1전극층(40)을 형성한다. Next, as shown in FIG. 4 (d), an agent is connected to an exposed area of the
후속적으로 도 4(e)에 도시된 바와 같이, 상기 제1전극층(40) 상부에 제2절연층(30')을 형성한다. 이때 상기 제2절연층(30')은 일 말단에 위치하는 발광 적층체(10) 상부에 위치하는 제1전극층(40)의 상부에는 형성되지 않는 것이 바람직하다. Subsequently, as illustrated in FIG. 4E, a second insulating
다음으로, 도 4(f)에 도시된 바와 같이, 상기 제2절연층(30') 상부에 도전성 기판(60)을 적층하고, 성장용 기판을 제거한다. 이때 상기 도전성 기판(40)은 도금법 또는 기판접합법을 이용하여 형성될 수 있다.Next, as shown in FIG. 4F, the
다음으로, 도 4 (g)에 도시된 바와 같이, 타 말단에 위치하는 발광 적층체(10)를 일부 식각하여 제2전극층(20)을 외부로 노출시킨다.Next, as illustrated in FIG. 4G, the
한편, 본 발명의 반도체 발광 장치 제조 방법은 성장용 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 다수의 발광 적층체를 형성하는 단계; 상기 발광 적층체의 제2도전형 반도체층 상에 제2전극층을 적층하는 단계; 상기 제2전극층 및 다수의 발광 적층체을 감싸는 제1절연층을 형성하는 단계; 상기 제1절연층을 선택적으로 제거하여 제2전극층의 일부 영역을 노출시키는 단계; 상기 제1절연층, 제2전극층, 제2도전형 반도체층 및 활성층을 관통하는 적어도 하나의 콘택홀을 형성하는 단계; 상기 적어도 하나의 콘택홀과 제2전극층의 노출 영역에 접속되는 제1전극층을 형성하는 단계; 상기 제1전극층 상부에 제2절연층을 형성하는 단계; 및 상기 제2절연층 상부에 도전성 기판을 적층하고, 성장용 기판을 제거하는 단계를 포함하여 이루어질 수도 있다. On the other hand, the method of manufacturing a semiconductor light emitting device of the present invention comprises the steps of forming a plurality of light emitting laminate including a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on a growth substrate; Stacking a second electrode layer on the second conductive semiconductor layer of the light emitting stack; Forming a first insulating layer surrounding the second electrode layer and the plurality of light emitting stacks; Selectively removing the first insulating layer to expose a portion of the second electrode layer; Forming at least one contact hole penetrating the first insulating layer, the second electrode layer, the second conductive semiconductor layer, and the active layer; Forming a first electrode layer connected to the at least one contact hole and an exposed area of the second electrode layer; Forming a second insulating layer on the first electrode layer; And laminating a conductive substrate on the second insulating layer, and removing the growth substrate.
도 5에는 본 발명의 반도체 발광 장치의 다른 실시예가 도시되어 있다. 이하에서는 도 5에 도시된 본 발명의 반도체 발광 장치 제조 방법에 대하여 설명한다.5 shows another embodiment of the semiconductor light emitting device of the present invention. Hereinafter, a method of manufacturing the semiconductor light emitting device of the present invention shown in FIG. 5 will be described.
먼저, 도 5(a)에 도시된 바와 같이, 성장용 기판 상에 제1도전형 반도체층(110), 활성층(120), 제2도전형 반도체층(130)을 포함하는 다수의 발광 적층체(100)를 형성한다. First, as illustrated in FIG. 5A, a plurality of light emitting laminates including a first
이때 상기 다수의 발광 적층체(100)는 성장용 기판 상에 상기 제1도전형 반도체층(110), 활성층(120) 및 제2도전형 반도체층(130)을 순차적으로 성장시킨 다음, 상기 성장된 층들의 일부 영역을 식각함으로써 얻을 수 있다. 이때 상기 식각 은 성장용 기판이 노출될 때까지 실시하는 것이 바람직하나, 반드시 이에 한정되는 것은 아니다. In this case, the plurality of
그런 다음, 상기 발광 적층체(100)의 제2도전형 반도체층(130) 상부에 제2전극층(200)을 형성한다. Thereafter, the
다음으로, 도 5 (b)에 도시된 바와 같이, 상기 제2전극층(200) 및 상기 다수의 발광 적층체(100)들을 감싸는 제1절연층(300)을 형성하고, 도 5 (c)에 도시된 바와 같이, 상기 제1절연층(300)을 선택적으로 제거하여 제2전극층(200)의 일부 영역을 노출시킨다.Next, as shown in FIG. 5B, a first insulating
그런 다음, 도 5(d)에 도시된 바와 같이, 상기 제1절연층(300), 제2전극층(200). 제2전도성 반도체층(130) 및 활성층(120)을 관통하는 콘택홀(400)을 하나 이상 형성한다. 이때 상기 콘택홀(400)의 일면은 제1도전형 반도체층(110)에 접촉되고, 다른 면은 후술할 제1전극층(500)에 접촉되어, 제1도전형 반도체층(110)과 제1전극층(500)을 전기적으로 연결시킨다. 한편, 필요에 따라, 상기 콘택홀 (400) 내부에 절연층을 형성하는 공정을 추가로 실시할 수 있다.Then, as shown in Figure 5 (d), the first insulating
상기와 같은 과정에 의해 콘택홀(400)이 형성된 다음, 도 5 (e)에 도시된 바와 같이, 제1전극층(500)을 형성한다. 이때 상기 제1전극층(500)은 상기 콘택 홀(400)의 및 이웃한 발광 적층체 상부의 제2전극층(130)의 노출 영역에 접촉하도록 형성된다.After the
후속적으로 도 5(f)에 도시된 바와 같이, 상기 제1전극층(500) 상부에 제2절연층(300')을 형성한다. 이때 상기 제2절연층(300')은 말단에 위치하는 발광 적층체(100) 상부에 위치하는 제1전극층(500)의 상에는 형성되지 않는 것이 바람직하다. Subsequently, as illustrated in FIG. 5F, a second insulating
다음으로, 도 5(g)에 도시된 바와 같이, 상기 제1절연층 상부에 도전성 기판(600)을 적층하고, 성장용 기판을 제거한다. 이때 상기 도전성 기판(600)은 도금법 또는 기판접합법을 이용하여 형성될 수 있다.Next, as illustrated in FIG. 5G, the
다음으로, 도 5(h)에 도시된 바와 같이, 다른 말단에 위치하는 발광 적층체를 일부 식각하여 제2전극층(200)을 외부로 노출시킨다.Next, as shown in FIG. 5H, the light emitting stack positioned at the other end is partially etched to expose the
상기한 본 발명의 제조 방법을 이용하면, 제1전극층과 제2전극층을 전기적으로 접속시키기 위한 별도의 공정이 요구되지 않기 때문에 생산성 및 수율이 우수하다는 장점이 있다. 또한, 제1전극층과 제2전극층이 모두 발광 소자의 내부에 형성되어, 배선이 외부로 배출되어 있는 경우보다 내구성이 우수하다는 장점도 있다.By using the above-described manufacturing method of the present invention, since a separate process for electrically connecting the first electrode layer and the second electrode layer is not required, there is an advantage of excellent productivity and yield. In addition, since both the first electrode layer and the second electrode layer are formed inside the light emitting element, there is an advantage that the durability is superior to that when the wiring is discharged to the outside.
도 1은 본 발명의 반도체 발광 장치의 제1구현예를 도시한 도면이다.1 is a diagram showing a first embodiment of a semiconductor light emitting device of the present invention.
도 2는 본 발명의 반도체 발광 장치의 제2구현예를 도시한 도면이다.2 is a diagram showing a second embodiment of the semiconductor light emitting device of the present invention.
도 3은 제2구현예의 반도체 발광 장치에 포함되는 발광 소자의 상부 평면도를 도시한 도면이다.3 is a top plan view of a light emitting element included in the semiconductor light emitting device of the second embodiment.
도 4는 본 발명의 반도체 발광 장치 제조 방법의 제1실시예를 설명하기 위한 도면이다.4 is a view for explaining a first embodiment of the method for manufacturing a semiconductor light emitting device of the present invention.
도 5는 본 발명의 반도체 발광 장치의 제조 방법의 제2실시예를 설명하기 위한 도면이다. 5 is a view for explaining a second embodiment of the method for manufacturing the semiconductor light emitting device of the present invention.
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090016059A KR100972980B1 (en) | 2009-02-25 | 2009-02-25 | Semiconductor light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090016059A KR100972980B1 (en) | 2009-02-25 | 2009-02-25 | Semiconductor light emitting device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100972980B1 true KR100972980B1 (en) | 2010-07-29 |
Family
ID=42646141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090016059A Expired - Fee Related KR100972980B1 (en) | 2009-02-25 | 2009-02-25 | Semiconductor light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100972980B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017073865A1 (en) * | 2015-10-26 | 2017-05-04 | Lg Electronics Inc. | Display device using semiconductor light emitting device and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635902B1 (en) | 2002-05-24 | 2003-10-21 | Para Light Electronics Co., Ltd. | Serial connection structure of light emitting diode chip |
| KR20060121454A (en) * | 2005-05-24 | 2006-11-29 | 엘지전자 주식회사 | Light emitting device array manufacturing method |
| KR20070047058A (en) * | 2005-11-01 | 2007-05-04 | 서울옵토디바이스주식회사 | A light emitting device in which a plurality of cells are combined and a method of manufacturing the same |
| US20080230765A1 (en) | 2007-03-19 | 2008-09-25 | Seoul Opto Device Co., Ltd. | Light emitting diode |
-
2009
- 2009-02-25 KR KR1020090016059A patent/KR100972980B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635902B1 (en) | 2002-05-24 | 2003-10-21 | Para Light Electronics Co., Ltd. | Serial connection structure of light emitting diode chip |
| KR20060121454A (en) * | 2005-05-24 | 2006-11-29 | 엘지전자 주식회사 | Light emitting device array manufacturing method |
| KR20070047058A (en) * | 2005-11-01 | 2007-05-04 | 서울옵토디바이스주식회사 | A light emitting device in which a plurality of cells are combined and a method of manufacturing the same |
| US20080230765A1 (en) | 2007-03-19 | 2008-09-25 | Seoul Opto Device Co., Ltd. | Light emitting diode |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017073865A1 (en) * | 2015-10-26 | 2017-05-04 | Lg Electronics Inc. | Display device using semiconductor light emitting device and method for manufacturing the same |
| US9831222B2 (en) | 2015-10-26 | 2017-11-28 | Lg Electronics Inc. | Display device using semiconductor light emitting device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101891257B1 (en) | Light Emitting Device and Manufacturing Method thereof | |
| KR100891761B1 (en) | Semiconductor light emitting device, manufacturing method thereof and semiconductor light emitting device package using same | |
| US8648369B2 (en) | Light emitting device and method of fabricating the same | |
| KR100849826B1 (en) | Light emitting device and package containing same | |
| US5369289A (en) | Gallium nitride-based compound semiconductor light-emitting device and method for making the same | |
| US6998642B2 (en) | Series connection of two light emitting diodes through semiconductor manufacture process | |
| KR101978968B1 (en) | Semiconductor light emitting device and light emitting apparatus | |
| EP1727218A2 (en) | Method of manufacturing light emitting diodes | |
| US20100219426A1 (en) | Light emitting device having vertically stacked light emitting diodes | |
| US7994523B2 (en) | AC light emitting diode having improved transparent electrode structure | |
| US9450017B2 (en) | Semiconductor light emitting device and method of fabricating the same | |
| US20120326118A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| KR101047720B1 (en) | Light emitting device, method of manufacturing light emitting device, | |
| KR20100079843A (en) | Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same | |
| US20240297207A1 (en) | Light emitting device | |
| KR20010088929A (en) | AlGaInN LED device and their fabrication method | |
| JP2006073618A (en) | Optical element and manufacturing method thereof | |
| KR100887072B1 (en) | Semiconductor light emitting device, and semiconductor light emitting device package using same | |
| KR100972980B1 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| KR101158077B1 (en) | High efficiency light emitting diode and method of fabricating the same | |
| KR100676061B1 (en) | Manufacturing method of light emitting diode | |
| CN102522473B (en) | Semiconductor light-emitting device, production method of semiconductor light-emitting device, and semiconductor light-emitting device packaging part | |
| KR100700531B1 (en) | Light emitting diodes and manufacturing method thereof | |
| KR20110059669A (en) | Light emitting diode array and manufacturing method thereof | |
| KR20120073396A (en) | Light emitting diode and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20140724 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20140724 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |