[go: up one dir, main page]

KR100968888B1 - 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 - Google Patents

상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100968888B1
KR100968888B1 KR1020080096529A KR20080096529A KR100968888B1 KR 100968888 B1 KR100968888 B1 KR 100968888B1 KR 1020080096529 A KR1020080096529 A KR 1020080096529A KR 20080096529 A KR20080096529 A KR 20080096529A KR 100968888 B1 KR100968888 B1 KR 100968888B1
Authority
KR
South Korea
Prior art keywords
phase change
change material
material layer
memory device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080096529A
Other languages
English (en)
Other versions
KR20100037284A (ko
Inventor
윤성민
유병곤
정순원
이승윤
박영삼
이준석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080096529A priority Critical patent/KR100968888B1/ko
Priority to US12/428,628 priority patent/US8445887B2/en
Publication of KR20100037284A publication Critical patent/KR20100037284A/ko
Application granted granted Critical
Publication of KR100968888B1 publication Critical patent/KR100968888B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자는 기판, 상기 기판 상에 형성되고, 복수의 단자를 구비하는 제 1 금속 전극층, 상기 기판의 상부에서 상기 제 1 금속 전극층의 단자를 연결하는 형태로 형성되고, 자기 발열형 채널 구조로 구성되는 상변화 재료층, 상기 제 1 금속 전극층 및 상기 상변화 재료층 상부에 형성된 절연층, 상기 제 1 금속 전극층의 상부에 형성된 비아 홀, 그리고 상기 비아 홀을 매립하는 형태로 형성된 제 2 금속 전극층을 포함한다. 따라서, 별도의 발열 전극을 사용하지 않고 상변화 물질 자체의 저항에 따른 발열 현상을 이용하여 메모리 동작을 수행함으로써, 금속 전극의 열전도에 따른 열손실을 최소화하여 스위치 소자의 소비전력을 감소시킬 수 있다.
프로그래머블, 스위치, 상변화, 비휘발성 메모리, 재구성형 LSI

Description

상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법{THE NON-VOLATILE PROGRAMABLE SWITCH DEVICE USING PHASE-CHANGE MEMORY DEVICE AND THE MANUFACTURING METHOD THEREOF}
본 발명은 프로그래머블 스위치 소자에 관한 것이다. 특히 본 발명은 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법에 관한 것이다.
최근 전자 산업의 기술 발전 경향은 다음과 같이 요약할 수 있다. 첫 번째는 휴대기기 및 디지털 가전을 중심으로 한 세트 어플리케이션 기기의 고기능화 및 멀티미디어 컨텐츠 탑재에 따른 디지털 부품 위주의 발전 추세이다. 두 번째는 방송, 통신, 컴퓨터 등 각 개별 기술 분야의 통합에 따른 전자 부품의 소형, 원칩화 경향의 확대이다. 세 번째는 소비자의 요구가 점차로 세분화되고 다양화되면서 부품의 수명 주기는 단축되고, 소량 및 다품종화의 경향이 강화되고 있다는 점이다.
이러한 전자 부품 사업의 발전 경향은 다양화 된 기능과 수요에 맞추어 그 때마다 반도체 칩 전체를 새로 제작하는 대신, 회로의 일부 기능을 사용자의 요구 에 맞게 재구성하여 다양한 기능을 구현하는 재구성형(reconfigurable) LSI의 적극적인 개발 노력으로 구체화되고 있는 상황이다. 기존의 재구성형 LSI를 대표하는 FPGA (Field Programmable Gate Array)의 경우, LSI의 회로 일부를 재구성하기 위한 프로그래머블 스위치 매트릭스를 탑재하고 있으며, 상기 프로그래머블 스위치 매트릭스를 구성하는 단위 스위치 소자로서 SRAM 또는 플립플롭(flip-flop)과 패스게이트(pass-gate)로 구성된 스위치 소자를 일반적으로 사용하고 있으나, 다음과 같은 문제점을 가진다.
첫째는 구성이 거대한 칩 면적을 차지하기 때문에 높은 제조 비용을 야기한다는 점이다. 두 번째는 트랜지스터 스위치 소자가 갖는 높은 저항 값과 거대한 칩 면적에서 야기되는 배선 길이 증가에 따른 기생 성분의 증대가 동작 속도의 저하를 초래한다는 점이다. 세 번째는 스위치 매트릭스 자체의 점유 면적이 논리 LSI의 점유 면적보다 너무 넓어 논리 회로를 구성하는 데 있어서 효율이 떨어지고, 병렬 연산 능력이 저하된다는 점이다. 네 번째는 스위치에 사용되는 메모리 자체가 휘발성 메모리이기 때문에, 전원 차단 시 정보 유실의 위험이 많으며 결과적으로 LSI 외부에 별도의 외장 메모리를 필요로 한다는 점이다.
따라서 상기 문제를 해결하기 위한 신규 프로그래머블 스위치 소자의 실현이 요구되고 있는 상황이다.
상기 재구성형 LSI를 구성하는 스위치 소자에 요구되는 중요한 성능은 다음과 같다.
첫 번째로, 온(ON) 상태의 저항값이 가능한 한 낮아야 한다는 점이다. 온 상태의 저항값이 높으면 스위치 매트릭스의 구동시 각 스위치 소자에서 상당한 양의 전압 강하가 발생하여 전체 매트릭스 구동에 어려움이 있을 뿐만 아니라, 스위치 소자의 저항 값 때문에 발생하는 신호 지연 현상이 현저하게 나타난다. 현재 SRAM과 패스게이트로 구성된 스위치 소자의 온 저항값은 수 킬로오옴에 달하고 있으나, 이상적으로는 이 값을 1/10 정도로 낮출 필요가 있다. 두 번째는 스위치 소자의 셀 면적이 작아야 한다는 점이다. 위에서 언급한 바와 같이 현행의 구성 방식에서는 전체 재구성형 LSI에서 스위치 매트릭스를 구성하는 면적이 논리 회로 부분을 구성하는 면적에 비해 지나치게 크기 때문에 전체 LSI의 구성 효율을 크게 떨어뜨리고 있다. 소형의 새로운 스위치 소자를 도입한다면 스위치 셀 면적 자체를 감소시킬 수 있을 뿐만 아니라, 전체 재구성형 LSI에서 논리 회로 부분의 점유율을 늘려 LSI 성능 향상을 도모할 수 있다. 즉, 논리 회로 영역 사이의 거리가 단축되면 배선 부분에서 발생하는 기생 성분을 감소시켜 전체 LSI의 동작 지연 시간을 줄일 수 있다. 세 번째는 비휘발성의 특징을 가져야 한다는 점이다. 기존의 SRAM과 패스게이트로 구성되는 스위치 소자의 경우에는 전원을 차단하면 저장된 메모리가 소실되는 구조이기 때문에, 이를 방지하기 위해 별도의 비휘발성 메모리를 LSI 외부에 탑재해야 할 필요가 있다. 그 방식에는 두 가지 문제가 발생하는데, 별도의 비휘발성 메모리를 LSI 외부에 탑재함으로써 전체 LSI의 면적이 증가하는 것은 물론 동작 전압 측면에서도 불리하다. 또한 외부에 탑재된 비휘발성 메모리는 부정 억세스를 통한 정보 유출의 가능성이 높아, 신규 제품 개발 과정에서 주로 사용되는 재구성형 LSI의 보안성을 크게 떨어뜨리는 원인이 된다. 따라서, 상기 재구성형 LSI를 구성하는 스위치 소자 자체에 비휘발성을 부여하여 LSI 내부에 내장하는 형태로 스위치 매트릭스를 구성하는 것이 바람직하다. 네 번째는 저전압 동작이 가능해야 한다는 점이다. 최근 플래시메모리를 스위치 소자로 사용하여 비휘발성 스위치 매트릭스를 탑재한 재구성형 LSI가 등장하고 있으나, 플래시메모리는 기본적으로 동작 전압이 높아 회로 내부에 별도의 승압 회로를 마련해야 할 필요가 있다. 따라서 저전압으로 구동하는 비휘발성 프로그래머블 스위치 소자의 실현이 바람직하다. 다섯 번째는 반복 기록 동작에 대한 충분한 신뢰성을 갖추어야 한다는 점이다. 현행의 SRAM과 패스게이트로 구성되는 스위치 소자는 반복 기록 동작에 관한 제한 사항은 없으나 애초에 휘발성 소자이기 때문에 비휘발성의 메모리 동작을 기대할 수 없다. 또한 위에서 언급한 플래시메모리 스위치 소자의 경우, 반복 기록 동작 횟수는 105 회 정도에 불과하다. 따라서 보다 고신뢰성의 반복 기록 동작을 담보할 수 있는 신규 스위치 소자를 도입하는 것이 바람직하다. 여섯 번째는 비휘발성의 프로그램 특성을 갖는 스위치 소자는 기억된 정보를 장시간에 걸쳐 보존할 수 있는 능력을 갖추어야 한다는 점이다. 이 특성은 리텐션(retention) 특성이라고 일컬어진다. 일반적으로 메모리 기능을 달성하기 위한 소자 요구 성능에서 리텐션 특성은 매우 중요하며, 이것은 비휘발성 메모리의 동작 신뢰성을 나타내는 중요한 지표가 된다. 재구성형 LSI에 탑재되는 비휘발성 프로그래머블 스위치 소자의 경우에도 저장된 정보를 유지하는 리텐션 기능은 매우 중요하며, 메모리 소자와는 달리 LSI 회로 내부에 탑재되어 사용하기 때문에 언제나 일정 조건의 전압 바이어스 가 인가된 상태에서 사용하는 경우가 많다는 점이 일반 메모리 소자와 다른 점이다. 따라서, 재구성형 LSI용 스위치 소자는 실제 사용 조건의 바이어스 인가 상태에서도 저장된 정보를 안정적으로 보존하는 고도의 리텐션 특성이 요구된다.
이러한 기술적인 문제의 해결을 통해 본 발명에 따른 재구성형 LSI용 비휘발성 프로그래머블 나노 스위치 소자를 실현 가능한 가장 유력한 후보 기술의 하나는 스위치 소자로서 비휘발성 상변화형 메모리 소자를 사용하는 것이다.
상변화 메모리 (Phase-Chage Memory) 소자는 재료가 갖는 결정 상태에 따라 그 저항 값이 바뀌는 상변화 재료를 이용하여, 적절한 조건의 전류 또는 전압의 인가 방법을 선택함으로써 재료가 갖는 결정 상태를 제어하는 방법으로 정보를 저장하고, 재료의 결정 상태에 따른 저항값의 변화로부터 저장된 정보의 종류를 판독하여 메모리 동작을 실현한다. 이 때, 재료의 결정 상태는 저저항의 특성을 가지며, 비정질 상태는 고저항의 특성을 가지게 된다. 이러한 특성을 이용하면 비휘발성의 정보 저장 기능은 물론, 저저항 상태와 고저항 상태의 온/오프 동작을 이용하여 효과적인 스위칭 동작을 실현할 수 있다.
한편 상변화 메모리 소자를 제작하기 위한 상변화 재료로는 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)이 일정한 조성을 갖는 칼코게나이드계 금속합금, 특히 게르마늄-안티몬-텔레륨의 조성이 2:2:5인 Ge2Sb2Te5(GST)가 주로 채용되어 왔다. 상기 조성의 GST는 앞서 설명한 바와 같이 레이저 광에 의한 상변화 현상을 이용하는 광저장매체의 핵심재료로도 널리 이용되어 왔기 때문에, 재료의 물리적 특성에 관해서 는 많이 알려져 있다. 특히 2:2:5 조성의 GST 재료가 광저장형 정보매체에서 널리 사용된 이유는, 이 조성의 GST 재료가 비정질 상태와 결정 상태의 전이 과정이 매우 가역적으로 수행된다는 점과 결정화 과정에 이르는 속도가 상당히 빠르다는 점, 그리고 상전이의 연속성이 뛰어나다는 점 등이 거론되고 있으며, 이러한 특성은 상변화형 반도체 메모리 소자의 적용에 있어서도 여전히 유효한 장점으로 받아들여 지고 있다. 따라서, 상기 조성의 GST 재료는 상변화형 메모리 소자에도 용이하게 적용될 수 있을 것으로 판단되고 있으며, 실제로 업체를 중심으로 진행되고 있는 상변화 메모리 소자의 대부분은 GST 재료를 채용하고 있다.
또한, 상변화 메모리의 제작에 있어서는, 소자의 제작 공정이 기존의 실리콘 기반 소자 제작 공정과 잘 정합하기 때문에, DRAM과 동등한 정도의 높은 집적도를 쉽게 구현할 수 있다는 점이 장점이다. 이에 비해 상변화 메모리와 경합하는 자기저항형 (Magneto-Resistive) 메모리 및 강유전체 메모리 (Ferroelectric Memory)의 경우에는, 소자의 미세화에 따라 공정의 난이도가 급격히 높아지거나, 소자의 성능 자체가 열화하는 등의 문제가 발생하고 있다. 따라서, 지금까지의 기술 개발 상황으로 보아 상변화 메모리는 현재의 플래쉬메모리를 대체할 수 있는 가장 유력한 차세대 비휘발성 메모리 후보라고 할 수 있으며, 이러한 이유 때문에 큰 주목을 받고 있는 반도체 메모리 기술이다.
상기 상변화 메모리 소자를 본 발명에 따른 비휘발성 프로그래머블 스위치 소자로서 이용하는 데 있어서 얻을 수 있는 기술적인 장점은 다음과 같다. 첫 번째로, 상변화 메모리 소자의 온저항 값은 수백오옴 정도로, 현행의 SRAM과 패스게이 트로 구성되는 스위치 소자의 수 킬로오옴에 비해 1/10 정도로 줄일 수 있다. 두 번째로, 상변화 메모리 소자로 구성되는 스위치 소자의 셀 면적은, 소자의 면적을 표시할 때 주로 사용되는 회로 설계의 최소 단위 F를 기준으로 하였을 때 최대 8F2 정도로, 현행 SRAM과 패스게이트로 구성되는 스위치 소자의 120F2에 비해 1/15 정도까지 줄일 수 있다. 세 번째로, 앞서 언급한 바와 같이 상변화 메모리는 비휘발성 메모리의 기능을 가지며, 본 발명에 따른 재구성형 LSI의 스위치 매트릭스로 내장되어 별도의 외부 ROM을 구성할 필요가 없다. 네 번째로, 상변화 메모리 소자를 본 발명에 따른 재구성형 LSI용 스위치 매트릭스에 내장하는 경우, 저전압 동작을 구현할 수 있기 때문에 기존의 EEPROM이나 플래시메모리를 이용한 비휘발성 FPGA와는 달리 자체 승압 회로를 구성할 필요가 없으며, 플래시메모리 방식보다 양호한 반복 기록 동작 성능을 확보할 수 있다. 다섯 번째로, 상변화 메모리 소자는 동작 원리를 고려할 때 선택하는 재료의 종류와 소자의 구조에 따라 동작에 필요한 문턱 전압 (threshold voltage)를 용이하게 설정할 수 있기 때문에, 일정 바이어스의 장기 인가 상태에서도 저장한 정보를 용이하게 보존할 수 있을 것으로 기대할 수 있다.
다만, 상변화 메모리 소자를 이용하여 본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 실현을 위해서는 다음의 세 가지 기술적인 이슈를 반드시 해결해야 할 필요가 있을 것으로 판단된다.
본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 실현을 위한 첫 번째 기술적인 이슈는, 상변화 메모리 소자로 구성되는 프로그래머블 스위치 소자의 구 동에 필요한 소비전력을 지금보다 더욱 줄여야 할 필요가 있다는 점이다.
본 발명에 따른 비휘발성 프로그래머블 스위치를 상변화 메모리 소자로 구성하는 경우, 상기 상변화 메모리 소자는 통상적인 CMOS 소자로 구성되는 LSI 회로 내부에 도입되며, 이 경우 상변화 메모리 소자를 정상적으로 동작시키기 위해서 상변화 메모리 소자의 동작 전류를 줄이는 것은 필수적이다.
본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 실현을 위한 두 번째 기술적인 이슈는, 상변화 메모리 소자로 구성되는 프로그래머블 스위치 소자를 LSI와 일체 집적하기 위한 공정의 정합성과 편의성을 확보할 필요가 있다는 점이다.
본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 실현을 위한 세 번째 기술적인 이슈는, 상변화 메모리 소자로 구성되는 프로그래머블 스위치 소자의 메모리 동작 신뢰성을 확보할 필요가 있다는 점이다.
본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 실현을 위해 상변화 메모리 소자를 사용하는 경우, 메모리 소자로서의 상변화 메모리 소자의 동작 신뢰성은 물론, 논리 및 시스템 LSI 내부에서 동작을 수행해야 하는 프로그래머블 스위치 소자로서의 동작 신뢰성을 동시에 고려해야 한다. 이것은 상변화 메모리 소자를 단순히 메모리로 사용하는 경우와 크게 다른 점이며, 이러한 기술적인 이슈를 해결하기 위해 새로운 구조의 상변화 메모리 소자가 필요하다는 점을 이해하는 것은 매우 중요하다. 통상적으로 상변화 메모리 소자 자체의 동작 신뢰성에 관해서는 크게 다음의 두 가지 동작 조건을 생각할 수 있다.
상변화 메모리 소자의 동작 신뢰성과 관련하여 고려되어야 할 첫 번째 동작 조건은, 상변화 메모리 소자의 기록 동작을 반복적으로 수행하였을 때 안정적인 정보의 저장이 이루어져야 한다는 것이다. 다시 말해서, 상변화 메모리 소자의 셋 동작과 리셋 동작을 반복하여 사전에 기록되어 있던 정보를 소거하고 새로운 정보를 재기록하는 반복 기록 특성의 확보가 필수적이다. 현재 학회 등에서 보고되고 있는 상변화 메모리 소자의 반복 기록이 가능한 횟수는 108 정도이나, 이것은 가장 최적 조건에서 제작된 테스트 소자를 이용하여 얻어진 가장 양호한 데이터이며, 실제 메모리 어레이를 구성하는 단위 메모리 소자의 특성 편차 등을 고려할 때, 상변화 메모리 소자의 반복 기록 가능 횟수는 105~107 정도인 것으로 평가된다. 한편, 본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 실현을 위해 상변화 메모리 소자를 사용하는 경우에 요구되는 상변화 메모리 소자의 반복 기록 동작 횟수는 상기 프로그래머블 스위치 소자의 적용 용도에 따라 달라질 수 있다.
상변화 메모리 소자의 동작 신뢰성과 관련하여 고려되어야 할 두 번째 동작 조건은, 소정의 정보를 메모리 소자에 기록한 후 기록된 정보가 소자의 동작 환경 안에서 시간의 경과에 따라 원래의 정보를 그대로 보존하고 있어야 한다는 것이다. 다 시 말해서, 상변화 메모리 소자에 기록된 셋 또는 리셋 상태의 정보값이 장시간에 걸쳐 유지되어야 하며, 특히 메모리 어레이가 내장된 칩이 실제 동작하는 고온에 있어서도 이러한 특성이 충분히 확보되어야 한다. 비휘발성 메모리 특성에 대해 논의하는 경우, 이러한 요구 조건은 주로 데이터 리텐션 특성의 형태로 고려된다. 한편, 상변화 메모리 소자의 경우, 소정의 상변화 재료가 경험하는 열 에너지에 의 해 재료의 결정 상태가 변화하고 결과적으로 재료의 전기적인 저항값이 변화하는 것을 이용하기 때문에, 사용하는 재료의 종류와 소자의 구조를 개선하는 방법으로 상변화 메모리 소자의 리텐션 시간을 향상시키는 것은 매우 중요하다.
은 저항 상태로 정보를 저장하고 있는 스위치 소자가 낮은 저항 상태로 바뀌면서 원래의 정보를 소실하는 경우가 빈번하게 발생할 가능성이 있다. 왜냐하면, 높은 저항 상태에서 낮은 저항 상태로 이행하는 셋 동작은 리셋 동작의 경우보다 비교적 낮은 동작 전압에서 일어나기 때문이다.
또한 본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 실현을 위한 기술적인 이슈의 하나로서, 상변화 메모리 소자로 구성되는 프로그래머블 스위치 소자의 구동에 필요한 소비전력을 지금보다 더욱 줄여야 할 필요가 있다는 점을 앞서 언급한 바 있으나, 상변화 메모리 소자의 프로그래밍 동작에 필요한 소비전력의 감소는, 본 발명에 따른 비휘발성 프로그래머블 스위치 소자로서 상변화 메모리 소자를 사용하는 경우, LSI 회로 내부에서 스위치 소자의 양단에 걸릴 수 있는 전기 신호에 의해 스위치 소자에 저장된 정보가 더욱 쉽게 소실될 수 있다는 것을 의미한다. 결과적으로 프로그래머블 스위치 소자의 동작 전류 감소와 스위치 소자 양단의 전압 바이어스 스트레스에 대한 동작 신뢰성 향상은 서로 트레이드 오프 관계에 있으며, 기존의 2단자 소자 구조를 이용하여 이 두 가지 특성을 모두 개선하는 것은 매우 어려운 일이라는 것을 알 수 있다. 이것은 본 발명에 따른 비휘발성 프로그래머블 스위치 소자를 실현하기 위해 상변화 메모리 소자를 사용하는 경우에 직면하게 되는 매우 중요한 기술적인 이슈이다.
이상에서 고찰한 사항을 바탕으로 상변화 메모리 소자를 본 발명에 따른 비휘발성 프로그래머블 스위치 소자로서 이용하는 데 있어서 얻을 수 있는 장점을 살리면서, 현재 존재하는 기술적인 문제들을 효과적으로 해결하여 소형, 고성능, 고신뢰성의 기능을 갖는 재구성형 LSI 또는 시스템 LSI용 비휘발성 프로그래머블 스위치로서의 필요 충분 조건을 달성하기 위해서는 다음의 두 가지 사항을 고려한 스위치 소자의 구조 및 그 제조 방법을 적용하는 것이 바람직할 것으로 생각된다.
첫 번째 사항은 본 발명에 따른 비휘발성 프로그래머블 스위치 소자로서 기능할 상변화 메모리 소자의 동작 영역의 크기를 현재의 스케일링 규칙에 정합 가능한 나노미터 스케일까지 축소하면서도 소자의 구조를 단순화하고 추가 공정의 도입을 최소화 해야 할 필요가 있다. 선행 연구를 통해 지금까지 제안된 상변화 메모리 소자의 스케일링 방법 또는 위에서 언급한 상변화 메모리 재료와 전극 재료와의 접촉 부분을 단순히 축소하는 방법 등에서는 상당히 복잡한 형태의 추가 공정을 도입해야 할 필요가 있으며, 이는 공정 비용의 증가를 초래하고 소자 자체의 특성 편차를 크게 하는 방향으로 작용할 뿐만 아니라, 재구성형 LSI 또는 시스템 LSI를 구성하는 통상적인 CMOS 트랜지스터 소자 및 관련 소자와의 집적화 정합 공정을 수행하는 데 더욱 큰 어려움을 제공할 수 있다. 결과적으로 상기 첫 번째 사항을 달성하기 위해서는 가장 간단한 구조의 소자 형태를 제공하고 이 소자가 동작 전류의 저감과 동작 신뢰성 향상에 효과적으로 기여하는 것이 가장 바람직하다. 본 발명에서는 상기 첫 번째 사항을 달성하기 위한 유력한 소자 구조로서 상변화 재료의 동작 영역과 전극 재료의 접촉 영역을 사용하지 않고, 자기 발열형 상변화 재료 채널 영 역을 포함하는 본 발명에 따른 비휘발성 프로그래머블 스위치 소자 구조와 그 제조 방법을 제공하고자 한다.
두 번째 사항은 위에서도 언급한 바와 같이 상변화 메모리 소자를 이용하는 본 발명에 따른 비휘발성 프로그래머블 스위치 소자는 그 동작의 특성상 동작 전류 저감과 동작 신뢰성 향상을 동시에 달성하기 어렵다. 이러한 현상이 발생하는 결정적인 이유는 소자의 구조 자체가 2단자로 이루어져 있다는 데 기인한다. 즉 통상적으로 사용되는 트랜지스터 소자를 스위치로 사용하는 경우에는 게이트 단자의 전압 신호의 크기를 조절하는 방식으로 소오스와 드레인 사이를 흐르는 전류의 양을 조절할 수 있다. 하지만 2단자 구조의 상변화 메모리 소자의 경우, 상변화 메모리 소자에 소정의 정보를 입력할 때 사용하는 단자와 이미 저장된 정보를 읽어내기 위해 사용하는 단자가 동일하기 때문에 상기 상변화 메모리 소자를 본 발명에 따른 비휘발성 프로그래머블 스위치 소자로 사용할 때, 양 단자가 재구성형 LSI 또는 시스템 LSI를 구성하는 다른 소자들과 연결되는 경우에도 이 두 단자를 사용할 수 밖에 없으며, 이러한 소자 구조로는 재구성형 LSI 또는 시스템 LSI 내부에서 사용되는 비휘발성 프로그래머블 스위치 소자의 저전력/고신뢰성 동작 특성을 담보할 수 없다. 물론, 상변화 재료를 특별히 개선하거나, 스위치 소자의 동작 방법을 특별히 개선하는 방식으로도 상기 기술적인 이슈를 부분적으로는 해결할 수 있으나, 아직 전혀 개발되어 있지 않은 기술들인 만큼 기술 개발의 부담이 크다고 할 수 있으며, 해당 기술이 개발된다고 하더라도 상기 기술적인 이슈를 완전히 해결하기는 원리적으로 힘들다. 결과적으로 상기 두 번째 사항을 달성하기 위해서는 기존의 2단자 상변화 메모리 소자를 적용하는 대신 쓰기 동작과 읽기 동작을 분리하는 형태로 동작하는 것이 가능한 4단자형 비휘발성 프로그래머블 스위치 소자와 그 제조 방법을 제공하고자 한다.
본 발명이 이루고자 하는 기술적 과제는 본 발명에서 해결하고자 하는 과제는, 상변화 메모리 소자의 실용화를 위하여 소비 전력을 절감하여 메모리 셀의 크기를 감소시키고, 메모리 동작의 신뢰성을 보장할 수 있는 상변화 메모리 소자를 이용한 4단자형 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자는 기판; 상기 기판 상에 형성되고, 복수의 단자를 구비하는 제 1 금속 전극층; 상기 기판의 상부에서 상기 제 1 금속 전극층의 단자와 전기적으로 접촉하는 복수의 도입 영역 및 상기 복수의 도입 영역 사이에 위치하는 채널 영역을 가지며, 자기 발열형 채널 구조로 구성되는 상변화 재료층; 상기 제 1 금속 전극층 및 상기 상변화 재료층 상부에 형성된 절연층; 상기 제 1 금속 전극층의 상부에 형성된 비아 홀; 및 상기 비아 홀을 매립하는 형태로 형성된 제 2 금속 전극층을 포함하며, 상기 상변화 재료층의 상기 채널 영역은, 제 1 패턴; 및 상기 제 1 패턴보다 긴 길이를 갖고, 상기 제 1 패턴과 교차하는 형태로 구성되는 제 2 패턴을 가진다.
상기 상변화 재료층에서 상기 채널 영역의 면적은 상기 도입 영역의 면적보다 작을 수 있다.
상기 채널 영역의 면적에 대한 상기 도입 영역의 면적의 비는 10 이상인 상변화 메모리 소자를 이용할 수 있다.
상기 제 1 금속 전극층은, 상기 제 1 패턴을 통해 연결되고 쓰기 동작에서 동작하는 한 쌍의 쓰기용 단자; 및 상기 제 2 패턴을 통해 연결되고 읽기 동작에서 동작하는 한 쌍의 읽기용 단자를 포함할 수 있다.
상기 상변화 재료층은 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)계 Ge2Sb2 + xTe5로 구성되고, 상기 Ge2Sb2 + xTe5에 과량으로 첨가되는 안티몬의 조성(x)은 0.12 내지 0.32인 상변화 메모리 소자를 이용할 수 있다.
또한, 본 발명의 한 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 제조 방법은 기판 상에 제 1 금속 전극층을 형성하여 복수의 패턴으로 패터닝하는 단계; 상기 기판 상에 상변화 재료층을 증착하는 단계; 상기 상변화 재료층을 상기 제 1 금속 전극층의 패턴과 전기적으로 접촉하는 복수의 도입 영역 및 상기 복수의 도입 영역 사이에 위치하는 채널 영역을 갖도록 패터닝하는 단계; 상기 제 1 금속 전극층 및 상기 상변화 재료층의 상부에 절연층을 형성하는 단계; 상기 제 1 금속 전극층의 상부에 비아 홀을 형성하는 단계; 및 상기 비아 홀을 매립하는 형태로 제 2 금속 전극층을 형성하는 단계를 포함하고, 상기 채널 영역을 갖도록 패터닝하는 단계는, 제 1 패턴; 및 상기 제 1 패턴보다 긴 길이를 갖고, 상기 제 1 패턴과 교차하는 형태를 갖는 제 2 패턴을 갖도록 패터닝한다.
상기 상변화 재료층은, 상기 채널 영역의 면적은 상기 도입 영역의 면적보다 작은 상변화 메모리 소자를 이용할 수 있다.
상기 상변화 재료층을 패터닝하는 단계는, 상기 상변화 재료층의 상부에 하드 마스크 패턴을 형성하는 단계; 아르곤과 사불화탄소의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 사용하여 상기 상변화 재료층을 식각하는 단계; 및 상기 하드 마스크 패턴을 제거하는 단계를 포함할 수 있다.
상기 상변화 재료층을 식각하는 단계에서,아르곤 가스와 사불화탄소 가스의 혼합 가스에 대한 사불화탄소 가스의 비(CF4/Ar+CF4)는 10% 내지 60%인 상변화 메모리 소자를 이용할 수 있다.
상기 상변화 재료층의 상부에 상기 하드 마스크 패턴을 형성하는 단계는, 상기 상변화 재료층 상에 질화 티타늄 하드 마스크층을 형성하는 단계; 상기 질화 티타늄 하드 마스크층 상에 포토레지스트 패턴을 형성하는 단계; 및 아르곤 가스와 염소 가스의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 사용하여 상기 질화 티타늄 하드 마스크층을 식각하는 단계를 포함할 수 있다.
상기 질화 티타늄 하드 마스크층을 식각하는 단계에서, 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%인 상변화 메모리 소자를 이용할 수 있다.
상기 하드 마스크 패턴을 제거하는 단계에서, 상기 하드 마스크 패턴은 아르곤 가스와 염소 가스의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 사용하여 제거되고, 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%인 상변화 메모리 소자를 이용할 수 있다.
본 발명은 별도의 발열 전극을 사용하지 않고 상변화 물질 자체의 저항에 따른 발열 현상을 이용하여 메모리 동작을 수행함으로써, 금속 전극의 열전도에 따른 열손실을 최소화하여 스위치 소자의 소비전력을 감소시킬 수 있다.
또한, 본 발명은 상변화 재료층에서 상변화가 일어나는 영역이 금속 전극과 접촉하지 않는 구조를 제공함으로써, 금속 전극과의 접촉에 따라 발생하는 소자 동작 파괴 기구를 방지하여 메모리 동작의 신뢰성을 증가시킬 수 있다.
또한, 본 발명은 리소그래피 공정과 식각 공정을 사용하는 비교적 간단한 공정으로 상변화 메모리 재료층을 미세 패터닝하는 방법을 제공함으로써, 본 발명에 따른 자기 발열형 채널 구조를 포함하는 스위치 소자를 용이하게 구현할 수 있다.
또한, 본 발명은 읽기 동작과 쓰기 동작을 각각 다른 길이의 상변화 재료 패턴으로 연결된 별도의 단자를 통해 수행함으로써, 상변화 메모리 소자를 가지는 스위치 소자의 동작 신뢰성을 향상시킬 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 구조를 나타내는 평면도이고, 도 1b는 도 1a의 단면도이다.
도 1a 및 1b를 참조하면, 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자는 기판(10), 기판(10) 상에 형성된 4 개의 제 1 금속 전극층(12), 4 개의 제 1 금속 전극층(12) 사이에 형성되는 상변화 재료층(14), 제 1 금속 전극층(12) 및 상변화 재료층(14) 상에 형성되는 절연층(16) 및 제 1 금속 전극층(12) 상에 형성된 비아 홀(18)을 매립하는 제 2 금 속 전극층(20)을 포함한다.
기판(10)은 예컨대 실리콘 기판 또는 실리콘의 표면을 열산화하여 형성하는 실리콘 산화막 기판을 사용한다.
기판(10) 상에는 본 발명에 따른 4단자형 비휘발성 프로그래머블 스위치 소자의 네 개의 단자 역할을 하는 제1금속 전극층(12)이 형성된다. 제1 금속 전극층(12)는 저저항의 금속 전극 재료로 구성되며, 금속 전극은 예컨대 백금(Pt), 텅스텐(W), 티탄텅스텐합금(TiW) 등을 통상적인 금속 전극의 형성 방법, 예컨대 스퍼터링이나 전자빔 금속증착법 등에 의해 형성된다. 제1 금속 전극층(12)의 두께는 금속 전극으로서의 저저항 특성을 충분히 나타낼 수 있는 정도의 두께로 형성하는 것이 바람직하며, 본 발명에 따른 비휘발성 프로그래머블 스위치 소자는 상변화 메모리 소자를 이용하기 때문에, 스위치 소자를 제조하는 데 있어서, 후속 공정에서 형성될 상변화 재료층(14)이 제1 금속 전극층의 측벽 부분에서 절단되지 않도록 너무 두껍게 형성하지 않는 것이 바람직하다. 형성된 제1 금속 전극층(12)은 본 발명에 따른 4단자형 비휘발성 프로그래머블 스위치 소자에 전기 신호를 공급하기 위한 네 개의 단자로서 기능할 수 있도록 패터닝 된 네 개의 영역을 가진다.
패터닝 된 제1 금속 전극층(12) 및 기판(10) 상부에는 본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 프로그래밍 동작 영역의 역할을 할 상변화 재료층(14)이 형성된다. 상변화 재료층(14)은 칼코게나이드 계열 금속 원소의 합금으로 구성될 수 있다. 상변화 재료층(14)은 금속 합금의 구성 원소 및 조성에 따라 다양한 상변화 특성을 가지며, 이것은 상변화 메모리 소자의 동작에 매우 중요한 역할을 한다. 상변화 재료층(14)을 구성하는 칼코게나이드 계열 금속 원소의 대표적인 예로서 Ge, Se, Sb, Te, Sn, As 등을 들 수 있으며, 이들 원소의 적절한 조합에 의해 상기 칼코게나이드 상변화 재료가 형성된다. 또한, 상변화 재료층(14)의 특성 향상을 위해서는 상기 칼코게나이드계 금속 원소의 조합 이외에, Ag, In, Bi, Pb 등의 원소가 혼합되는 경우가 있다. 바람직하게는, 상변화 재료층(14)은 Ge, Sb, Te이 2:2:5 의 비율로 조합된 Ge2Sb2Te5 (GST)가 가장 통상적인 재료로 사용되어 왔으며, GST 이외의 재료로서 As-Sb-Te계의 칼코게나이드 합금 재료 (K. Nakayama et al., Jpn, J. Appl. Phys., Vol. 39, pp.6157-6161, 2000 참조), 또는 Se-Sb-Te계의 칼코게나이드 합금 재료 (K. Nakayama et al., Jpn, J. Appl. Phys., Vol. 32, pp.404-408, 2003 참조)를 사용할 수 있다. 또한, 삼원계 칼코게나이드 재료 이외의 이원계 칼코게나이드 재료도 본 발명에 따른 스위치 소자의 상변화 재료층(14)을 구성하는 데 사용될 수 있다. 본 발명에서 사용하기 적합한 이원계 칼코게나이드 재료의 예를 들면, Sb-Se계의 칼코게나이드 합금 재료 (S. M. Yoon et al. IEEE Electr. Dev. Lett., vol. 27, pp. 445-447, 2006 참조), 또는 Sb-Te계의 칼코게나이드 합금 재료 (M. H. R. Lankhorst, Nature Materials, vol. 42, pp. 404-409, 2005 참조), 또는 In-Se계의 칼코게나이드 합금 재료 (H. Lee et al., Jpn, J. Appl. Phys., vol. 44, pp.4759-4763, 2005 참조)가 있다. 상변화 재료층(14)는 상변화 특성을 가진 비칼코게나이드계 합금 재료를 사용할 수도 있으며, 적합한 비칼코게나이드계 재료의 예를 들면 Zn-Sb계의 금속 글래스계 합금 재 료 (T. J. Park et al., Jpn, J. Appl. Phys., Vol. 46, pp.L543-545, 2007 참조)가 있다.
상변화 재료층(14)을 형성하기 위하여, 예를 들면 스퍼터링 성막법 또는 전자빔 증착법 또는 유기금속 기상화학증착법 등을 사용할 수 있다. 상변화 재료층(14)은 소정의 식각 공정을 이용하여 패터닝함으로써 소정의 위치, 즉 제1 금속 전극층(12)의 일부와 기판(10)의 일부를 포함하고, 패터닝 된 네 개의 제1금속 전극층(12)을 연결하는 형태로 형성된다. 본 발명에 따른 4단자형 비휘발성 프로그래머블 스위치 소자의 제작에 있어서, 상변화 재료층(14)의 막 두께, 패턴의 크기 및 형상은 프로그래머블 스위치 소자의 동작 특성을 결정하는 매우 중요한 공정 변수이다. 상변화 재료층(14)의 패턴 형상의 특징에 대해서는 도 2를 참조하여 더욱 자세하게 설명하기로 한다.
한편, 상변화 재료층(14)의 패터닝을 위해 건식 식각 공정 방법을 최적화 하는 것은 본 발명에 따른 프로그래머블 스위치 소자의 동작 성능 확보 여부를 좌우하는 매우 중요한 기술이다. 따라서 상변화 재료층(14)의 패터닝 방법에 대해서는 도 3을 참조하여 더욱 자세하게 설명하기로 한다.
상변화 재료층(14) 상부에는 본 발명에 따른 프로그래머블 스위치 소자의 열적 절연층 구실을 하는 절연체 박막층(16)이 형성된다. 절연체 박막층(16)은 실리콘산화막 또는 실리콘질화막 등으로 형성할 수 있으나, 이에 한정되지 않고 유사한 특성을 갖는 기타 절연 물질층을 사용할 수 있다. 예컨대, 실리콘산화막을 절연체 박막층(16)으로 사용하는 경우, 저온에서 화학적 기상증착법(chemical vapor deposition)에 의해 실리콘산화막을 형성하는 것이 바람직하다. 이는 절연체 박막층(16)이 형성되는 과정에서 상기 상변화 재료층(16)이 산화되거나, 상기 상변화 재료층(14)을 구성하는 원소의 조성이 변경되는 것을 막기 위함이다. 예를 들어, 실리콘산화막, 실리콘질화막(SiN), 실리콘계 절연층 또는 저온에서 형성할 수 있는 유기계 절연층 중에서 선택된 적어도 어느 하나 이상을 사용할 수 있다. 절연체 박막층(16)의 열전달 특성은 본 발명에 따른 프로그래머블 스위치 소자의 동작 특성에 중요한 영향을 미치므로, 재료의 선택에 신중을 기할 필요가 있다.
절연체 박막층(16)이 상변화 재료층(14)에서 발생하는 열이 소자 외부로 손실되는 것을 차단하는 역할을 하므로 절연체 박막층(16)의 열전도도가 가능한 낮아야 하고, 절연체 박막층(16)과 상기 상변화 재료층(14) 사이에서 과도한 스트레스가 발생하지 않아야 한다.
절연체 박막층(16)의 형성을 통해 소자분리 공정을 진행할 수 있다. 절연체 박막층(16)과 제1 금속 전극층(12)이 수직 단면 방향으로 겹치는 영역 일부에는 비아홀(18)이 형성되고, 비아홀(18)을 매립하는 형태로 프로그래머블 스위치 소자, 스위치 어레이 및 기타 소자 영역, 그리고 회로의 형성을 위한 배선층의 역할을 하는 제2 금속 전극층(20)이 형성된다.
제2 금속 전극층(20)은 제1 금속 전극층(12)과 같이 저저항의 금속 전극으로 형성된다. 제2금속 전극층(20)은 동시에 스위치 어레이 전체를 구성하는 배선층의 역할을 할 수 있기 때문에, 통상적인 반도체 소자 공정에서 적용 가능한 배선 전극 재료 및 그에 해당하는 형성 방법을 이용하여 형성할 수 있다.
도 2a는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 4단자형비휘발성 프로그래머블 스위치 소자에 포함되는 상변화 재료층의 패터닝 형상의 예를 나타내는 도면이고, 도 2b는 도 2a에 도시된 상변화 재료층의 채널 영역을 확대한 도면이다.
도 2a를 참조하면, 본 발명에 따른 4단자형 단자형비휘발성 프로그래머블 스위치 소자의 상변화 재료층은 중앙 부분에 위치한 채널 영역(210) 및 상기 채널 영역의 상하좌우에 위치하고 상기 채널 영역보다 큰 면적을 갖는 네 개의 도입 영역(220)으로 구성된다. 이때, 도입 영역(220)은 제 1 금속 전극층(12)과 물리적으로 접촉하여 전기적으로 연결된다.
또한, 채널 영역(210)은 도입 영역(220)에 비하여 적은 면적을 갖는다. 이에 따라, 채널 영역(210)은 도입 영역(220)에 비하여 높은 저항값을 갖고, 상변화 재료층을 흐르는 전류에 의해 유발되는 주울열은 저항값이 높은 채널 영역(210)에 집중된다. 이러한 원리에 따라, 상변화 재료층에 열에너지를 인가하는 별도의 전극을 사용하지 않고도, 상변화 재료층의 자기 발열을 통해 상변화를 유도함으로써 상변화 메모리 소자의 메모리 동작을 수행할 수 있다.
한편, 발열효과는 저항값이 높은 부분과 낮은 부분의 저항비가 클수록 현저하게 발현되는바, 도입 영역(220)과 채널 영역(210)의 면적비는 상변화 메모리 소자의 크기를 현저하게 증가시키지 않는 범위에서 가능한 크게 선택될 필요가 있다. 일 실시예에서, 채널 영역(210)의 면적에 대한 도입 영역(220)의 면적의 비는 10 이상이 될 수 있다. 또한, 도입 영역(220)의 형상은 도입 영역(220)의 저항값을 가 능한 낮출 수 있는 형태로 설계되는 것이 바람직하다.
도 2b를 참조하면, 채널 영역(210)은 길이가 서로 다른 두 개의 패턴이 서로 교차하는 형태로 구성되고, 채널 영역(210)의 단부는 네 개의 도입 영역에 각각 연결된다. 일 실시예에서, 채널 영역(210)은 십자 형태로 구성될 수 있다.
이때, 채널 영역(210)을 길이가 서로 다른 두 개의 패턴으로 구성하는 것은 본 발명의 핵심적인 부분으로써, 길이가 서로 다른 두 개의 패턴은 각각 상변화 메모리 소자의 읽기 동작과 쓰기 동작에서 사용된다. 보다 자세히 설명하면, 쓰기 동작에서는 상대적으로 길이가 짧은 제 1 패턴(211)에 소정의 전기 신호를 인가하고, 전류의 인가로 발생하는 주울열을 통해 상변화 재료층의 결정 상태를 변화시킴으로써 소정의 정보 상태를 저장하게 된다. 한편, 읽기 동작에서는 상대적으로 길이가 긴 제 2 패턴(212)에 쓰기 동작에 인가되는 전기신호의 전압보다 낮은 전압을 갖는 전기 신호를 인가하여 이미 저장된 정보를 저항값의 형태로 읽어낼 수 있다. 즉, 채널 영역(210)에서 길이가 서로 다른 두 개의 패턴이 교차하는 부분이 메모리 소자의 실질적인 동작 영역이 되고, 이 영역의 저항값을 채널 영역(210)의 제 2 패턴(212)을 통해 읽어들임으로써 메모리 동작이 구현된다.
도 1 내지 도 2에서 참조한 본 발명에 따른 상변화 메모리 소자를 이용하는 4단자형 비휘발성 프로그래머블 스위치 소자의 구조적인 특징을 정리하여 기술하면 다음과 같다.
본 발명에 따른 상변화 메모리 소자를 이용하는 4단자형 비휘발성 프로그래머블 스위치 소자의 첫 번째 구조적인 특징은 상변화 메모리 소자의 동작을 구현하 는 상변화 메모리 재료층의 동작 영역이 어떤 전극층과도 접촉하지 않는 구조를 가진다는 것이다.
상변화 재료층 상하부에 상기 발열성 금속 전극층 또는 하부 전극층 및 상부 전극층이 배치되는 경우, 상변화 메모리 소자의 동작을 위해 인가되는 전기 신호에 의해 발생한 주울열이 통상적으로 열전도도가 높은 상하부 금속 전극층으로 소실되어 상변화 재료층의 상전이를 위해 사용 가능한 주울열의 양을 크게 제한할 수 있으며, 결과적으로 발생한 주울열 대비 상변화 재료층의 상전이에 기여할 수 있는 주울열의 양이 크게 줄어들어 상변화 메모리 소자의 동작 전류값을 크게 하는 직접적인 원인이 된다. 또한, 상기 상변화 메모리 소자의 반복 기록 동작에 있어서 상기 상변화 재료층 상하부에 위치하는 상하부 금속 전극층의 구성 원소가 상기 상변화 재료층 내부로 확산되어 결과적으로 상변화 메모리 소자의 동작 신뢰성을 저해할 수도 있다.
그러나, 본 발명에 따른 상변화 메모리 소자를 이용하는 4단자형 비휘발성 프로그래머블 스위치 소자의 경우, 프로그래밍 동작에 참여하는 상기 상변화 재료층의 채널 영역이 어떠한 금속 전극층과도 접촉하지 않는 특징을 가지고 있기 때문에 위에서 언급한 통상적인 상변화 메모리 구조에 있어서의 두 가지 불리한 점을 모두 회피할 수 있다.
본 발명에 따른 상변화 메모리 소자를 이용하는 4단자형 비휘발성 프로그래머블 스위치 소자의 두 번째 구조적인 특징은 상변화 메모리 소자의 동작을 구현하는 상변화 메모리 재료층의 형성과 미세 패터닝을 매우 간단한 공정으로 달성할 수 있다는 점이다.
즉, 단일 박막층으로 형성한 상변화 재료층을 소정의 리소그래피 공정과 식각 공정을 통해 상기 도 1 내지 도 2에서 제시한 형상에 따라 패터닝 하는 비교적 단순한 공정을 통해 수행 가능하다는 특징을 가지고 있기 때문에 상변화 메모리 소자의 동작 전류 절감과 동작 신뢰성 향상을 보다 용이하게 달성할 수 있다. 따라서 본 발명에 따른 상변화 메모리 소자를 이용하는 4단자형 비휘발성 프로그래머블 스위치 소자의 경우, 상기 상변화 재료층의 형성 공정, 보다 구체적으로는 적절한 식각 공정의 확보가 본 구조의 특징을 충분히 살려 본 발명에 따른 상변화 메모리 소자의 성능을 향상시킬 수 있는 핵심적인 기술 요소임을 알 수 있다.
이하에서는 상변화 재료층의 미세 구조 형성 공정 방법에 대하여 도 3a 내지 도3e를 참고하여 상세히 설명한다.
도 3a 내지 3e는 본 발명의 일 실시예에 따른 4단자형 상변화 메모리 소자를 제조하는 과정을 나타내는 도면이다.
도 3a를 참조하면, 먼저 기판(10)이 제공된다. 이때, 기판(10)은 실리콘 기판 또는 실리콘의 표면을 열산화하여 형성하는 실리콘 산화막 기판으로 구성될 수 있다.
도 3b를 참조하면, 기판(10) 상에 스퍼터링 또는 전자빔 금속증착법 등을 이용하여 제 1 금속 전극층(12)을 증착한다. 일 실시예에서, 제 1 금속 전극층(12)은 백금(Pt), 텅스텐(W), 티탄텅스텐합금(TiW) 등의 금속으로 구성될 수 있다.
또한, 증착된 제 1 금속 전극층(12)을 건식 식각 또는 습식 식각을 포함하는 통상적인 금속 패터닝 방법을 사용하여 네 개의 영역으로 패터닝한다.
도 3c를 참조하면, 기판(10) 상에서 네 개의 영역으로 패터닝된 제 1 금속 전극층(12)을 연결하는 형태로 상변화 재료층(14)을 형성한다. 이때, 상변화 재료층(14)은 제 1 금속 전극층(12)과의 전기적 연결을 강화하기 위하여 제 1 금속 전극층(12)의 일부분을 덮는 형태로 증착될 수 있다. 상변화 재료층(14)은 스퍼터링 성막법, 전자빔 증착법 또는 유기금속 기상화학증착법 등에 의해 증착될 수 있다.
본 발명에 따른 상변화 메모리 소자를 이용하는 비휘발성 프로그래머블 스위치 소자의 제작에 있어서 상변화 재료층의 재료는 Ge-Sb-Te으로 구성된 Ge2Sb2 + xTe5 (0≤x≤0.32) 합금 재료를 사용하는 것을 특징으로 한다. 특히 상기 Ge2Sb2 + xTe5 (0≤x≤0.32) 상변화 재료층에서 추가적으로 첨가하는 안티몬의 양(x)은 매우 중요하다. 보다 구체적으로는, 상기 Ge2Sb2+xTe5 (0≤x≤0.32) 상변화 재료층에서 추가적으로 첨가하는 안티몬의 양(x)은 상기 상변화 재료층이 가지는 결정 상태가 단일상의 결정 구조를 가지고, 상기 상변화 재료층이 가지는 비정질 상태의 저항값이 결정화 온도 부근의 고온에서 장시간동안 일정하게 유지되는 두 가지의 조건을 만족하는 범위에서 선택하는 것이 바람직하다. 또한 상기 Ge2Sb2+xTe5 (0≤x≤0.32) 상변화 재료층에서 추가적으로 첨가하는 안티몬의 양(x)은 상기 두 가지 조건을 만족하면서 동시에 상변화형 메모리 소자에 요구되는 기타 특성, 보다 구체적으로는 동작 전류 및 동작 속도, 반복 동작 기록 특성 등을 현저히 훼손하지 않는 범위에서 선택하는 것이 바람직하다.
바람직하게는, Ge2Sb2+xTe5에 추가적으로 첨가되는 안티몬(Sb)의 양(x)는 0.12 내지 0.32로 설정될 수 있다.
본 발명에 따른 Ge2Sb2+xTe5 (0≤x≤0.32) 상변화 재료층은 RF 마그네트론 스퍼터링 방법에 의해 형성될 수 있다.
이때, 안티몬 조성의 변화를 위해 타겟은 2:2:5 조성의 Ge2Sb2Te5 타겟과 Sb 타겟을 각각 사용하고, Sb 타겟에 인가하는 스퍼터링 파워 조건을 변경하여 안티몬 조성을 변경할 수 있다. 일 실시예에서, Ge2Sb2Te5 타겟에 인가하는 스퍼터링 파워 조건은 100W이다.
증착된 상변화 재료층(14)은 도입 영역 및 채널 영역으로 구성되는 패턴으로 리소그래피 및 건식 식각 공정 등을 이용하여 패터닝된다. 이때, 상변화 재료층(14)의 패턴은 자기 발열형 채널 구조로 동작하기 위하여 각각의 전극과 전기적으로 연결된 넓은 면적의 도입 영역과 상기 도입 영역의 사이에 위치하여 상변화를 통한 메모리 동작을 구현하는 좁은 면적의 채널 영역으로 구성된다. 또한, 상기 채널 영역은 패턴의 길이가 서로 다른 두 개의 영역이 서로 교차하는 형태로 구성된다. 일 실시예에서, 상변화 재료층(14)의 채널영역은 폭과 길이가 모두 500nm 이하가 되도록 형성될 수 있다.
상변화 재료층(14)의 미세 패터닝 공정은 전체 제조공정의 복잡도 및 상변화 메모리 소자의 성능을 결정하는 가장 핵심적인 공정인 바, 이하에서 도 4a 내지 4e의 예시를 참조하여 더 자세히 설명하기로 한다.
도 3d를 참조하면, 제 1 금속 전극층(12) 및 상변화 재료층(14) 상부에 절연층(16)을 형성한다. 일 실시예에서, 절연층(16)은 실리콘산화막, 실리콘질화막과 같은 실리콘계 절연층 또는 저온에서 형성할 수 있는 유기계 절연층 등으로 형성될 수 있다. 상변화 재료층(14)이 산화되거나 상변화 재료층(14)을 구성하는 원소의 조성이 변경되는 것을 막기 위하여, 절연층(16)은 저온에서 화학적 기상증착법(chemical vapor deposition)에 의해 증착되는 것이 바람직하다.
도 3e를 참조하면, 제 1 금속 전극층(12)의 상부에 비아 홀(18)을 형성하고, 비아 홀(18)을 매립하는 형태로 제 2 금속 전극층(20)을 형성한다.
일 실시예에서, 비아 홀(18)은 절연층(16)을 습식 또는 건식으로 식각하는 공정을 통해 형성될 수 있으며, 비아 홀(18)의 패터닝 공정은 통상적인 포토 리소그래피 공정을 이용할 수 있다. 예를 들어, 절연층(18)이 실리콘 산화막인 경우 불산계의 습식 식각액을 이용하여 제 1 금속 전극층(12)의 상부에 비아 홀(18)을 형성할 수 있다.
비아 홀(18)을 형성한 후 스퍼터링 또는 전자빔 금속증착법 등을 이용하여 비아 홀(18)을 매립하는 형태로 제 2 금속 전극층(20)을 증착한다. 일 실시예에서, 제 2 금속 전극층(20)은 백금(Pt), 텅스텐(W), 티탄텅스텐합금(TiW) 등의 금속으로 구성될 수 있다.
이하에서는 도 4a 내지 도 4e를 참고하여, 본 발명의 일 실시예에 의한 상변화 재료층의 미세 패턴 형성 방법에 대하여 설명한다.
도 4a 내지 4d는 본 발명의 일 실시예에 따른 비휘발성 프로그래머블 스위치 소자의 상변화 메모리 소자의 제조 방법에서 상변화 재료층 패터닝 공정을 나타내는 도면이고, 도 4e는 상변화 재료층인 Ge2Sb2Te5 박막층과 하드 마스크층인 질화 티타늄 박막층의 식각율 및 식각 선택성을 나타내는 그래프이다.
본 발명에 따른 상변화 메모리 소자를 이용하는 비휘발성 프로그래머블 스위치 소자의 제작에 있어서, 본 발명의 일 실시예에 의한 상변화 재료층의 미세 패턴 형성 방법은 기판(40) 상부에 상변화 재료로 이용되는 Ge2Sb2+xTe5 (0≤x≤0.32) 박막층을 형성하는 것을 포함한다. 이어서, 본 발명은 상기 Ge2Sb2+xTe5 (0≤x≤0.32) 박막층 상부에, 건식 식각 공정을 위한 하드 마스크 재료로 질화 티타늄 박막을 형성하는 것을 포함한다. 이어서 본 발명은 식각 가스로 아르곤과 염소의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 먼저 질화 티타늄 박막의 하드 마스크 패턴을 형성한 직후, 선행 공정에 이어 진행되는 연속적인 공정에서, 식각 가스로 아르곤과 사불화탄소의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 Ge2Sb2+xTe5 (0≤x≤0.32) 박막층을 건식 식각하여 Ge2Sb2+xTe5 (0≤x≤0.32) 박막의 미세 패턴을 형성하는 것을 포함한다.
상기 헬리콘 플라즈마 건식 식각 장치를 이용하여 Ge2Sb2+xTe5 (0≤x≤0.32) 박막층을 건식 식각할 때, RF 소스 전력은 500와트(W) 내지 1200와트(W)이고, RF 바이어스 전력은 100와트(W) 내지 600와트(W)이고, 공정 압력은 3mTorr 내지 5mTorr인 조건에서 수행하는 것이 바람직하다. 상기 질화 티타늄 하드 마스크 박막 층을 건식 식각할 때, 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%의 조건에서 수행하는 것이 바람직하며, 상기 Ge2Sb2+xTe5 (0≤x≤0.32) 박막층을 건식 식각할 때, 아르곤과 사불화탄소의 혼합 가스에 대한 사불화탄소 가스의 비(CF4/Ar+CF4)는 10% 내지 60%의 조건에서 수행하는 것이 바람직하다.
본 발명에 따른 상변화 메모리 소자를 이용하는 비휘발성 프로그래머블 스위치 소자의 제작에 있어서 초미세 상변화 재료층을 형성하기 위한 첫 번째 단계는 리소그래피 공정을 이용하여 포토 레지스트의 패턴을 형성하는 단계이다.
도 4a를 참조하면, 상변화 재료층(42)이 기판(40) 상에 형성되고, 상변화 재료층(42)을 패터닝하기 위한 마스크 층으로서 질화 티타늄 하드 마스크층(44)을 DC 스퍼터링 방법으로 형성한다. 일 실시예에서, 상변화 재료층(42) 및 질화 티타늄 하드 마스크층(44)의 두께는 각각 500Å이다.
질화 티타늄 하드 마스크층(44) 상부에 포토 레지스트를 도포한 후, 노광 및 현상의 과정을 거쳐 레지스트 패턴(46)을 형성한다. 상기 리소그래피 공정에는 다양한 광원이 탑재된 리소그래피 장비가 사용될 수 있으나, 100nm 이하의 미세 패턴을 형성하기 위해서는 ArF 엑시머 레이저를 광원으로 사용하는 리소그래피 장비 또는 전자빔을 광원으로 사용하는 전자빔 리소그래피 장비가 사용될 수 있다.
상기 리소그래피 공정에는 다양한 광원이 탑재된 리소그래피 장비가 사용될 수 있으나, 100nm 이하의 미세 패턴을 형성하기 위해서는 ArF 엑시머 레이저를 광 원으로 사용하는 리소그래피 장비 또는 전자빔을 광원으로 사용하는 전자빔 리소그래피 장비가 사용되는 것이 일반적이다. 이 예로, 전자빔 리소그래피 장비와 네거티브형 전자빔 레지스트인 하이드로젠 실세스키옥산(hydrogen silsesquioxane, HSQ)을 사용하여 패턴을 형성할 수 있다.
본 발명에 따른 상변화 메모리 소자를 이용하는 비휘발성 프로그래머블 스위치 소자의 제작에 있어서 초미세 상변화 재료층을 형성하기 위한 두 번째 단계는 형성된 상기 HSQ 레지스트 패턴층을 마스크로 하여 먼저 질화 티타늄 하드 마스크층의 식각 공정을 수행하는 단계이다.
도 4b를 참조하면, 레지스트 패턴(46)을 마스크로 하여 질화 티타늄 하드 마스크층(44)의 식각 공정을 수행한다. 일 실시예에서, 질화 티타늄 하드 마스크층(44)은 헬리콘 플라즈마 소스를 이용하는 건식 식각 장치를 이용하여 식각될 수 있고, 식각 가스로 아르곤과 염소의 혼합 가스를 이용할 수 있다. 이때, 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 설정되고, 소스 전원의 전력은 500W 내지 1200W(바람직하게는 600W)로 인가되고, 바이어스 전원의 전력은 100W 내지 600W(바람직하게는 150W)로 인가될 수 있다. 또한, 공정 챔버 압력은 3mTorr 내지 5mTorr(바람직하게는 5mTorr)로 인가되고, 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%의 범위에서 설정될 수 있다.
본 실시예에서, 상기 질화 티타늄 하드 마스크층의 식각 공정에서 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)를 20%에서 수행하는 이유 식각 가스 조건이 상기 질화 티타늄 박막층의 하드 마스크 패턴을 형성하는 데 가장 적합하기 때문이다.
한편, 도 4e를 참고하면, 상기 식각 가스 조건에서 질화 티타늄 박막의 식각율은 약 210nm/min로, 건전한 형상의 하드 마스크 패턴을 신속하게 형성하는 데 적합하다. 한편, 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 10%인 조건에서는 상기 질화 티타늄의 식각율이 약 80nm/min로 다소 느린 편이며, 또한 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 40%인 조건에서는 상기 질화 티타늄의 식각율이 290nm/min으로 매우 빠른 편이나, 상기 Ge2Sb2+xTe5 박막의 식각율도 580nm/min으로 상당히 빠르다. 따라서, 하드 마스크 패턴 형성 공정의 편의성과 하드 마스크 패턴 형성시 Ge2Sb2+xTe5 박막과의 식각 선택성을 종합적으로 고려할 때, 본 실시예에서 제공한 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 20%의 조건은 상기 질화 티타늄 하드마스크을 형성하는 데 가장 바람직한 조건이라고 할 수 있다.
한편, 상기 식각 조건에 의해 상기 질화 티타늄 하드 마스크 패턴을 형성하면, 상기 질화 티타늄 패턴 상부에 형성되어 있는 HSQ 전자빔 레지스트층은 그 두께가 현저히 얇아지거나, 경우에 따라서는 모두 제거된 상태가 된다.
본 발명에 따른 상변화 메모리 소자를 이용하는 비휘발성 프로그래머블 스위치 소자의 제작에 있어서 초미세 상변화 재료층을 형성하기 위한 세 번째 단계는 상기 식각 공정에 의해 패터닝 된 질화 티타늄 하드 마스크를 이용하여, 상기 Ge2Sb2+xTe5 박막층의 식각 공정을 수행하는 단계이다.
도 4c를 참조하면, 패터닝된 질화 티타늄 하드 마스크(44)를 이용하여 상변화 재료층(42)의 식각 공정을 수행한다. 일 실시예에서, 상변화 재료층(42)은 헬리콘 플라즈마 소스를 이용하는 건식 식각 장치를 이용하여 식각될 수 있고, 식각 가스로 아르곤과 사불화탄소의 혼합 가스를 이용할 수 있다. 이때, 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 설정되고, 소스 전원의 전력은 500W 내지 1200W(바람직하게는 600W)로 인가되고, 바이어스 전원의 전력은 100W 내지 600W(바람직하게는 150W)로 인가될 수 있다. 또한, 공정 챔버 압력은 3mTorr 내지 5mTorr(바람직하게는 5mTorr)로 인가되고, 아르곤과 사불화탄소의 혼합 가스에 대한 사불화탄소 가스의 비(CF4/Ar+CF4)는 10% 내지 60%의 범위에서 설정될 수 있다.
상변화 재료층의 식각 공정에서 아르곤과 사불화탄소의 혼합 가스를 이용한 이유는, 이미 레지스트층이 대부분 소진된 상태에서 아르곤과 염소의 혼합 가스를 이용하여 식각 공정을 수행하면, 높은 식각율 특성을 갖는 질화 티타늄 하드 마스크 패턴이 동시에 식각되어 패턴의 균일성과 건전성을 확보할 수 없을 뿐만 아니라, 마스크 자체가 빠른 속도로 식각되기 때문에 소정의 크기를 갖는 상변화 재료층의 미세 패턴을 형성할 수 없기 때문이다.
결과적으로 도 4e에서와 같이, Ge2Sb2+xTe5 박막층의 미세 패턴 형성 방법에 있어서, 하드 마스크로서 질화 티타늄 박막층을 사용하는 것은 상기 Ge2Sb2+xTe5 박막의 식각 공정에 있어서 아르곤과 사불화탄소의 혼합 가스를 사용할 수 있는 전제 조건을 제공한다.
또한 본 실시예에서, 상기 GST 박막층의 식각 공정에서 아르곤과 사불화탄소의 혼합 가스에 대한 사불화탄소 가스의 비(CF4/Ar+CF4)를 20%에서 수행하는 이유는, 이 식각 가스 조건이 상기 GST 박막의 미세 패턴을 형성하는 데 가장 적합하기 때문이다. 즉, 상기 GST 박막의 미세 패턴 형성을 위한 식각 공정에서는 상기 질화 티타늄 하드 마스크 상기 GST 박막과의 높은 식각 선택성을 유지하는 것이 필요하다.
질화 티타늄 하드 마스크와 Ge2Sb2+xTe5 박막과의 식각 선택성, Ge2Sb2+xTe5 박막의 식각율 및 Ge2Sb2+xTe5 미세 패턴의 식각 프로파일 특성 등을 종합적으로 고려할 때, 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 20%인 조건이 상기 GST 박막의 미세 패턴을 형성하는 데 바람직한 조건일 수 있다.
또한, 도 4e를 참조하면, 아르곤과 사불화탄소의 혼합 가스를 사용하는 경우 질화 티타늄 하드 마스크 패턴은 거의 식각되지 않으며, 이에 따라 Ge2Sb2+xTe5로 구성되는 상변화 재료층과 높은 식각 선택성을 유지할 수 있다.
아르곤과 사불화탄소의 혼합 가스에 대한 사불화탄소 가스의 비(CF4/Ar+CF4)가 10%, 20%, 40%로 증가함에 따라, 질화 티타늄에 대한 GST 박막의 식각 선택성은 10.2, 9.6, 7.7의 순으로 감소하는 것을 확인할 수 있다. 따라서, 두 재료의 식각 선택성만을 고려한다면, 아르곤과 사불화탄소의 혼합 가스에 대한 사불화탄소 가스의 비(CF4/Ar+CF4)가 10%인 조건에서 상변화 재료층의 미세 패턴을 형성하는 것이 바람직하다.
반면, 아르곤과 사불화탄소의 혼합 가스에 대한 사불화탄소의 가스의 비 (CF4/Ar+CF4)가 40% 이상인 조건은, 질화 티타늄 하드 마스크 패턴과 Ge2Sb2+xTe5 박막의 식각 선택성을 충분히 높일 수 없는 조건일뿐만 아니라, 사불화탄소의 과다 유입으로 인해 하드 마스크 패턴 상부에 불필요한 탄소층이 잔류하여 Ge2Sb2+xTe5 미세 패턴의 식각 프로파일을 훼손할 가능성이 있다. 따라서, 질화 티타늄 하드 마스크와 Ge2Sb2+xTe5 박막과의 식각 선택성, Ge2Sb2+xTe5 박막의 식각율 및 Ge2Sb2+xTe5 미세 패턴의 식각 프로파일 특성 등을 종합적으로 고려할 때, 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 20%인 조건이 상변화 재료층의 미세 패턴을 형성하는 데 가장 바람직한 조건이라고 할 수 있다.
본 발명에 따른 상변화 메모리 소자를 이용하는 비휘발성 프로그래머블 스위치 소자의 제작에 있어서 초미세 상변화 재료층을 형성하기 위한 네 번째 단계는 상기 두 번째 내지 세 번째 단계의 식각 공정을 통해 패터닝 된 상기 Ge2Sb2+xTe5 박막층 상부에 잔류하고 있는 상기 질화 티타늄 하드 마스크 패턴을 완전히 제거하는 단계이다.
도 4d를 참조하면, 패터닝된 상변화 재료층(42)의 상부에 잔류하고 있는 질화 티타늄 하드 마스크 패턴을 제거한다. 일 실시예에서, 하드 마스크 패턴은 헬리콘 플라즈마 소스를 이용하는 건식 식각 장치를 이용하여 제거될 수 있고, 식각 가스로 아르곤과 염소의 혼합 가스를 이용할 수 있다. 이때, 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 설정되고, 소스 전원의 전력은 500W 내지 1200W(바람직하게는 600W)로 인가되고, 바이어스 전원의 전력은 100W 내지 600W(바람직하게는 150W)로 인가될 수 있다. 또한, 공정 챔버 압력은 3mTorr 내지 5mTorr(바람직하게는 5mTorr)로 인가되고, 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%의 범위에서 설정될 수 있다.
도 4e를 참조하면, 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 10%인 경우 질화 티타늄 박막의 식각율은 약 80nm/min로 다소 느린 편이지만, 잔류하고 있는 질화 티타늄 박막층의 두께는 이미 충분히 얇은 상태이며, 이미 형성한 상변화 재료층의 미세 패턴의 형상을 심하게 훼손하지 않아야 하는바, 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 10%인 조건에서 질화 티타늄 하드 마스크 패턴의 제거 과정을 수행함이 가장 바람직하다.
도 5a는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용하는 쓰기와읽기 동작이 분리된 비휘발성 프로그래머블 스위치 소자의 쓰기 동작을 설명하기 위한 도면이고, 도 5b는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용하는 쓰기와 읽기 동작이 분리된 비휘발성 프로그래머블 스위치 소자의 읽기 동작을 설명하기 위한 도면이다.
도 5a를 참조하면, 본 발명에 따른 4단자형 상변화 메모리 소자에 소정의 정보를 저장하는 쓰기 동작은 네 개의 단자(W1, W2, RO1, RO2) 중 두 개를 사용하여 수행된다. 이때, 쓰기 동작에 사용되는 한 쌍의 쓰기용 단자(W1, W2)는 상변화 재료층의 채널 영역을 구성하는 서로 다른 길이의 두 개의 패턴 중 상대적으로 짧은 길이를 갖는 제 1 패턴을 통해 연결되는 단자이다.
쓰기 동작에 사용되는 두 개의 단자(W1, W2)에 인가되는 전압은 저장될 상태의 종류, 즉 셋 상태를 저장할 것인가 또는 리셋 상태를 저장할 것인가에 따라 상이하게 설정될 수 있다. 또한, 이미 저장되어 있는 상태를 변경하여 새로운 정보를 저장하는 동작을 수행하는 경우에도 동일한 쓰기용 단자(W1, W2)들이 사용된다.
이때, 쓰기 동작에 사용되지 않는 두 개의 단자(RO1, RO2)에 별도의 전압 신호를 인가하지는 않으나, 상기 쓰기 동작의 제어성을 높이거나 상기 쓰기 동작에 사용되는 동작 전압의 범위를 조절하기 위한 목적으로 소정의 전압 신호를 인가할 수도 있다.
도 5b를 참조하면, 본 발명에 따른 4단자형 상변화 메모리 소자에 저장된 소정의 정보를 판독하는 읽기 동작은 네 개의 단자(W1, W2, RO1, RO2) 중 두 개를 사용하여 수행된다. 이때, 읽기 동작에 사용되는 한 쌍의 읽기용 단자(RO1, RO2)는 상변화 재료층의 채널 영역을 구성하는 서로 다른 길이의 두 개의 패턴 중 상대적으로 긴 길이를 갖는 제 2 패턴을 통해 연결되는 단자이다.
읽기 동작에 사용되는 두 개의 단자에 인가되는 전압의 크기는 저장되어 있 는 정보의 상태가 셋 상태인지 혹은 리셋 상태인지를 판독할 수 있을 정도의 범위에서 선택하는 것이 바람직하며, 상기 쓰기 동작에 사용되는 전압의 크기보다 작게설정되는 것이 바람직하다. 이때, 읽기 동작에 사용되는 두 개의 단자는 제 1 패턴보다 긴 길이를 갖는 제 2 패턴을 통해 전기적으로 연결되어 있는바, 읽기 동작에 사용되는 두 개의 단자를 통해 상변화 재료층의 상전이를 일으켜 정보 상태를 변경하기 위해서는 제 1 패턴에 인가되는 쓰기 전압보다 더 큰 값의 전압을 인가해야 한다. 따라서, 쓰기 전압보다 작은 읽기 전압을 사용하는 경우, 읽기 전압의 인가에 의해 미리 저장되어 있던 정보 상태가 변경되는 것을 방지할 수 있으며, 이에 따라 상변화 메모리 소자의 동작 신뢰성을 향상시킬 수 있다.
본 발명에 따른 상변화 메모리 소자를 이용하는 쓰기와 읽기 동작이 분리된 4단자형 비휘발성 프로그래머블 스위치 소자에 있어서 적절한 동작 방법을 제공하기 위해 다음과 같은 세 가지 점에서 중요하다.
첫 번째 중요성은, 상기 채널 영역의 길이를 변경하여 셋 동작 전압과 리셋 동작 전압의 크기를 조절할 수 있기 때문에, 본 발명에 따른 4단자형 프로그래머블 스위치를 제작하는 데 있어서, 서로 길이가 다른 두 개의 채널 영역을 교차하여 구성하는 구조를 갖는 상기 4단자형 프로그래머블 스위치 소자에서 정보의 쓰기 동작은 어느 한 쪽 채널보다 짧은 길이를 갖는 채널 영역을 이용하고, 정보의 읽기 동작은 어느 한 쪽 채널보다 긴 길이를 갖는 채널 영역을 이용할 수 있다는 점이다. 본 발명에 따른 비휘발성 프로그래머블 스위치 소자는 재구성형 LSI 또는 시스템 LSI 내부에서 회로를 구성하는 다른 소자들과 연결되어 사용하게 되며, 이 때 인가 되는 전압 신호는 통상적인 상변화 메모리 소자에 저장되어 있는 정보를 읽어내기 위해 인가되는 작은 크기의 전압 신호보다 큰 값이 될 가능성이 많으며, 이처럼 통상적인 경우보다 큰 읽기 전압을 이용하여 프로그래머블 스위치 소자에 저장된 정보의 값을 읽어내어 사용한다면 상기 읽기 전압에 의해 사전에 저장된 정보가 훼손되어서는 안된다. 본 발명에서 제공하는 4단자형 비휘발성 프로그래머블 스위치 소자는 채널 영역의 길이에 따라 셋 동작 전압과 리셋 동작 전압을 변경할 수 있기 때문에 통상의 경우보다 큰 읽기 전압이 인가되는 경우에도 정보의 재기록 동작이 일어나지 않도록 읽기 동작용 채널 영역의 길이를 길게 설정하는 것이 가능하다.
두 번째 중요성은, 상기 채널 영역의 길이를 조절하여 본 발명에 따른 4단자형 비휘발성 프로그래머블 스위치 소자의 사용에 있어서 프로그래밍 동작에 필요한 동작 전류의 값을 충분히 줄여 저소비전력형 프로그래밍 동작을 실현하면서도 쓰기 동작에 사용하는 단자와 LSI 내부에서 본 발명에 따른 프로그래머블 스위치 소자가 다른 회로 구성 요소들과 연결되는 단자를 완전히 분리함으로써 상기 프로그래머블 스위치 소자에 저장된 정보의 신뢰성을 동시에 높일 수 있다는 점이다.
세 번째 중요성은, 쓰기 동작에 사용되는 채널 영역의 길이를 임의로 조절함으로써 본 발명에 따른 4단자형 비휘발성 프로그래머블 스위치 소자의 프로그래밍 문턱 전압을 일정 범위 안에서 임의로 조절할 수 있다는 점이다. 이러한 특징을 이용하면 본 발명에 따른 비휘발성 프로그래머블 스위치 소자의 응용 분야에 따라서는 각 소자의 프로그래밍 전압의 크기를 바꾸어 다양한 전압 범위에서 스위칭 동작을 구현하는 보다 기능성이 확장된 프로그래머블 스위치 어레이를 구현할 수 있다.
한편, 본 발명에서는 위에서 설명한 바와 같이 쓰기 동작과 읽기 동작을 분리할 수 있는 4단자형 비휘발성 프로그래머블 스위치 소자의 구조 및 그 구동 방법을 제공하고 있으나, 동일한 개념을 적용하여 변경 가능한 상기 구동 방법에 있어서는 상기 비휘발성 프로그래머블 스위치 소자의 단자의 수를 세 개로 줄일 수 있다. 즉, 도 5a 내지 b를 참조하여 설명한 바와 같이, 상기 비휘발성 프로그래머블 스위치 소자의 읽기 및 쓰기 동작에서는 각 동작에 소요되는 두 개의 단자 중 한 개가 공통의 접지 전극으로 사용될 수 있다. 이 경우에는 상기 두 개의 접지 단자를 공통의 접지 단자로 사용할 수 있으며, 상기 비휘발성 프로그래머블 스위치 소자로 구성하는 스위치 어레이 또는 스위치 매트릭스의 구성 방식과 응용 분야에 따라서, 본 발명에서 제공하는 4단자형 비휘발성 프로그래머블 스위치 소자는 세 개의 단자를 갖는 3단자형으로 구성될 수도 있다.
도 6a 및 6b는 본 발명의 일 실시예에 따른 4단자형 상변화 메모리 소자의 주사전자현미경(SEM) 사진이다.
도 6b는 도 6a의 점선으로 표시된 부분을 확대한 것이다. 도 6a 및 6b를 참조하면, 본 발명에 따른 4단자형 상변화 메모리 소자를 상술한 실시예를 적용하여 양호하게 제작할 수 있음을 알 수 있다. 이때, 채널 영역을 구성하는 패턴의 길이를 각각 100nm 및 500nm로 설계한 경우, 실제 제작된 채널의 길이는 약 120nm 및 485nm이다.
도 7은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 인가 전압에 따른 소자 저항값 변화를 나타내는 그래프이다.
도 7을 참조하면, 4.8V와 1.8V의 전압이 인가되었을 때 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자가 각각 리셋 및 셋 상태로 정상적으로 상전이됨을 알 수 있다. 또한, 상변화 메모리 소자의 쓰기와 읽기 동작을 분리하여 프로그래밍된 정보 저장 상태를 읽어내는 경우 저항값을 기준으로 약 1000배 정도의 온오프 마진을 확보할 수 있음을 알 수 있다.
한편, 앞에서 설명된 본 발명에 따른 상변화 메모리 소자의 구조, 재료의 조합 및 소자 제조 방법은 상변화 메모리 소자의 특성을 향상시키기 위해 부분적으로 변경될 수 있다. 본 발명에 따른 자기 발열형 채널 구조를 포함하는 상변화 메모리 소자는 도 1에서 참조한 소자 구조로 한정되는 것이 아니고 다양한 형태로 제조할 수 있다.
즉, 전술한 상변화 메모리 소자의 구조 및 제조 방법은 본 발명에 따른 상변화 메모리 소자의 상세한 내용을 효과적으로 설명하기 위한 대표적인 소자구조 및 제조 방법으로 이해되어야 할 것이다. 이에 따라, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 범주 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1a는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 의 구조를 나타내는 평면도이고, 도 1b는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 의 구조를 나타내는 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자에 포함되는 상변화 재료층의 패터닝 형상의 예를 나타내는 도면이고, 도 2b는 도 2a에 도시된 상변화 재료층의 채널 영역을 확대한 도면이다.
도 3a 내지 3e는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자를 제조하는 과정을 나타내는 도면이다.
도 4a 내지 4d는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 제조 방법에서 상변화 재료층 패터닝 공정을 나타내는 도면이고, 도 4e는 상변화 재료층인 Ge2Sb2Te5 박막층과 하드 마스크층인 질화 티타늄 박막층의 식각율 및 식각 선택성을 나타내는 그래프이다.
도 5a는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 쓰기 동작을 설명하기 위한 도면이고, 도 5b는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 읽기 동작을 설명하기 위한 도면이다.
도 6a 및 6b는 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 주사전자현미경(SEM) 사진이다.
도 7은 본 발명의 일 실시예에 따른 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 인가 전압에 따른 소자 저항값 변화를 나타내는 그래프이다.

Claims (12)

  1. 기판;
    상기 기판 상에 형성되고, 복수의 단자를 구비하는 제 1 금속 전극층;
    상기 기판의 상부에서 상기 제 1 금속 전극층의 단자와 전기적으로 접촉하는 복수의 도입 영역 및 상기 복수의 도입 영역 사이에 위치하는 채널 영역을 가지며, 자기 발열형 채널 구조로 구성되는 상변화 재료층;
    상기 제 1 금속 전극층 및 상기 상변화 재료층 상부에 형성된 절연층;
    상기 제 1 금속 전극층의 상부에 형성된 비아 홀; 및
    상기 비아 홀을 매립하는 형태로 형성된 제 2 금속 전극층
    을 포함하며,
    상기 상변화 재료층의 상기 채널 영역은,
    제 1 패턴; 및 상기 제 1 패턴보다 긴 길이를 갖고, 상기 제 1 패턴과 교차하는 형태로 구성되는 제 2 패턴을 가지는
    상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자.
  2. 제1항에 있어서,
    상기 상변화 재료층에서 상기 채널 영역의 면적은 상기 도입 영역의 면적보다 작은
    상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자.
  3. 제2항에 있어서,
    상기 채널 영역의 면적에 대한 상기 도입 영역의 면적의 비는 10 이상인 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 제 1 금속 전극층은,
    상기 제 1 패턴을 통해 연결되고 쓰기 동작에서 동작하는 한 쌍의 쓰기용 단자; 및
    상기 제 2 패턴을 통해 연결되고 읽기 동작에서 동작하는 한 쌍의 읽기용 단자
    를 포함하는 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자.
  5. 제1항에 있어서,
    상기 상변화 재료층은 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te)계 Ge2Sb2 + xTe5로 구성되고, 상기 Ge2Sb2 + xTe5에 과량으로 첨가되는 안티몬의 조성(x)은 0.12 내지 0.32인 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자.
  6. 기판 상에 제 1 금속 전극층을 형성하여 복수의 패턴으로 패터닝하는 단계;
    상기 기판 상에 상변화 재료층을 증착하는 단계;
    상기 상변화 재료층을 상기 제 1 금속 전극층의 패턴과 전기적으로 접촉하는 복수의 도입 영역 및 상기 복수의 도입 영역 사이에 위치하는 채널 영역을 갖도록 패터닝하는 단계;
    상기 제 1 금속 전극층 및 상기 상변화 재료층의 상부에 절연층을 형성하는 단계;
    상기 제 1 금속 전극층의 상부에 비아 홀을 형성하는 단계; 및
    상기 비아 홀을 매립하는 형태로 제 2 금속 전극층을 형성하는 단계
    를 포함하고,
    상기 채널 영역을 갖도록 패터닝하는 단계는,
    제 1 패턴; 및 상기 제 1 패턴보다 긴 길이를 갖고, 상기 제 1 패턴과 교차하는 형태를 갖는 제 2 패턴을 갖도록 패터닝하는
    상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 제조 방 법.
  7. 제7항에 있어서,
    상기 상변화 재료층은,
    상기 채널 영역의 면적은 상기 도입 영역의 면적보다 작은 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 제조 방법.
  8. 제6항에 있어서,
    상기 상변화 재료층을 패터닝하는 단계는,
    상기 상변화 재료층의 상부에 하드 마스크 패턴을 형성하는 단계;
    아르곤과 사불화탄소의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 사용하여 상기 상변화 재료층을 식각하는 단계; 및
    상기 하드 마스크 패턴을 제거하는 단계
    를 포함하는 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 제조 방법.
  9. 제8항에 있어서,
    상기 상변화 재료층을 식각하는 단계에서,
    아르곤 가스와 사불화탄소 가스의 혼합 가스에 대한 사불화탄소 가스의 비(CF4/Ar+CF4)는 10% 내지 60%인 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 상변화 재료층의 상부에 상기 하드 마스크 패턴을 형성하는 단계는,
    상기 상변화 재료층 상에 질화 티타늄 하드 마스크층을 형성하는 단계;
    상기 질화 티타늄 하드 마스크층 상에 포토레지스트 패턴을 형성하는 단계; 및
    아르곤 가스와 염소 가스의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 사용하여 상기 질화 티타늄 하드 마스크층을 식각하는 단계
    를 포함하는 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 질화 티타늄 하드 마스크층을 식각하는 단계에서,
    아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%인 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 제조 방법.
  12. 제9항에 있어서,
    상기 하드 마스크 패턴을 제거하는 단계에서,
    상기 하드 마스크 패턴은 아르곤 가스와 염소 가스의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 사용하여 제거되고, 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%인 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자의 제조 방법.
KR1020080096529A 2008-10-01 2008-10-01 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 Expired - Fee Related KR100968888B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080096529A KR100968888B1 (ko) 2008-10-01 2008-10-01 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
US12/428,628 US8445887B2 (en) 2008-10-01 2009-04-23 Nonvolatile programmable switch device using phase-change memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080096529A KR100968888B1 (ko) 2008-10-01 2008-10-01 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100037284A KR20100037284A (ko) 2010-04-09
KR100968888B1 true KR100968888B1 (ko) 2010-07-09

Family

ID=42130291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080096529A Expired - Fee Related KR100968888B1 (ko) 2008-10-01 2008-10-01 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8445887B2 (ko)
KR (1) KR100968888B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883931B2 (en) 2008-02-06 2011-02-08 Micron Technology, Inc. Methods of forming memory cells, and methods of forming programmed memory cells
US8222704B2 (en) * 2009-12-31 2012-07-17 Nantero, Inc. Compact electrical switching devices with nanotube elements, and methods of making same
KR101159704B1 (ko) * 2011-02-14 2012-06-26 한밭대학교 산학협력단 상변화층을 포함하는 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
KR20120104031A (ko) * 2011-03-11 2012-09-20 삼성전자주식회사 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
US8680499B2 (en) 2012-01-23 2014-03-25 Micron Technology, Inc. Memory cells
US9070858B2 (en) 2012-03-16 2015-06-30 Micron Technology, Inc. Method, system, and device for storage cell, such as for memory
US10447234B2 (en) 2014-04-18 2019-10-15 Northeastern University Piezoelectric MEMS resonator with integrated phase change material switches
WO2016028362A2 (en) * 2014-06-06 2016-02-25 The Regents Of The University Of Michigan Directly heated rf phase change switch
US11158783B2 (en) 2015-10-13 2021-10-26 Northeastern University Piezoelectric cross-sectional Lamé mode transformer
DE112017001938T5 (de) 2016-04-06 2019-01-17 M Cubed Technologies, Inc. Diamantverbundwerkstoff-Konditionierer für ein CMP-Tuch
KR102205768B1 (ko) * 2018-10-24 2021-01-20 가부시키가이샤 아루박 Ots 디바이스의 제조 방법 및 ots 디바이스
CN109585649B (zh) * 2018-10-30 2019-12-27 同济大学 类超晶格锗锑/锌锑纳米相变薄膜及其制备和应用
US20210288250A1 (en) * 2020-03-13 2021-09-16 International Business Machines Corporation Phase Change Memory Having Gradual Reset
US11588105B2 (en) 2021-03-11 2023-02-21 International Business Machines Corporation Phase-change memory device with reduced programming voltage
KR102689116B1 (ko) * 2021-11-24 2024-07-29 가천대학교 산학협력단 밀리미터파 대역의 신호 전달이 가능한 결정성 변동 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779099B1 (ko) 2006-08-29 2007-11-27 한국전자통신연구원 Ｇｓｔ 칼코게나이드 패턴을 포함하는 상변화 메모리소자의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516693B1 (ko) 2003-04-02 2005-09-22 주식회사 하이닉스반도체 불휘발성 프로그래머블 로직 회로
US6356478B1 (en) 2000-12-21 2002-03-12 Actel Corporation Flash based control for field programmable gate array
WO2003094227A1 (en) 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
DE60310528T2 (de) 2003-05-07 2007-09-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zum Festlegen einer Chalcogenidmaterial-Schicht, insbesondere in einem Verfahren zur Herstellung von Phasenumwandlungs-Speicherzellen
JP2005109960A (ja) 2003-09-30 2005-04-21 Seiko Epson Corp フィールド・プログラマブル・ゲート・アレイ
KR101166834B1 (ko) * 2007-06-20 2012-07-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자 부품 및 그 제조 방법
EP2162887B1 (en) * 2007-06-28 2018-09-19 Nxp B.V. Electric device comprising phase change material and heating element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779099B1 (ko) 2006-08-29 2007-11-27 한국전자통신연구원 Ｇｓｔ 칼코게나이드 패턴을 포함하는 상변화 메모리소자의 제조방법

Also Published As

Publication number Publication date
US20100108977A1 (en) 2010-05-06
US8445887B2 (en) 2013-05-21
KR20100037284A (ko) 2010-04-09

Similar Documents

Publication Publication Date Title
KR100968888B1 (ko) 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
US8129706B2 (en) Structures and methods of a bistable resistive random access memory
US7879692B2 (en) Programmable resistive memory cell with self-forming gap
US7608503B2 (en) Side wall active pin memory and manufacturing method
US7932129B2 (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7939816B2 (en) Multi-bit memory device having resistive material layers as storage node and methods of manufacturing and operating the same
US7119353B2 (en) Electric device with phase change material and method of manufacturing the same
KR100687750B1 (ko) 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
KR100990215B1 (ko) 상변화 메모리 소자 및 그 제조 방법
CN101009211A (zh) 一种以自对准方式制造薄膜熔丝相变化随机存取存储器的方法
KR100650761B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101009334B1 (ko) 저항성 메모리 소자 및 그 제조 방법
US9082954B2 (en) PCRAM with current flowing laterally relative to axis defined by electrodes
KR100946700B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR101213225B1 (ko) 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
US20090101885A1 (en) Method of producing phase change memory device
KR100701693B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100687755B1 (ko) 절연체 나노 도트를 포함하는 상변화 메모리 소자 및 그제조 방법
CN102456833A (zh) 存储装置的制造方法、存储器件以及存储装置
KR100981736B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR100651756B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
US20230422517A1 (en) Thermally enhanced selector structure and methods of forming the same
KR100639999B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
KR100728984B1 (ko) 상변환 기억 소자 및 그의 제조방법
CN101800236B (zh) 一种半导体存储器结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081001

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100701

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100702

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130624

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150629

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170627

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180627

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190625

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200625

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220412