KR100967029B1

KR100967029B1 - Regulator with Soft Start

Info

Publication number: KR100967029B1
Application number: KR1020080052013A
Authority: KR
Inventors: 권용일; 김명수; 박타준
Original assignee: 삼성전기주식회사
Priority date: 2008-06-03
Filing date: 2008-06-03
Publication date: 2010-06-30
Anticipated expiration: 2028-06-03
Also published as: KR20090125929A

Abstract

The present invention relates to a regulator having a soft start, comprising: a power switch unit having a power switch connected between a power supply terminal and an output terminal; A load capacitor connected between the output terminal and the ground to charge a voltage by a current through the power switch unit; A gain adjuster detecting a current flowing through the power switch and adjusting an amplification gain according to the detected current; A voltage detector detecting an output voltage of the output terminal; An amplification gain adjusted according to an amplification gain adjustment of the gain control unit, and amplifies an error voltage between a detection voltage detected by the voltage output unit and a predetermined reference voltage, and converts the amplified error voltage into a power switch of the power switch unit. And an error amplifier for supplying the power to adjust the current flowing through the power switch.

Soft-Start, Regulator, Error Amplification, Amplification Gain

Description

Regulator with Soft Start {REGULATOR WITH SOFT START}

본 발명은 안정된 동작개시를 요하는 장치에 적용될 수 있는 레귤레이터에 관한 것으로, 특히 동작개시시 파워스위치에 흐르는 큰 전류량에 따라 파워 스위치에 흐르는 전류를 제한하기 위한 수단으로써 증폭 이득을 낮게 조절함으로써, 소프트 스타트를 실현하여, 잡음을 줄일 수 있고 건전지의 수명을 연장할 수 있는 소프트 스타트를 갖는 레귤레이터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a regulator that can be applied to a device that requires a stable start of operation, and in particular, a means for limiting the current flowing through the power switch according to a large amount of current flowing through the power switch at the start of operation. The present invention relates to a regulator having a soft start capable of realizing a start, reducing noise and extending the life of a battery.

일반적으로, IC 소자들은 외부 전압을 3V를 인가 받게 되는데, 코어(core)가 1.8V로 설계된 소자들이라면 레귤레이터를 이용하여 3V를 1.8V로 변환하여야 하며, 이러한 레귤레이터에 대해 도 2 및 도 3을 참조하여 설명한다.In general, IC devices receive an external voltage of 3V, and if the core is designed for 1.8V, a 3V to 1.8V should be converted using a regulator. For these regulators, see FIGS. 2 and 3. Will be explained.

도 1은 종래 레귤레이터의 개념도이다.1 is a conceptual diagram of a conventional regulator.

도 1에 도시된 레귤레이터는, 전원(Vcc)에 연결되어 전류(I)를 공급하는 파워 스위치(10)와, 상기 파워스위치(10)로부터의 전류에 의한 전압을 충전하여 일정 전압을 출력하는 부하 커패시터(CL)와, 레귤레이터 동작오프시 누설전류를 방지하기 위해 레귤레이터의 출력전압을 영전압으로 만들어야 하는 필요성 때문에, 상기 부하 커패시터(CL)에 충전된 전압을 방전하기 위한 방전 스위치(SW)를 포함한다.The regulator shown in FIG. 1 includes a power switch 10 connected to a power supply Vcc for supplying a current I, and a load for charging a voltage by a current from the power switch 10 to output a constant voltage. And a discharge switch (SW) for discharging the voltage charged in the load capacitor (CL) because of the need to make the output voltage of the regulator to zero voltage to prevent leakage current when the regulator is turned off. do.

이와같은 종래 레귤레이터에 대한 동작을 도 1 및 도 2를 참조하여 설명한다.An operation of such a conventional regulator will be described with reference to FIGS. 1 and 2.

도 2는 종래 레귤레이터의 동작 설명도이고, 도 1 및 도 2를 참조하면, 상기 파워스위치(10)가 온되면, 상기 전원(Vcc)에서 부하 커패시터(CL)로 전류가 갑자기 증가하여, 일정 시점(t1)에서 가장 큰 최대전류(Imax)가 흐르게 되어, 전류소모가 최대가 되며, 이때 상기 부하 커패시터(CL)에는 일정 전압까지 충전된다.FIG. 2 is an explanatory view of a conventional regulator. Referring to FIGS. 1 and 2, when the power switch 10 is turned on, a current suddenly increases from the power supply Vcc to the load capacitor CL, and at a certain point in time. At t1, the largest maximum current Imax flows to maximize the current consumption, and the load capacitor CL is charged to a predetermined voltage.

이후, 도 1의 레귤레이터가 리세트되면, 상기 파워스위치(10)는 오프되고 방전 스위치(SW)가 온되어, 상기 부하 커패시터(CL)에 충전된 전압을 방전시킨다. 이후 파워스위치(10)가 온되고 상기 방전스위치(SW)가 오프되면, 전술한 동작과정과 같이, 상기 전원(Vcc)에서 부하 커패시터(CL)로 전류가 갑자기 증가하여, 일정 시점(t1)에서 가장 큰 최대전류(Imax)가 흐르게 되어, 전류소모가 최대가 되고, 이때 상기 부하 커패시터(CL)에는 일정 전압까지 충전된다.After that, when the regulator of FIG. 1 is reset, the power switch 10 is turned off and the discharge switch SW is turned on to discharge the voltage charged in the load capacitor CL. After that, when the power switch 10 is turned on and the discharge switch SW is turned off, the current suddenly increases from the power supply Vcc to the load capacitor CL, as described above, and at a certain time t1. The largest maximum current Imax flows to maximize the current consumption, and the load capacitor CL is charged to a predetermined voltage.

그런데, 예를 들어 1.8V가 될 수 있는 출력전압(Vout)에는 리플이나 잡음들을 제거하기 위해 큰 용량값을 갖는 부하 커패시터(capacitor)가 전술한 바와같이 이용되는데, 상기 부하 커패시터에 충방전이 이루어지면서 1.8V를 출력하게 되는 과정에서, 동작 개시시점에서 부하 커패시터에 순간적으로 큰 전류가 소모되는 문제점이 있다.However, a load capacitor having a large capacitance value is used for the output voltage Vout, which may be, for example, 1.8V, to remove ripples and noises, as described above. In the process of outputting 1.8V, a large current is consumed instantaneously in the load capacitor at the start of operation.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해서 제안된 것으로써, 그 목적은 동작개시시 파워스위치에 흐르는 큰 전류량에 따라 파워 스위치에 흐르는 전류를 제한하기 위한 수단으로써 증폭 이득을 낮게 조절함으로써, 소프트 스타트를 실현하여, 잡음을 줄일 수 있고 건전지의 수명을 연장할 수 있는 소프트 스타트를 갖는 레귤레이터를 제공하는데 있다.The present invention has been proposed in order to solve the above problems of the prior art, the object of which is to adjust the amplification gain low as a means for limiting the current flowing in the power switch in accordance with the large amount of current flowing in the power switch at the start of operation, The present invention provides a regulator having a soft start that can realize a soft start, which can reduce noise and extend a battery life.

상기한 본 발명의 목적을 달성하기 위한 본 발명의 하나의 기술적인 측면은, 전원단과 출력단에 사이에 연결된 파워스위치를 갖는 파워스위치부; 상기 출력단과 접지 사이에 연결되어, 상기 파워 스위치부를 통한 전류에 의한 전압을 충전하는 부하 커패시터; 상기 파워스위치를 통해 흐르는 전류를 검출하고, 이 검출된 전류에 따라 증폭 이득을 조절하는 이득 조절부; 상기 출력단의 출력전압을 검출하는 전압 검출부; 및 상기 이득 조절부의 증폭 이득 조절에 따라 조절된 증폭 이득으로, 상기 전압 출력부에 의해 검출된 검출전압과 기설정된 기준전압과의 에러 전압을 증폭하고, 이 증폭된 에러 전압을 상기 파워스위치부의 파워 스위치에 공급하여 상기 파워 스위치를 통해 흐르는 전류를 조절하는 에러 증폭부를 포함하는 레귤레이터를 제안한다.One technical aspect of the present invention for achieving the above object of the present invention is a power switch unit having a power switch connected between a power supply terminal and an output terminal; A load capacitor connected between the output terminal and the ground to charge a voltage by a current through the power switch unit; A gain adjuster detecting a current flowing through the power switch and adjusting an amplification gain according to the detected current; A voltage detector detecting an output voltage of the output terminal; And an amplification gain adjusted according to an amplification gain adjustment of the gain adjusting unit, and amplifies an error voltage between a detection voltage detected by the voltage output unit and a predetermined reference voltage, and converts the amplified error voltage into the power of the power switch unit. A regulator including an error amplifier for supplying a switch to regulate a current flowing through the power switch is proposed.

상기 파워스위치부의 파워스위치는, 상기 에러 증폭부로부터의 에러전압의 고저에 따라 채널폭이 조절되어, 상기 전원단에서 상기 부하 커패시터로 흐르는 전류를 조절하는 것을 특징으로 한다.The power switch of the power switch unit is characterized in that the channel width is adjusted according to the height of the error voltage from the error amplifier unit, thereby controlling the current flowing from the power supply terminal to the load capacitor.

상기 파워스위치부의 파워스위치는, 상기 전원단에 연결된 드레인과, 상기 출력단에 연결된 소오스를 갖는 제1 PMOS 트랜지스터인 것을 특징으로 한다.The power switch of the power switch unit may be a first PMOS transistor having a drain connected to the power supply terminal and a source connected to the output terminal.

상기 이득 조절부는, 상기 전원단에 연결된 드레인과, 상기 출력단에 연결된 소오스와, 상기 제1 PMOS 트랜지스터의 게이트에 연결된 게이트를 갖는 제2 PMOS 트랜지스터; 및 상기 제2 PMOS 트랜지스터의 드레인에 걸리는 전압을 버퍼링하여, 상기 에러 증폭부에 이득 조절 신호로써 공급하는 버퍼를 포함하는 것을 특징으로 한다.The gain control unit includes: a second PMOS transistor having a drain connected to the power supply terminal, a source connected to the output terminal, and a gate connected to the gate of the first PMOS transistor; And a buffer for buffering a voltage applied to the drain of the second PMOS transistor and supplying it as a gain control signal to the error amplifier part.

상기 전압 검출부는, 상기 출력단에 직렬로 연결된 제1 및 제2 저항을 포함하고, 상기 제1 및 제2 저항의 접속 노드에서 검출전압을 출력하는 것을 특징으로 한다.The voltage detector includes first and second resistors connected in series to the output terminal, and outputs a detection voltage at a connection node of the first and second resistors.

상기 에러 증폭부는, 상기 파워스위치에 흐르는 전류가 기설정된 기준전류 이상이면 스위칭온 신호를 상기 이득 조절 신호로써 출력하고, 상기 파워스위치에 흐르는 전류가 기설정된 기준전류 미만이면 스위칭오프 신호를 상기 이득 조절 신호로써 출력하는 것을 특징으로 한다.The error amplifier outputs a switching-on signal as the gain control signal when the current flowing through the power switch is greater than or equal to a predetermined reference current, and adjusts the gain of the switching-off signal when the current flowing through the power switch is less than a predetermined reference current. It is characterized by outputting as a signal.

상기 에러 증폭부는, 차동 증폭을 위한 트랜지스터 쌍; 상기 트랜지스터 쌍의 내부 증폭 이득을 결정하는 복수의 저항; 및 상기 복수의 저항중 적어도 하나에 병렬로 연결되어, 상기 이득 조절 신호에 따라 스위칭 동작하는 이득 조절 스위치를 포함하는 것을 특징으로 한다.The error amplifier unit includes a transistor pair for differential amplification; A plurality of resistors for determining an internal amplification gain of the pair of transistors; And a gain control switch connected in parallel to at least one of the plurality of resistors and switching according to the gain control signal.

상기 에러 증폭부는, 상기 전원단에 연결된 드레인를 갖는 제3 P채널 MOS 트랜지스터; 상기 전원단에 연결된 드레인과, 상기 제3 P채널 MOS 트랜지스터의 게이트에 연결된 게이트 및 소오스를 갖는 제4 P채널 MOS 트랜지스터; 기설정된 기준전압을 입력받는 게이트와, 상기 제3 P채널 MOS 트랜지스터의 소오스에 연결된 드레인를 갖는 제1 N채널 MOS 트랜지스터; 상기 전압 검출부로부터의 제2 검출전압을 입력받는 게이트와, 상기 제4 P채널 MOS 트랜지스터의 소오스에 연결된 드레인과, 상기 제1 N채널 MOS 트랜지스터의 소오스에 연결된 소오스를 갖는 제2 N채널 MOS 트랜지스터; 상기 제1 및 제2 N채널 MOS 트랜지스터의 소오스간 제1 접속노드와 접지 사이에 연결된 전류원; 상기 제3 P채널 MOS 트랜지스터의 소오스에 연결된 제2 접속노드와, 상기 제4 P채널 MOS 트랜지스터의 소오스에 연결된 제3 접속노드 사이에 직렬로 연결된 제3 저항 및 제4저항; 및 상기 제3 저항 및 제4저항중 하나에 병렬로 연결되고, 상기 이득 조절 신호에 따라 스위칭 동작하는 이득 조절 스위치를 포함하는 것을 특징으로 한다.The error amplifier unit may include: a third P-channel MOS transistor having a drain connected to the power supply terminal; A fourth P-channel MOS transistor having a drain connected to the power supply terminal, a gate and a source connected to a gate of the third P-channel MOS transistor; A first N-channel MOS transistor having a gate receiving a preset reference voltage and a drain connected to a source of the third P-channel MOS transistor; A second N-channel MOS transistor having a gate configured to receive a second detection voltage from the voltage detector, a drain connected to a source of the fourth P-channel MOS transistor, and a source connected to a source of the first N-channel MOS transistor; A current source connected between the first connection node between the first and second N-channel MOS transistors and the ground; A third resistor and a fourth resistor connected in series between a second connection node connected to a source of the third P-channel MOS transistor and a third connection node connected to a source of the fourth P-channel MOS transistor; And a gain control switch connected in parallel to one of the third and fourth resistors and switching according to the gain control signal.

이와같은 본 발명에 의하면, 동작개시시 파워스위치에 흐르는 큰 전류량에 따라 파워 스위치에 흐르는 전류를 제한하기 위한 수단으로써 증폭 이득을 낮게 조절함으로써, 많은 회로의 추가없이 소프트 스타트를 간단하게 실현할 수 있고, 잡음을 줄일 수 있고 건전지의 수명을 연장할 수 있는 효과가 있다.According to the present invention as described above, by controlling the amplification gain low as a means for limiting the current flowing through the power switch according to the large amount of current flowing through the power switch at the start of operation, soft start can be easily realized without the addition of many circuits. It can reduce noise and extend battery life.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 설명되는 실시예에 한정되지 않으며, 본 발명의 실시예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.The present invention is not limited to the embodiments described, and the embodiments of the present invention are used to assist in understanding the technical spirit of the present invention. In the drawings referred to in the present invention, components having substantially the same configuration and function will use the same reference numerals.

도 3은 본 발명에 따른 레귤레이터의 구성도이다.3 is a block diagram of a regulator according to the present invention.

도 3을 참조하면, 본 발명에 따른 레귤레이터는, 전원(Vcc)단과 출력단(OUT)에 사이에 연결된 파워스위치를 갖는 파워스위치부(100)와, 상기 출력단(OUT)과 접지 사이에 연결되어, 상기 파워 스위치부(100)를 통한 전류에 의한 전압을 충전하는 부하 커패시터(CL)와, 상기 파워스위치를 통해 흐르는 전류(If)를 검출하고, 이 검출된 전류(If)에 따라 증폭 이득을 조절하는 이득 조절부(200)와, 상기 출력단(OUT)의 출력전압을 검출하는 전압 검출부(300)와, 상기 이득 조절부(200)의 증폭 이득 조절에 따라 조절된 증폭 이득으로, 상기 전압 출력부(300)에 의해 검출된 검출전압(Vd)과 기설정된 기준전압(vref)과의 에러 전압을 증폭하고, 이 증폭된 에러 전압을 상기 파워스위치부(100)의 파워 스위치에 공급하여 상기 파워 스위치를 통해 흐르는 전류를 조절하는 에러 증폭부(400)를 포함한다.Referring to FIG. 3, the regulator according to the present invention is connected between a power switch unit 100 having a power switch connected between a power supply Vcc terminal and an output terminal OUT, and between the output terminal OUT and ground, The load capacitor CL charging the voltage by the current through the power switch unit 100 and the current If flowing through the power switch are detected, and the amplification gain is adjusted according to the detected current If. The voltage output unit 200 with the gain control unit 200, the voltage detector 300 detecting the output voltage of the output terminal OUT, and the amplification gain adjusted according to the amplification gain adjustment of the gain control unit 200. Amplifying an error voltage between the detected voltage Vd detected by the reference signal 300 and a predetermined reference voltage vref, and supplying the amplified error voltage to the power switch of the power switch unit 100 to supply the amplified error voltage. Error amplification unit 400 for controlling the current flowing through the It includes.

상기 파워스위치부(100)의 파워스위치는, 상기 에러 증폭부(400)로부터의 에 러전압의 고저에 따라 채널폭이 조절되어, 상기 전원(Vcc)단에서 상기 부하 커패시터(CL)로 흐르는 전류를 조절할 수 있다.The power switch of the power switch unit 100, the channel width is adjusted according to the height of the error voltage from the error amplifier 400, the current flowing from the power supply (Vcc) terminal to the load capacitor (CL) Can be adjusted.

이를 위한 구현 구성예로는, 상기 파워스위치부(100)의 파워스위치는, 상기 전원(Vcc)단에 연결된 드레인과, 상기 출력단(OUT)에 연결된 소오스를 갖는 제1 PMOS 트랜지스터(PM10)로 이루어질 수 있다.In this embodiment, the power switch of the power switch unit 100 includes a first PMOS transistor PM10 having a drain connected to the power supply Vcc terminal and a source connected to the output terminal OUT. Can be.

상기 이득 조절부(200)는, 상기 전원(Vcc)단에 연결된 드레인과, 상기 출력단(OUT)에 연결된 소오스와, 상기 제1 PMOS 트랜지스터(PM10)의 게이트에 연결된 게이트를 갖는 제2 PMOS 트랜지스터(PM20)와, 상기 제2 PMOS 트랜지스터(PM20)의 드레인에 걸리는 전압을 버퍼링하여, 상기 에러 증폭부(400)에 이득 조절 신호(SS)로써 공급하는 버퍼(210)를 포함할 수 있다.The gain control unit 200 may include a second PMOS transistor having a drain connected to the power supply Vcc terminal, a source connected to the output terminal OUT, and a gate connected to a gate of the first PMOS transistor PM10. PM20 and a buffer 210 for buffering a voltage applied to the drain of the second PMOS transistor PM20 and supplying it to the error amplifier 400 as a gain control signal SS.

상기 전압 검출부(300)는, 상기 출력단(OUT)에 직렬로 연결된 제1 및 제2 저항(R31,R32)을 포함하고, 상기 제1 및 제2 저항(R31,R32)의 접속 노드(NC)에서 검출전압(Vd)을 출력할 수 있다.The voltage detector 300 includes first and second resistors R31 and R32 connected in series to the output terminal OUT, and includes a connection node NC of the first and second resistors R31 and R32. The detection voltage Vd can be output at.

상기 에러 증폭부(400)는, 상기 파워스위치에 흐르는 전류가 기설정된 기준전류 이상이면 스위칭온 신호를 상기 이득 조절 신호로써 출력하고, 상기 파워스위치에 흐르는 전류가 기설정된 기준전류 미만이면 스위칭오프 신호를 상기 이득 조절 신호로써 출력할 수 있다.The error amplifier 400 outputs a switching-on signal as the gain control signal when the current flowing through the power switch is greater than or equal to a predetermined reference current, and switching-off signal when the current flowing through the power switch is less than a predetermined reference current. May be output as the gain control signal.

구현예로는, 상기 에러 증폭부(400)는, 차동 증폭을 위한 트랜지스터 쌍(NM41,NM42)과, 상기 트랜지스터 쌍(NM41,NM42)의 내부 증폭 이득을 결정하는 복수의 저항(R41,R42)과, 상기 복수의 저항(R41,R42)중 적어도 하나에 병렬로 연결되어, 상기 이득 조절 신호(SS)에 따라 스위칭 동작하는 이득 조절 스위치(SW)를 포함할 수 있다.In some embodiments, the error amplifier 400 may include transistor pairs NM41 and NM42 for differential amplification, and a plurality of resistors R41 and R42 for determining internal amplification gains of the transistor pairs NM41 and NM42. And a gain control switch SW connected to at least one of the plurality of resistors R41 and R42 in parallel and switching according to the gain control signal SS.

구체적인 구현예로는, 상기 에러 증폭부(400)는, 상기 전원(Vcc)단에 연결된 드레인를 갖는 제3 P채널 MOS 트랜지스터(PM41)와, 상기 전원(Vcc)단에 연결된 드레인과, 상기 제3 P채널 MOS 트랜지스터(PM41)의 게이트에 연결된 게이트 및 소오스를 갖는 제4 P채널 MOS 트랜지스터(PM42)와, 기설정된 기준전압(Vref)을 입력받는 게이트와, 상기 제3 P채널 MOS 트랜지스터(PM42)의 소오스에 연결된 드레인를 갖는 제1 N채널 MOS 트랜지스터(NM41)와, 상기 전압 검출부(300)로부터의 제2 검출전압(Vd)을 입력받는 게이트와, 상기 제4 P채널 MOS 트랜지스터(PM42)의 소오스에 연결된 드레인과, 상기 제1 N채널 MOS 트랜지스터(NM41)의 소오스에 연결된 소오스를 갖는 제2 N채널 MOS 트랜지스터(NM42)와, 상기 제1 및 제2 N채널 MOS 트랜지스터(NM41,NM42)의 소오스간 제1 접속노드(NC1)와 접지 사이에 연결된 전류원(IS)과, 상기 제3 P채널 MOS 트랜지스터(PM41)의 소오스에 연결된 제2 접속노드(NC2)와, 상기 제4 P채널 MOS 트랜지스터(PM42)의 소오스에 연결된 제3 접속노드(NC3) 사이에 직렬로 연결된 제3 저항(R41) 및 제4저항(R42)과, 상기 제3 저항(R41) 및 제4저항(R42)중 하나에 병렬로 연결되고, 상기 이득 조절 신호(SS)에 따라 스위칭 동작하는 이득 조절 스위치(SW)를 포함할 수 있다.According to a specific embodiment, the error amplifier 400 may include a third P-channel MOS transistor PM41 having a drain connected to the power supply Vcc terminal, a drain connected to the power supply Vcc terminal, and the third connection. A fourth P-channel MOS transistor PM42 having a gate and a source connected to the gate of the P-channel MOS transistor PM41, a gate for receiving a predetermined reference voltage Vref, and the third P-channel MOS transistor PM42. A first N-channel MOS transistor NM41 having a drain connected to a source of the gate, a gate receiving the second detection voltage Vd from the voltage detector 300, and a source of the fourth P-channel MOS transistor PM42. A second N-channel MOS transistor NM42 having a drain connected to the source, a source connected to the source of the first N-channel MOS transistor NM41, and a source of the first and second N-channel MOS transistors NM41 and NM42. Connected between the first connection node NC1 The third connection node NC3 connected to the current source IS, the second connection node NC2 connected to the source of the third P-channel MOS transistor PM41, and the source of the fourth P-channel MOS transistor PM42. A third resistor R41 and a fourth resistor R42 connected in series between the third resistor R41 and a fourth resistor R42, and in parallel with one of the third resistor R41 and the fourth resistor R42, and connected to the gain control signal SS. In accordance with the switching operation may include a gain control switch (SW).

도 4는 본 발명의 레귤레이터의 동작 타이밍 챠트로서, 도 4에서, If는 상기 이득 조절부(200)가 검출하는 전류로서, 이는 상기 파워스위치를 통해 흐르는 전류(If)와 동일하다. Vf는 상기 이득 조절부(200)가 검출하는 전류(If)에 의해 결정되는 전압으로, 이는 상기 제2 PMOS 트랜지스터(PM20)의 양단전압과 상기 출력전압(Vout)을 합산한 전압에 해당된다. SW는 상기 이득 조절 스위치의 상태를 보인다. 그리고, Vout는 출력전압이다.4 is an operation timing chart of the regulator of the present invention. In FIG. 4, If is a current detected by the gain control unit 200, which is the same as the current If flowing through the power switch. Vf is a voltage determined by the current If detected by the gain adjuster 200, and corresponds to a voltage obtained by adding up the voltages of both ends of the second PMOS transistor PM20 and the output voltage Vout. SW shows the state of the gain control switch. And Vout is the output voltage.

이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.Hereinafter, the operation and effects of the present invention will be described in detail with reference to the accompanying drawings.

도 3 및 도 4를 참조하면, 본 발명에 따른 레귤레이터에서, 파워스위치부(100)는, 전원(Vcc)단과 출력단(OUT)에 사이에 연결된 파워스위치를 포함하며, 상기 파워 스위치를 통해 전류가 흐르면, 상기 파워 스위치부(100)를 통한 전류에 의한 전압이, 상기 출력단(OUT)과 접지 사이에 연결된 부하 커패시터(CL)에 충전된다. 3 and 4, in the regulator according to the present invention, the power switch unit 100 includes a power switch connected between the power supply (Vcc) and the output terminal (OUT), the current through the power switch When flowing, the voltage caused by the current through the power switch unit 100 is charged in the load capacitor CL connected between the output terminal OUT and ground.

본 발명의 이득 조절부(200)는, 상기 파워스위치를 통해 흐르는 전류(If)를 검출하고, 이 검출된 전류(If)에 따라 에러 증폭부(400)의 증폭 이득을 조절한다.The gain adjusting unit 200 of the present invention detects the current If flowing through the power switch, and adjusts the amplification gain of the error amplifier 400 according to the detected current If.

한편, 본 발명의 전압 검출부(300)는, 상기 출력단(OUT)의 출력전압을 검출하여 상기 에러 증폭부(400)에 출력한다.Meanwhile, the voltage detector 300 of the present invention detects the output voltage of the output terminal OUT and outputs the detected voltage to the error amplifier 400.

이때, 상기 에러 증폭부(400)는, 상기 이득 조절부(200)의 증폭 이득 조절에 따라 조절된 증폭 이득으로, 상기 전압 출력부(300)에 의해 검출된 검출전압(Vd)과 기설정된 기준전압(vref)과의 에러 전압을 증폭하고, 이 증폭된 에러 전압을 상기 파워스위치부(100)의 파워 스위치에 공급하여 상기 파워 스위치를 통해 흐르는 전류를 조절한다.In this case, the error amplifier 400 is an amplification gain adjusted according to the amplification gain adjustment of the gain control unit 200, and the detection voltage Vd detected by the voltage output unit 300 and a preset reference value. The error voltage with the voltage vref is amplified, and the amplified error voltage is supplied to the power switch of the power switch unit 100 to adjust the current flowing through the power switch.

이하, 각 구성요소별 동작을 보다 자세히 설명한다.Hereinafter, the operation of each component will be described in more detail.

먼저, 상기 파워스위치부(100)의 파워스위치는, 상기 전원(Vcc)단에 연결된 드레인과, 상기 출력단(OUT)에 연결된 소오스를 갖는 제1 PMOS 트랜지스터(PM10)로 이루어질 수 있고, 이 경우, 상기 파워스위치부(100)의 파워스위치인 제1 PMOS 트랜지스터(PM10)는, 상기 에러 증폭부(400)로부터의 에러전압의 고저에 따라 그 채널폭을 조절하고, 이에 따라 상기 전원(Vcc)단에서 상기 부하 커패시터(CL)로 흐르는 전류가 조절될 수 있다.First, the power switch of the power switch unit 100 may include a first PMOS transistor PM10 having a drain connected to the power supply Vcc terminal and a source connected to the output terminal OUT. In this case, The first PMOS transistor PM10, which is a power switch of the power switch unit 100, adjusts its channel width according to the height of the error voltage from the error amplifier 400, and accordingly, the power supply Vcc stage. The current flowing into the load capacitor CL may be adjusted.

다음, 상기 이득 조절부(200)는, 제2 PMOS 트랜지스터(PM20)와, 버퍼(210)를 포함하는 경우, 상기 제2 PMOS 트랜지스터(PM20)는 파워스위치인 제1 PMOS 트랜지스터(PM10)와 전류미러를 형성하여, 상기 파워스위치에 흐르는 전류(If)와 동일한 전류를 검출할 수 있다. Next, when the gain adjusting unit 200 includes the second PMOS transistor PM20 and the buffer 210, the second PMOS transistor PM20 is a power switch and the first PMOS transistor PM10 and a current. The mirror may be formed to detect a current equal to the current If flowing through the power switch.

그리고, 상기 버퍼(210)는 상기 제2 PMOS 트랜지스터(PM20)의 드레인에 걸리는 전압을 버퍼링하여, 상기 에러 증폭부(400)에 이득 조절 신호(SS)로써 공급한다.In addition, the buffer 210 buffers a voltage applied to the drain of the second PMOS transistor PM20 and supplies it to the error amplifier 400 as a gain control signal SS.

예를들어, 동작초기부터 소프트 스타트 기간(Tss)에는 도 4에 도시한 바와같 이 파워 스위치(PM10)를 통해 많은 전류가 흐르고, 이와 동일한 전류가 제2 P채널 MOS 트랜지스터(PM20)에도 흐르며, 이때, 상기 제2 P채널 MOS 트랜지스터(PM20)의 드레인과 전원(Vcc)단 사이의 저항에 거의 모든 전압이 걸리므로, 상기 제2 P채널 MOS 트랜지스터(PM20)의 드레인에서 검출되는 전압(Vf)은 도 4에 도시한 바와같이 낮은 전압이 된다.For example, in the soft start period Tss from the beginning of operation, as shown in FIG. 4, a large current flows through the power switch PM10, and the same current also flows in the second P-channel MOS transistor PM20. At this time, since almost all voltages are applied to the resistance between the drain of the second P-channel MOS transistor PM20 and the power supply Vcc, the voltage Vf detected at the drain of the second P-channel MOS transistor PM20. Becomes a low voltage as shown in FIG.

그 다음, 상기 전압 검출부(300)는, 상기 출력단(OUT)에 직렬로 연결된 제1 및 제2 저항(R31,R32)을 포함하여, 상기 제1 및 제2 저항(R31,R32)의 접속 노드(NC)에서 검출전압(Vd)을 상기 에러 증폭부(400)에 출력한다.Next, the voltage detector 300 includes first and second resistors R31 and R32 connected in series to the output terminal OUT, and includes a connection node of the first and second resistors R31 and R32. The NC outputs the detection voltage Vd to the error amplifier 400.

그 다음, 상기 에러 증폭부(400)는, 상기 파워스위치에 흐르는 전류가 기설정된 기준전류 이상이면 스위칭온 신호를 상기 이득 조절 신호로써 출력하고, 상기 파워스위치에 흐르는 전류가 기설정된 기준전류 미만이면 스위칭오프 신호를 상기 이득 조절 신호로써 출력할 수 있다.Next, the error amplifier 400 outputs a switching-on signal as the gain control signal when the current flowing through the power switch is greater than or equal to a predetermined reference current, and when the current flowing through the power switch is less than a predetermined reference current. A switching off signal may be output as the gain adjustment signal.

보다 구체적으로 설명하면, 상기 에러 증폭부(400)는, 상기 전원(Vcc)단에 연결된 드레인를 갖는 제3 P채널 MOS 트랜지스터(PM41)와, 상기 전원(Vcc)단에 연결된 드레인과, 상기 제3 P채널 MOS 트랜지스터(PM41)의 게이트에 연결된 게이트 및 소오스를 갖는 제4 P채널 MOS 트랜지스터(PM42)를 포함하며, 상기 제3 및 제4 P채널 MOS 트랜지스터(PM41,PM42)는 바이어스 회로로 동작한다.In more detail, the error amplifier 400 includes a third P-channel MOS transistor PM41 having a drain connected to the power supply Vcc terminal, a drain connected to the power supply Vcc terminal, and the third And a fourth P-channel MOS transistor PM42 having a gate and a source connected to the gate of the P-channel MOS transistor PM41, wherein the third and fourth P-channel MOS transistors PM41 and PM42 operate as a bias circuit. .

그리고, 상기 에러 증폭부(400)는, 기설정된 기준전압(Vref)을 입력받는 게 이트와, 상기 제3 P채널 MOS 트랜지스터(PM42)의 소오스에 연결된 드레인를 갖는 제1 N채널 MOS 트랜지스터(NM41)와, 상기 전압 검출부(300)로부터의 제2 검출전압(Vd)을 입력받는 게이트와, 상기 제4 P채널 MOS 트랜지스터(PM42)의 소오스에 연결된 드레인과, 상기 제1 N채널 MOS 트랜지스터(NM41)의 소오스에 연결된 소오스를 갖는 제2 N채널 MOS 트랜지스터(NM42)를 포함하며, 상기 제1 및 제2 N채널 MOS 트랜지스터(NM41,NM42)는 차동 증폭 트랜지스터 쌍으로 동작한다.The error amplifier 400 may include a first N-channel MOS transistor NM41 having a gate for receiving a predetermined reference voltage Vref and a drain connected to a source of the third P-channel MOS transistor PM42. And a gate receiving the second detection voltage Vd from the voltage detector 300, a drain connected to the source of the fourth P-channel MOS transistor PM42, and the first N-channel MOS transistor NM41. And a second N-channel MOS transistor NM42 having a source connected to the source of N, wherein the first and second N-channel MOS transistors NM41 and NM42 operate as pairs of differential amplifier transistors.

그리고, 상기 에러 증폭부(400)는, 상기 제1 및 제2 N채널 MOS 트랜지스터(NM41,NM42)의 소오스간 제1 접속노드(NC1)와 접지 사이에 연결된 전류원(IS)을 포함하고, 상기 전류원(IS)이, 상기 제1 및 제2 N채널 MOS 트랜지스터(NM41,NM42)에 일정한 전류를 흐르게 하여, 상기 에러 증폭부(400)가 안정적으로 동작할 수 있다.The error amplifier 400 includes a current source IS connected between the first connection node NC1 between the first and second N-channel MOS transistors NM41 and NM42 and ground. The current amplifier IS allows a constant current to flow through the first and second N-channel MOS transistors NM41 and NM42, so that the error amplifier 400 may operate stably.

또한, 상기 에러 증폭부(400)는, 상기 제3 P채널 MOS 트랜지스터(PM41)의 소오스에 연결된 제2 접속노드(NC2)와, 상기 제4 P채널 MOS 트랜지스터(PM42)의 소오스에 연결된 제3 접속노드(NC3) 사이에 직렬로 연결된 제3 저항(R41) 및 제4저항(R42)을 포함하고, 상기 제3 저항(R41) 및 제4저항(R42)은 상기 에러 증폭부(400)의 증폭 이득을 결정한다. In addition, the error amplifier 400 may include a second connection node NC2 connected to the source of the third P-channel MOS transistor PM41 and a third connected to the source of the fourth P-channel MOS transistor PM42. And a third resistor (R41) and a fourth resistor (R42) connected in series between the connection node (NC3), wherein the third resistor (R41) and the fourth resistor (R42) of the error amplifier 400 Determine the amplification gain.

이때, 상기 제3 저항(R41) 및 제4저항(R42)중 하나에 이득 조절 스위치(SW)가 병렬로 연결되어, 상기 이득 조절 스위치(SW)는, 상기 이득 조절 신호(SS)에 따라 스위칭 온 또는 스위칭 오프될 수 있다.In this case, a gain control switch SW is connected to one of the third resistor R41 and the fourth resistor R42 in parallel, and the gain control switch SW is switched according to the gain control signal SS. It can be on or switched off.

예를들어, 상기 이득 조절 스위치(SW)는 로우 액티브라 하면, 동작초기에 이 득 조절 신호(SS)가 낮은 전압으로 스위칭 온 신호일 경우, 상기 이득 조절 스위치(SW)가 스위칭 온되어, 병렬로 연결된 저항은 증폭 이득에 기여하지 못하게 되므로, 증폭 이득은 낮아지게 된다. 이에 따라, 낮은 증폭 이득에 의해 에러전압이 낮게 되고, 이에 따라 파워스위치의 채널폭이 좁아지면 이 파워스위치를 통해 흐르는 전류가 작아지게 되어, 결국 부하 커패시터에 충전되는 충전전압이 점차적으로 서서히 증가하게 되는 소프트 스타트가 실현된다.For example, when the gain control switch SW is low active, when the gain control signal SS is a switch-on signal at a low voltage at the beginning of operation, the gain control switch SW is switched on and in parallel. Since the connected resistors do not contribute to the amplification gain, the amplification gain is lowered. As a result, a low amplification gain lowers the error voltage. As a result, when the channel width of the power switch is narrowed, the current flowing through the power switch decreases, so that the charging voltage charged to the load capacitor gradually increases gradually. Soft start is realized.

이에 반해, 소프트 스타트 기간이후에는, 상기 이득 조절 신호(SS)가 높은 전압으로 스위칭 오프 신호일 경우, 상기 이득 조절 스위치(SW)가, 스위칭 오프되어, 병렬로 연결된 저항도 증폭 이득에 기여하게 되므로, 증폭 이득은 높아지게 된다. 이에 따라, 소프트 스타트 기간 이후에는 부하 커패시터에는 전압이 충전되어 있는 상태이므로 전류가 갑자기 크게 흐르는 경우가 없게 되므로, 상기 파워 스위치가 최대로 개방되어 정상적인 동작이 이루어진다.On the other hand, after the soft start period, when the gain control signal SS is a switch-off signal to a high voltage, the gain control switch SW is switched off, so that the resistors connected in parallel also contribute to the amplification gain. The amplification gain is high. Accordingly, after the soft start period, since the load capacitor is in a state where a voltage is charged, the current does not suddenly flow greatly, and thus, the power switch is opened to the maximum to perform normal operation.

도 4를 참조하면, 소프트 스타트 기간(Tss) 동안에는 파워 스위치에 큰 전류가 흐르는 경우, 이를 검출하여 파워 스위치에 흐르는 전류를 제한시켜 부하 커패시터(CL)에 충전전압이 점차적으로 서서히 증가하는 것을 알 수 있다.Referring to FIG. 4, it can be seen that during the soft start period Tss, when a large current flows in the power switch, the detection voltage is detected and the current flowing through the power switch is limited to gradually increase the charging voltage in the load capacitor CL. have.

전술한 바와 같은 본 발명에서, 동작초기에 갑작스럽게 튼 전류가 흘려 전압이 갑자기 상승하는 것을 방지하기 위해서, 동작초기에서의 전류를 검출하고, 이 전류를 조절함으로써, 부하 커패시터의 전압을 점차적으로 상승하도록 하는 소프트 스타트를 구현하였다.In the present invention as described above, in order to prevent the sudden rise of the voltage due to the suddenly flowing current at the beginning of operation, by detecting the current at the beginning of operation and adjusting the current, the voltage of the load capacitor is gradually raised. We have implemented a soft start.

도 1은 종래 레귤레이터의 개념도.1 is a conceptual diagram of a conventional regulator.

도 2는 종래 레귤레이터의 동작 설명도. 2 is an operation explanatory diagram of a conventional regulator.

도 3은 본 발명에 따른 레귤레이터의 구성도. 3 is a block diagram of a regulator according to the present invention.

도 4는 본 발명의 레귤레이터의 동작 타이밍 챠트.4 is an operation timing chart of the regulator of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 파워스위치부 200 : 이득 조절부100: power switch unit 200: gain control unit

300 : 전압 검출부 400 : 에러 증폭부300: voltage detector 400: error amplifier

210 : 버퍼 Vcc : 전원210: buffer Vcc: power

OUT : 출력단 CL : 부하 커패시터OUT: Output stage CL: Load capacitor

If : 전류 Vd : 검출전압If: Current Vd: Detection Voltage

Vref : 기준전압 PM10 : 제1 PMOS 트랜지스터Vref: reference voltage PM10: first PMOS transistor

PM20 : 제2 PMOS 트랜지스터 PM41 : 제3 P채널 MOS 트랜지스터PM20: second PMOS transistor PM41: third P-channel MOS transistor

PM42 : 제4 P채널 MOS 트랜지스터 NM41 : 제1 N채널 MOS 트랜지스터PM42: fourth P-channel MOS transistor NM41: first N-channel MOS transistor

NM42 : 제2 N채널 MOS 트랜지스터 R31,R32 : 제1 및 제2 저항NM42: second N-channel MOS transistors R31, R32: first and second resistors

R41,R42 : 제3 및 제4저항 NC : 접속 노드R41, R42: third and fourth resistor NC: connection node

IS : 전류원 SW : 이득 조절 스위치IS: Current Source SW: Gain Control Switch

Claims

A power switch unit having a power switch connected between the power supply terminal and the output terminal;

A load capacitor connected between the output terminal and the ground to charge a voltage by a current through the power switch unit;

A gain adjuster detecting a current flowing through the power switch and adjusting an amplification gain according to the detected current;

A voltage detector detecting an output voltage of the output terminal; And

An amplification gain adjusted according to an amplification gain adjustment of the gain control unit, and amplifies an error voltage between a detection voltage detected by the voltage output unit and a predetermined reference voltage, and converts the amplified error voltage into a power switch of the power switch unit. An error amplifier configured to supply a current to adjust the current flowing through the power switch;

Regulator having a soft start comprising a.

According to claim 1, wherein the power switch of the power switch unit,

And a channel width is adjusted according to the height of the error voltage from the error amplifying unit to adjust a current flowing from the power supply terminal to the load capacitor.

According to claim 1, wherein the power switch of the power switch unit,

And a first PMOS transistor having a drain connected to the power supply terminal and a source connected to the output terminal.

The method of claim 3, wherein the gain control unit,

A second PMOS transistor having a drain connected to the power supply terminal, a source connected to the output terminal, and a gate connected to the gate of the first PMOS transistor; And

A buffer that buffers the voltage applied to the drain of the second PMOS transistor and supplies it as a gain control signal to the error amplifier.

Regulator having a soft start, characterized in that it comprises a.

The method of claim 1, wherein the voltage detector,

A first resistor and a second resistor connected in series to the output terminal,

And a soft start for outputting a detection voltage at the connection node of the first and second resistors.

The method of claim 1, wherein the error amplifier unit,

Outputting a switching-on signal as the gain control signal when the current flowing through the power switch is equal to or greater than a predetermined reference current;

And a soft start for outputting a switching-off signal as the gain control signal when the current flowing through the power switch is less than a predetermined reference current.

The method of claim 4, wherein the error amplifier,

Transistor pairs for differential amplification;

A plurality of resistors for determining an internal amplification gain of the pair of transistors; And

A gain adjustment switch connected in parallel to at least one of the plurality of resistors and switching according to the gain adjustment signal;

Regulator having a soft start, characterized in that it comprises a.

The method of claim 4, wherein the error amplifier,

A third P-channel MOS transistor having a drain connected to the power supply terminal;

A fourth P-channel MOS transistor having a drain connected to the power supply terminal, a gate and a source connected to a gate of the third P-channel MOS transistor;

A first N-channel MOS transistor having a gate receiving a preset reference voltage and a drain connected to a source of the third P-channel MOS transistor;

A second N-channel MOS transistor having a gate configured to receive a second detection voltage from the voltage detector, a drain connected to a source of the fourth P-channel MOS transistor, and a source connected to a source of the first N-channel MOS transistor;

A current source connected between the first connection node between the first and second N-channel MOS transistors and the ground;

A third resistor and a fourth resistor connected in series between a second connection node connected to a source of the third P-channel MOS transistor and a third connection node connected to a source of the fourth P-channel MOS transistor; And

A gain control switch connected in parallel to one of the third and fourth resistors and switching according to the gain control signal;

Regulator having a soft start, characterized in that it comprises a.