KR100962306B1

KR100962306B1 - 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법

Info

Publication number: KR100962306B1
Application number: KR1020030013820A
Authority: KR
Inventors: 정원석
Original assignee: 삼성테크윈 주식회사
Priority date: 2003-03-05
Filing date: 2003-03-05
Publication date: 2010-06-10
Anticipated expiration: 2023-03-05
Also published as: KR20040078972A

Abstract

본발명은 두개의 CPU를 사용하는 임베디드(Embedded) 시스템의 양방향 데이터 통신장치에 관한 것으로 I2C버스 프로토콜을 이용하여 쌍방간에 데이터 통신을 행하는 직렬데이터 통신장치에 있어서, 매스터 IC, 슬레이브 IC, 상기 매스터 IC와 슬레이브 IC를 I2C버스 프로토콜로 통신이 이루어지게 하는 데이터라인과 클럭라인등으로 구성된 통신라인 및 상기 슬레이브 IC가 상기 매스터 IC를 호출하기 위한 호출신호로 구성하여 상기 매스터IC와 슬레이브IC가 상호 호출을 할 수 있도록 구성된다. 또한, 매스터 IC와 슬레이브 IC간에 I2C버스 프로토콜에 의하여 통신이 이루어지는 임베디드 시스템에 있어서, 슬레이브 IC가 매스터 IC를 호출하는 단계, 매스터 IC가 인터럽트를 발생하는 단계 및 매스터 IC가 I2C버스 프로토콜을 사용하여 슬레이브 IC와 데이터를 송수신하는 단계로 구성된다. 또한, 통상의 매스터 IC의 기능 및 가상의 슬레이브 IC의 기능을 갖는 매스터 IC와 통상의 슬레이브 IC의 기능 및 가상의 매스터 IC의 기능을 갖는 슬레이브 IC간에 I2C버스 프로토콜에 의하여 통신이 이루어지는 임베디드 시스템에 있어서, 슬레이브 IC가 매스터 IC를 호출하는 단계, 상기 매스터 IC가 가상 슬레이브 IC로 그 기능이 전환되고 상기 슬레이브 IC가 가상 매스터 IC로 그 기능을 전환하는 단계 및 상기 전환단계 후 상기 가상 매스터 IC가 I2C버스 프로토콜을 사용하여 상기 가상 슬레이브 IC와 데이터를 송수신하는 단계로 이루어진다.

상기한 구성의 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법은 슬 레이브 IC들도 필요한 경우 매스터 IC를 호출할 수 있도록 하여 매스터로 지정된 CPU나 IC를 호출하여 필요한 정보를 송수신할 수 있도록 하는 효과가 있는 것이다.

I2C프로토콜, 호출신호, 인터럽트

Description

임베디드 시스템의 양방향 데이터 통신장치 및 그 방법{Bidirectional data transmission apparatus and the method thereof for embedded system}

도 1은 I2C 버스 프로토콜의 일반적인 인터페이스회로,

도 2는 고유주소(Slave Address)가 "88h"인 슬레이브 IC의 데이터 전송 포멧,

도 3은 본발명의 일실시예에 따른 임베디드 시스템의 양방향 데이터 통신장치의 블럭도, 그리고

도 4는 도 4는 본 발명의 일 실시예에 따른 임베디드 시스템의 양방향 데이터 통신장치를 설명하기 위한 흐름도이다.

*도면의 주요 부분에 대한 부호 설명*

100 : 매스터 IC 120 : 호출신호입력단자

200 : 슬레이브 IC 220 : 호출신호출력단자

221 : 호출신호

본발명은 두개의 CPU를 사용하는 임베디드(Embedded) 시스템의 양방향 데이 터 통신장치에 관한 것으로 상세하게는, I2C 버스 프로토콜을 이용하여 슬레이브 IC와 매스터 IC간에 데이터를 송수신할 수 있는 양방향 데이터 통신장치에 관한 것이다.

최근들어 복잡한 제품의 기능을 제어하기 위하여 제어 프로그램이 내장된 CPU나 IC들을 복수 개 사용하여 시스템을 제어하고 통신을 하는 제품들이 많이 사용되고 있다. 이러한 CPU나 IC들이 효과적으로 통신을 하기 위한 여러가지 방법이 제시되어 있으나 적은 수의 통신라인을 이용하여 여러개의 IC들이 통신을 할 수 있는 I2C버스 프로토콜을 많이 사용하고 있다.

도 1은 I2C 버스 프로토콜의 일반적인 인터페이스회로로서 I2C 버스 프로토콜은 마스터(Master) IC(10)와 슬레이브(Slave) IC(20~n)들로 구성되며 Master IC(10)의 데이터 라인(SDA;11)과 Slave IC(20~n)의 데이터라인(21~n1)이 상호 연결되어 있다. 또한, Master IC(10)의 클럭 라인(SCL;12)과 Slave IC(20~n)의 클럭라인(22~n2)이 상호 연결되어 있으며 상기 각 라인에는 전원라인에 연결된 저항(30)이 각각 연결되어 있다. 상기 Slave IC(20~n)들은 각각 고유한 주소(Slave Address)를 갖고 있으며 마스터 IC(10)가 특정 슬레이브(Slave) IC와 통신을 하고자 할 때는 상기 해당 슬레이브(Slave) IC의 고유 주소(Slave Address)를 이용하여 송수신을 하게 된다. 즉 도 2에서와 같이 고유주소(Slave Address)가 "88h"인 슬레이브 IC의 데이터 전송 포멧을 이용하여 상세히 설명한다. 도면에는 쓰기모드(Write Mode)와 읽기모드(Read Mode)로 구분되어 있다. 음영친 부분의 대문자들은 I2C버스 프로토콜로 데이터를 송수신하기 위하여 마스터(Master) IC(10) 와 슬레이브(Slave) IC(20~n)간에 서로 주고 받는 약속의 신호들이다. 즉, "S"의 표기는 송수신을 하기 위한 스타트 컨디션(Start Condition)으로써 마스터(Master) IC가 클럭라인(SCL)을 "high level"로 유지하면서 데이터라인(SDA)을 "high level"에서 "low level"로 변화시키면 송수신을 시작하자는 의미의 신호가 되는 것이다. 표기 "A"는 데이터를 주고 받을 때 상대측에서 인식(Acknowledgment)했다는 신호이며 "P" 표기는 송수신을 중단하기 위한 스탑 컨디션(Stop Condition)으로써 "Acknowledgment" 와 동시에 Master IC가 클럭라인(SCL)을 "high level"로 유지하면서 데이터라인(SDA)을 "low level"에서 "high level"로 변화시키면 송수신을 종료하자는 의미의 신호가 되는 것이다.

또한, 데이터의 전송은 클럭라인(SCL)을 "low level"에서 "high level"로 변화시키면서 데이터라인(SDA)의 값을 유지하면 되는 것이다. 통상 데이터 전송은 9 비트(bits)단위로 수행되며 8 비트의 데이터와 1 비트의 인식신호(Acknowledgment)인 "A"로 구성된다. 즉, 선택된 Slave IC가 데이터의 9 비트째를 수신할 때 데이터라인(SDA)을 "low level"로 유지하여 데이터를 송수신하였다는 인식신호(Acknowledgment)인 "A"를 Master IC로 송신하면 정상적으로 데이타의 송수신이 이루어졌음을 인식하게 되는 것이다.

표기 "W"는 쓰기 모드(Write Mode)신호이며 해당 비트를 "low level"로 표시하며 표기 "R"는 읽기모드(Read Mode)신호로서 통상 해당 비트를 "high level"로 표시하여 송수신하는 것이다.

먼저 쓰기모드(Write Mode)에 대하여 설명한다. 고유주소(Slave Address)가 "88h"인 슬레이브 IC를 호출하고 상기 슬레이브 IC의 "5"번지에 "31"이라는 데이터를 저장하는 것을 일례로 설명한다. 먼저 통신을 갯하기 위하여 매스터IC(10)는 스타트 컨디션(Start Condition)을 생성하고 8비트 주소(Slave address)란에 해당되는 "88h"라는 데이터를 입력하여 고유주소가 "88h"인 슬레이브 IC가 선택되도록 하다. 그 다음 데이터를 저장한다는 "low level"의 "W"신호를 입력하여 클럭에 동기하여 전송한다. 고유주소가 "88h"인 슬레이브 IC가 응답을 하게 되며 그 응답은 상기 데이터를 수신하였다는 인식신호(Acknowledge)인 "A"신호를 전송한다. 상기 인식신호(Acknowledge)인 "A"신호를 받은 매스터 IC는 이후 데이터를 저장할 주소인 5번지를 지정하여 송신하게 되고, 상기 슬레이브 IC로부터 인식신호(Acknowledge)인 "A"신호를 확인하여 송신여부를 판단한다. 그런 다음 저장할 데이터에 해당하는 값(31h)을 송신하고 다시 인식신호(Acknowledge)인 "A"신호를 확인하는 것이다. 즉, 송신측과 수신측이 상호 데이터를 송신하면 상대측으로부터 인식신호(Acknowledge)인 "A"신호를 수신하여 정상적으로 신호가 송수신되었음을 확인하는 것이다. 상기 단계에서 데이터를 전송받은 슬레이브 IC는 전송된 데이터값(31h)을 내장된 레지스터의 지정 주소인 5번지 주소에 저장하는 것이다. 모든 데이터의 송수신이 완료되면 스톱 컨디션(Stop Condition)으로 데이터의 전송을 종료하게 된다.

읽기모드(Read Mode)에 대하여 설명한다. 매스터 IC가 다시 슬레이브 IC로부터 지정된 주소에 저장된 데이터를 읽어오는 과정이다. 먼저 매스터 IC가 스타트 컨디션(Start Condition)을 생성하고 고유주소(Slave address)란에 "88h"라는 데이 터를 입력하고 "W"신호를 송신한 다음 인식신호(Acknowledge)인 "A"신호를 받고 데이터가 저장되어 있는 주소인 5번지를 지정하게 된다. 매스터 IC는 인식신호(Acknowledge)인 "A"신호를 확인하고 스탑 컨디션(Stop Condition)으로 데이터의 전송을 종료하게 되면 지정된 슬레이브 IC는 해당되는 주소와 함께 그 주소에 저장된 데이터를 읽어 전송한다는 "high level"의 "R"신호를 전송하게 되면 매스터 IC는 주소가 일치한다는 인식신호(Acknowledge)인 "A"신호를 전송하게 된다. 매스터 IC로부터 인식신호(Acknowledge)를 전송받은 슬레이브 IC는 해당 주소에 저장되어 있는 데이터값(31h)을 레지스터에서 독취하여 전송을 하게 되고 스탑 컨디션(Stop Condition)으로 데이터의 전송을 완료하게 되는 것이다.

상기와 같은 I2C버스 프로토콜을 이용한 양방향 통신은 1개의 매스터 IC가 여러개의 슬레이브 IC들과 필요한 통신을 하기에는 편리한 방식이다. 슬레이브 IC를 지정하고 특정한 주소에 데이터를 저장할 수도 있으며 미리 약속된 주소에 저장되어 있는 데이터를 읽어올 수도 있다. 즉, 각 슬레이브 IC들이 수집한 정보들을 매스터 IC가 임의로 호출하여 사용할 수가 있다는 장점때문이다. 또한, 공용의 클럭라인과 데이터라인만을 사용하므로 시스템이 간단해진다는 장점이 있다.

그러나 상기의 I2C버스 프로토콜은 매스터 IC만 슬레이브 IC를 호출할 수 있다는 단점을 갖고 있다. 슬레이브 IC들은 필요한 경우 매스터 IC를 호출할 수 없기때문에 진정한 양방향 통신이 될 수가 없는 것이다. 필요한 경우 슬레이브 IC들이 매스터 IC를 호출할 수가 없기때문에 항상 매스터 IC가 동작해 주기를 기다려야만 하는 문제가 발생하는 것이다.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 2개의 CPU를 사용하는 임베디드(Embedded) 시스템에서 I2C버스 프로토콜을 이용하여 슬레이브 IC도 매스터로 지정된 CPU나 IC를 호출하여 필요한 정보를 송수신할 수 있는 장치를 제공하고자 하는 것이다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 임베디드 시스템의 양방향 데이터 통신장치의 바람직한 일실시예로는 I2C버스 프로토콜을 이용하여 쌍방간에 데이터 통신을 행하는 직렬데이터 통신장치에 있어서, 매스터 IC, 슬레이브 IC, 상기 매스터 IC와 슬레이브 IC를 I2C버스 프로토콜로 통신이 이루어지게 하는 데이터라인과 클럭라인등으로 구성된 통신라인 및 상기 슬레이브 IC가 상기 매스터 IC를 호출하기 위한 호출신호로 구성하여 상기 매스터IC와 슬레이브IC가 상호 호출을 할 수 있도록 하여 양방향 데이터 통신이 가능하도록 한다.

상기 슬레이브IC로부터 상기 호출신호를 수신한 매스터IC는 슬레이브IC를 호출하도록 데이터를 출력하고, 상기 매스터 IC는 I2C버스 프로토콜을 이용하여 슬레이브 IC를 호출하고 상기 슬레이브 IC가 상기 매스터 IC를 호출하고자 하는 경우에는 먼저 상기 슬레이브 IC가 인터럽트신호를 매스터 IC로 전송하고 상기 인터럽트신호를 전송받은 매스터 IC가 I2C버스 프로토콜을 이용하여 슬레이브 IC를 호출하도록 하는 것을 특징으로 하여 이루어지는 것이다.

바람직하게는 상기 슬레이브IC는 매스터IC로 동작되기 위한 프로그램이 추가 되어 있으며 상기 매스터 IC는 슬레이브 IC로 동작되기 위한 프로그램이 더 추가되어 있는 것을 특징으로 하며 상기 슬레이브IC로부터 상기 응답요청신호를 수신한 매스터IC는 슬레이브IC로 전환되고 상기 슬레이브IC는 매스터IC로 전환되어 상호 데이터를 송수신하게하여 양방향 통신이 가능하도록 하는 것이다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 임베디드 시스템의 양방향 데이터 통신방법으로서는 매스터 IC와 슬레이브 IC간에 I2C버스 프로토콜에 의하여 통신이 이루어지는 임베디드 시스템에 있어서, 슬레이브 IC가 매스터 IC를 호출하는 단계, 매스터 IC가 인터럽트를 발생하는 단계 및 매스터 IC가 I2C버스 프로토콜을 사용하여 슬레이브 IC와 데이터를 송수신하는 단계로 이루어진다.

매스터 IC를 호출하는 단계는 슬레이브 IC가 호출신호를 매스터 IC로 출력하여 이루어지도록 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 임베디드 시스템의 양방향 데이터 통신방법의 다른 실시예로서는 통상의 매스터 IC의 기능 및 가상의 슬레이브 IC의 기능을 갖는 매스터 IC와 통상의 슬레이브 IC의 기능 및 가상의 매스터 IC의 기능을 갖는 슬레이브 IC간에 I2C버스 프로토콜에 의하여 통신이 이루어지는 임베디드 시스템에 있어서, 슬레이브 IC가 매스터 IC를 호출하는 단계, 상기 매스터 IC가 가상 슬레이브 IC로 그 기능이 전환되고 상기 슬레이브 IC가 가상 매스터 IC로 그 기능을 전환하는 단계 및 상기 전환단계 후 상기 가상 매스터 IC가 I2C버스 프로토콜을 사용하여 상기 가상 슬레이브 IC와 데이터를 송수신하는 단계로 이루어진다.

상기 가상 매스터 IC와 상기 가상 슬레이브 IC간에 데이터 송수신이 완료된 상태에서는 각각 슬레이브 IC와 매스터 IC로 복귀되는 단계를 더 포함하여 이루어진다.

이하 첨부한 도면을 참고하여 본 발명의 일실시예에 대하여 상세히 설명하기로 한다.

도 3은 본발명의 일실시예에 따른 임베디드 시스템의 양방향 데이터 통신장치의 블럭도이다. 매스터 IC(100)는 I2C버스 프로토콜로 통신하기 위한 I2C 인터페이스부(I2C I/F;110)와 슬레이브 IC(200)가 매스터IC(100)의 인터럽트를 요청하는 호출신호 입력단자(120)로 구성되어 있으며 슬레이브 IC(200)는 I2C버스 프로토콜로 통신하기 위한 I2C 인터페이스부(I2C I/F;210)와 슬레이브 IC(200)가 매스터IC(100)를 호출하기 위한 호출신호 출력단자(220)로 구성된다. 또한, 매스터 IC(100)와 슬레이브 IC(200)는 I2C 인터페이스부(I2C I/F;110,210)를 통하여 데이타라인(SDA;240)과 클럭라인(SCL;230)이 상호 연결되어 있다.

상기한 구성에서 I2C 버스 프로토콜을 이용한 데이터 송수신방법은 종래의 기술과 동일하므로 그 설명은 생략하고 도 4를 참조하여 본발명의 일실시예에 따른 동작에 대하여 설명한다.

도 4는 본 발명의 일 실시예에 따른 임베디드 시스템의 양방향 데이터 통신장치를 설명하기 위한 흐름도이다

먼저 통상의 매스터 IC(100)가 슬레이브 IC(200)를 호출하여 기존의 I2C 버스 프로토콜로 양방향통신을 하다가 슬레이브 IC(200)가 매스터IC(100)를 호출할 필요가 발생한 경우 슬레이브 IC(200)는 호출신호 출력단자(220)를 통하여 호출신호(221)를 출력하게 되고(단계 S310) 호출신호 입력단자(120)를 통하여 호출신호(221)를 수신한 매스터 IC(100)는 인터럽트를 발생하여(단계 S320) 슬레이브 IC(200)와 통신을 할 준비를 하기 위하여 실행하던 프로그램을 일시 중지하고 I2C 인터페이스부(I2C I/F;110,210)를 통하여 호출한 슬레이브 IC를 호출하는 것이다(단계 S330). 이하 통상적인 I2C 프로토콜을 사용하여 상기 슬레이브 IC(200)의 모든 어드레스에 데이터를 저장하기 위하여 모든 데이터를 전부 전송하게 되는 것이다. 전송이 완료되었는지를 판단하여(단계 S340) 데이터 전송이 완료되지 않은 경우는 완료될 때까지 전송을 계속하고 데이타 전송이 완료되었거나 상기 단계 S310에서 호출신호가 수신되지 않은 경우는 송수신을 종료하는 것이다. 바람직하게는 슬레이브 IC(200)로 부터 호출신호(221)가 수신된 경우는 매스터 IC가 슬레이브 IC의 일정 어드레스에 데이터를 저장하는 것으로 미리 프로그램되어 있으면 모든 데이터를 전송할 필요없이 간단하고도 신속하게 슬레이브 IC가 필요한 데이터를 얻을 수가 있는 것이다.

도 5는 본 발명의 다른 실시예에 따른 임베디드 시스템의 양방향 데이터 통신장치를 설명하기 위한 흐름도이다

먼저 통상의 매스터 IC(100)가 슬레이브 IC(200)를 호출하여 기존의 I2C 버스 프로토콜로 양방향통신을 하다가 슬레이브 IC(200)가 매스터IC(100)를 호출할 필요가 발생한 경우 슬레이브 IC(200)는 호출신호 출력단자(220)를 통하여 호출신호(221)를 출력하게 되면(단계 S410) 호출신호 입력단자(120)를 통하여 호출신호(221)를 수신한 매스터 IC(100)는 인터럽트를 발생하고(단계 S420) 슬레이브 IC(200)와 통신을 할 준비를 하기 위하여 매스터 IC(100)는 슬레이브 IC로 전환되고 슬레이브 IC(200)는 매스터 IC로 그 기능을 전환한다(단계 S430). 본실시예에서는 매스터 IC와 슬레이브 IC는 상기 호출신호의 송수신에 의하여 각각 슬레이브 IC와 매스터 IC로 그 기능이 전환될 수 있도록 프로그램되어 있는 경우이다. 상기 단계 430에서 모드가 전환된 경우에는 호출신호를 발송한 슬레이브 IC(200)가 매스터 IC의 기능을 수행하고 종전의 매스터 IC(100)는 슬레이브 IC로 그 기능을 전환하여 I2C 버스 프로토콜을 이용하여 데이터 송수신을 하게 되는 것이다. 데이터 송수신이 완료되었는 지를 판단하여(단계 S440) 완료되지 않은 경우는 계속하여 송수신하고 완료된 경우에는 데이터의 송수신을 종료하게 되는 것이다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구범위에 속함은 당연한 것이다.

상기에서와 같이 본 발명에 따른 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법에 의하면, 슬레이브 IC들도 필요한 경우 매스터 IC를 호출할 수 있도록 하여 매스터로 지정된 CPU나 IC를 호출하여 필요한 정보를 송수신할 수 있도록 하는 효과가 있는 것이다.

Claims

I2C버스 프로토콜을 이용하여 쌍방간에 데이터 통신을 수행하는 임베디드 시스템의 양방향 데이터 통신장치에 있어서,

매스터 IC;

슬레이브 IC; 및

상기 매스터 IC와 상기 슬레이브 IC를 I2C버스 프로토콜로 통신이 이루어지게 하는 데이터라인 및 클럭라인으로 구성된 통신라인; 을 포함하고,

상기 슬레이브 IC는,

상기 매스터 IC를 호출하기 위한 호출신호를 상기 매스터 IC로 출력하는 것을 특징으로 하는 임베디드 시스템의 양방향 데이터 통신장치.
제 1항에 있어서,

상기 슬레이브IC로부터 상기 호출신호를 수신한 매스터IC는 슬레이브IC를 호출하도록 데이터를 출력하는 것을 특징으로 하는 임베디드 시스템의 양방향 데이터 통신장치.
제 2항에 있어서, 상기 양방향 데이터통신은

상기 매스터 IC는 I2C버스 프로토콜을 이용하여 슬레이브 IC를 호출하고 상기 슬레이브 IC가 상기 매스터 IC를 호출하고자 하는 경우에는 먼저 상기 슬레이브 IC가 인터럽트신호를 매스터 IC로 전송하고 상기 인터럽트신호를 전송받은 매스터 IC가 I2C버스 프로토콜을 이용하여 슬레이브 IC를 호출하도록 하는 것을 특징으로 하는 임베디드 시스템의 양방향 데이터 통신장치.
제 1항에 있어서,

상기 슬레이브IC는 매스터IC로 동작되기 위한 프로그램이 추가되어 있으며 상기 매스터 IC에는 슬레이브 IC로 동작되기 위한 프로그램이 추가되어 있는 것을 특징으로 하는 임베디드 시스템의 양방향 데이터 통신장치.
제 4항에 있어서,

상기 슬레이브IC로부터 상기 호출신호를 수신한 매스터IC는 슬레이브IC로 전환되고 상기 슬레이브IC는 매스터IC로 전환되어 상호 데이터를 송수신하는 것을 특징으로 하는 임베디드 시스템의 양방향 데이터 통신장치.
매스터 IC와 슬레이브 IC간에 I2C버스 프로토콜에 의하여 통신이 이루어지는 임베디드 시스템에 있어서,

슬레이브 IC가 매스터 IC를 호출하는 단계;

매스터 IC가 인터럽트를 발생하는 단계; 및

매스터 IC가 I2C버스 프로토콜을 사용하여 슬레이브 IC와 데이터를 송수신하는 단계;로 이루어지는 임베디드 시스템의 양방향 데이터 통신방법.
제 6항에 있어서, 매스터 IC를 호출하는 단계는

슬레이브 IC가 호출신호를 매스터 IC로 출력하여 이루어지는 것을 특징으로 하는 임베디드 시스템의 양방향 데이터 통신방법.
통상의 매스터 IC의 기능 및 가상의 슬레이브 IC의 기능을 갖는 매스터 IC와 통상의 슬레이브 IC의 기능 및 가상의 매스터 IC의 기능을 갖는 슬레이브 IC간에 I2C버스 프로토콜에 의하여 통신이 이루어지는 임베디드 시스템에 있어서,

슬레이브 IC가 매스터 IC를 호출하는 단계;

상기 매스터 IC가 가상 슬레이브 IC로 그 기능이 전환되고 상기 슬레이브 IC가 가상 매스터 IC로 그 기능을 전환하는 단계;

상기 전환단계 후 상기 가상 매스터 IC가 I2C버스 프로토콜을 사용하여 상기 가상 슬레이브 IC와 데이터를 송수신하는 단계;로 이루어지는 임베디드 시스템의 양방향 데이터 통신방법.
제 8항에 있어서,

상기 가상 매스터 IC와 상기 가상 슬레이브 IC간에 데이터 송수신이 완료된 상태에서는 각각 슬레이브 IC와 매스터 IC로 복귀되는 단계;를 더 포함하는 것을 특징으로 하는 임베디드 시스템의 양방향 데이터 통신방법.