[go: up one dir, main page]

KR100961034B1 - 질화물계 반도체 발광 소자 및 그 제조 방법 - Google Patents

질화물계 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100961034B1
KR100961034B1 KR1020087008047A KR20087008047A KR100961034B1 KR 100961034 B1 KR100961034 B1 KR 100961034B1 KR 1020087008047 A KR1020087008047 A KR 1020087008047A KR 20087008047 A KR20087008047 A KR 20087008047A KR 100961034 B1 KR100961034 B1 KR 100961034B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
nitride
emitting device
metal plate
Prior art date
Application number
KR1020087008047A
Other languages
English (en)
Other versions
KR20080042924A (ko
Inventor
히로시 오오사와
다까시 호도따
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005272574A external-priority patent/JP4920223B2/ja
Priority claimed from JP2005272424A external-priority patent/JP5047482B2/ja
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080042924A publication Critical patent/KR20080042924A/ko
Application granted granted Critical
Publication of KR100961034B1 publication Critical patent/KR100961034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 과제는 지지 기판의 강도 특성이 우수한 동시에, 상기 지지 기판으로부터의 반사광이 적고, 광 취출 효율을 향상시킨 반도체 소자 및 그 제조 방법을 제공하는 것이다.
기판 위에 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 도금 금속판이 이 순서로 적층되어 이루어지는 질화물계 반도체 발광 소자에 있어서, 상기 금속막층, 및 상기 도금 금속판이 상기 p형 반도체층 위에 부분적으로 형성된 구성으로 하고 있다. 또는, 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 금속판이 이 순서로 적층되어 이루어지는 구조에 있어서, 상기 금속막층 및 상기 도금 금속판이, 상기 p형 반도체층 위에 부분적으로 형성되어 있고, 상기 p형 반도체층 위에 있어서 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 투광성 물질층이 형성된 구성으로 하고 있다.
반도체 소자, 질화물계 반도체 발광 소자, 금속막층, 도금 금속판, 투광성 물질층

Description

질화물계 반도체 발광 소자 및 그 제조 방법{NITRIDE SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 질화물계 반도체 발광 소자, 및 그 제조 방법에 관한 것이다.
본원은, 2005년 9월 20일에, 일본에 출원된 일본 특허 출원 제2005-272424호, 및 2005년 9월 20일에, 일본에 출원된 일본 특허 출원 제2005-272574호를 기초로 하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 단파장 광 발광 소자용의 반도체 재료로서 GaN계 화합물 반도체 재료가 주목을 받고 있다. GaN계 화합물 반도체는, 사파이어 단결정을 비롯하여, 여러 가지의 산화물 기판이나 Ⅲ-V족 화합물을 기판으로 하여, 그 위에 유기금속 기상 화학반응법(M0CVD법)이나 분자선 에피택시법(MBE법) 등에 의해 형성된다.
사파이어 단결정 기판은, GaN과는 격자 정수가 10 % 이상이나 다르지만, AlN이나 AlGaN 등의 버퍼층을 형성함으로써, 그 위에 양호한 질화물 반도체를 형성할 수 있어, 일반적으로 널리 이용되고 있다. 사파이어 단결정 기판을 이용한 경우, n형 반도체층, 발광층, p형 반도체층이, 이 순서로 적층된다. 사파이어 기판은 절연체이므로, 그 소자 구조는 일반적으로, p형 반도체층 위에 형성된 정극과 n형 반도체층 위에 형성된 부극이 존재하게 된다. ITO 등의 투명 전극을 정극으로 사용 해서 p형 반도체측으로부터 광을 취출하는 페이스 업 방식, Ag 등의 고 반사막을 정극으로 사용해서 사파이어 기판측으로부터 광을 취출하는 플립 칩 방식의 2 종류가 있다.
이와 같이, 사파이어 단결정 기판은 일반적으로 널리 이용되고 있지만, 절연체이기 때문에 몇 가지의 문제점이 있다.
첫째로, 부극을 형성하기 위해서 발광층을 에칭 등에 의해 제거해서 n형 반도체층을 노출시키므로 부극의 부분만큼 발광층의 면적이 감소해 버려, 그만큼 출력이 저하된다.
둘째로, 정극과 부극이 동일면에 있으므로 전류의 흐름이 수평 방향으로 되어 버려, 국부적으로 전류 밀도가 높은 곳이 생겨, 소자가 발열해 버린다.
셋째로, 사파이어 기판의 열전도율은 낮으므로, 발생한 열이 확산되지 않고 소자의 온도가 상승해 버린다.
이상의 문제를 해결하기 위해서, 사파이어 단결정 기판 위에 n형 반도체층, 발광층, p형 반도체층이 이 순서로 적층한 소자에 도전성 기판을 접착하고, 그 후에 사파이어 단결정 기판을 제거하여, 정극과 부극을 상하로 배치시키는 방법이 개시되어 있다(예를 들어, 특허 문헌 1).
또한, 도전성 기판을 접착시키는 것이 아닌, 도금에 의해 제작하는 방법이 개시되어 있다(예를 들어, 특허 문헌 2).
도전성 기판을 접착시키는 방법에는, AuSn 등의 저 융점 금속 화합물을 접착재로 하는 방법이나, 진공 중에서 아르곤 플라즈마 등을 이용해서 접합면을 활성화 시켜 접착하는 활성화 접합 등의 방법이 있다. 이들의 방법에서는, 접착면이 매우 평활한 것이 요구되어, 파티클 등의 이물질이 있는 경우에 그 부분이 부유해 버려, 양호하게 접착할 수 없게 될 우려가 있는 등, 균일한 접착면을 형성하는 것은 곤란했다.
도금에 의해 기판을 제작할 경우, 이물질에 의한 영향이 거의 없다는 점에서 유리하지만, p형 반도체측이 도금에 의해 덮혀 버리므로, 광 취출 효율이 저하되어 버린다.
광 취출 효율을 향상시키기 위해, 도금 처리 전에, 오믹 접촉층 위에 고 반사율을 갖는 Ag 등을 성막하는 방법이 일반적으로 이용되지만, 이 방법에서는 대부분의 반사광이 발광층을 통과해야만 하므로, 발광층에서의 광 흡수가 문제가 된다.
이때의 반사광의 발생을 가능한 한 방지하기 위해, 지지 기판으로 투명성 기판을 이용한 반도체 소자가 제안되어 있다(예를 들어, 특허 문헌 3).
그러나, 지지 기판으로 투명성 기판을 이용할 경우, 예를 들어 SOG(스핀 온 글래스)에서는 5 ㎛ 정도가 막 두께의 한계이므로 충분한 강도를 가진 기판을 작성할 수 없다고 하는 문제가 있었다.
특허 문헌 1 : 일본 특허 제3511970호 공보
특허 문헌 2 : 일본 특허 공개 제2004-47704호 공보
특허 문헌 3 : 일본 특허 공개 제2003-309286호 공 보
본 발명은 상기 사정을 감안하여 이루어진 것으로, 지지 기판의 강도 특성이 우수한 동시에, 상기 지지 기판으로부터의 반사광이 적고, 광 취출 효율을 향상시킨 반도체 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 문제를 해결하기 위해 예의 노력 검토한 결과, 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 금속판이 이 순서로 적층되어 이루어지는 질화물계 반도체 발광 소자에 있어서, 금속막층, 및 도금 금속판이 p형 반도체층 위에 부분적으로 형성된 구성으로 함으로써, 기판 강도가 우수하고, 또한 반사광이 적은, 즉 광 취출 효율이 좋은 소자를 제작하는 것이 가능한 것을 발견하고, 본 발명을 완성하였다. 또한, 금속막층, 및 도금 금속판을 격자 형상으로 함으로써, 본 발명의 효과는 한층 더 발휘된다.
즉 본 발명은 이하에 관한 것이다.
(1) 기판 위에 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 도금 금속판이 적층되어 이루어지는 질화물계 반도체 발광 소자에 있어서, 상기 금속막층, 및 상기 도금 금속판이 상기 p형 반도체층 위에 부분적으로 형성되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
(2) 기판 위에 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 도금 금속판이 적층되어 이루어지는 질화물계 반도체 발광 소자에 있어서, 상기 금속막층, 및 상기 도금 금속판이 상기 p형 반도체층 위에 평면에서 보아 교차 상태로 형성되어 있는 것을 특징으로 하는 (1)에 기재된 질화물계 반도체 발광 소자.
(3) 상기 p형 반도체층 위에 형성되는 상기 금속막층 및 도금 금속판의 면적이, 상기 p형 반도체층 상면에 대한 면적비로 10 내지 90 %의 범위 내인 것을 특징으로 하는 (1) 또는 (2)에 기재된 질화물계 반도체 발광 소자.
(4) 상기 기판 위에 형성되는 상기 n형 반도체층, 발광층 및 p형 반도체층이, 미리 소자 단위로 분할되어 있는 것을 특징으로 하는 (1) 내지 (3) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(5) 상기 p형 반도체층 위에 투명 전극이 구비되어 있는 것을 특징으로 하는 (1) 내지 (4) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(6) 상기 금속막층이 오믹 접촉층을 포함하는 것을 특징으로 하는 (1) 내지 (5) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(7) 상기 오믹 접촉층이, Pt, Ru, Os, Rh, Ir, Pd, Ag의 단체 금속, 및/또는, 그들의 합금으로 이루어지는 것을 특징으로 하는 (1) 내지 (6) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(8) 상기 오믹 접촉층의 막 두께가 0.1 ㎚ 내지 30 ㎚의 범위 내인 것을 특징으로 하는 (1) 내지 (7) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(9) 상기 도금 금속판의 막 두께가 10 ㎛ 내지 200 ㎛의 범위 내인 것을 특징으로 하는 (1) 내지 (8) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(10) 상기 도금 금속판이, NiP 합금, Cu, 또는 Cu 합금으로 이루어지는 것을 특징으로 하는 (1) 내지 (9) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(11) 상기 금속막층과 상기 도금 금속판 사이에 도금 밀착층이 형성되어 있는 것을 특징으로 하는 (1) 내지 (10) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(12) 상기 도금 밀착층이, 상기 도금 금속판을 이루는 도금의 50 중량 % 이상을 차지하는 주성분과 동일한 조성을 50 중량 % 이상 함유하는 것을 특징으로 하는 (11)에 기재된 질화물계 반도체 발광 소자.
(13) 상기 도금 밀착층이, NiP 합금 또는 Cu 합금으로 이루어지는 것을 특징으로 하는 (11) 또는 (12)에 기재된 질화물계 반도체 발광 소자.
(14) 기판 위에 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 도금 금속판을 적층하는 적층 공정을 갖는 질화물계 반도체 발광 소자의 제조 방법에 있어서, 상기 적층 공정에 있어서, 상기 금속막층 및 상기 도금 금속판을, 상기 p형 반도체층 위에 부분적으로 형성하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
(15) 상기 적층 공정에 있어서, 상기 금속막층 및 상기 금속판을, 개별적으로 평면에서 보아 라인 형상으로 교차 상태로 형성하는 것을 특징으로 하는 (14)에 기재된 질화물계 반도체 발광 소자의 제조 방법.
(16) 상기 적층 공정은, 상기 n형 반도체층을, 버퍼층을 개재하여 기판 위에 부착하여 행해지고, 상기 적층 공정 종료 후에, 상기 기판 및 버퍼층을 제거함으로써, 상기 n형 반도체층을 노출시키는 것을 특징으로 하는 (14) 또는 (15)에 기재된 질화물계 반도체 발광 소자의 제조 방법.
(17) 상기 기판을 레이저에 의해 제거하는 것을 특징으로 하는 (16)에 기재된 질화물계 반도체 발광 소자의 제조 방법.
(18) 상기 도금 금속판을 형성한 후, 100 ℃ 내지 300 ℃의 온도로 열처리하는 것을 특징으로 하는 (14) 내지 (17) 중 어느 하나에 기재된 질화물계 반도체 발광 소자의 제조 방법.
또한, 본 발명자들은 상기 문제를 해결하기 위해서 예의 노력 검토한 결과, 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 금속판이 이 순서로 적층되어 이루어지는 질화물계 반도체 발광 소자에 있어서, 상기 금속막층 및 상기 도금 금속판이, 상기 p형 반도체층 위에 부분적으로 형성되어 있고, 상기 p형 반도체층 위에 있어서, 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 투광성 물질층이 형성된 구성으로 함으로써, 기판 강도가 우수하고, 또한 반사광이 적은, 즉 광 취출 효율이 좋은 소자를 제작하는 것이 가능한 것을 발견하여, 본 발명을 완성하였다. 또한, 금속막층 및 도금 금속판을 상기 p형 반도체층 위에 있어서 평면에서 보아 교차 상태로 형성하고, 상기 p형 반도체층 위에 있어서 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 상기 투광성 물질층을 형성함으로써, 본 발명의 효과는 한층 더 발휘된다.
즉 본 발명의 제2는 이하에 관한 것이다.
(1) 기판 위에 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 도금 금속판이 이 순서로 적층되어 이루어지는 질화물계 반도체 발광 소자에 있어서, 상기 금속막층 및 상기 도금 금속판이, 상기 p형 반도체층 위에 부분적으로 형성되어 있고, 상기 p형 반도체층 위에 있어서, 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 투광성 물질층이 형성되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
(2) 상기 p형 반도체층 위에 형성되는 상기 금속막층 및 상기 도금 금속판이, 평면에서 보아 교차 상태로 설치되어 있고, 상기 p형 반도체층 위에 있어서, 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 상기 투광성 물질층이 설치되어 있는 것을 특징으로 하는 (1)에 기재된 질화물계 반도체 발광 소자.
(3) 상기 투광성 물질층이 상기 p형 반도체층 위에 적층되고, 상기 투광성 물질층이 적어도 상기 금속막층과 도금 금속판에 의해 부분적으로 둘러싸여 있는 것을 특징으로 하는 (1) 또는 (2)에 기재된 질화물계 반도체 발광 소자.
(4) 상기 투광성 물질층이, 투명 전극을 개재하여 p형 반도체층 위에 적층되고, 상기 투광성 물질층이 적어도 상기 금속막층과 도금 금속판에 의해 부분적으로 둘러싸여 있는 것을 특징으로 하는 (1) 또는 (2)에 기재된 질화물계 반도체 발광 소자.
(5) 상기 투광성 물질층이, 투광성 수지, 실리카계 물질 또는 티타니아계 물질 중 어느 하나로 이루어지는 것을 특징으로 하는 (1) 내지 (4) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(6) 상기 투광성 물질층의 굴절률이 1.4 내지 2.6의 범위 내인 것을 특징으로 하는 (1) 내지 (5) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(7) 상기 투광성 물질층의 막 두께가 10 ㎛ 내지 200 ㎛의 범위 내인 것을 특징으로 하는 (1) 내지 (6) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(8) 상기 기판 위에 형성되는 n형 반도체층, 발광층, p형 반도체층이 미리 소자 단위로 분할되어 있는 것을 특징으로 하는 (1) 내지 (7) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(9) 상기 금속막층이 오믹 접촉층을 포함하는 것을 특징으로 하는 (1) 내지 (8) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(10) 상기 오믹 접촉층이, Pt, Ru, Os, Rh, Ir, Pd, Ag의 단체 금속, 및/또는 그들의 합금으로 이루어지는 것을 특징으로 하는 (1) 내지 (9) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(11) 상기 오믹 접촉층의 막 두께가 0.1 ㎚ 내지 30 ㎚의 범위 내인 것을 특징으로 하는 (1) 내지 (10) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(12) 상기 도금 금속판의 막 두께가 10 ㎛ 내지 200 ㎛의 범위 내인 것을 특징으로 하는 (1) 내지 (11) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(13) 상기 도금 금속판이, NiP 합금, Cu, 또는 Cu 합금으로 이루어지는 것을 특징으로 하는 (1) 내지 (12) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(14) 상기 금속막층과 상기 도금 금속판 사이에 도금 밀착층이 형성되어 있는 것을 특징으로 하는 (1) 내지 (13) 중 어느 하나에 기재된 질화물계 반도체 발광 소자.
(15) 상기 도금 밀착층이, 상기 도금 금속판을 이루는 도금의 50 중량 % 이상을 차지하는 주성분과 동일한 조성을 50 중량 % 이상 함유하는 것을 특징으로 하는 (14)에 기재된 질화물계 반도체 발광 소자.
(16) 상기 도금 밀착층이 NiP 합금으로 이루어지는 것을 특징으로 하는 (14) 또는 (15)에 기재된 질화물계 반도체 발광 소자.
(17) 기판 위에 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 도금 금속판을 적층하는 적층 공정을 갖는 질화물계 반도체 발광 소자의 제조 방법에 있어서, 상기 적층 공정에 있어서, 상기 금속막층 및 상기 도금 금속판을, 상기 p형 반도체층 위에 부분적으로 형성하고, 상기 p형 반도체층 위에 있어서, 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 투광성 물질층을 형성하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
(18) 상기 적층 공정에 있어서, 상기 금속막층 및 상기 금속판을, 개별적으로 평면에서 보아 라인 형상으로 교차 상태로 형성하는 것을 특징으로 하는 (17)에 기재된 질화물계 반도체 발광 소자의 제조 방법.
(19) 상기 적층 공정은, 상기 n형 반도체층을, 버퍼층을 개재하여 기판 위에 부착하여 행해지고, 상기 적층 공정 종료 후에, 상기 기판 및 버퍼층을 제거함으로써, 상기 n형 반도체층을 노출시키는 것을 특징으로 하는 (17) 또는 (18)에 기재된 질화물계 반도체 발광 소자의 제조 방법.
(20) 상기 기판을 레이저에 의해 제거하는 것을 특징으로 하는 (19)에 기재된 질화물계 반도체 발광 소자의 제조 방법.
(21) 상기 도금 금속판을 형성한 후, 100 ℃ 내지 300 ℃의 온도로 열처리하는 것을 특징으로 하는 (17) 내지 (20) 중 어느 하나에 기재된 질화물계 반도체 발광 소자의 제조 방법.
본 발명의 질화물계 반도체 발광 소자에 의하면, 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 금속판이 이 순서로 적층되어 이루어지는 구조에 있어서, 금속막층, 및 도금 금속판이, p형 반도체층 위에 부분적으로 형성된 구성으로 하고 있다.
이에 의해, 기판 강도가 우수하고, 또한 반사광이 적은, 즉 광 취출 효율이 좋은 소자를 얻을 수 있다. 특히, 금속막층, 및 도금 금속판을 격자 형상으로 함으로써, 본 발명의 효과는 보다 한층 발휘된다.
또한, 본 발명의 질화물계 반도체 발광 소자에 의하면, 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 금속판이 이 순서로 적층되어 이루어지는 구조에 있어서, 상기 금속막층 및 상기 도금 금속판이, 상기 p형 반도체층 위에 부분적으로 형성되어 있고, 상기 p형 반도체층 위에 있어서, 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 투광성 물질층이 형성된 구성으로 하고 있다.
상기 구성에 의해, 질화물계 반도체 발광 소자의 발광 출력이 향상되지만, 이것은 투광성 물질에, 굴절률이 1.4 내지 2.6으로 높은 물질을 사용함으로써 임계각이 커지게 되어, 보다 전반사하기가 어려워지기 때문이다. 또한, 상한이 2.6인 것은, GaN의 굴절률이 2.6이므로 이 이상 크게 할 필요가 없다. 이 이상 크게 하면, 투광성 물질로부터 광을 취출하는 것이 어려워진다.
본 발명에서는, 상기 구성에 의해, 기판 강도가 우수한 동시에, 또한 반사광이 적은, 즉 광 취출 효율이 좋고 발광 출력이 높은 질화물계 반도체 발광 소자를 얻을 수 있다.
또한, 본 발명의 질화물계 반도체 발광 소자는, 특히 금속막층 및 도금 금속판을 상기 p형 반도체층 위에 있어서 평면에서 보아 교차 상태로 형성하고, 상기 p형 반도체층 위에 있어서 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 상기 투광성 물질층을 형성함으로써, 본 발명의 효과는 한층 더 발휘된다.
도1은 본 발명의 질화물계 화합물 반도체 발광 소자의 일례를 도시하는 도면이며, 단면 구조를 나타낸 모식도이다.
도2는 본 발명의 질화물계 화합물 반도체 발광 소자의 제조 방법을 설명하는 도면이며, 단면 구조를 나타낸 모식도이다.
도3은 본 발명의 질화물계 화합물 반도체 발광 소자의 분할 전의 상태를 도시하는 평면도이다.
도4는 본 발명의 질화물계 화합물 반도체 발광 소자의 분할 전의 상태를 도시하는 평면도이다.
도5는 본 발명의 질화물계 화합물 반도체 발광 소자의 일례를 도시하는 도면이며, 단면 구조를 나타낸 모식도이다.
도6은 본 발명의 질화물계 화합물 반도체 발광 소자의 제조 방법을 설명하는 도면이며, 단면 구조를 나타낸 모식도이다.
도7은 본 발명의 질화물계 화합물 반도체 발광 소자의 분할 전의 상태를 도시하는 평면도이다.
도8은 본 발명의 질화물계 화합물 반도체 발광 소자의 분할 전의 상태를 도시하는 평면도이다.
도9는 본 발명의 질화물계 화합물 반도체 발광 소자의 분할 전의 상태를 도시하는 평면도이다.
[부호의 설명]
11 : 질화물계 반도체 발광 소자
101, 201 : 사파이어 기판(기판)
102, 202 : 버퍼층
103, 203 : n형 반도체층
104, 204 : 발광층
105, 205 : p형 반도체층
106, 206 : 투명 전극
107, 207 : 오믹 접촉층
108, 208 : 반사층
109, 209 : 도금 밀착층
110, 210 : 도금 금속판
111 : 정전극
114, 214 : 투광성 물질층
이하, 본 발명의 질화물계 반도체 발광 소자의 실시 형태에 대해서, 도면을 참조하여 설명한다.
단, 본 발명은 이하의 각 실시 형태에 한정되는 것은 아니며, 예를 들어 이들 실시 형태의 구성 요소끼리를 적당하게 조합해도 좋다.
실시 형태(첫 번째)
도1 내지 도4는, 본 실시 형태의 질화물계 반도체 발광 소자를 설명하는 도면이며, 도1은 n형 반도체층, 발광층, p형 반도체층을 형성하고, 그 위에 오믹 접촉층, 반사층, 도금 밀착층을 형성하고, 그 위에 도금 금속판을 형성한, 본 발명의 질화물계 반도체 발광 소자의 일례를 나타내는 단면 모식도이다. 도2는 질화물계 반도체 발광 소자의 제조 방법의 일례를 설명하는 도면이며, 본 실시예에서는 도1에 도시한 바와 같은 상하 전극 배치형의 구조로 하기 전에, 도2에 도시한 바와 같은 질화물계 반도체층을 형성한다. 또한, 도1 및 도2에 나타내는 2점 쇄선은, 평면에서 보아 교차 상태로 형성되어 있는 오믹 접촉층, 반사층, 도금 밀착층, 도금 금속판, 및 정전극[도1의 정전극(111)]의 일부분을 나타내고 있다.
도3 및 도4는 질화물계 반도체 발광 소자의 제조 방법을 설명하는 평면도이며, 다이싱 라인(DL1, DL2)을 따라 소자 단위로 분할함으로써, 본 발명의 질화물계 반도체 발광 소자가 얻어진다.
본 실시 형태의 질화물계 반도체 발광 소자(1)는, n형 반도체층(103), 발광층(104), p형 반도체층(105), 투명 전극(106), 오믹 접촉층(107)(금속막층), 반사층(108), 도금 밀착층(109), 도금 금속판(110)이, 이 순서로 적층(도1의 상하 방향)되어 이루어진다.
또한, 질화물계 반도체 발광 소자(1)에 있어서, 투명 전극(106) 상에, 반사층(108), 도금 밀착층(109), 도금 금속판(110)이, 이 순서로 적층되어 있고, 이들 각 층이 p형 반도체층(105) 위에 있어서, 열십자형으로 교차해서 부분적으로 형성되어 있다. 즉, 도3에 나타내는 단면 선 A-A의 방향으로부터 본 경우에는, 도1에 나타내는 예의 횡폭 방향(도1의 좌우 방향)으로, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 각 폭이, 투명 전극(106)의 폭보다 좁게, 예를 들어 일례로서 약 30 %가 되도록 형성되어 있다. 또한, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 각 층의 종폭 방향(도1의 지면 수직 방향)은, 투명 전극(106)의 폭과 거의 동일해지도록 형성되어 있다. 또한, 도3에 나타내는 단면 선 B-B의 방향으로부터 본 경우도, 도1에 나타내는 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 횡폭 및 종폭이, 상술한 바와 마찬가지의 관계로 되어 있다.
그리고, 본 실시예에서는 n형 반도체층(103)의 하면에, 투명 전극(112)을 개재하여 부전극(113)이 형성되고, 도금 금속판(110)의 상면에 정전극(111)이 형성됨으로써, 상하 전극 배치형으로 개략 구성되어 있다.
다음에, 본 발명의 질화물계 반도체 발광 소자를 제작할 때의 순서에 대해서, 도2 및 도3에 나타내는 예를 이용해서 이하에 설명한다.
우선, 사파이어 기판(기판)(201) 위에 버퍼층(202)을 형성하고, 그 버퍼층(202)을 개재하여, n형 반도체층(203), 발광층(204), p형 반도체층(205)을 적층해서 질화물계 반도체층을 형성한다. 이와 같이 하여 형성된 질화물계 반도체 위 [즉, p형 반도체층(205) 위]에, 투명 전극(206)을 형성한다. 이들의 n형 반도체층(203), 발광층(204), p형 반도체층(205) 및 투명 전극(206)은, 횡폭을 도2에 도시한 바와 같이 거의 동일 사이즈로 형성하고, 또한 종폭에 대해서도 거의 동일 사이즈로 형성한다. 이어서, 투명 전극(206) 위에, 오믹 접촉층(207) 및 반사층(208)을, 이 순서로 적층해서 형성한다. 본 실시 형태의 오믹 접촉층(207) 및 반사층(208)은, 도3에 나타내는 예와 같이, 각 소자 단위로 종횡으로 교차하도록 하여, 평면에서 보아 격자 형상의 패턴으로 투명 전극(206) 위에 부분적으로 형성한다. 오믹 접촉층(207) 및 반사층(208)의 패턴 형성은, 레지스트 재료를 사용함으로써, 후술하는 공지의 포토리소그래피 기술, 또는 리프트오프 기술 등을 이용해서 행한다.
그리고, 도금을 행함으로써 도금 금속판(210)을 형성한다. 본 실시 형태의 도금 금속판(210)의 형성은, 도금을 실시하는 오믹 접촉층(207) 및 반사층(208) 이외의 부분에 절연성의 보호막을 형성해서 도금을 행하거나, 또는 도금용의 막두께 레지스트 재료를 사용하여, 공지의 포토리소그래피 기술 혹은 리프트오프 기술에 의해, 오믹 접촉층(207) 및 반사층(208)의 패턴에만 도금을 행한다. 또한, 도금 처리 전에, 도금 금속판(210)과 반사층(208)(금속막층)과의 밀착성을 향상시키기 위해서, 도금 밀착층(209)을 형성하는 것이 바람직하다. 또한, 도금 밀착층(209)은 생략해도 된다.
이어서, 사파이어 기판(201)을 박리하고, 다시 버퍼층(202)을 제거한다. 이어서, 정전극 및 부전극을 형성함으로써, 도1에 나타내는 정전극(111) 및 부전 극(112)을 형성한다. 그리고, 도3에 도시한 바와 같은 다이싱 라인(DL1, DL2)을 따라 도금 금속판(210)을 소자 단위로 분할함으로써, 도1에 나타내는 질화물계 반도체 발광 소자(1)를 얻을 수 있다.
본 실시 형태의 질화물계 반도체 발광 소자는, 도1에 도시한 바와 같이 p형 반도체층(105) 위에 투명 전극(106)을 개재하여 적층되어 있는 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 각 층이, p형 반도체층(105)의 상면(105a)에 대하여, 투명 전극(106)을 개재하여, 열십자형으로 교차하도록, 부분적으로 형성되어 있다.
또한, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 면적, 즉 오믹 접촉층(107)의 바닥부(107a)의 면적은, p형 반도체층(105)의 상면(105a)의 면적에 대하여, 10 내지 90 %의 범위 내의 면적비인 것이 바람직하다. 도1의 단면도에 나타내는 예에서는, 전술한 바와 같이, 오믹 접촉층(107)의 바닥부(107a)가, p형 반도체층(105)의 상면(105a)에 대하여, 즉 상기 상면(105a)과 동일 치수로 형성된 투명 전극(106)의 상면(106a)에 대하여 폭 방향(도1의 좌우 방향)으로 약 30 %의 폭으로 형성되어 있다. 또한, 도3의 평면도에 나타내는 예에서는, 투명 전극(206)[p형 반도체층(205)] 위에 있어서, 각 소자 단위로 종횡으로 교차해서 평면에서 보아 격자 형상으로 형성된 도금 금속판(210), 오믹 접촉층(207) 및 반사층(208)이, 각 소자 상에 있어서 종횡 각 약 30 %의 폭으로 형성되어 있고, p형 반도체층(205) 상의 각 소자 단위의 면적비로, 즉 투명 전극(206) 상의 면적비로 약 50 %로 되어 있다.
또한, 도4에 도시한 바와 같이 본 발명의 질화물계 반도체 발광 소자는, 각 소자 단위로 종횡으로 교차해서 평면에서 보아 격자 형상으로 형성된 도금 금속판(310) 및 오믹 접촉층(307)의 교차부(320)를, 교차 부분이 약간, 상면에서 보아 대략 원형 형상으로 팽창된 팽출부(311)를 갖는 형상으로 해도 된다.
전술한 제조 공정에 있어서 이용하는 사파이어 기판(201)에는, 사파이어 단결정(Al2O3 ; A면, C면, M면, R면), 첨정석 단결정(AgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정 등의 공지의 기판 재료를 아무런 제한 없이 이용할 수 있다. SiC 등의 도전성 기판을 이용하면, 정극과 부극을 상하로 배치시킨 소자의 제작은, 기판 박리를 행하지 않더라도 가능하지만, 그 경우에는 절연체인 버퍼층(202)을 사용할 수 없어지므로, 사파이어 기판(201) 위에 성장하는 질화물계 반도체층의 결정이 열화해 버려, 양호한 반도체 소자를 형성할 수 없다. 본 발명에 있어서는, 도전성의 SiC, Si를 이용한 경우라도 사파이어 기판(201)의 박리를 행한다.
버퍼층(202)은, 예를 들어 사파이어 단결정 기판과 GaN의 격자 정수가 10 % 이상이나 다르므로, 그 중간의 격자 정수를 갖는 AlN이나 AlGaN 등이, GaN의 결정성을 향상시키기 위해 일반적으로 사용되고 있고, 본 발명에 있어서도 AlN이나 AlGaN이 아무런 제한 없이 이용된다.
질화물계 반도체는, 예를 들어 n형 반도체층(103), 발광층(104), p형 반도체층(105)으로 이루어지는 이질 접합 구조로 구성된다. 질화물계 반도체층으로서는, 일반식 AlxInyGa1 -x-yN(0 ≤ x < 1, 0 ≤ y < 1, x + y < 1)로 나타나는 반도체가 다수 알려져 있으며, 본 발명에 있어서도 일반식 AlxInyGa1 -X-Y(0 ≤ x < 1, 0 ≤ y < 1, x + y < 1)로 나타나는 질화물계 반도체가 아무런 제한 없이 이용된다.
질화물계 반도체의 성장 방법은 특별히 한정되지 않고, 유기금속 화학기상 성장법(M0CVD), 수소화 기상 성장법(HPVE), 분자선 에피택시법(MBE) 등, Ⅲ족 질화물계 반도체를 성장시키는 것이 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장 방법으로서는, 막 두께 제어성, 양산성의 관점에서 MOCVD법이다.
MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2), Ⅲ족 원료인 Ga원으로서 트리메틸 갈륨(TMG) 또는 트리에틸 갈륨(TEG), Al원으로서 트리메틸 알루미늄(TMA) 또는 트리에틸 알루미늄(TEA), In원으로서 트리메틸 인듐(TMI) 또는 트리에틸 인듐(TEI), V족 원료인 N원으로서는 암모니아(NH3), 히드라진(N2H4) 등이 이용된다.
또한, 도우펀트로서는 n형에는 Si 원료로서 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge 원료로서 게르만(GeH4)을 이용하고, p형에는 Mg 원료로서는 예를 들어 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘((EtCp)2Mg)을 이용한다.
질화물계 반도체를 사파이어 기판 위에서 분할하는 방법으로서는, 에칭법, 레이저 커팅법 등 공지의 기술을 아무런 제한 없이 이용할 수 있다. 레이저 리프 트오프법을 이용할 경우, 질화물계 반도체를 분할할 때에, 사파이어 기판(101)에 데미지를 부여하지 않도록 하는 것이, 양호한 기판 박리를 행하는 점에서 바람직하다. 따라서, 에칭법으로 분할할 경우, 질화물계 반도체에 대해서는 에칭률이 빠르고, 사파이어 기판(101)에 대해서는 에칭률이 느린 방법을 이용하는 것이 바람직하다. 레이저로 분할하는 경우에는, GaN과 사파이어에 대한 흡수 파장의 차이로부터, 300 내지 400 ㎚의 파장을 가진 레이저를 이용하는 것이 바람직하다.
오믹 접촉층(107)에 요구되는 성능으로서는, p형 반도체층(105)과의 접촉 저항이 작은 것이 필수적이다.
오믹 접촉층(107)의 재료로서는, p형 반도체층(105)과의 접촉 저항의 관점에서, Pt, Ru, Os, Rh, Ir, Pd 등의 백금족, 또는 Ag를 이용하는 것이 바람직하다. 더욱 바람직하게는 Pt, Ir, Rh 및 Ru이며, Pt가 특히 바람직하다.
오믹 접촉층(106)에 Ag를 이용하는 것은, 양호한 반사를 얻기 위해서는 바람직하지만, 접촉 저항은 Pt보다도 크다. 따라서, 접촉 저항이 그만큼 요구되지 않는 용도에는 Ag를 이용하는 것도 가능하다.
단, p형 반도체층(105) 위에 투명 전극(106)이 미리 형성되는 경우에는, 투명 전극(106)과 p형 반도체층(105) 사이의 접촉 저항이 크고, 투명 전극(106)과 오믹 접촉층(107)과의 접촉 저항은 작아지므로, 오믹 접촉층(107)으로서는 상기한 재료 이외에 Ti, V, Cr, Co, Ni, Zr, Nb, Mo, Hf, Ta, W 등을 이용할 수 있다.
오믹 접촉층(107)의 두께는, 저 접촉 저항을 안정되게 얻기 위해 0.1 ㎚ 이상으로 하는 것이 바람직하다. 더욱 바람직하게는 1 ㎚ 이상이며, 균일한 접촉 저 항이 얻어진다.
또한, 오믹 접촉층(107) 상에는, Ag 합금 등으로 이루어지는 반사층(108)을 형성해도 된다. Pt, Ir, Rh, Ru, OS, Pd 등은, Ag 합금과 비교하면 가시광으로부터 자외 영역의 반사율이 낮다. 따라서, 발광층(104)으로부터의 광이 충분히 반사되지 않아, 발광 출력이 높은 소자를 얻는 것이 어렵다. 이 경우, 오믹 접촉층(107)을, 광이 충분히 투과하도록 얇게 형성하고, Ag 합금 등으로 이루어지는 반사층(108)을 형성해서 반사광을 얻는 쪽이, 양호한 오믹 접촉이 얻어지고, 또한 출력이 높은 소자를 제작할 수 있다. 이 경우의 오믹 접촉층1O7)의 막 두께는 30 ㎚ 이하로 하는 것이 바람직하다. 더욱 바람직하게는 10 ㎚ 이하이다.
오믹 접촉층(107) 및 반사층(108)의 성막 방법에 대해서는, 특별히 제한되는 것은 없으며 공지의 스퍼터법이나 증착법을 이용할 수 있다.
반사층(108)에는 Ag 합금을 이용하는 것이 바람직하다.
반사층(108)의 막 두께는, 양호한 반사율을 얻기 위해서는 0.1 ㎚ 이상으로 하는 것이 바람직하다. 더욱 바람직하게는 1 ㎚ 이상이며, 양호한 반사율이 얻어진다. 또한, Ag 합금은 마이그레이션을 일으키기 쉬우므로, 도금에 의해 보호된다고는 하나, 보다 얇은 것이 바람직하다. 따라서, 막 두께는 200 ㎚ 이하로 하는 것이 더욱 바람직하다.
반사층(108)의 성막 방법에 대해서는, 특별히 제한되는 것은 없으며 공지의 스퍼터법이나 증착법을 이용할 수 있다. 스퍼터법은 스퍼터 입자가 고 에너지를 가지고 기판 표면에 충돌해서 성막되므로, 밀착력이 높은 막을 얻을 수 있다. 따 라서, 스퍼터법을 이용하는 것이 더욱 바람직하다.
투명 전극(106)에는, ITO(In-Sn-O 합금), IZO(In-Zn-O 합금), AZO(Zn-Al-O 합금) 등, 공지의 재료를 하등 제한 없이 이용할 수 있다.
투명 전극(106)의 두께는, 저 접촉 저항을 안정되게 얻기 위해 100 ㎚ 이상으로 하는 것이 바람직하다. 투명 전극(106)에도 광은 흡수되므로, 지나치게 두꺼워지면 출력이 저하되어 버린다. 이로 인해, 투명 전극(106)은 1 ㎛ 이하로 하는 것이 바람직하다.
또한, 투명 전극(106)은 p형 반도체층(105) 상의 전체면에 형성되는 것이 전류 확산의 점에서 바람직하다.
투명 전극(106)의 성막 방법에 대해서는, 특별히 제한되는 것은 없으며 공지의 스퍼터법이나 증착법을 이용할 수 있다. 또한, 성막 후, 100 ℃ 내지 300 ℃의 온도로 어닐하는 것이, 투과율이나 시트 저항의 저감에 유효하다.
또한, 밀착성 향상을 위해, 도금 금속판(110)의 바로 아래, 즉 도금 금속판(110)과 반사층(108) 사이에 도금 밀착층(109)을 형성해도 된다. 도금 밀착층(109)의 재료는, 도금 금속판(110)에 사용하는 도금에 따라 달라지지만, 도금 성분에 주로 포함되는 물질을 많이 포함하고 있는 것이 밀착성을 향상시킨다. 예를 들어, 도금 밀착층(109)은 도금 금속판(110)의 50 중량 % 이상을 차지하는 주성분과 동일한 조성을, 50 중량 % 이상 함유하는 구성으로 하는 것이 바람직하다.
또한, 도금 금속판(110)에 NiP 도금을 이용할 경우, 도금 밀착층에는 Ni계 합금을 이용하는 것이 바람직하다. 더욱 바람직하게는 NiP 합금을 이용하는 것이 다. 또한, 도금 금속판(110)에 Cu 도금을 이용할 경우, 도금 밀착층에는 Cu계 합금을 이용하는 것이 바람직하다. 더욱 바람직하게는 Cu를 이용하는 것이다.
도금 밀착층(109)의 두께는, 양호한 밀착성을 얻기 위해서 0.1 ㎚ 이상으로 하는 것이 바람직하다. 더욱 바람직하게는 1 ㎚ 이상이며, 균일한 밀착성이 얻어진다. 도금 밀착층(109)의 두께에 특별히 상한은 없지만, 생산성의 관점에서 2 ㎛ 이하로 하는 것이 바람직하다.
도금 밀착층(109)의 성막 방법에 대해서는, 특별히 제한되는 것은 없으며 공지의 스퍼터법이나 증착법을 이용할 수 있다. 스퍼터법은, 스퍼터 입자가 고 에너지를 가지고 기판 표면에 충돌해서 성막되므로, 밀착성이 높은 막을 얻을 수 있다. 따라서, 스퍼터법을 이용하는 것이 더욱 바람직하다.
도금 금속판(110)에는, 무전해 도금, 전해 도금 중 어느 쪽이라도 이용할 수 있다. 무전해 도금의 경우, 재료로서는 NiP 합금 도금을 이용하는 것이 바람직하고, 전해 도금의 경우, 재료로서는 Cu를 이용하는 것이 바람직하다.
도금 금속판(110)의 두께는, 기판으로서의 강도를 유지하기 위해 1O ㎛ 이상으로 하는 것이 바람직하다. 또한, 도금 금속판(110)이 지나치게 두꺼우면 도금의 박리가 일어나기 쉬워지고, 또한 생산성도 낮아지므로 200 ㎛ 이하로 하는 것이 바람직하다.
도금을 실시할 때는, 질화물계 반도체 발광 소자의 표면을, 범용의 중성 세제 등을 이용하여, 미리 탈지 세정해 두는 것이 바람직하다. 또한, 질산 등의 산을 이용해서 도금 밀착층 등의 표면에 화학 에칭을 실시함으로써, 도금 밀착층 상 의 자연 산화막을 제거하는 것이 바람직하다.
NiP 도금 등의 도금 처리 방법으로서는, 도금욕으로서, 예를 들어 황산 니켈, 염화 니켈 등의 니켈원과, 차아인산염 등의 인원을 포함하는 것을 이용한 무전해 도금 처리법을 채용할 수 있다. 무전해 도금법에 이용되는 도금욕으로서 적합한 시판품으로서는, 우에무라공업제의 님덴 HDX 등이 있다. 무전해 도금 처리를 행할 때의 도금욕의 pH는 4 내지 10, 온도는 30 내지 95 ℃로 하는 것이 바람직하다.
Cu 또는 Cu 합금의 도금 처리 방법으로서는, 도금욕으로서, 예를 들어 황산동 등의 Cu원을 이용하는 전해 도금 처리법을 채용할 수 있다. 전기 도금 처리를 행할 때의 도금욕의 pH는 2 이하의 강산 조건하에서 실시하는 것이 바람직하다. 온도는 10 내지 50 ℃로 하는 것이 바람직하고, 상온(25 ℃)에서 실시하는 것이 더욱 바람직하다. 전류 밀도는 0.5 내지 10 A/dm2에서 실시하는 것이 바람직하고, 2 내지 4A/dm2에서 실시하는 것이 더욱 바람직하다.
또한, 표면을 평활화시키기 위해 레벨링제를 첨가하는 것이 더욱 바람직하다. 레벨링제에 이용되는 시판품으로서는, 예를 들어 우에무라공업제의 ETN-1-A나 ETN-1-B 등이 이용된다.
상술한 바와 같이 해서 얻어진 도금 금속판(110)의 밀착성을 향상시키기 위해서, 열처리를 행하는 것이 바람직하다. 열처리 온도는 100 내지 300 ℃의 범위로 하는 것이, 밀착성 향상의 점에서 바람직하다. 열처리 온도를 상술한 범위 이상으로 하면, 밀착성이 더욱 향상될 가능성은 있지만, 오믹성이 저하되어 버릴 우 려가 있다.
오믹 접촉층(107) 및 반사층(108)(금속막층), 도금 금속판(110)을, p형 반도체층(105)[투명 전극(106)] 위에 있어서 부분적으로 형성하는 방법으로서는, 몇 가지의 방법이 고려된다.
오믹 접촉층(107) 및 반사층(108)을 부분적으로 형성하는 방법으로서는, 공지의 포토리소그래피 기술, 및 리프트오프 기술을 이용할 수 있다.
도금 금속판(110)을 부분적으로 형성하는 방법으로서는, 이하의 2개의 방법이 주로 고려된다.
(1) 도금을 실시하는 오믹 접촉층(107) 및 반사층(108) 이외의 부분에, 절연성의 보호막을 형성한다. 도금은 절연체 상에는 성장하지 않으므로, 패턴화된 오믹 접촉층(107) 및 반사층(108) 위에만 형성된다.
(2) 도금용의 막두께 레지스트 재료를 사용하여, 공지의 포토리소그래피 기술 및 리프트오프 기술을 이용한다.
오믹 접촉층(107), 반사층(108), 도금 금속판(110)의 패턴 형상에 대해서는, 이들 각 층이 p형 반도체층(105) 위에 있어서 차지하는 부분을 가능한 한 줄이는 것과, 도금 금속판(110)이 기판으로서의 강도를 유지하는 것과의 상반되는 성질의 균형이 잡힌 형상으로 하는 것이 필요하다.
오믹 접촉층(107), 반사층(108), 도금 금속판(110)의 패턴은, 도3 및 도4에 도시한 바와 같은 열십자형으로 형성하는 것이, p형 반도체층(105) 위에 있어서 차지하는 부분을 가능한 한 적게 하면서 기판 강도를 유지하는 점에서 바람직하다.
그러나, 오믹 접촉층(107), 반사층(108), 도금 금속판(110)의 패턴은, 도3 및 도4에 도시한 바와 같은 형상에 한정되는 것은 아니며, 투명 전극(106) 위에 있어서 격자 형상, 혹은 메쉬형, 크로스 라인 형상, 빗살 형상, 원환 형상, 각이진 고리 형상, L자 형상, Y자 형상 등, 어떠한 형상이라도 좋고, 상술한 기판 강도나 후술하는 금속 패드 부착성을 고려하면서 적당하게 결정할 수 있다.
또한, 본딩용의 와이어를 부착하기 쉽게 하기 위해, 금속 패드가 장착되는 부분의 면적을 넓게 형성하는 것이 바람직하다. 예를 들어, 도4에 도시한 바와 같이 소자 중심부의 도금 금속판(310)의 교차부(320)를, 팽출부(311)를 가진 평면에서 보아 대략 원 형상으로 해서 크게 형성하는 것이, 금속 패드 장착을 위해서는 바람직하다.
도금 금속판(110))의 형성 후, 사파이어 기판[도2의 사파이어 기판(201) 참조]의 박리를 행한다. 사파이어 기판을 박리하는 방법으로서는, 연마법, 에칭법, 레이저 리프트 오프법 등 공지의 기술을 아무런 제한 없이 이용할 수 있다.
사파이어 기판을 박리한 후, 연마법, 에칭법 등에 의해 버퍼층[도2의 버퍼층(202) 참조]을 제거하고, n형 반도체층(103)을 노출시켜, 상기 n형 반도체층(103) 위에 도시 생략한 부극을 형성한다. 부극으로서는, 공지의 각종 조성 및 구조의 것을, 아무런 제한 없이 이용할 수 있다.
또한, 정극으로서는, Au, Al, Ni 및 Cu 등의 재료를 이용한 각종 구조가 공지이며, 이들 공지의 재료를 아무런 제한 없이 이용할 수 있다.
실시 형태(두 번째)
또한, 이하, 본 발명의 질화물계 반도체 발광 소자의 그 밖의 실시 형태에 대해서, 도면을 참조하여 설명한다.
도5 내지 도8은 본 실시 형태의 질화물계 반도체 발광 소자를 설명하는 도면이며, 도5는 n형 반도체층, 발광층, p형 반도체층을 형성하고, 그 위에 오믹 접촉층, 반사층, 도금 밀착층을 부분적으로 형성하고, 그 위에 도금 금속판을 형성하는 동시에, p형 반도체층 위에 부분적으로 투광성 물질층을 형성한 본 발명의 질화물계 반도체 발광 소자의 일례를 나타내는 단면 모식도이다. 도6은 질화물계 반도체 발광 소자의 제조 방법의 일례를 설명하는 도면이며, 본 실시예에서는 도5에 도시한 바와 같은 상하 전극 배치형의 구조로 하기 전에, 도6에 도시한 바와 같은 질화물계 반도체층을 형성한다. 또한, 도5에 나타내는 2점 쇄선은, 평면에서 보아 교차 상태로 형성되어 있는 도금 금속판 상에 형성된 정전극의 일부분을 나타내고 있으며, 도6에 나타내는 2점 쇄선은 평면에서 보아 교차 상태로 형성되어 있는 오믹 접촉층, 반사층, 도금 밀착층 및 도금 금속판의 일부분을 나타내고 있다.
도7 내지 도9는 질화물계 반도체 발광 소자의 제조 방법을 설명하는 평면도이며, 기판 위에 복수 나란히 형성한 질화물계 반도체 발광 소자에 대하여, 다이싱 라인(DL1, DL2)을 따라 소자 단위로 분할함으로써, 본 발명의 질화물계 반도체 발광 소자가 얻어진다.
본 실시 형태의 질화물계 반도체 발광 소자(1)는, n형 반도체층(103), 발광층(104), p형 반도체층(105), 투명 전극(106), 오믹 접촉층(107)(금속막층), 반사층(108), 도금 밀착층(109), 도금 금속판(110)이, 이 순서로 적층(도5의 상하 방 향)되어 이루어진다.
또한, 질화물계 반도체 발광 소자(1)에 있어서, 투명 전극(106) 상에, 반사층(108), 도금 밀착층(109), 도금 금속판(110)이, 이 순서로 적층되어 있고, 이들 각 층이 p형 반도체층(105) 위에 있어서, 평면에서 보아 열십자형으로 교차해서 부분적으로 형성되어 있다. 즉, 도7에 나타내는 단면 선 A-A의 방향으로부터 본 경우에는, 도5에 나타내는 예의 횡폭 방향(도5의 좌우 방향)으로, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 각 폭이, 투명 전극(106)의 폭의 약 30 %가 되도록 형성되어 있다. 또한, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 각 층의 종폭 방향(도5의 지면 수직 방향)은, 투명 전극(106)의 폭의 100 %가 되도록 형성되어 있다. 또한, 도7에 나타내는 단면 선 B-B의 방향으로부터 본 경우도, 도5에 나타내는 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 횡폭 및 종폭이, 상술한 바와 마찬가지의 관계로 되어 있다.
또한, 본 실시예에서는, 투명 전극(106) 위에 있어서, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)이 형성되어 있지 않은 부분에, 투광성 물질층(114)이 형성되어 있다.
그리고, 본 실시예에서는 n형 반도체층(103)의 하면에, 투명 전극(112)을 개재하여 부전극(113)이 형성되고, 도금 금속판(110)의 상면에 정전극(111)이 형성됨으로써, 상하 전극 배치형으로 개략 구성되어 있다.
다음에, 본 발명의 질화물계 반도체 발광 소자를 제작할 때의 순서에 대해 서, 도6, 도7 및 도8에 나타내는 예를 이용해서 이하에 설명한다.
우선, 사파이어 기판(기판)(201) 위에 버퍼층(202)을 형성하고, 그 버퍼층(202)을 개재하여, n형 반도체층(203), 발광층(204), p형 반도체층(205)을 적층해서 질화물계 반도체층을 형성한다. 이와 같이 하여 형성된 질화물계 반도체 위[즉, p형 반도체층(205) 위]에, 투명 전극(206)을 형성한다. 이들의 n형 반도체층(203), 발광층(204), p형 반도체층(205) 및 투명 전극(206)은, 횡폭을 도6에 도시한 바와 같이 동일 사이즈로 형성하고, 또한 종폭에 대해서도 동일 사이즈로 형성한다.
이어서, 투명 전극(206) 위에, 오믹 접촉층(207) 및 반사층(208)을, 이 순서로 적층해서 형성한다. 본 실시 형태의 오믹 접촉층(207) 및 반사층(208)은, 도7에 나타내는 예와 같이, 각 소자 단위로 종횡으로 교차하도록 하여, 평면에서 보아 격자 형상의 패턴으로 투명 전극(206) 위에 부분적으로 형성한다. 오믹 접촉층(207) 및 반사층(208)의 패턴 형성은, 레지스트 재료를 사용함으로써, 후술하는 공지의 포토리소그래피 기술, 또는 리프트오프 기술 등을 이용해서 행한다.
그리고, 도금을 행함으로써 도금 금속판(210)을 형성한다. 본 실시 형태의 도금 금속판(210)의 형성은, 도금을 실시하는 오믹 접촉층(207) 및 반사층(208)을 형성해야 할 부분 이외의 부분에 절연성의 보호막을 형성해서 도금을 행하거나, 또는 도금용의 막두께 레지스트 재료를 사용하고, 공지의 포토리소그래피 기술 혹은 리프트오프 기술에 의해, 오믹 접촉층(207) 및 반사층(208)의 패턴에만 도금을 행한다. 또한, 도금 처리 전에, 도금 금속판(210)과 반사층(208)(금속막층)과의 밀 착성을 향상시키기 위해서, 도금 밀착층(209)을 형성하는 것이 바람직하다. 또한, 도금 밀착층(209)은 생략해도 된다.
이어서, 도8에 도시한 바와 같이 투명 전극(206) 위에 있어서, 오믹 접촉층(207), 반사층(208), 도금 밀착층(209) 및 도금 금속판(210)이 형성되어 있지 않은 부분에, 투광성 물질층(214)을 형성한다. 도8에 나타내는 예에서는, 투명 전극(206) 위에 있어서, 열십자형으로 형성된 오믹 접촉층(207), 반사층(208), 도금 밀착층(209) 및 도금 금속판(210)이 형성되어 있지 않은 부분에, 빈틈없이 투광성 물질층(214)을 형성하고 있다.
이어서, 사파이어 기판(201)을 박리하고, 다시 버퍼층(202)을 제거한다. 이어서, 정전극 및 부전극을 형성함으로써, 도5에 나타내는 정전극(111) 및 부전극(112)을 형성한다. 그리고, 도7에 도시한 바와 같은 다이싱 라인(DL1, DL2)을 따라 도금 금속판(210)을 소자 단위로 분할함으로써, 도5에 나타내는 질화물계 반도체 발광 소자(1)를 얻을 수 있다.
본 실시 형태의 질화물계 반도체 발광 소자는, 도5에 도시한 바와 같이 p형 반도체층(105) 위에 투명 전극(106)을 개재하여 적층되어 있는 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 각 층이, p형 반도체층(105)의 상면(105a)에 대하여, 투명 전극(106)을 개재하여, 열십자형으로 교차하도록, 부분적으로 형성되어 있다.
또한, 투명 전극(106) 위에 있어서, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)이 형성되어 있지 않은 부분에, 투광성 물질 층(114)이 형성되어 있다.
또한, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109) 및 도금 금속판(110)의 면적, 즉 오믹 접촉층(107)의 바닥부(107a)의 면적은, p형 반도체층(105)의 상면(105a)의 면적에 대하여, 10 내지 90 %의 범위 내의 면적비인 것이 바람직하다.
도5의 단면도에 나타내는 예에서는, 전술한 바와 같이 오믹 접촉층(107)의 바닥부(107a)가, p형 반도체층(105)의 상면(105a)에 대하여, 즉 상기 상면(105a)과 동일 치수로 형성된 투명 전극(106)의 상면(106a)에 대하여 폭 방향(도5의 좌우 방향)으로 약 30 %의 폭으로 형성되어 있다. 또한, 도7 및 도8의 평면도에 나타내는 예에서는, 투명 전극(206)[p형 반도체층(205)] 위에 있어서, 각 소자 단위로 종횡으로 교차해서 평면에서 보아 격자 형상으로 형성된 도금 금속판(210), 오믹 접촉층(207) 및 반사층(208)이, 각 소자 위에 있어서 종횡 각 약 30 %의 폭으로 형성되어 있고, p형 반도체층(205) 위의 각 소자 단위의 면적비로, 즉 투명 전극(206) 상의 면적비로 약 50 %로 되어 있다.
또한, 도9에 도시한 바와 같이 본 발명의 질화물계 반도체 발광 소자는, 각 소자 단위로 종횡으로 교차해서 평면에서 보아 격자 형상으로 형성된 도금 금속판(310) 및 오믹 접촉층(307)의 교차부(320)를, 교차 부분이 약간, 상면에서 보아 대략 원 형상으로 팽창된 팽출부(311)를 갖는 형상으로 해도 된다.
전술한 제조 공정에 있어서 이용하는 사파이어 기판(201)에는, 사파이어 단 결정(Al2O3 ; A면, C면, M면, R면), 첨정석 단결정(AgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정 등의 공지의 기판 재료를 아무런 제한 없이 이용할 수 있다. SiC 등의 도전성 기판을 이용하면, 정극과 부극을 상하로 배치시킨 소자의 제작은, 기판 박리를 행하지 않더라도 가능하지만, 그 경우에는 절연체인 버퍼층(202)을 사용할 수 없어지므로, 사파이어 기판(201) 위에 성장하는 질화물계 반도체층의 결정이 열화해 버려, 양호한 반도체 소자를 형성할 수 없다. 본 발명에 있어서는, 도전성의 SiC, Si를 이용한 경우라도 사파이어 기판(201)의 박리를 행한다.
버퍼층(202)은, 예를 들어 사파이어 단결정 기판과 GaN의 격자 정수가 10 % 이상이나 다르기 때문에, 그 중간의 격자 정수를 갖는 AlN이나 AlGaN 등이, GaN의 결정성을 향상시키기 위해 일반적으로 사용되고 있으며, 본 발명에 있어서도 AlN이나 AlGaN이 아무런 제한 없이 이용된다.
질화물계 반도체는, 예를 들어 n형 반도체층(103), 발광층(104), p형 반도체층(105)으로 이루어지는 이질 접합 구조로 구성된다. 질화물계 반도체층으로서는, 일반식 AlxInyGa1 -x-y(0 ≤ x < 1, 0 ≤ y < 1, x + y < 1)로 나타내는 반도체가 다수 알려져 있으며, 본 발명에 있어서도 일반식AlxInyGa1 -x-y(0 ≤ x < 1, 0 ≤ y < 1, x + y < 1)로 나타내는 질화물계 반도체가 아무런 제한 없이 이용된다.
질화물계 반도체의 성장 방법은 특별히 한정되지 않고, 유기금속 화학기상 성장법(M0CVD), 수소화 기상 성장법(HPVE), 분자선 에피택시법(MBE) 등, Ⅲ족 질화 물계 반도체를 성장시키는 것이 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장 방법으로서는, 막 두께 제어성, 양산성의 관점에서 MOCVD법이다.
MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2), Ⅲ족 원료인 Ga원으로서 트리메틸 갈륨(TMG) 또는 트리에틸 갈륨(TEG), Al원으로서 트리메틸 알루미늄(TMA) 또는 트리에틸 알루미늄(TEA), In원으로서 트리메틸 인듐(TMI) 또는 트리에틸 인듐(TEI), V족 원료인 N원으로서는 암모니아(NH3), 히드라진(N2H4) 등이 이용된다.
또한, 도우펀트로서는, n형에는 Si 원료로서 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge 원료로서 게르마늄(GeH4)을 이용하고, p형에는 Mg 원료로서는 예를 들어 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘((EtCp)2Mg)을 이용한다.
질화물계 반도체를 사파이어 기판 위에서 분할하는 방법으로서는, 에칭법, 레이저 커팅법 등 공지의 기술을 아무런 제한 없이 이용할 수 있다. 레이저 리프트오프법을 이용할 경우, 질화물계 반도체를 분할할 때에, 사파이어 기판(101)에 데미지를 부여하지 않도록 하는 것이, 양호한 기판 박리를 행하는 점에서 바람직하다. 따라서, 에칭법으로 분할할 경우, 질화물계 반도체에 대해서는 에칭률이 빠르고, 사파이어 기판(101)에 대해서는 에칭률이 느린 방법을 이용하는 것이 바람직하다. 레이저로 분할하는 경우는, GaN과 사파이어에 대한 흡수 파장의 차이로부터, 300 내지 400 ㎚의 파장을 가진 레이저를 이용하는 것이 바람직하다.
오믹 접촉층(107)에 요구되는 성능으로서는, p형 반도체층(105)과의 접촉 저항이 작은 것이 필수적이다.
오믹 접촉층(107)의 재료로서는, p형 반도체층(105)과의 접촉 저항의 관점에서, Pt, Ru, Os, Rh, Ir, Pd 등의 백금족, 또는 Ag를 이용하는 것이 바람직하다. 더욱 바람직하게는 Pt, Ir, Rh 및 Ru이며, Pt가 특히 바람직하다.
오믹 접촉층(106)에 Ag를 이용하는 것은, 양호한 반사를 얻기 위해서는 바람직하지만, 접촉 저항은 Pt보다도 크다. 따라서, 접촉 저항이 그만큼 요구되지 않는 용도에는 Ag를 이용하는 것도 가능하다.
단, p형 반도체층(105) 위에 투명 전극(106)이 미리 형성되는 경우에는, 투명 전극(106)과 p형 반도체층(105) 사이의 접촉 저항이 크고, 투명 전극(106)과 오믹 접촉층(107)과의 접촉 저항은 작아지므로, 오믹 접촉층(107)으로서는 상기 재료 이외에 Ti, V, Cr, Co, Ni, Zr, Nb, Mo, Hf, Ta, W 등을 이용할 수 있다.
오믹 접촉층(107)의 두께는, 저 접촉 저항을 안정되게 얻기 위해 0.1 ㎚ 이상으로 하는 것이 바람직하다. 더욱 바람직하게는 1 ㎚ 이상이며, 균일한 접촉 저항이 얻어진다.
또한, 오믹 접촉층(107) 상에는, Ag 합금 등으로 이루어지는 반사층(108)을 형성해도 된다. Pt, Ir, Rh, Ru, OS, Pd 등은, Ag 합금과 비교하면 가시광으로부터 자외 영역의 반사율이 낮다. 따라서, 발광층(104)으로부터의 광이 충분히 반사되지 않아 발광 출력이 높은 소자를 얻는 것이 어렵다. 이 경우, 오믹 접촉 층(107)을, 광이 충분히 투과하도록 얇게 형성하고, Ag 합금 등으로 이루어지는 반사층(108)을 형성해서 반사광을 얻는 쪽이, 양호한 오믹 접촉을 얻을 수 있고, 또한 출력이 높은 소자를 제작할 수 있다. 이 경우의 오믹 접촉층(107)의 막 두께는 30 ㎚ 이하로 하는 것이 바람직하다. 더욱 바람직하게는 10 ㎚ 이하이다.
오믹 접촉층(107) 및 반사층(108)의 성막 방법에 대해서는, 특별히 제한되는 것은 없으며 공지의 스퍼터법이나 증착법을 이용할 수 있다.
반사층(108)에는 Ag 합금을 이용하는 것이 바람직하다.
반사층(108)의 막 두께는, 양호한 반사율을 얻기 위해서는 0.1 ㎚ 이상으로 하는 것이 바람직하다. 더욱 바람직하게는 1 ㎚ 이상이며, 양호한 반사율이 얻어진다. 또한, Ag 합금은 마이그레이션을 일으키기 쉬우므로, 도금에 의해 보호된다고는 하나, 보다 얇은 쪽이 바람직하다. 따라서, 막 두께는 200 ㎚ 이하로 하는 것이 더욱 바람직하다.
반사층(108)의 성막 방법에 대해서는, 특별히 제한되는 것은 없으며 공지의 스퍼터법이나 증착법을 이용할 수 있다. 스퍼터법은 스퍼터 입자가 고 에너지를 가지고 기판 표면에 충돌해서 성막되므로, 밀착력이 높은 막을 얻을 수 있다. 따라서, 스퍼터법을 이용하는 것이 더욱 바람직하다.
투명 전극(106)에는, ITO(In-Sn-O 합금), IZO(In-Zn-O 합금), AZO(Zn-Al-O 합금) 등, 공지의 재료를 하등 제한 없이 이용할 수 있다.
투명 전극(106)의 두께는, 저 접촉 저항을 안정되게 얻기 위해서 100 ㎚ 이상으로 하는 것이 바람직하다. 투명 전극(106)에도 광은 흡수되므로, 지나치게 두 꺼워지면 출력이 저하되어 버린다. 이로 인해, 투명 전극(106)은 1 ㎛ 이하로 하는 것이 바람직하다.
또한, 투명 전극(106)은, p형 반도체층(105) 위의 전체면에 형성되는 것이 전류 확산의 점에서 바람직하다.
투명 전극(106)의 성막 방법에 대해서는, 특별히 제한되는 것은 없으며 공지의 스퍼터법이나 증착법을 이용할 수 있다. 또한, 성막 후, 100 ℃ 내지 300 ℃의 온도로 어닐하는 것이, 투과율이나 시트 저항의 저감에 유효하다.
또한, 밀착성 향상을 위해, 도금 금속판(110)의 바로 아래, 즉 도금 금속판(110)과 반사층(108) 사이에 도금 밀착층(109)을 형성해도 된다. 도금 밀착층(109)의 재료는, 도금 금속판(110)에 사용하는 도금에 따라 다르지만, 도금 성분에 주로 포함되는 물질을 많이 포함하고 있는 것이 밀착성을 향상시킨다. 예를 들어, 도금 밀착층(109)은 도금 금속판(110)의 50 중량 % 이상을 차지하는 주성분과 동일한 조성을, 50 중량 % 이상 함유하는 구성으로 하는 것이 바람직하다.
또한, 도금 금속판(110)에 NiP 도금을 이용할 경우, 도금 밀착층에는 Ni계 합금을 이용하는 것이 바람직하다. 더욱 바람직하게는 NiP 합금을 이용하는 것이다. 또한, 도금 금속판(110)에 Cu 도금을 이용할 경우, 도금 밀착층에는 Cu계 합금을 이용하는 것이 바람직하다. 더욱 바람직하게는 Cu를 이용하는 것이다.
도금 밀착층(109)의 두께는, 양호한 밀착성을 얻기 위해서 0.1 ㎚ 이상으로 하는 것이 바람직하다. 더욱 바람직하게는 1 ㎚ 이상이며, 균일한 밀착성이 얻어진다. 도금 밀착층(109)의 두께에 특별히 상한은 없지만, 생산성의 관점에서 2 ㎛ 이하로 하는 것이 바람직하다.
도금 밀착층(109)의 성막 방법에 대해서는, 특별히 제한되는 것은 없으며 공지의 스퍼터법이나 증착법을 이용할 수 있다. 스퍼터법은, 스퍼터 입자가 고 에너지를 가지고 기판 표면에 충돌해서 성막되므로, 밀착성이 높은 막을 얻을 수 있다. 따라서, 스퍼터법을 이용하는 것이 더욱 바람직하다.
도금 금속판(110)에는, 무전해 도금, 전해 도금 중 어느 쪽이라도 이용할 수 있다. 무전해 도금의 경우, 재료로서는 NiP 합금 도금을 이용하는 것이 바람직하고, 전해 도금의 경우, 재료로서는 Cu를 이용하는 것이 바람직하다.
도금 금속판(110)의 두께는, 기판으로서의 강도를 유지하기 위해 1O ㎛ 이상으로 하는 것이 바람직하다. 또한, 도금 금속판(110)이 지나치게 두꺼우면 도금의 박리가 일어나기 쉬워지고, 또한 생산성도 낮아지므로 200 ㎛ 이하로 하는 것이 바람직하다.
도금을 실시할 때는, 질화물계 반도체 발광 소자의 표면을, 범용의 중성 세제 등을 이용하여, 미리 탈지 세정해 두는 것이 바람직하다. 또한, 질산 등의 산을 이용해서 도금 밀착층 등의 표면에 화학 에칭을 실시함으로써, 도금 밀착층 상의 자연 산화막을 제거하는 것이 바람직하다.
NiP 도금 등의 도금 처리 방법으로서는, 도금욕으로서, 예를 들어 황산 니켈, 염화니켈 등의 니켈원과, 차아인산염 등의 인원을 포함하는 것을 이용한 무전해 도금 처리법을 채용할 수 있다. 무전해 도금법에 이용되는 도금욕으로서 적합한 시판품으로서는, 우에무라공업제의 님덴 HDX 등이 있다. 무전해 도금 처리를 행할 때의 도금욕의 pH는 4 내지 10, 온도는 30 내지 95 ℃로 하는 것이 바람직하다.
Cu 또는 Cu 합금의 도금 처리 방법으로서는, 도금욕으로서, 예를 들어 황산구리 등의 Cu원을 이용하는 전해 도금 처리법을 채용할 수 있다. 전기 도금 처리를 행할 때의 도금욕의 pH는 2 이하의 강산 조건하에서 실시하는 것이 바람직하다. 온도는 10 내지 50 ℃로 하는 것이 바람직하고, 상온(25 ℃)에서 실시하는 것이 더욱 바람직하다. 전류 밀도는 0.5 내지 10A/d㎡에서 실시하는 것이 바람직하고, 2 내지 4A/d㎡에서 실시하는 것이 더욱 바람직하다.
또한, 표면을 평활화시키기 위해서 레벨링제를 첨가하는 것이 더욱 바람직하다. 레벨링제에 이용되는 시판품으로서는, 예를 들어 우에무라공업제의 ETN-1-A나 ETN-1-B 등이 이용된다.
상술한 바와 같이 해서 얻어진 도금 금속판(110)의 밀착성을 향상시키기 위해서, 열처리를 행하는 것이 바람직하다. 열처리 온도는 100 내지 300 ℃의 범위로 하는 것이, 밀착성 향상의 점으로부터 바람직하다. 열처리 온도를 상술한 범위이상으로 하면, 밀착성이 더욱 향상될 가능성은 있지만, 오믹성이 저하되어 버릴 우려가 있다.
오믹 접촉층(107) 및 반사층(108)(금속막층), 도금 금속판(110)을, p형 반도체층(105)[투명 전극(106)] 위에 있어서 부분적으로 형성하는 방법으로서는, 몇 가지의 방법이 고려된다.
오믹 접촉층(107) 및 반사층(108)을 부분적으로 형성하는 방법으로서는, 공 지의 포토리소그래피 기술, 및 리프트오프 기술을 이용할 수 있다.
도금 금속판(110)을 부분적으로 형성하는 방법으로서는, 이하의 2개의 방법이 주로 고려된다.
(1) 도금을 실시하는 오믹 접촉층(107) 및 반사층(108) 이외의 부분에, 절연성의 보호막을 형성한다. 도금은 절연체 상에는 성장하지 않으므로, 패턴화된 오믹 접촉층(107) 및 반사층(108) 위에만 형성된다.
(2) 도금용의 막두께 레지스트 재료를 사용하여, 공지의 포토리소그래피 기술 및 리프트오프 기술을 이용한다.
오믹 접촉층(107), 반사층(108), 도금 금속판(110)의 패턴 형상에 대해서는, 이들 각 층이 p형 반도체층(105) 위에 있어서 차지하는 부분을 가능한 한 줄이는 것과, 도금 금속판(110)이 기판으로서의 강도를 유지하는 것과의 상반되는 성질의 균형을 이룬 형상으로 하는 것이 필요하다.
오믹 접촉층(107), 반사층(108), 도금 금속판(110)의 패턴은, 도7 내지 도5에 도시한 바와 같은 열십자형으로 형성하는 것이, p형 반도체층(105) 위에 있어서 차지하는 부분을 가능한 한 적게 하면서 기판 강도를 유지하는 점에서 바람직하다.
그러나, 오믹 접촉층(107), 반사층(108), 도금 금속판(110)의 패턴은, 도7 및 도8에 도시한 바와 같은 형상에 한정되는 것은 아니며, 투명 전극(106) 위에 있어서 격자 형상, 혹은 메쉬형, 크로스 라인 형상, 빗살 형상, 원환 형상, 각이진 고리 형상, L자 형상, Y자 형상 등, 어떠한 형상이라도 좋고, 상술한 기판 강도나 후술하는 금속 패드 부착성을 고려하면서 적당하게 결정할 수 있다.
또한, 본딩용의 와이어를 부착하기 쉽게 하기 위해, 금속 패드가 장착되는 부분의 면적을 넓게 형성하는 것이 바람직하다. 예를 들어, 도9에 도시한 바와 같이 소자 중심부의 도금 금속판(310)의 교차부(320)를, 팽출부(311)를 가진 평면에서 보아 대략 원 형상으로 해서 크게 형성하는 것이, 금속 패드 장착을 위해서는 바람직하다.
투광성 물질층(114)을 이루는 투광성 재료로서는, 투광성 수지, 실리카계 물질, 티타니아계 물질 등을 이용하는 것이 바람직하다.
투광성 수지로서는, 폴리메틸 메타크릴레이트계 수지, 폴리카보네이트계 수지, 폴리이미드계 수지, 에폭시 수지, 실리콘 수지 등, 투광성을 갖고 있는 수지 이면 공지의 재료를 아무런 제한 없이 이용할 수 있다.
투광성 수지의 도포 방법에는, 스핀 코트법, 사출 성형법 등, 공지의 방법을 아무런 제한 없이 이용할 수 있지만, 생산성의 관점에서 스핀 코트법을 이용하는 것이 바람직하다.
실리카계 물질로서는, 실리카 졸, 메틸 실록산계, 하이메틸 실록산계, 수소화메틸 메틸실록산계, 인 도프 실리케이트계, 폴리실라잔계 등, 투광성을 갖고 있는 실리카계 물질이면 공지의 재료를 아무런 제한 없이 이용할 수 있다.
또한, 실리카계 물질의 도포 후, 가습 조건에서 처리하는 것이, 실리카 글래스에의 전화(轉化)가 용이하게 진행하는 점에서 바람직하다.
실리카계 물질의 도포 후, 100 ℃ 내지 500 ℃의 온도에서 베이킹하는 것이, 강성 향상, 및 실리카계 물질 중에 포함되는 수분이나 유기 성분 등을 제거할 수 있는 점에서 바람직하다.
실리카계 물질의 도포에는, 스핀 코트법, 스프레이법, 딥 코트법 등, 공지의 방법을 아무런 제한 없이 이용할 수 있지만, 생산성의 관점에서 스핀 코트법을 이용하는 것이 바람직하다.
티타니아계 물질로서는, 티타니아 졸, 인산 티타니아 등, 투광성을 갖고 있는 물질이면 공지의 재료를 아무런 제한 없이 이용할 수 있다.
티타니아계 물질의 도포 후, 100 ℃ 내지 500 ℃의 온도로 베이킹하는 것이, 강성 향상, 및 티타니아계 물질 중에 포함되는 수분이나 유기 성분 등을 제거할 수 있는 점에서 바람직하다.
티타니아계 물질의 도포에는, 스핀 코트법, 스프레이법, 디프 코트법 등, 공지의 방법을 아무런 제한 없이 이용할 수 있지만, 생산성의 관점에서 스핀 코트법을 이용하는 것이 바람직하다.
투광성 물질층(114)을 설치하는 이유로서는, 고 굴절률의 투광성 물질을 이용해서 p형 반도체층(105)[투명 전극(106)] 위에 투광성 물질층(114)을 형성함으로써, 질화물계 반도체 발광 소자의 광 취출 효율이 향상되는 것을 들 수 있다. 따라서, 투광성 물질층(114)은 p형 반도체층(105) 상, 혹은 투명 전극(106)을 개재하여 p형 반도체층(105) 상에 형성되는 것이 바람직하다.
투광성 물질층(114)의 굴절률은, 1.4 내지 2.6의 범위 내인 것이, 질화물계 반도체 발광 소자의 광 취출 효율을 향상시키는 점에서 바람직하다.
또한, 투광성 물질층(114)은, 350 ㎚ 내지 550 ㎚의 파장 범위에 있어서, 투 과율 80 % 이상인 것이 바람직하다.
투광성 물질층은, 도8에 나타내는 예의 투광성 물질층(214)과 같이, 투과 전극(206) 위에 있어서, 오믹 접촉층(207), 반사층(208), 도금 밀착층(209) 및 도금 금속판(210)이 형성되어 있지 않은 부분에 빈틈없이 형성하는 것이 바람직하다. 이에 의해, 투광성 물질층(214)에 의한 광 취출 효율의 향상, 및 도금 금속판(210)에 의한 기판 강도 향상의 효과를 양립해서 달성할 수 있다.
또한, 투광성 물질층에 이용하는 실리카계 물질, 티타니아계 물질 등은, 본래는 막두께를 형성하기가 곤란이지만, 투과 전극(206) 위에 있어서, 오믹 접촉층(207), 반사층(208), 도금 밀착층(209) 및 도금 금속판(210)에 밀접하는 형태로 설치된 구성으로 함으로써, 5 ㎛ 이상의 막두께를 형성하는 것이 가능해진다.
투광성 물질층의 막 두께는, 광 취출 효율이 향상되기 위해서는 1 ㎛ 이상인 것이 필요하다. 또한, 투과 전극(206) 위에 있어서, 오믹 접촉층(207), 반사층(208), 도금 밀착층(209) 및 도금 금속판(210)과 밀접하는 형태로 설치되므로, 도금 금속판(210)의 최적막 두께 범위의 최대값인 200 ㎛ 이하로 할 필요성이 있다.
도금 금속판(110)의 형성 후, 사파이어 기판[도6의 사파이어 기판(201) 참조]의 박리를 행한다. 사파이어 기판을 박리하는 방법으로서는, 연마법, 에칭법, 레이저 리프트오프법 등 공지의 기술을 아무런 제한 없이 이용할 수 있다.
사파이어 기판을 박리한 후, 연마법, 에칭법 등에 의해 버퍼층[도6의 버퍼층(202) 참조]을 제거하고, n형 반도체층(103)을 노출시켜, 상기 n형 반도체 층(103) 위에 도시를 생략한 부극을 형성한다. 부극으로서는, 공지의 각종 조성 및 구조의 것을, 아무런 제한 없이 이용할 수 있다.
또한, 정극으로서는 Au, Al, Ni 및 Cu 등의 재료를 이용한 각종 구조가 공지이며, 이들 공지의 재료를 아무런 제한 없이 이용할 수 있다.
이하에, 본 발명을 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들의 실시예에만 한정되는 것은 아니다.
[제1 실시예]
본 실시예에서는, 도1의 단면 모식도에 도시한 바와 같은 질화물계 반도체 발광 소자를 작성했다.
우선, 사파이어 기판 위에, AlN으로 이루어지는 버퍼층(두께 10 ㎚)을 개재하여, 두께 5 ㎛의 Si 도프 n형 GaN 콘택트층, 두께 30 ㎚의 n형 In0.1 Ga0.9 N 클래드층, 두께 30 ㎚의 Si 도프 GaN 장벽층 및 두께 2.5 ㎚의 In0.2 Ga0.8N 웰층을 5회 적층하고, 마지막으로 장벽층을 설치한 다중 웰 구조의 발광층, 두께 50 ㎚의 Mg 도프 p형 Al0.07 Ga0.93 N 클래드층, 두께 150 ㎚의 Mg 도프 p형 GaN 콘택트층을 순서대로 적층했다.
이어서, p형 반도체층(105) 상에, 두께 300 ㎚의 ITO(SnO2 : 10 wt%)로 이루어지는 투명 전극(106)을, 증착법으로 성막해서 형성했다. 그리고, 산소 분위기 중에 있어서, 300 ℃의 온도로 1시간의 어닐을 행하였다.
이어서, 두께 1.5 ㎚의 Pt층으로 이루어지는 오믹 접촉층(107)과, 두께 30 ㎚의 Ag층으로 이루어지는 반사층(108)을, 이 순서로 스퍼터법에 의해 성막했다. 또한, 두께 30 ㎚의 NiP 합금(Ni : 80 at%, P : 20 at%)으로 이루어지는 도금 밀착층(109)을, 스퍼터법에 의해 성막했다. 또한, 오믹 접촉층(107)(Pt층), 반사층(108)(Ag층), 도금 밀착층(109)(NiP 합금층)은, 공지의 포토리소그래피 기술, 및 리프트오프 기술을 이용하여, 도3에 도시한 바와 같은 열십자형으로 패턴화하였다.
이때의, 패턴 폭 W는 30 ㎛로 하고, 투명 전극의 면적 (300 × 300) = 90000 μ㎡에 대한 십자 모양 패턴[면적(3O × 300 + 30 × 270) = 1710O μ㎡]의 면적비는 17100/90000 = 19 %로 했다.
이어서, 투명 전극(106) 위에 있어서, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109)으로 구성되는 금속막층 이외의 부분에, SiO2으로 이루어지는 레지스트 재료를 100 ㎚ 성막했다. 이 레지스트 재료는, 공지의 포토리소그래피 기술, 및 리프트오프 기술에 의해 패턴화되었다.
이어서, NiP 합금으로 이루어지는 도금 밀착층(109)의 막 표면을, 질산 수용액(5N)에 침지해 온도 25 ℃에서, 시간은 30초 동안 처리하여, 산화 피막을 제거했다.
이어서, 도금욕(우에무라공업제, 님덴 HDX-7G)을 이용하여, 도금 밀착층(109) 위에 50 ㎛의 NiP 합금으로 이루어지는 무전해 도금을 형성하여, 도금 금속판(110)을 얻었다. 이때의 처리 조건은, pH4.6, 온도 90 ℃, 처리 시간을 3시간으로 했다. 이어서, 이 도금 금속판(110)을 물 세척, 건조한 후, 크린 오븐을 이용해서 250 ℃의 조건하에서 1시간의 어닐을 행하였다.
이어서, 사파이어 기판 및 버퍼층을, 연마법에 의해 박리해 n형 반도체 층(103)을 노출시켰다.
그리고, n형 반도체층(103) 표면에, 두께 400 ㎚의 ITO(SnO2 : 10 wt%)로 이루어지는 투명 전극을, 증착에 의해 성막했다. 이어서, ITO 표면 상의 중앙부에, Cr(40 ㎚), Ti(100 ㎚), Au(1000 ㎚)로 이루어지는 부극을, 증착법에 의해 성막했다. 부전극의 패턴은, 공지의 포토리소그래피 기술 및 리프트오프 기술을 이용했다.
또한, p형 반도체 표면 상에는, Au(1000 ㎚)로 이루어지는 도시를 생략한 정극을, 증착법에 의해 성막했다.
이어서, 다이싱에 의해 분할하여, 350 ㎛2의 본 발명의 질화물계 반도체 소자를 얻었다.
이렇게 하여 얻어진 질화물계 반도체 발광 소자에 대해서, TO-18 캔 패키지에 실장하여, 테스터에 의해 인가 전류 20 mA에 있어서의 발광 출력을 측정한 결과, 발광 출력은 2O mW였다.
[제1 비교예]
ITO로 이루어지는 투명 전극을 성막하지 않고, 오믹 접촉층, 반사층, 도금 금속판을 p형 반도체층 상의 전체면에 성막한 이외는, 제1 실시예와 마찬가지로 하여, 종래의 질화물계 반도체 소자를 제작했다.
제작한 질화물계 반도체 발광 소자에 대해서, TO-18 캔 패키지에 실장하여, 테스터에 의해 인가 전류 20 mA에 있어서의 발광 출력을 측정한 결과, 발광 출력은 18 mW였다.
[평가 결과]
상술한 바와 같이, p형 반도체층 상에, 오믹 접촉층, 반사층, 도금 금속판을 부분적으로 형성한 본 발명의 질화물계 반도체 발광 소자(제1 실시예)는, 20 mW의 발광 출력이 얻어진 것에 대해, 오믹 접촉층, 반사층, 도금 금속판을 p형 반도체층 상의 전체면에 형성한 종래의 질화물계 반도체 발광 소자(제1 비교예)는, 발광 출력이 18 mW로서, 약 1할의 출력차가 확인되었다.
이것은, 제1 실시예에 나타내는 본 발명의 질화물계 반도체 발광 소자가 상술한 구성에 의해, 반사층(108)의 면적을 p형 반도체층(105)의 면적에 대하여 작게 하고 있으므로, 반사층(108)을 통하여 반사되고 다시, 발광층(104)에 입사한 경우에, 발광층(104)에 있어서 광 흡수가 일어나, 발광 효율이 저하되는 문제를 해소하여, 소자 이면으로부터의 출력이 향상되고 있기 때문이라 생각된다.
이에 의해, 본 발명의 질화물계 반도체 발광 소자가, 광 취출 효율이 우수한 것이 분명하다.
[제2 실시예]
본 실시예에서는, 도5의 단면 모식도에 도시한 바와 같은 질화물계 반도체 발광 소자를 작성했다.
우선, 사파이어 기판 위에, AlN으로 이루어지는 버퍼층(두께 10 ㎚)을 개재하여, 두께 5 ㎛의 Si 도프 n형 GaN 콘택트층, 두께 30 ㎚의 n형 In0 .1 Ga0 .9 N 클래 드층, 두께 30 ㎚의 Si 도프 GaN 장벽층 및 두께 2.5 ㎚의 In0 .2 Ga0 .8 N 웰층을 5회 적층하고, 마지막으로 장벽층을 설치한 다중 웰 구조의 발광층, 두께 50 ㎚의 Mg 도프 p형 Al0 .07 Ga0 .93 N 클래드층, 두께 150 ㎚의 Mg 도프 p형 GaN 콘택트층을 순서대로 적층했다.
이어서, p형 반도체층(105) 상에, 두께 300 ㎚의 ITO(SnO2 : 10 wt%)로 이루어지는 투명 전극(106)을, 증착법으로 성막해서 형성했다. 그리고, 산소 분위기 중에 있어서, 300 ℃의 온도로 1시간의 어닐을 행하였다.
이어서, 두께 1.5 ㎚의 Pt층으로 이루어지는 오믹 접촉층(107)과, 두께 30 ㎚의 Ag층으로 이루어지는 반사층(108)을, 이 순서로 스퍼터법에 의해 성막했다. 또한, 두께 30 ㎚의 NiP 합금(Ni : 80 at%, P : 20 at%)으로 이루어지는 도금 밀착층(109)을, 스퍼터법에 의해 성막했다. 또한, 오믹 접촉층(107)(Pt층), 반사층(108)(Ag층), 도금 밀착층(109)(NiP 합금층)은, 공지의 포토리소그래피 기술, 및 리프트오프 기술을 이용하여, 도7에 도시한 바와 같은 격자 형상으로 패턴화되었다.
이때의, 패턴 폭 W는 30 ㎛로 하고, 투명 전극의 면적(300 × 300) = 90000 μ㎡에 대한 열십자형 패턴[면적(30 × 300 + 30 × 270) = 17100 μ㎡]의 면적비는, 17100/90000 = 19 %로 했다.
이어서, 투명 전극(106) 위에 있어서, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109)으로 구성되는 금속막층 이외의 부분에, 도금용의 막두께 레지스트(AZ 일렉트로 마테리알즈사제, AZ UT21-HR)를 형성했다.
이어서, NiP 합금으로 이루어지는 도금 밀착층(109)의 막 표면을, 질산 수용액(5N)에 침지하여, 온도 25 ℃, 시간 30초로 처리하여, 산화 피막을 제거했다.
이어서, 도금욕(우에무라공업제, 님덴 HDX-7G)을 이용하여, 도금 밀착층(109) 위에 50 ㎛의 NiP 합금으로 이루어지는 무전해 도금을 형성하여, 도금 금속판(110)을 얻었다. 이때의 처리 조건은, pH4.6, 온도 90 ℃, 처리 시간을 3시간으로 했다. 이어서, 이 도금 금속판(110)을 물 세척, 건조한 후, 크린 오븐을 이용해서 250 ℃의 조건하에서 1시간의 어닐을 행하였다.
이어서, 액체 형상의 투광성 수지(신에쯔가가꾸사제, 실리콘 수지 SCR-1011, 굴절률 1.5)를, 투명 전극(106) 위에 있어서, 오믹 접촉층(107), 반사층(108), 도금 밀착층(109)으로 구성되는 금속막층 이외의 부분에 간극 없이 도포하고, 100 ℃의 조건하에서 1시간 동안, 150 ℃의 조건으로 5시간 건조해서 수지를 경화시켜, 투광성 물질층(114)을 형성했다.
이어서, 사파이어 기판 및 버퍼층을, 연마법에 의해 박리해 n형 반도체층(103)을 노출시켰다.
그리고, n형 반도체층(103) 표면에, 두께 400 ㎚의 ITO(SnO2 : 10 wt%)로 이루어지는 투명 전극을, 증착에 의해 성막했다. 이어서, ITO 표면 상의 중앙부에, Cr(40 ㎚), Ti(100 ㎚), Au(1000 ㎚)로 이루어지는 부극을, 증착법에 의해 성막했다. 부전극의 패턴은, 공지의 포토리소그래피 기술 및 리프트오프 기술을 이용했 다.
또한, p형 반도체 표면 상에는 Au(1000 ㎚)로 이루어지는 도시를 생략한 정극을, 증착법에 의해 성막했다.
이어서, 다이싱에 의해 분할하여, 350 ㎛2의 본 발명의 질화물계 반도체 소자를 얻었다.
얻어진 질화물계 반도체 발광 소자에 대해서, TO-18 캔 패키지에 실장하여, 테스터에 의해 인가 전류 20 mA에 있어서의 발광 출력을 측정한 결과, 발광 출력은 21 mW였다.
[제3 실시예]
광 투광성 물질층(114)의 재료로서, 실리콘 수지 대신에 티타니아 졸을 이용한 점을 제외하고, 제2 실시예와 마찬가지의 처리를 행하여, 본 발명의 질화물계 반도체 소자를 얻었다.
티타니아 졸은, 도포 후, 150 ℃의 조건에서 1시간, 300 ℃의 조건에서 3시간의 처리를 함으로써 건조, 고화시켰다. 이때의 티타니아 졸의 굴절률은 2.2였다.
이렇게 해서 얻어진 질화물계 반도체 발광 소자에 대해서, TO-18 캔 패키지에 실장하여, 테스터에 의해 인가 전류 20 mA에 있어서의 발광 출력을 측정한 결과, 발광 출력은 22 mW였다.
[제2 비교예]
투광성 물질층을 형성하지 않은 점을 제외하고, 제2 실시예와 마찬가지로 해서 질화물계 반도체 발광 소자를 제작했다.
제작한 질화물계 반도체 발광 소자에 대해서, TO-18 캔 패키지에 실장하여, 테스터에 의해 인가 전류 20 mA에 있어서의 발광 출력을 측정한 결과, 발광 출력은 2O mW였다.
[평가 결과]
상술한 바와 같이, p형 반도체층 상에, 오믹 접촉층, 반사층, 도금 금속판을 부분적으로 형성하고, 상기 각 층을 형성하고 있지 않은 부분에 실리콘 수지로 이루어지는 투광성 물질층을 설치한 제2 실시예의 질화물계 반도체 발광 소자는, 21 mW의 발광 출력이 얻어졌다.
또한, 투광성 물질층의 재료로서, 실리콘 수지 대신에 티타니아 졸 수지를 이용한 제3 실시예의 질화물계 반도체 발광 소자는, 22 mW의 발광 출력이 얻어졌다.
이에 대하여, 투광성 물질층을 형성하고 있지 않은, 제2 비교예에 나타내는 질화물계 반도체 발광 소자는, 발광 출력은 20 mW였다.
투광성 물질층의 재료로서, 굴절률이 1.5인 실리콘 수지를 이용한 제2 실시예의 질화물계 반도체 발광 소자에서는, 투광성 물질층을 형성하고 있지 않은 제2 비교예의 질화물계 반도체 발광 소자와 비교해서 5 %의 발광 출력의 향상이 확인되었다.
또한, 투광성 물질층의 재료로서, 굴절률이 2.2인 티타니아 졸 수지를 이용 한 제3 실시예의 질화물계 반도체 발광 소자에서는, 제2 비교예의 질화물계 반도체 발광 소자와 비교해서 10 %의 발광 출력의 향상이 확인되었다.
투광성 물질층을 설치하지 않은 경우의 굴절률은 1이기 때문에, 투광성 물질층의 굴절률이 상승할수록, 광 취출 효율이 향상되어 있는 것을 알 수 있다. 이것은, 투광성 물질에, 굴절률이 1.4 내지 2.6으로 높은 물질을 사용함으로써 임계각이 커지므로, 보다 전반사하기가 어려워지기 때문이다. 또한, 상한이 2.6인 것은, GaN의 굴절률이 2.6이므로 이 이상 크게 할 필요가 없다. 이 이상 크게 하면, 투광성 물질로부터 광을 취출하는 것이 어려워진다.
상기 결과에 의해, 본 발명의 질화물계 반도체 발광 소자가, 광 취출 효율이 우수한 것이 분명하다.
본 발명에 의해 제공되는 질화물계 반도체 발광 소자는, 우수한 특성과 안정성을 갖고, 발광 다이오드 및 램프 등의 재료로서 유용하다.

Claims (39)

  1. 적어도 n형 반도체층, 발광층, p형 반도체층, 금속막층, 도금 금속판이 적층되어 이루어지는 질화물계 반도체 발광 소자이며,
    상기 금속막층, 및 상기 도금 금속판이 상기 p형 반도체층 위에 부분적으로 형성되어 있고, 도금 금속판이 지지 기판으로서 기능하는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  2. 제1항에 있어서, 상기 금속막층, 및 상기 도금 금속판이 상기 p형 반도체층 위에 평면에서 보아 교차 상태로 형성되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  3. 제1항에 있어서, 상기 p형 반도체층 위에 형성되는 상기 금속막층 및 도금 금속판의 면적이, 상기 p형 반도체층 상면에 대한 면적비로 10 내지 90 %의 범위 내인 것을 특징으로 하는 질화물계 반도체 발광 소자.
  4. 제1항에 있어서, 형성되는 상기 n형 반도체층, 발광층 및 p형 반도체층이, 미리 소자 단위로 분할되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  5. 제1항에 있어서, 상기 p형 반도체층 위에 투명 전극이 구비되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  6. 제1항에 있어서, 상기 금속막층이 오믹 접촉층을 포함하는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  7. 제6항에 있어서, 상기 오믹 접촉층이, Pt, Ru, Os, Rh, Ir, Pd, Ag의 단체 금속 또는 그들의 합금으로부터 선택되는 적어도 1종 또는 2종 이상으로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  8. 제6항에 있어서, 상기 오믹 접촉층의 막 두께가 0.1 ㎚ 내지 30 ㎚의 범위 내인 것을 특징으로 하는 질화물계 반도체 발광 소자.
  9. 제1항에 있어서, 상기 도금 금속판의 막 두께가 10 ㎛ 내지 200 ㎛의 범위 내인 것을 특징으로 하는 질화물계 반도체 발광 소자.
  10. 제1항에 있어서, 상기 도금 금속판이, NiP 합금, Cu, 또는 Cu 합금으로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  11. 제1항에 있어서, 상기 금속막층과 상기 도금 금속판 사이에 도금 밀착층이 형성되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  12. 제11항에 있어서, 상기 도금 밀착층이, 상기 도금 금속판을 이루는 도금의 50 중량 % 이상을 차지하는 주성분과 동일한 조성을 50 중량 % 이상 함유하는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  13. 제11항 또는 제12항에 있어서, 상기 도금 밀착층이, NiP 합금, 또는 Cu 합금으로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  14. 제1항에 있어서, 상기 p형 반도체층 위에 있어서, 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 투광성 물질층이 형성되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  15. 제14항에 있어서, 상기 p형 반도체층 위에 형성되는 상기 금속막층 및 상기 도금 금속판이, 평면에서 보아 교차 상태로 설치되어 있고,
    상기 p형 반도체층 위에 있어서, 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 상기 투광성 물질층이 설치되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  16. 제14항에 있어서, 상기 투광성 물질층이 상기 p형 반도체층 위에 적층되고, 상기 투광성 물질층이 적어도 상기 금속막층과 도금 금속판에 의해 부분적으로 둘러싸여 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  17. 제14항에 있어서, 상기 투광성 물질층이, 투명 전극을 개재하여 p형 반도체층 위에 적층되고, 상기 투광성 물질층이 적어도 상기 금속막층과 도금 금속판에 의해 부분적으로 둘러싸여 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  18. 제14항에 있어서, 상기 투광성 물질층이, 투광성 수지, 실리카계 물질 또는 티타니아계 물질 중 어느 하나로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  19. 제14항에 있어서, 상기 투광성 물질층의 굴절률이 1.4 내지 2.6의 범위 내인 것을 특징으로 하는 질화물계 반도체 발광 소자.
  20. 제14항에 있어서, 상기 투광성 물질층의 막 두께가 10 ㎛ 내지 200 ㎛의 범위 내인 것을 특징으로 하는 질화물계 반도체 발광 소자.
  21. 제14항에 있어서, 형성되는 n형 반도체층, 발광층, p형 반도체층이 미리 소자 단위로 분할되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  22. 제14항에 있어서, 상기 금속막층이 오믹 접촉층을 포함하는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  23. 제22항에 있어서, 상기 오믹 접촉층이, Pt, Ru, Os, Rh, Ir, Pd, Ag의 단체 금속 또는 그들의 합금으로부터 선택되는 적어도 1종 또는 2종 이상으로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  24. 제22항에 있어서, 상기 오믹 접촉층의 막 두께가 0.1 ㎚ 내지 30 ㎚의 범위 내인 것을 특징으로 하는 질화물계 반도체 발광 소자.
  25. 제14항에 있어서, 상기 도금 금속판의 막 두께가 10 ㎛ 내지 200 ㎛의 범위 내인 것을 특징으로 하는 질화물계 반도체 발광 소자.
  26. 제14항에 있어서, 상기 도금 금속판이, NiP 합금, Cu, 또는 Cu 합금으로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  27. 제14항에 있어서, 상기 금속막층과 상기 도금 금속판 사이에 도금 밀착층이 형성되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  28. 제27항에 있어서, 상기 도금 밀착층이, 상기 도금 금속판을 이루는 도금의 50 중량 % 이상을 차지하는 주성분과 동일한 조성을 50 중량 % 이상 함유하는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  29. 제27항 또는 제28항에 있어서, 상기 도금 밀착층이, NiP 합금 또는 Cu 합금으로 이루어지는 것을 특징으로 하는 질화물계 반도체 발광 소자.
  30. 기판 위에 적어도 버퍼층, n형 반도체층, 발광층, p형 반도체층, 금속막층, 도금 금속판을 적층하는 적층 공정을 갖는 질화물계 반도체 발광 소자의 제조 방법이며,
    상기 적층 공정에 있어서, 상기 금속막층 및 상기 도금 금속판을, 상기 p형 반도체층 위에 부분적으로 형성하고, 상기 적층 공정 종료 후에, 상기 기판 및 버퍼층을 제거함으로써, 상기 n형 반도체층을 노출시키고,
    상기 도금 금속판은 지지 기판으로서 기능하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
  31. 제30항에 있어서, 상기 적층 공정에 있어서, 상기 금속막층 및 상기 금속판을, 개별적으로 평면에서 보아 라인 형상으로 교차 상태로 형성하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
  32. 삭제
  33. 제30항에 있어서, 상기 기판을 레이저에 의해 제거하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
  34. 제30항, 제31항 및 제33항 중 어느 한 항에 있어서, 상기 도금 금속판을 형성한 후, 100 ℃ 내지 300 ℃의 온도로 열처리하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
  35. 제30항에 있어서, 상기 p형 반도체층 위에 있어서, 상기 금속막층 및 상기 도금 금속판이 형성되어 있지 않은 부분에 투광성 물질층을 형성하는 공정을 더 갖는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
  36. 제35항에 있어서, 상기 적층 공정에 있어서, 상기 금속막층 및 상기 금속판을, 개별적으로 평면에서 보아 라인 형상으로 교차 상태로 형성하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
  37. 제35항에 있어서, 상기 적층 공정은, 상기 n형 반도체층을, 버퍼층을 개재하여 기판 위에 부착하여 행해지고,
    상기 적층 공정 종료 후에, 상기 기판 및 버퍼층을 제거함으로써, 상기 n형 반도체층을 노출시키는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
  38. 제37항에 있어서, 상기 기판을 레이저에 의해 제거하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
  39. 제35항 내지 제38항 중 어느 한 항에 있어서, 상기 도금 금속판을 형성한 후, 100 ℃ 내지 300 ℃의 온도로 열처리하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.
KR1020087008047A 2005-09-20 2006-09-20 질화물계 반도체 발광 소자 및 그 제조 방법 KR100961034B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005272574A JP4920223B2 (ja) 2005-09-20 2005-09-20 窒化物系半導体発光素子及びその製造方法
JPJP-P-2005-00272574 2005-09-20
JPJP-P-2005-00272424 2005-09-20
JP2005272424A JP5047482B2 (ja) 2005-09-20 2005-09-20 窒化物系半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080042924A KR20080042924A (ko) 2008-05-15
KR100961034B1 true KR100961034B1 (ko) 2010-06-01

Family

ID=37888877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008047A KR100961034B1 (ko) 2005-09-20 2006-09-20 질화물계 반도체 발광 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7939845B2 (ko)
EP (1) EP1928031B1 (ko)
KR (1) KR100961034B1 (ko)
WO (1) WO2007034834A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035254A1 (de) * 2008-07-29 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Bauteil
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5143171B2 (ja) * 2010-03-17 2013-02-13 株式会社東芝 半導体発光素子及びその製造方法
JP5531794B2 (ja) 2010-06-09 2014-06-25 日亜化学工業株式会社 半導体発光素子の製造方法
US9041027B2 (en) 2010-12-01 2015-05-26 Alliance For Sustainable Energy, Llc Methods of producing free-standing semiconductors using sacrificial buffer layers and recyclable substrates
US9425249B2 (en) 2010-12-01 2016-08-23 Alliance For Sustainable Energy, Llc Coincident site lattice-matched growth of semiconductors on substrates using compliant buffer layers
US20140209890A1 (en) * 2011-12-16 2014-07-31 Panasonic Corporation Organic electroluminescent lighting device and method for manufacturing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274507A (ja) 2000-03-28 2001-10-05 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
JP3960636B2 (ja) * 1995-09-29 2007-08-15 三洋電機株式会社 発光素子
JP3896027B2 (ja) 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP3896044B2 (ja) * 2002-07-11 2007-03-22 シャープ株式会社 窒化物系半導体発光素子の製造方法およびその製品
KR100452751B1 (ko) * 2003-06-03 2004-10-15 삼성전기주식회사 그물망 전극이 적용된 ⅲ-질화물 반도체 발광소자
JP4179942B2 (ja) * 2003-07-31 2008-11-12 シャープ株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US8034643B2 (en) * 2003-09-19 2011-10-11 Tinggi Technologies Private Limited Method for fabrication of a semiconductor device
JP4765632B2 (ja) * 2004-01-20 2011-09-07 日亜化学工業株式会社 半導体発光素子
JP2005259820A (ja) * 2004-03-09 2005-09-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
WO2006011672A1 (en) * 2004-07-29 2006-02-02 Showa Denko K.K. Positive electrode for semiconductor light-emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274507A (ja) 2000-03-28 2001-10-05 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法

Also Published As

Publication number Publication date
WO2007034834A1 (ja) 2007-03-29
EP1928031B1 (en) 2019-11-13
KR20080042924A (ko) 2008-05-15
US20090283793A1 (en) 2009-11-19
US7939845B2 (en) 2011-05-10
EP1928031A4 (en) 2014-10-01
EP1928031A1 (en) 2008-06-04

Similar Documents

Publication Publication Date Title
KR100961034B1 (ko) 질화물계 반도체 발광 소자 및 그 제조 방법
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
US7939351B2 (en) Production method for nitride semiconductor light emitting device
US6967117B2 (en) Method for producing high brightness LED
US8022436B2 (en) Light emitting diode, production method thereof and lamp
KR100581321B1 (ko) Ⅰⅰⅰ족 질화물계 화합물 반도체 발광 소자 및 그 제조방법
CN101410992A (zh) GaN系半导体发光元件和灯
CN101099223A (zh) 具有导电性金属衬底的发光二极管
WO2007125860A1 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR20080070750A (ko) 질화갈륨계 화합물 반도체 발광 소자 및 그 제조 방법, 및 질화갈륨계 화합물 반도체 발광 소자로 이루어진 램프
US8853720B2 (en) Group III nitride semiconductor light-emitting device and method for producing the same
KR100975711B1 (ko) 질화물 반도체 발광 장치 및 그 제조 방법
JP2007081312A (ja) 窒化物系半導体発光素子の製造方法
JP4799975B2 (ja) 窒化物系半導体発光素子及びその製造方法
JP4920223B2 (ja) 窒化物系半導体発光素子及びその製造方法
JP4799974B2 (ja) 窒化物系半導体発光素子及びその製造方法
CN101268560B (zh) 氮化物系半导体发光元件及其制造方法
JP4791119B2 (ja) 窒化物系半導体発光素子の製造方法
JP4749809B2 (ja) 窒化物系半導体発光素子
JP2016039168A (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP2007110056A (ja) 窒化物系半導体発光素子及びその製造方法
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子
JP2008306224A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20080403

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090629

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20091229

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090629

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20100129

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20091229

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20100409

Appeal identifier: 2010101000693

Request date: 20100129

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20100302

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20100129

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20090825

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20100409

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20100309

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100525

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130503

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140502

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150430

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160427

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170504

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180503

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20200506

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210429

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20220418

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20230419

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20240429

Start annual number: 15

End annual number: 15