KR100956212B1 - Manufacturing method of multilayer ceramic substrate - Google Patents
Manufacturing method of multilayer ceramic substrate Download PDFInfo
- Publication number
- KR100956212B1 KR100956212B1 KR1020080038732A KR20080038732A KR100956212B1 KR 100956212 B1 KR100956212 B1 KR 100956212B1 KR 1020080038732 A KR1020080038732 A KR 1020080038732A KR 20080038732 A KR20080038732 A KR 20080038732A KR 100956212 B1 KR100956212 B1 KR 100956212B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic
- plating layer
- electrode pad
- green sheet
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 89
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 44
- 238000007747 plating Methods 0.000 claims abstract description 35
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000010931 gold Substances 0.000 claims abstract description 13
- 229910052737 gold Inorganic materials 0.000 claims abstract description 13
- 238000010304 firing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 20
- 238000007772 electroless plating Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 239000012046 mixed solvent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
다층 세라믹 기판의 제조 방법이 개시된다. 본 다층 세라믹 기판의 제조 방법은, 비아 전극을 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 세라믹 적층체의 상부면 및 하부면 중 어느 한 면을 통해 노출된 비아 전극 상에 전극 패드를 형성하는 단계, 세라믹 적층체 상에 전극 패드의 측면을 둘러싸며, 전극 패드보다 높은 표면 형상부 그린시트를 적층하는 단계, 표면 형상부 그린시트가 적층된 세라믹 적층체를 소성하는 단계, 소성이 완료되면 전극 패드 상에 표면 형상부 그린시트와 평행한 높이를 갖도록 니켈 도금층을 형성하는 단계 및, 니켈 도금층 상에 금 도금층을 형성하는 단계를 포함한다. Disclosed is a method of manufacturing a multilayer ceramic substrate. According to the present invention, a method of manufacturing a multilayer ceramic substrate may include preparing a ceramic laminate by stacking a plurality of ceramic green sheets including via electrodes, and on a via electrode exposed through any one of an upper surface and a lower surface of the ceramic laminate. Forming an electrode pad on the ceramic laminate; surrounding the side of the electrode pad on the ceramic laminate; laminating a surface-shaped green sheet higher than the electrode pad; and firing the ceramic laminate on which the surface-shaped green sheet is laminated. When the baking is completed, forming a nickel plating layer to have a height parallel to the surface-shaped green sheet on the electrode pad, and forming a gold plating layer on the nickel plating layer.
LTCC, 세라믹, 표면 형상부 그린시트 LTCC, Ceramic, Surface Shape Green Sheet
Description
본 발명은 다층 세라믹 기판의 제조 방법에 관한 것으로, 보다 상세하게는, 외부 전극의 평탄도와 고착 강도를 향상시키기 위한 다층 세라믹 기판의 제조 방법에 관한 것이다. The present invention relates to a method for manufacturing a multilayer ceramic substrate, and more particularly, to a method for manufacturing a multilayer ceramic substrate for improving flatness and adhesion strength of an external electrode.
저온 동시소성 세라믹(LTCC : Low Temperature Co-fired Ceramic)기판 제조 기술은 주로 글라스 세라믹(Glass-Ceramic)재료를 기반으로 이루어진 다수의 그린 시트(Green Sheet)층에 주어진 회로를 구현하기 위한 소자를 전기전도도가 우수한 금속을 사용하는 스크린 프린팅 공정으로 구현하고, 각층을 적층 한 후 세라믹과 금속 도체를 동시 소성하여 MCM(Multi-Chip Module) 및 다중 칩 패키지(Multi-Chip Package)를 제조하는 것을 말한다.Low Temperature Co-fired Ceramic (LTCC) substrate fabrication technology is used to provide a device for implementing a given circuit in a number of green sheet layers based primarily on glass-ceramic materials. Implemented by the screen printing process using a metal with excellent conductivity, and by stacking each layer and simultaneously firing ceramic and metal conductors to manufacture a multi-chip module (MCM) and a multi-chip package (multi-chip package).
저온 동시소성 세라믹(LTCC) 기술은 세라믹과 금속의 동시 소성이 가능한 공정 특징에 따라 모듈내부에 저항, 인덕터, 캐패시터 등의 수동소자를 구현할 수 있는 장점을 가지고 있으므로 부품들간의 고집적화와 경박단소화를 가능하게 한다.Low-temperature co-fired ceramic (LTCC) technology has the advantage of implementing passive elements such as resistors, inductors, and capacitors in the module according to the process characteristics that enable simultaneous firing of ceramics and metals. Make it possible.
도 1은 종래 다층 세라믹 기판을 나타내는 도면이다. 도 1을 참조하면, 다층 세라믹 기판(10)은 복수의 세라믹 그린시트(1a,1b,1c,1d)로 구성된 세라믹 적층체(1), 비아 전극(2), 내부 전극(3) 및 외부 전극(4)을 포함한다. 이 경우, 복수의 세라믹 그린시트(1a,1b,1c,1d)는 적층되어 약 700~900℃의 온도에서 소성된 상태이다. 그리고, 비아 전극(2) 및 내부 전극(3)은 복수의 세라믹 그린시트(1a,1b,1c,1d) 내에 형성되어 있다. 또한, 다층 세라믹 기판(10)의 일부를 확대한 도면을 참조하면, 외부 전극(4)은 전극 패드(4c), 제1 도금층(4b) 및 제2 도금층(4a)을 포함한다. 1 is a view showing a conventional multilayer ceramic substrate. Referring to FIG. 1, the multilayer
한편, 외부 전극(4)은 최상층 및 최하층의 세라믹 그린시트(1a,1d) 중 비아 전극(2)이 노출되어 있는 부분에 형성되어 있다. 구체적으로, 외부 전극(4)은 최상층 또는 최하층 세라믹 그린시트(1a,1d)의 계면에 접합됨으로써, 세라믹 그린시트의 상부면 또는 하부면 상에 돌출된 형태를 갖는다. 이 같이 외부 전극(4)의 일 면만이 세라믹 그린시트와 접합되는 구조에 의해 외부 전극(4)의 고착 강도가 저하된다. On the other hand, the
또한, 세라믹 적층체(1)를 소성하고 난 후에 외부 전극(4)을 형성할 경우, 세라믹 적층체(1)와 외부 전극(4)의 고착 강도가 더욱 저하된다. 이를 해결하기 위해 세라믹 적층체(1)와 외부 전극(4)을 동시 소성하는 방법도 고려되고 있으나, 이 방법은 평탄도 확보가 어려우며, 외부 전극(4)을 구성하는 제1 도금층(4b) 및 제2 도금층(4a) 형성시 균일한 특성을 얻는 것이 어려웠다. In addition, when the
한편, 다층 세라믹 기판(10)을 화학 처리(예를 들어, 도금 공정, 에칭 공정 또는 크리닉 공정 등)하는 경우, 세라믹 그린시트(1d)와 전극 패드(4a) 사이, 전극 패드(4c)과 제1 도금층(4b) 사이, 제1 도금층(4b)과 제2 도금층(4a) 사이에 화학 약품이 침투하여 제품에 불량이 발생하게 된다. On the other hand, when the multilayer
또한, 다층 세라믹 기판(10)을 인쇄회로기판(미도시) 상에 솔더링하는 경우, 돌출되어 있는 외부 전극(4) 구조에 의해 다층 세라믹 기판(10)이 정확한 위치에 솔더링되지 않아 실장에 따른 접합 불량이 발생하게 된다. In addition, when the multilayer
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 외부 전극을 형성하는 도금층을 세라믹 재료의 표면 형상부 그린시트와 접촉하도록 형성함으로써, 외부 전극의 고착 강도를 향상시킬 수 있는 다층 세라믹 기판의 제조 방법을 제공하기 위한 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to form a plating layer for forming an external electrode in contact with a surface-shaped green sheet of a ceramic material, whereby the adhesion strength of the external electrode can be improved. It is for providing a method for producing a ceramic substrate.
본 발명의 또 다른 목적은, 외부 전극을 세라믹 기판의 계면과 평행하게 형성함으로써, 제품 수율을 향상시킬 수 있으며 실장이 용이한 다층 세라믹 기판의 제조 방법을 제공하기 위한 것이다. Still another object of the present invention is to provide a method for producing a multilayer ceramic substrate, which can improve product yield and is easy to mount by forming external electrodes in parallel with the interface of the ceramic substrate.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은, 비아 전극을 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 상기 세라믹 적층체의 상부면 및 하부면 중 어느 한 면을 통해 노출된 비아 전극 상에 전극 패드를 형성하는 단계, 상기 세라믹 적층체 상에 상기 전극 패드의 측면을 둘러싸며, 상기 전극 패드보다 높은 표면 형상부 그린시트를 적층하는 단계, 상기 표면 형상부 그린시트가 적층된 세라믹 적층체를 소성하는 단계, 소성이 완료되면, 상기 전극 패드 상에 상기 표면 형상부 그린시트와 평행한 높이를 갖도록 니켈 도금층을 형성하는 단계, 상기 니켈 도금층 상에 금 도금층을 형성하는 단계를 포함한다. Method of manufacturing a multilayer ceramic substrate according to an embodiment of the present invention for achieving the above object, the step of preparing a ceramic laminate by stacking a plurality of ceramic green sheet including a via electrode, the ceramic laminate Forming an electrode pad on the via electrode exposed through either one of an upper surface and a lower surface, surrounding the side surface of the electrode pad on the ceramic laminate, and forming a surface-shaped green sheet higher than the electrode pad. Laminating, firing the ceramic laminate in which the surface-shaped green sheet is laminated, and when the baking is completed, forming a nickel plating layer on the electrode pad to have a height parallel to the surface-shaped green sheet; Forming a gold plating layer on the nickel plating layer.
이 경우, 상기 표면 형상부 그린시트는 상기 복수의 세라믹 그린시트의 소성 시 수축 거동이 동일한 물질로 이루어지는 것이 바람직하다. In this case, the surface-shaped green sheet is preferably made of the same shrinkage behavior during firing of the plurality of ceramic green sheets.
또한, 상기 전극 패드는 상기 표면 형성부 그린시트보다 낮은 두께로 형성되는 것이 바람직하다. In addition, the electrode pad is preferably formed to a lower thickness than the surface forming portion green sheet.
본 제조 방법에서, 상기 니켈 도금층 및 금 도금층은 전해 도금 방식 또는 무전해 도금 방식을 이용하여 형성될 수 있다. In the manufacturing method, the nickel plating layer and the gold plating layer may be formed using an electrolytic plating method or an electroless plating method.
본 발명에 따르면, 외부전극 주변에 표면 형상부 그린시트를 형성하여 외부전극과 세라믹 기판의 접합 면적을 증가시킴으로써, 외부 전극의 고착 강도를 향상시킬 수 있게 된다. 또한, 화학 처리에 따른 제품 불량을 감소시킬 수 있다. According to the present invention, by forming a surface-shaped green sheet around the external electrode to increase the bonding area of the external electrode and the ceramic substrate, it is possible to improve the bonding strength of the external electrode. In addition, product defects caused by chemical treatment can be reduced.
리고, 외부 전극의 일부가 세라믹 기판에 매설된 형태로 형성됨으로써, 인쇄회로기판에 솔더링 접합하는 경우 외부 전극의 위치 변형에 따른 접합 불량이 발생하는 것을 방지할 수 있게 된다. In addition, since a part of the external electrode is formed in a form embedded in the ceramic substrate, when soldering and bonding to the printed circuit board it is possible to prevent the bonding failure caused by the position deformation of the external electrode.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 도시한 모식도이다. 도 2a를 참조하면, 복수의 세라믹 그린시트(11a,11b,11c,11d)를 적층하여 세라믹 적층체(11)를 형성한다. 구체적으로, 유리-세라믹 분말에 유기 바인더, 분산제, 혼합 용매를 첨가한 후 볼밀을 이용하여 분산시킨다. 이렇게 얻은 슬러리를 필터로 거른 후, 탈포하고 닥터 블레이드법을 이 용하여 소정 두께의 세라믹 그린시트를 형성한다. 2A to 2E are schematic views illustrating a method of manufacturing a multilayer ceramic substrate according to an embodiment of the present invention. Referring to FIG. 2A, a plurality of ceramic
그리고, 각 세라믹 그린시트(11a,11b,11c,11d)에 비아홀을 형성하여 도체 페이스트를 충진시킴으로써 비아 전극(12)을 형성할 수 있다. 또한, 각 세라믹 그린시트(11a,11b,11c,11d) 중 비아 전극(12)이 형성된 부분에 도체 페이스트를 도포함으로써 내부 전극(12)을 형성할 수 있다. 이 같은 방법으로 제조된 복수의 세라믹 그린시트(11a,11b,11c,11d)를 적층하여 세라믹 적층체(11)를 마련한다. The
도 2a에는 설명의 편의를 위해 4개의 세라믹 그린시트(11a,11b,11c,11d)만을 적층한 세라믹 적층체(11)를 도시하였으나, 세라믹 적층체를 구성하는 세라믹 그린시트의 수는 필요에 따라 증가될 수도 있다. Although FIG. 2A illustrates a
이 후, 도 2b에 도시된 바와 같이, 세라믹 적층체(11) 상에 전극 패드(14a)를 형성한다. 전극 패드(14a)는 금속 분말을 주성분으로 하고, 바인더 및 용제 등이 포함된 금속 페이스트를 세라믹 적층체(11) 중 비아 전극(12)이 노출된 부분에 도포함으로써 형성된다. 이 경우, 전극 패드(14a)는 약 7~20㎛의 두께로 형성될 수 있다. Thereafter, as shown in FIG. 2B, an
또한, 전극 패드(14a)를 구성하는 금속 분말은 세라믹 적층체(11)와 동시 소성 가능한 금속이 될 수 있다. 대표적인 예로, 은(Ag)이 이용될 수 있다. In addition, the metal powder constituting the
다음, 도 2c에 도시된 바와 같이, 세라믹 적층체(11)의 상부면 및 하부면에 표면 형상부 그린시트(20a, 20b)를 적층한다. 이 경우, 표면 형상부 그린시트(20a, 20b)는 세라믹 적층체(11)를 구성하는 세라믹 그린시트와 동일한 물질로 제조되는 것이 바람직하다. 구체적으로, 복수의 세라믹 그린시트(11a,11b,11c,11d)와 동일한 유리-세라믹 분말에 유기 바인더, 분산제, 혼합 용매를 첨가한 슬러리를 이용하여 제조될 수 있다. 이 같은 방법으로 세라믹 그린시트를 제조한 후, 전극 패드(14a)에 대응되는 영역을 제거함으로써 표면 형상부 그린시트(20a, 20b)를 형성할 수 있다. 이에 따라, 표면 형상부 그린시트(20a, 20b)를 세라믹 적층체(11) 상에 적층하는 경우, 표면 형상부 그린시트(20a, 20b)는 전극 패드(14a)의 측면을 둘러싸는 형태로 적층될 수 있게 된다. 이 경우, 표면 형상부 그린시트(20a, 20b)는 전극 패드(14a)보다 높은 두께로 형성되어야 한다. 이 후, 세라믹 적층체(11) 상에 표면 형상부 그린시트(20a, 20b)가 적층되면, 세라믹 적층체(11)를 약 700~900℃의 온도로 소성한다. Next, as shown in FIG. 2C, the surface-shaped
한편, 도 2d에 도시된 바와 같이, 소성이 완료되면 전극 패드(14a)를 외부로부터 보호하기 위하여, 전극 패드(14a) 상에 니켈 도금층(14b)을 형성한다. 이 경우, 니켈 도금층(14b)은 전해 도금 방식 또는 무전해 도금 방식을 이용하여 형성될 수 있다. 이에 따라, 니켈 도금층(14b)은 전극 패드(14a)보다 높은 두께를 갖는 표면 형상부 그린시트(20a, 20b)에 접촉하여 형성될 수 있다. 그리고, 니켈 도금층(14b)은 표면 형상부 그린시트(20a, 20b)와 평행한 높이를 갖도록 형성될 수 있다. 즉, 전극 패턴(14a) 상에 니켈 도금층(14b)이 형성된 높이가 표면 형상부 그린시트(20a, 20b)와 동일하도록 형성할 수 있다. 이 경우, 니켈 도금층(14b)은 3~7㎛ 의 두께로 형성될 수 있다. On the other hand, as shown in Figure 2d, when baking is completed, in order to protect the
이 후, 도 2e에 도시된 바와 같이, 니켈 도금층(14b) 상에 금 도금층(14c)을 형성한다. 이 경우, 금 도금층(14c)은 전극 패드(14a) 및 니켈 도금층(14b)과 함께 다층 세라믹 기판(100) 상에서 외부 전극(14)으로 기능한다. Thereafter, as shown in FIG. 2E, a
또한, 금 도금층(14c)은 전해 도금 방식 또는 무전해 도금 방식을 이용하여 형성될 수 있으며, 약 0.1~0.3㎛의 두께로 형성될 수 있다. 이 경우, 니켈 도금층(14b) 상에 금 도금층(14c)을 형성하더라도, 그 두께가 니켈 도금층(14b)에 비해 상대적으로 얇기 때문에, 금 도금층(14c)은 실질적으로 표면 형상부 그린시트(20a, 20b)와 평행하게 형성될 수 있다. In addition, the
이와 같이, 본 다층 세라믹 기판(100)에서 전극 패드(14a), 니켈 도금층(14b) 및 금 도금층(14c)을 포함하는 외부 전극(14)은 표면 형상부 그린시트(20a, 20b)에 의해 그 측면이 둘러싸인 형태로 형성됨으로써, 표면 형상부 그린시트(20a, 20b)와의 접합 면적이 증가하여 고착 강도가 증가한다. 또한, 외부 전극(14) 중 전극 패드(14a)은 세라믹 적층체(11) 및 표면 형상부 그린시트(20a, 20b)와 동시 소성되어 고착 강도가 증가한다. As described above, the
또한, 외부 전극(14)은 다층 세라믹 기판(100)에 매설된 형태로 형성되어 표면 형상부 그린시트(20a, 20b)의 계면과 실질적으로 평행한 구조를 갖는다. 이에 따라, 다층 세라믹 기판(100)을 화학 처리하더라도, 세라믹 적층체(11) 표면과 전극 패드(14a) 사이, 전극 패드(14a)과 니켈 도금층(14b) 사이, 니켈 도금층(14b)과 금 도금층(14c) 사이에 화학 약품이 침투되지 않아, 제품 불량을 방지할 수 있다. 또한, 다층 세라믹 기판(100)을 인쇄회로기판(미도시) 상에 솔더링 접합하는 경우, 외부 전극(14)의 높이 편차가 발생하지 않아 접합 상태가 양호해진다. In addition, the
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.While the above has been shown and described with respect to preferred embodiments of the invention, the invention is not limited to the specific embodiments described above, it is usually in the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.
도 1은 종래 다층 세라믹 기판을 나타내는 도면,1 is a view showing a conventional multilayer ceramic substrate,
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위한 도면이다. 2A to 2E are views for explaining a method of manufacturing a multilayer ceramic substrate according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
100 : 다층 세라믹 기판 11 : 세라믹 적층체100 multilayer ceramic substrate 11: ceramic laminate
12 : 비아 전극 14 : 외부 전극12: via electrode 14: external electrode
14a : 전극 패드 14b : 니켈 도금층14a:
14c : 금 도금층14c: gold plated layer
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080038732A KR100956212B1 (en) | 2008-04-25 | 2008-04-25 | Manufacturing method of multilayer ceramic substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080038732A KR100956212B1 (en) | 2008-04-25 | 2008-04-25 | Manufacturing method of multilayer ceramic substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090112937A KR20090112937A (en) | 2009-10-29 |
KR100956212B1 true KR100956212B1 (en) | 2010-05-04 |
Family
ID=41554083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080038732A Active KR100956212B1 (en) | 2008-04-25 | 2008-04-25 | Manufacturing method of multilayer ceramic substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100956212B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101359544B1 (en) * | 2012-06-01 | 2014-02-11 | 필코씨앤디(주) | Component for packaging and the manufacturing method of the same |
KR102093157B1 (en) | 2014-12-01 | 2020-03-25 | 삼성전기주식회사 | Multi-layer ceramic substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368419A (en) | 2001-06-04 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | Method for manufacturing low temperature burning ceramic multilayer substrate |
JP2004259898A (en) | 2003-02-25 | 2004-09-16 | Kyocera Corp | Multilayer wiring board and method of manufacturing the same |
JP2005174957A (en) | 2003-12-05 | 2005-06-30 | Ngk Spark Plug Co Ltd | Ceramic circuit substrate and method of manufacturing the same |
KR100790695B1 (en) | 2006-05-19 | 2008-01-02 | 삼성전기주식회사 | Manufacturing Method of Ceramic Substrate for Electronic Component Package |
-
2008
- 2008-04-25 KR KR1020080038732A patent/KR100956212B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368419A (en) | 2001-06-04 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | Method for manufacturing low temperature burning ceramic multilayer substrate |
JP2004259898A (en) | 2003-02-25 | 2004-09-16 | Kyocera Corp | Multilayer wiring board and method of manufacturing the same |
JP2005174957A (en) | 2003-12-05 | 2005-06-30 | Ngk Spark Plug Co Ltd | Ceramic circuit substrate and method of manufacturing the same |
KR100790695B1 (en) | 2006-05-19 | 2008-01-02 | 삼성전기주식회사 | Manufacturing Method of Ceramic Substrate for Electronic Component Package |
Also Published As
Publication number | Publication date |
---|---|
KR20090112937A (en) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104589738A (en) | Multilayer ceramic substrate and method for producing the same | |
JP4463045B2 (en) | Ceramic electronic components and capacitors | |
US9961768B2 (en) | Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card | |
JP2006140537A (en) | Wiring substrate and method of producing the same | |
WO2018042846A1 (en) | Electronic device and multilayer ceramic substrate | |
KR101175412B1 (en) | Method for the production of laminated ceramic electronic parts | |
KR100748238B1 (en) | Non-Shrinkable Ceramic Substrate and Manufacturing Method Thereof | |
KR100447032B1 (en) | Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof | |
KR20110019536A (en) | Ceramic substrate and its manufacturing method | |
KR100956212B1 (en) | Manufacturing method of multilayer ceramic substrate | |
WO2018030192A1 (en) | Ceramic electronic component | |
JP2857552B2 (en) | Multilayer electronic component and method of manufacturing the same | |
JP4463046B2 (en) | Ceramic electronic components and capacitors | |
KR100882101B1 (en) | Manufacturing method of non-contraction ceramic substrate | |
JP4089356B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP2004259714A (en) | Electronic component comprising multilayer ceramic substrate and its producing method | |
US20110088831A1 (en) | Method for producing ceramic body | |
KR100887112B1 (en) | Manufacturing method of non-condensation ceramic substrate and multilayer ceramic substrate manufactured thereby | |
JP2013175659A (en) | Multiple patterning wiring board | |
JP2009147160A (en) | Manufacturing method of multilayer ceramic substrate, multilayer ceramic substrate, and electronic component using the same | |
JP2007053294A (en) | Process for manufacturing multilayer ceramic electronic component | |
JP2006100498A (en) | Manufacturing method of ceramic electronic component | |
JP2002368426A (en) | Multilayer ceramic electronic component, method of manufacturing the same, and electronic device | |
KR20090090718A (en) | Non-Shrinkable Ceramic Substrate and Manufacturing Method Thereof | |
JP2006135195A (en) | Process for producing ceramic multilayer substrate, and ceramic green sheet for use in that production process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080425 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100326 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20100427 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20100427 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20130403 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20140325 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20170102 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180402 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20180402 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20210308 Start annual number: 12 End annual number: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20220329 Start annual number: 13 End annual number: 13 |
|
PR1001 | Payment of annual fee |
Payment date: 20240222 Start annual number: 15 End annual number: 15 |