KR100952640B1

KR100952640B1 - Printed circuit board and manufacturing method thereof

Info

Publication number: KR100952640B1
Application number: KR1020070120523A
Authority: KR
Inventors: 목지수; 유제광; 박준형; 김성용; 류창섭
Original assignee: 삼성전기주식회사
Priority date: 2007-11-23
Filing date: 2007-11-23
Publication date: 2010-04-13
Anticipated expiration: 2027-11-23
Also published as: KR20090053620A

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 제1 절연층; 제1 절연층을 관통하는 제1 범프; 제1 절연층의 상면에 형성되는 회로패턴; 제1 절연층의 상면에 적층되는 제2 절연층; 및 제2 절연층을 관통하며, 제1 범프와 직접 맞닿는 제2 범프를 포함하는 인쇄회로기판은, 층간 도통을 위해 형성되는 범프를 위한 랜드를 별도로 구비하지 않고, 상하의 범프가 직접 맞닿도록 함으로써, 고밀도 배선을 구현할 수 있다.A printed circuit board and a method of manufacturing the same are disclosed. A first insulating layer; A first bump penetrating the first insulating layer; A circuit pattern formed on an upper surface of the first insulating layer; A second insulating layer laminated on an upper surface of the first insulating layer; And a second bump penetrating the second insulating layer and directly contacting the first bump, by not having a land for bumps formed for interlayer conduction, and allowing the upper and lower bumps to directly contact each other. High density wiring can be realized.

인쇄회로기판, 범프, 랜드 Printed Circuit Boards, Bumps and Lands

Description

Printed circuit board and manufacturing method thereof

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

전자산업의 발달에 따라 전자 부품의 고기능화, 소형화에 대한 요구가 급증하고 있다. 이러한 추세에 대응하고자 휴대폰 등에 사용되는 메인보드 등의 고밀도화에 대한 시도가 계속 진행되고 있다. With the development of the electronic industry, the demand for high functionalization and miniaturization of electronic components is rapidly increasing. In order to cope with such a trend, attempts to increase the density of main boards used in mobile phones and the like are continuously in progress.

도 1 내지 도 7은 종래기술에 따른 인쇄회로기판 제조방법을 나타내는 흐름도이다. 이러한 종래기술에 따르면, 도 1에 도시된 바와 같은 동박(1)에, 도 2에 도시된 바와 같이 범프(2)를 인쇄한 다음, 도 3에 도시된 바와 같이 프리프레그(3)를 관통시킨다. 이 후, 도 4에 도시된 바와 같이 다시 동박(4)을 적층하고, 도 5에 도시된 바와 같이 랜드(1-1)와 회로패턴(1-2)을 형성한다. 그 다음 도 6에 도시된 바와 같이 다시 범프(2-1)를 인쇄하고 프리프레그(5)를 관통시킨다. 이러한 범프 인쇄와 프리프레그 적층 과정을 반복하여 도 7에 도시된 바와 같은 다층 인쇄회로 기판(7)을 제조할 수 있게 된다.1 to 7 are flowcharts illustrating a method of manufacturing a printed circuit board according to the prior art. According to this prior art, the bump 2 is printed on the copper foil 1 as shown in FIG. 1, as shown in FIG. 2, and then the prepreg 3 is penetrated as shown in FIG. . Thereafter, as shown in FIG. 4, the copper foils 4 are laminated again, and as shown in FIG. 5, the lands 1-1 and the circuit patterns 1-2 are formed. Then, the bump 2-1 is printed again and the prepreg 5 is penetrated as shown in FIG. 6. This bump printing and prepreg lamination process may be repeated to manufacture the multilayer printed circuit board 7 as illustrated in FIG. 7.

이러한 종래기술에 따르면, 범프 하면의 지름을 고려하여 랜드를 적용하고, 그에 따라 내층 회로를 형성하였다. 이러한 구조에 따르면, 내층 회로는 랜드의 면적을 감안하여 구현될 수 밖에 없어, 미세 회로를 구현하는 데에 적합하지 않은 문제가 있었다.According to this prior art, the land is applied in consideration of the diameter of the lower surface of the bump, thereby forming an inner layer circuit. According to this structure, the inner layer circuit is inevitably implemented in view of the area of the land, there is a problem that is not suitable for implementing a fine circuit.

본 발명은 층간 도통을 위해 형성되는 범프를 위한 랜드를 별도로 구비하지 않고, 상하의 범프가 직접 맞닿도록 함으로써, 고밀도 배선을 구현할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention provides a printed circuit board and a method of manufacturing the same, which can realize high density wiring by directly contacting upper and lower bumps without separately providing lands for bumps formed for interlayer conduction.

본 발명의 일 측면에 따르면, 제1 절연층; 제1 절연층을 관통하는 제1 범프; 제1 절연층의 상면에 형성되는 회로패턴; 제1 절연층의 상면에 적층되는 제2 절연층; 및 제2 절연층을 관통하며, 제1 범프와 직접 맞닿는 제2 범프를 포함하는 인쇄회로기판을 제공할 수 있다.According to an aspect of the invention, the first insulating layer; A first bump penetrating the first insulating layer; A circuit pattern formed on an upper surface of the first insulating layer; A second insulating layer laminated on an upper surface of the first insulating layer; And a second bump penetrating the second insulating layer and directly contacting the first bump.

본 발명의 다른 측면에 따르면, 제1 금속층의 상면에 제1 범프를 형성하는 단계; 제1 범프에 의해 관통되도록 금속층의 상면에 제1 절연층을 적층하는 단계; 제1 범프의 상면이 노출되도록 제1 절연층의 상면에 제1 회로패턴을 형성하는 단 계; 제1 절연층의 상면에 제1 범프와 직접 맞닿는 제2 범프를 형성하는 단계; 및 제2 범프에 의해 관통되도록 제1 절연층의 상면에 제2 절연층을 적층하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.According to another aspect of the invention, forming a first bump on the upper surface of the first metal layer; Stacking a first insulating layer on an upper surface of the metal layer to be penetrated by the first bumps; Forming a first circuit pattern on an upper surface of the first insulating layer to expose the upper surface of the first bump; Forming a second bump directly contacting the first bump on an upper surface of the first insulating layer; And laminating a second insulating layer on an upper surface of the first insulating layer so as to penetrate by the second bump.

이 때, 제1 회로패턴을 형성하는 단계는, 제1 절연층의 상면에 제2 금속층을 적층하는 단계, 및 제2 금속층을 선택적으로 식각하는 단계를 통하여 수행될 수 있다.In this case, the forming of the first circuit pattern may be performed by stacking a second metal layer on an upper surface of the first insulating layer, and selectively etching the second metal layer.

또한, 제3 범프에 의해 관통되는 제3 절연층을 제공하는 단계; 및 제2 범프와 제3 범프가 직접 맞닿도록, 제3 절연층을 제2 절연층의 상면에 적층하는 단계를 더 수행할 수도 있다.In addition, providing a third insulating layer penetrated by the third bump; And laminating a third insulating layer on the upper surface of the second insulating layer so that the second bump and the third bump directly contact each other.

본 발명의 바람직한 실시예에 따르면, 층간 도통을 위해 형성되는 범프를 위한 랜드를 별도로 구비하지 않고, 상하의 범프가 직접 맞닿도록 함으로써, 고밀도 배선을 구현할 수 있다. According to a preferred embodiment of the present invention, high-density wiring can be implemented by directly contacting the upper and lower bumps without separately providing lands for bumps formed for interlayer conduction.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것 으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, preferred embodiments of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. And duplicate description thereof will be omitted.

도 8은 본 발명의 일 측면에 따른 인쇄회로기판을 나타내는 단면도이다. 도 8을 참조하면, 회로패턴(11-1, 11-2), 제1 범프(20-1), 제2 범프(20-2), 제3 범프(20-3), 제4 범프(20-4), 랜드(20-5), 제1 절연층(30-1), 제2 절연층(30-2), 제3 절연층(30-3) 및 제4 절연층(30-4)이 도시되어 있다.8 is a cross-sectional view illustrating a printed circuit board according to an exemplary embodiment of the present invention. Referring to FIG. 8, the circuit patterns 11-1 and 11-2, the first bump 20-1, the second bump 20-2, the third bump 20-3, and the fourth bump 20 -4), lands 20-5, first insulating layer 30-1, second insulating layer 30-2, third insulating layer 30-3 and fourth insulating layer 30-4 Is shown.

본 실시예에 따른 인쇄회로기판은, 층간 도통을 위해 형성되는 범프(20-1, 20-2)를 위한 랜드(미도시)를 별도로 구비하지 않고, 상하의 범프(20-1, 20-2)가 직접 맞닿도록 함으로써, 고밀도 배선을 구현할 수 있는 것을 특징으로 한다.The printed circuit board according to the present exemplary embodiment does not separately include lands (not shown) for bumps 20-1 and 20-2 formed for interlayer conduction, and upper and lower bumps 20-1 and 20-2. By directly contacting, it is characterized in that the high-density wiring can be implemented.

즉, 도 8에 도시된 바와 같이, 제1 범프(20-1)에 의해 관통되는 제1 절연층(30-1)과, 제2 범프(20-2)에 의해 관통되는 제2 절연층(30-2)이 적층되는 구조에 있어서, 제1 범프(20-1)와 제2 범프(20-2) 사이에 별도의 랜드가 구비되지 않고, 이들이 직접 맞닿는 구조를 제시하는 것이다.That is, as shown in FIG. 8, the first insulating layer 30-1 penetrated by the first bump 20-1 and the second insulating layer penetrated by the second bump 20-2 ( In the structure in which 30-2) is stacked, a separate land is not provided between the first bump 20-1 and the second bump 20-2, and the structures directly contact each other.

이와 같이 랜드를 별도로 구비하지 않도록 함으로써, 범프(20-1, 20-2)에 의해 관통되는 절연체(30-1, 30-2) 상에 형성되는 회로패턴(11-1, 11-2)에 대한 설계 자유도를 확보할 수 있게 되어, 고밀도 배선을 구현할 수 있게 된다.By not providing the land separately in this way, the circuit patterns 11-1 and 11-2 formed on the insulators 30-1 and 30-2 penetrated by the bumps 20-1 and 20-2 are provided. It is possible to secure a design degree of freedom for high density wiring.

이와 같이 범프 간에 직접 맞닿는 구조를 선택적/반복적으로 구현하여, 도 8에 도시된 바와 같은 8층 구조의 다층 인쇄회로기판을 제조할 수 있다.In this way, the structure of directly contacting the bumps may be selectively / repetitively implemented to manufacture a multilayer printed circuit board having an eight-layer structure as illustrated in FIG. 8.

이하에서는 상술한 구조의 인쇄회로기판을 제조하는 방법에 대해 설명하도록 한다.Hereinafter, a method of manufacturing a printed circuit board having the above-described structure will be described.

도 9는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 10 내지 도 17은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제1 실시예를 나타내는 흐름도이다. 도 10 내지 도 17을 참조하면, 제1 금속층(10-1), 제2 금속층(10-2), 회로패턴(11-1, 11-2, 20-6), 제1 범프(20-1), 제2 범프(20-2), 제3 범프(20-3), 제4 범프(20-4), 랜드(20-5), 제1 절연층(30-1), 제2 절연층(30-2), 제3 절연층(30-3), 제4 절연층(30-4) 및 캐리어(40)가 도시되어 있다.9 is a flow chart showing a printed circuit board manufacturing method according to another aspect of the present invention, Figures 10 to 17 is a flow chart showing a first embodiment of a printed circuit board manufacturing method according to another aspect of the present invention. 10 to 17, the first metal layer 10-1, the second metal layer 10-2, the circuit patterns 11-1, 11-2, and 20-6 and the first bump 20-1. ), The second bump 20-2, the third bump 20-3, the fourth bump 20-4, the land 20-5, the first insulating layer 30-1, and the second insulating layer 30-2, third insulating layer 30-3, fourth insulating layer 30-4, and carrier 40 are shown.

먼저, 제1 금속층(10-1)의 상면에 제1 범프(20-1)를 형성한다(S110). 즉, 도 10에 도시된 바와 같은 제1 금속층(10-1)의 상면에 잉크젯 인쇄 또는 스크린 인쇄 등의 방법을 이용하여 도 11에 도시된 바와 같이 제1 범프(20-1)를 형성하는 것이다.First, the first bump 20-1 is formed on the upper surface of the first metal layer 10-1 (S110). That is, the first bump 20-1 is formed on the top surface of the first metal layer 10-1 as shown in FIG. 10 by using inkjet printing or screen printing, as shown in FIG. 11. .

그리고 나서, 도 12에 도시된 바와 같이, 제1 범프(20-1)에 의해 관통되도록 제1 금속층(10-1)의 상면에 제1 절연층(30-1)을 적층한다(S120). 이처럼 제1 범프(20-1)에 의해 제1 절연층(30-1)이 관통됨으로써, 이후의 공정을 통해 제1 절연층(30-1)의 상하에 형성될 회로패턴들(11-1, 11-2)이 서로 전기적으로 연결될 수 있게 된다.Then, as shown in FIG. 12, the first insulating layer 30-1 is stacked on the upper surface of the first metal layer 10-1 so as to penetrate through the first bump 20-1 (S120). As such, the first insulating layer 30-1 passes through the first bump 20-1, so that the circuit patterns 11-1 to be formed above and below the first insulating layer 30-1 through a subsequent process. 11-2) can be electrically connected to each other.

그리고 나서, 제1 범프(20-1)의 상면이 노출되도록 제1 절연층(30-1)의 상면에 제1 회로패턴(11-2)을 형성한다(S130). 이를 위해, 제1 절연층(30-1)의 상면에 대해 잉크젯 인쇄나 도금 등을 수행하는 방법을 이용할 수도 있을 것이나, 본 실시예에서는 도 13에 도시된 바와 같이 제1 절연층(30-1)의 상면에 제2 금속층(10-2)을 적층한 다음(S131), 도 14에 도시된 바와 같이 제2 금속층(10-2)을 선택적으로 식각하는 방법을 제시하도록 한다(S132). 제2 금속층(10-2)을 선택적으로 식각하기 위하여, 제2 금속층(10-2)의 상면에 드라이 필름 등을 이용하여 에칭 레지스트(미도시)를 형성하고, 산성 용액과 같은 에칭액을 도포한 후, 에칭 레지스 트(미도시)를 제거하는 방법을 이용할 수 있다.Then, the first circuit pattern 11-2 is formed on the top surface of the first insulating layer 30-1 so that the top surface of the first bump 20-1 is exposed (S130). To this end, a method of performing inkjet printing or plating on the upper surface of the first insulating layer 30-1 may be used. However, in the present embodiment, as shown in FIG. 13, the first insulating layer 30-1 may be used. After stacking the second metal layer 10-2 on the upper surface (S131), as shown in FIG. 14, a method of selectively etching the second metal layer 10-2 is proposed (S132). In order to selectively etch the second metal layer 10-2, an etching resist (not shown) is formed on the upper surface of the second metal layer 10-2 using a dry film or the like, and an etching solution such as an acidic solution is applied. Thereafter, a method of removing the etching resist (not shown) may be used.

그리고 나서, 도 15에 도시된 바와 같이, 제1 절연층(30-1)의 상면에 제1 범프(20-1)와 직접 맞닿는 제2 범프(20-2)를 형성하고(S140), 제2 범프(20-2)에 의해 관통되도록 제1 절연층(30-1)의 상면에 제2 절연층(30-2)을 적층한다(S150). 제2 범프(20-2)를 형성하기 위하여, 제1 범프(20-1)의 경우와 같이 잉크젯 인쇄 또는 스크린 인쇄 등과 같은 방법을 이용할 수 있음은 물론이다.Then, as illustrated in FIG. 15, the second bump 20-2 directly contacting the first bump 20-1 is formed on the top surface of the first insulating layer 30-1 (S140). The second insulating layer 30-2 is stacked on the upper surface of the first insulating layer 30-1 so as to penetrate through the two bumps 20-2 (S150). In order to form the second bump 20-2, a method such as inkjet printing or screen printing may be used as in the case of the first bump 20-1.

한편, 보다 많은 층수의 다층 인쇄회로기판을 제조하기 위하여, 도 15에 도시된 바와 같이 범프의 인쇄 및 절연층의 적층을 반복적으로 수행할 수도 있을 것이나, 도 16에 도시된 바와 같이, 제3 범프(20-3)에 의해 관통되는 제3 절연층(30-3)을 별도로 마련한 다음(S160), 제2 범프(20-2)와 제3 범프(20-3)가 직접 맞닿도록, 제3 절연층(30-3)을 제2 절연층(30-2)의 상면에 적층하는 방법을 이용할 수도 있을 것이다(S170).Meanwhile, in order to manufacture a multilayer printed circuit board having a larger number of layers, printing of bumps and lamination of insulating layers may be repeatedly performed as shown in FIG. 15, but as shown in FIG. 16, the third bump may be used. After the third insulating layer 30-3 penetrated by the 20-3 is separately provided (S160), the third bump 20-2 and the third bump 20-3 directly contact each other, so as to directly contact the third insulating layer 30-3. A method of stacking the insulating layer 30-3 on the upper surface of the second insulating layer 30-2 may be used (S170).

도 16에 도시된 바와 같이 일괄적층을 수행한 다음, 최외곽의 금속층(10-4)에 대해 패터닝을 마치게 되면, 도 17에 도시된 바와 같은 다층 인쇄회로기판을 제조할 수 있게 된다.After performing the batch lamination as shown in FIG. 16 and then patterning the outermost metal layer 10-4, a multilayer printed circuit board as shown in FIG. 17 can be manufactured.

한편, 최외곽에 형성되는 패턴이 기판에 매립되는 구조를 구현하기 위하여, 도 18에 도시된 바와 같이 캐리어(40)를 이용하여 범프(20-4) 및 회로패턴(20-6)이 매립된 절연체를 적층한 다음, 도 19에 도시된 바와 같이 캐리어(40)를 제거하는 방법을 이용할 수도 있다.Meanwhile, in order to implement a structure in which the pattern formed at the outermost part is embedded in the substrate, as illustrated in FIG. 18, the bumps 20-4 and the circuit patterns 20-6 are embedded using the carrier 40. After laminating the insulator, a method of removing the carrier 40 may be used as shown in FIG. 19.

캐리어로(40)는 금속판을 이용할 수도 있으며, 폴리머 재질의 필름을 이용할 수도 있다.The carrier path 40 may use a metal plate, or may use a polymer film.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

도 1 내지 도 7은 종래기술에 따른 인쇄회로기판 제조방법을 나타내는 흐름도.1 to 7 is a flow chart showing a printed circuit board manufacturing method according to the prior art.

도 8은 본 발명의 일 측면에 따른 인쇄회로기판을 나타내는 단면도.8 is a sectional view showing a printed circuit board according to an aspect of the present invention.

도 9는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도.9 is a flow chart showing a printed circuit board manufacturing method according to another aspect of the present invention.

도 10 내지 도 17은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제1 실시예를 나타내는 흐름도.10 to 17 are flowcharts illustrating a first embodiment of a method of manufacturing a printed circuit board according to another aspect of the present invention.

도 18 및 도 19는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제2 실시예를 나타내는 흐름도.18 and 19 are flowcharts illustrating a second embodiment of a method of manufacturing a printed circuit board according to another aspect of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10-1: 제1 금속층 10-2: 제2 금속층10-1: first metal layer 10-2: second metal layer

11-1, 11-2: 회로패턴 20-1: 제1 범프11-1 and 11-2: Circuit Pattern 20-1: First Bump

20-2: 제2 범프 20-3: 제3 범프20-2: Second Bump 20-3: Third Bump

20-4: 제4 범프 20-5: 랜드20-4: 4th bump 20-5: Rand

20-6: 회로패턴 30-1: 제1 절연층20-6: circuit pattern 30-1: first insulating layer

30-2: 제2 절연층 30-3: 제3 절연층30-2: second insulating layer 30-3: third insulating layer

30-4: 제4 절연층 40: 캐리어30-4: fourth insulating layer 40: carrier

Claims

delete

Forming a first bump on an upper surface of the first metal layer;

Stacking a first insulating layer on an upper surface of the metal layer so as to pass through the first bump;

Stacking a second metal layer on an upper surface of the first insulating layer;

Selectively etching the second metal layer to form a first circuit pattern on an upper surface of the first insulating layer to expose an upper surface of the first bump;

Forming a second bump directly contacting the first bump on an upper surface of the first insulating layer; And

And stacking a second insulating layer on an upper surface of the first insulating layer so as to pass through the second bump.

delete

The method of claim 2,

Providing a third insulating layer penetrated by the third bump; And

And stacking the third insulating layer on an upper surface of the second insulating layer such that the second bump and the third bump directly contact each other.