[go: up one dir, main page]

KR100947676B1 - 3족 질화물 반도체 발광소자 - Google Patents

3족 질화물 반도체 발광소자 Download PDF

Info

Publication number
KR100947676B1
KR100947676B1 KR1020070132279A KR20070132279A KR100947676B1 KR 100947676 B1 KR100947676 B1 KR 100947676B1 KR 1020070132279 A KR1020070132279 A KR 1020070132279A KR 20070132279 A KR20070132279 A KR 20070132279A KR 100947676 B1 KR100947676 B1 KR 100947676B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
layer
light emitting
emitting device
Prior art date
Application number
KR1020070132279A
Other languages
English (en)
Other versions
KR20090064903A (ko
Inventor
이창명
Original Assignee
주식회사 에피밸리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에피밸리 filed Critical 주식회사 에피밸리
Priority to KR1020070132279A priority Critical patent/KR100947676B1/ko
Priority to US12/195,635 priority patent/US7915636B2/en
Publication of KR20090064903A publication Critical patent/KR20090064903A/ko
Application granted granted Critical
Publication of KR100947676B1 publication Critical patent/KR100947676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 전자와 정공의 재결합을 통해 빛을 생성하는 활성층; 활성층의 일측에 위치하는 n형 질화물 반도체층; 그리고, n형 질화물 반도체층에 대향하는 활성층에 타측에 위치하는 p형 질화물 반도체층;으로서, 제1 도핑 농도를 가지는 제1 질화물 반도체층, 제1 도핑 농도보다 낮은 도핑 농도를 가지며 거친 표면을 가지는 제2 질화물 반도체층 및 제2 도핑 농도보다 높은 도핑 농도를 가지는 제3 질화물 반도체층을 구비하는 p형 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.
발광소자, 외부양자효율, 질화물, 반도체, 거친 표면, 성장온도, 스캐터링

Description

3족 질화물 반도체 발광소자{Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 거친 표면을 가지는 p형 질화물 반도체층을 이용하여 외부양자효율을 높인 3족 질화물 반도체 발광소자에 관한 것이다.
여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체 층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.
기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.
기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.
버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.
n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.
활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.
p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.
투광성 전극(600; light-transmitting electrode)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.
한편, 투광성 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 개시되어 있다.
p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 개시되어 있다.
보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략되어도 좋다.
한편, n형 질화물 반도체층(300)이나 p형 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.
도 2는 미국특허공보 제3,739,217호에 개시된 발광소자를 나타내는 도면으로서, 발광소자에 에칭을 통해 거친 표면(501)을 형성하여, 거친 표면(501)을 통해 활성층(400)으로부터 발생한 빛을 스캐터링함으로써 외부양자효율을 높인 기술이 제시되어 있다.
도 3은 미국특허 제6,441,403호에 개시된 발광소자를 나타내는 도면으로서, 에칭을 통해 거친 표면(501)을 형성하는 경우에 발광소자에 발생하는 문제점(추가의 공정, 에칭에 따른 발광소자의 손상 등)을 지적하면서, p형 질화물 반도체 층(500)의 성장 과정에서 성장 조건(예: 온도, V/III ratio)을 변경함으로써 추가의 공정없이, p형 질화물 반도체층(500)에 거친 표면(501)을 형성하는 기술이 제시되어 있다. 이때, 거친 표면(501)은 p형 질화물 반도체층의 일반적 성장 온도(예: 1000℃)보다 낮은 온도(예: 800℃)에서 p형 질화물 반도체층을 성장시킴으로써 형성될 수 있다.
본 발명은 상기한 종래 기술을 감안하여, 외부양자효율을 높인 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.
이를 위해, 본 발명은 전자와 정공의 재결합을 통해 빛을 생성하는 활성층; 활성층의 일측에 위치하는 n형 질화물 반도체층; 그리고, n형 질화물 반도체층에 대향하는 활성층의 타측에 위치하는 p형 질화물 반도체층;으로서, 제1 도핑 농도를 가지는 제1 질화물 반도체층, 제1 도핑 농도보다 낮은 도핑 농도를 가지며 거친 표면을 가지는 제2 질화물 반도체층 및 제2 도핑 농도보다 높은 도핑 농도를 가지는 제3 질화물 반도체층을 구비하는 p형 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 거친 정도의 관점에서 제2 질화물 반도체층은 언도핑되는 것이 바람직하지만, 요구되는 제품의 사용에 따라 발광소자의 순방향 전압이 만족되어야 하므로, 요구되는 순방향 전압의 크기에 따라 제2 질화물 반도체층에 낮은 수준의 도핑이 행해진다.
또한 본 발명은 제1 질화물 반도체층이 전자가 활성층으로부터 넘어오는 것을 방지하도록 활성층에 대해 위치하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 바람직하게는 제1 질화물 반도체층은 활성층에 접하여 위치하며, 활성층은 주로 다중양자우물구조를 가진다.
또한 본 발명은 제3 질화물 반도체층이 거친 표면의 윤곽이 유지되도록 제2 질화물 반도체층을 덮는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 제3 질화물 반도체층을 AlGaN 또는 InGaN을 포함하는 초격자층으로 구성하는 경우에, 층들간의 굴절율의 차이를 이용할 수 있으므로 이러한 제약은 다소 완화될 수 있다.
또한 본 발명은 제3 질화물 반도체층에 전기적으로 접촉되는 p측 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 제1 질화물 반도체층이 제1 성장온도에서 성장되며, 제2 질화물 반도체층이 제2 성장온도에서 성장되고, 제3 질화물 반도체층이 제3 성장온도에서 성장되며, 제2 질화물 반도체층이 제1 온도 및 제3 온도보다 낮은 온도에서 성장되어 거친 표면을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 제1 질화물 반도체층이 제1 두께를 가지며, 제2 질화물 반도체층이 제2 두께를 가지고, 제3 질화물 반도체층이 제3 두께를 가지며, 제2 두께가 제1 두께 및 제3 두께보다 두꺼운 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 전자와 정공의 재결합을 통해 빛을 생성하는 활성층; 활성층에 전자를 공급하는 n측 전극; 활성층에 정공을 공급하는 p측 전극; n측 전극과 전기적으로 접촉하는 n형 질화물 반도체층; 그리고, p측 전극과 전기적으로 접촉하는 p형 질화물 반도체층;으로서, 제1 도핑 농도를 가지는 제1 질화물 반도체층, 제1 도핑 농도보다 낮은 도핑 농도를 가지며 거친 표면을 가지는 제2 질화물 반도체층, 및 제2 질화물 반도체층과 p측 전극 사이에 위치하며 p측 전극과 p형 질화물 반도체층 사이의 접촉 저항을 낮추는 제3 질화물 반도체층을 구비하는 p형 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 바람직하게는 제3 질화물 반도체층은 p형 질화물 반도체층으로 구성되지만, n형 질화물 반도체층으로 구성되어 터널링을 통해 정공을 활성층에 공급할 수도 있으며, 이는 ITO와 같은 물질이 p측 전극으로 이용될 때 유용하게 이용될 수 있다. 전술한 바와 같이, 제3 질화물 반도체층은 초격자 구조와 같이 다층으로 구성될 수도 있다.
본 발명에 따른 3족 질화물 반도체 발광소자에 의하면, 거친 표면을 가진 새로운 형태의 p형 질화물 반도체층을 이용하여, 활성층으로부터 발생한 빛을 발광소자의 외부로 방출함으로써 외부양자효율을 높일 수 있게 된다.
이하 도면을 참고로 하여 본 발명을 보다 상세히 설명한다.
도 4는 본 발명에 따른 실험 결과의 일 예를 나타내는 도면으로서, 질화물 반도체층의 성장 중에 거친 표면을 형성함에 있어서, p형 도펀트인 Mg의 투입여부에 따른 거친 표면의 형성 정도를 나타내고 있다. 이 실험에 의하면, Mg의 투입량이 작은 쪽(우측 도면) 거친 정도가 크고, Mg의 투입량이 많은 쪽(좌측 도면)이 거친 정도가 작음을 알 수 있으며, 이는 Mg 소스(예: CP2Mg)의 사용이 수평방향 성장 을 촉진시켜 거침 정도가 감소시키기 때문으로 판단된다.
성장은 500torr 이하의 압력, 780℃ 정도의 온도, 5.5A/sec의 성장속도에서, 1200초 동안, 220umol/min의 TMGa과 2800의 V/III ratio를 가지는 NH3를 공급하여 이루어졌으며, 실험은 900cc의 CP2Mg를 사용한 경우와 0cc의 CP2Mg를 사용한 경우를 비교함으로써 이루어졌다.
따라서 p형 질화물 반도체층의 거친 정도의 관점에서 보면, Mg를 투입하지 않는 것이 바람직하지만, p형 질화물 반도체층은 활성층으로 정공을 공급하는 역할을 하는 층이므로, 도핑 농도가 낮은 p형 질화물 반도체층만을 사용한다면 발광소자의 순방향 전압(Vf)을 지나치게 높이는 결과를 가져와 실제 발광소자로서 기능을 기대하기가 어려워진다. 본 발명은 이러한 점을 감안하여 성장 중에 형성되는 거친 표면을 가지는 새로운 형태의 3족 질화물 반도체 발광소자를 제시한다.
도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 사파이어 기판(10), 사파이어 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 질화물 반도체층(30), n형 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 질화물 반도체층(50), p형 질화물 반도체층(50) 위에 형성되는 p측 전극(60), p측 전극(60) 위에 형성되는 p측 본딩 패드(70), p형 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 질화물 반도체층(31) 위에 형성되는 n측 전극(80)을 포함한다.
p형 질화물 반도체층(50)은 제1 질화물 반도체층(51), 거친 표면을 가지는 제2 질화물 반도체층(52), 그리고 제3 질화물 반도체층(53)을 구비한다. 제2 질화물 반도체층(52)은 낮은 도핑 농도 또는 도핑되지 않으므로, 활성층(400)으로 정공을 충분히 공급하기 어려우며, n측 전극(800)을 통해 활성층(400)으로 공급된 전자가 활성층(400) 내에서 갇히도록 장벽을 제공하기에 불충불하다. 이를 해소하기 위해, 제2 질화물 반도체층(52)보다 높은 도핑 농도를 가지는 제1 질화물 반도체층(51)이 활성층(400)과 제2 질화물 반도체층(52) 사이에 구비된다. 제1 질화물 반도체층(51)은 p형 질화물 반도체층(50)의 전체 도핑 농도를 높혀 활성층(40)으로 정공이 원활히 공급되도록 기능할 뿐만 아니라, 전자가 활성층(40)을 넘어 p형 질화물 반도체층(50)으로 넘어오는 것을 방지하는 역할을 한다. 한편 p측 전극(60)과의 관계에서, 제2 질화물 반도체층(52)은 도핑 농도가 낮아 p측 전극(60)과의 접촉 저항을 높이게 되어 바람직하지 않으며, 이를 해소하기 위하여, 제2 질화물 반도체층의 거친 표면을 따라 제2 질화물 반도체층보다 높은 도핑 농도를 가지는 제3 질화물 반도체층(53)이 구비된다. 이를 통해 p형 질화물 반도체층(50)과 p측 전극(60) 사이의 접촉 저항을 낮출 수 있게 된다.제1 질화물 반도체층(51)은 950℃ 정도의 온도, 500A 정도의 두께의 Mg이 도핑된 GaN으로 이루어질 수 있다. 고온에서 성장되는 제1 질화물 반도체층(51)은 Mg이 고농도로 도핑되면 활성층의 특성에 영향을 줄 수 있으므로, 200~700A의 정도의 두께를 가지는 것이 적당하다.
제2 질화물 반도체층(52)은 800℃ 정도의 온도, 7000A 정도의 두께의 Mg이 도핑된 GaN으로 이루어질 수 있다. 제2 질화물 반도체층(52)은 1000℃ 미만의 온도 에서 다양한 패러미터를 조절함으로써 거친 표면을 가지도록 성장가능하나, 600℃ 이하의 온도에서 성장되는 경우에는 NH3로부터 충분한 질소공급이 되지 않아 바람직하지 않다. 이때 낮은 온도에서 열분해율이 좋은 하이드라진계 소스가 질소의 공급원으로 함께 사용될 수 있다. 거칠 표면을 수용할 수 있는 두께여야 하며, p형으로 형성하는 경우 p형 GaN의 특성상 두껍게 형성하기가 쉽지 않으며, 언도핑된 GaN의 경우에 순방향 전압을 고려해야 한다. 특별한 제약이 있는 것은 아니지만, 상기 점들의 감안하여 5000~8000A 정도가 적당하다.
제3 질화물 반도체층(53)은 950℃ 정도의 온도, 300A 정도의 두께의 Mg이 도핑된 GaN으로 이루어질 수 있다. 제3 질화물 반도체층(53)이 제2 질화물 반도체층(52)과 동일한 물질로 이루어지는 경우에 거친 표면을 메우게 되면 거친 표면의 기능이 상실되므로, 거친 표면을 따라 이를 덮는 정도의 두께로 형성되며, 이를 감안하여 200~500A 정도가 적당하다.
도 6은 본 발명에 따른 p형 질화물 반도체층의 도핑 프로파일의 예들을 나타내는 도면으로서, 깊이가 작은 쪽이 제3 질화물 반도체층에 해당하며, 중간(대략 0.6~0.7um 부분)이 제2 질화물 반도체층에 해당하고, 뒷쪽이 제3 질화물 반도체층에 해당한다. 짙은 색 프로파일은 제2 질화물 반도체층에 도핑이 행해진 경우에 해당하고, 옅은 색 프로파일은 제2 질화물 반도물 반도체층에 도핑이 행해지지 않은 경우에 해당한다.
도 7은 본 발명에 따라 성장된 p형 질화물 반도체층의 표면의 일 예를 나타 내는 도면으로서, 고밀도로 육각형 형태의 피트(pit)가 형성되어 있음을 알 수 있다. 성장조건의 변경에 따라 거침이 심해지면 표면이 돌기 형상을 가질 수 있음을 물론이다.
도 8은 본 발명에 따라 성장된 p형 질화물 반도체층의 단면의 일 예를 나타내는 도면으로서, 제2 질화물 반도체층(52)의 전체 두께를 871nm 정도로 볼 때, 300nm~500nm 깊이를 가지는 오목부들이 형성되어, 거친 표면을 형성하고 있음을 보여준다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국특허공보 제3,739,217호에 개시된 발광소자를 나타내는 도면,
도 3은 미국특허 제6,441,403호에 개시된 발광소자를 나타내는 도면,
도 4는 본 발명에 따른 실험 결과의 일 예를 나타내는 도면,
도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 6은 본 발명에 따른 p형 질화물 반도체층의 도핑 프로파일의 예들을 나타내는 도면,
도 7은 본 발명에 따라 성장된 p형 질화물 반도체층의 표면의 일 예를 나타내는 도면,
도 8은 본 발명에 따라 성장된 p형 질화물 반도체층의 단면의 일 예를 나타내는 도면.

Claims (11)

  1. 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;
    활성층의 일측에 위치하는 n형 질화물 반도체층; 그리고,
    n형 질화물 반도체층에 대향하는 활성층의 타측에 위치하는 p형 질화물 반도체층;으로서, 제1 도핑 농도를 가지는 제1 질화물 반도체층, 제1 도핑 농도보다 낮은 도핑 농도를 가지며 거친 표면을 가지는 제2 질화물 반도체층 및 제2 도핑 농도보다 높은 도핑 농도를 가지는 제3 질화물 반도체층을 구비하는 p형 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  2. 청구항 1에 있어서,
    제1 질화물 반도체층은 전자가 활성층으로부터 넘어오는 것을 방지하도록 활성층에 대해 위치하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  3. 청구항 1에 있어서,
    제3 질화물 반도체층은 거친 표면의 윤곽이 유지되도록 제2 질화물 반도체층을 덮는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  4. 청구항 1에 있어서,
    제3 질화물 반도체층에 전기적으로 접촉되는 p측 전극;을 포함하는 것을 특 징으로 하는 3족 질화물 반도체 발광소자.
  5. 청구항 1에 있어서,
    제1 질화물 반도체층은 제1 성장온도에서 성장되며, 제2 질화물 반도체층은 제2 성장온도에서 성장되고, 제3 질화물 반도체층은 제3 성장온도에서 성장되며,
    제2 질화물 반도체층은 제1 온도 및 제3 온도보다 낮은 온도에서 성장되어 거친 표면을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  6. 청구항 1에 있어서,
    제1 질화물 반도체층은 제1 두께를 가지며, 제2 질화물 반도체층은 제2 두께를 가지고, 제3 질화물 반도체층은 제3 두께를 가지며,
    제2 두께는 제1 두께 및 제3 두께보다 두꺼운 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  7. 청구항 1에 있어서,
    제1 질화물 반도체층은 전자가 활성층으로부터 넘어오는 것을 방지하도록 활성층에 대해 위치하며,
    제3 질화물 반도체층은 거친 표면의 윤곽이 유지되도록 제2 질화물 반도체층을 덮고,
    제1 질화물 반도체층은 제1 두께를 가지며, 제2 질화물 반도체층은 제2 두께 를 가지고, 제3 질화물 반도체층은 제3 두께를 가지며, 제2 두께는 제1 두께 및 제3 두께보다 두꺼운 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  8. 청구항 7에 있어서,
    제3 질화물 반도체층을 덮는 p측 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  9. 청구항 1에 있어서,
    p형 질화물 반도체층의 도펀트는 Mg인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  10. 청구항 1에 있어서,
    제2 질화물 반도체층은 언도핑된 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  11. 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;
    활성층에 전자를 공급하는 n측 전극;
    활성층에 정공을 공급하는 p측 전극;
    n측 전극과 전기적으로 접촉하는 n형 질화물 반도체층; 그리고,
    p측 전극과 전기적으로 접촉하는 p형 질화물 반도체층;으로서, 제1 도핑 농 도를 가지는 제1 질화물 반도체층, 제1 도핑 농도보다 낮은 도핑 농도를 가지며 거친 표면을 가지는 제2 질화물 반도체층 및 제2 질화물 반도체층과 p측 전극 사이에 위치하며 p측 전극과 p형 질화물 반도체층 사이의 접촉 저항을 낮추는 제3 질화물 반도체층을 구비하는 p형 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
KR1020070132279A 2007-12-17 2007-12-17 3족 질화물 반도체 발광소자 KR100947676B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070132279A KR100947676B1 (ko) 2007-12-17 2007-12-17 3족 질화물 반도체 발광소자
US12/195,635 US7915636B2 (en) 2007-12-17 2008-08-21 III-nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070132279A KR100947676B1 (ko) 2007-12-17 2007-12-17 3족 질화물 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20090064903A KR20090064903A (ko) 2009-06-22
KR100947676B1 true KR100947676B1 (ko) 2010-03-16

Family

ID=40752027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070132279A KR100947676B1 (ko) 2007-12-17 2007-12-17 3족 질화물 반도체 발광소자

Country Status (2)

Country Link
US (1) US7915636B2 (ko)
KR (1) KR100947676B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR101081062B1 (ko) * 2010-03-09 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5849215B2 (ja) * 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子
KR101850537B1 (ko) * 2011-01-20 2018-04-19 삼성전자주식회사 반도체 소자
DE102011003684A1 (de) 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
KR101481593B1 (ko) * 2011-05-13 2015-01-12 엘지전자 주식회사 무분극 질화물계 발광 소자 및 그 제조방법
WO2013015472A1 (ko) * 2011-07-28 2013-01-31 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
KR20140059424A (ko) * 2012-11-08 2014-05-16 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US20140183581A1 (en) * 2012-12-31 2014-07-03 Epistar Corporation Light-emitting device and manufacturing method thereof
US9559259B2 (en) 2012-12-31 2017-01-31 Epistar Corporation Light-emitting device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070068534A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 광학 소자 및 그 제조 방법
KR100743468B1 (ko) 2006-03-31 2007-07-30 에피밸리 주식회사 3족 질화물 반도체 발광소자
KR20070099076A (ko) * 2006-04-03 2007-10-09 오인모 고성능의 오믹접촉 전극구조체 개발을 통한 그룹 3족질화물계 발광소자 제작
JP2007281057A (ja) 2006-04-04 2007-10-25 Stanley Electric Co Ltd ３族窒化物半導体の積層構造、及びその製造方法、並びに、半導体発光素子、及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739217A (en) 1969-06-23 1973-06-12 Bell Telephone Labor Inc Surface roughening of electroluminescent diodes
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
CA2037198C (en) 1990-02-28 1996-04-23 Katsuhide Manabe Light-emitting semiconductor device using gallium nitride group compound
JP3160914B2 (ja) 1990-12-26 2001-04-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JPH10321903A (ja) * 1997-05-15 1998-12-04 Rohm Co Ltd 半導体発光素子およびその製法
JP3822318B2 (ja) * 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
US6194743B1 (en) 1997-12-15 2001-02-27 Agilent Technologies, Inc. Nitride semiconductor light emitting device having a silver p-contact
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
AU4139101A (en) 1999-12-03 2001-06-12 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
TW472400B (en) 2000-06-23 2002-01-11 United Epitaxy Co Ltd Method for roughing semiconductor device surface to increase the external quantum efficiency
TW488088B (en) 2001-01-19 2002-05-21 South Epitaxy Corp Light emitting diode structure
WO2005022655A1 (en) 2003-09-03 2005-03-10 Epivalley Co., Ltd. Algainn based optical device and fabrication method thereof
KR100448352B1 (ko) 2003-11-28 2004-09-10 삼성전기주식회사 ＧａＮ 기반 질화막의 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070068534A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 광학 소자 및 그 제조 방법
KR100743468B1 (ko) 2006-03-31 2007-07-30 에피밸리 주식회사 3족 질화물 반도체 발광소자
KR20070099076A (ko) * 2006-04-03 2007-10-09 오인모 고성능의 오믹접촉 전극구조체 개발을 통한 그룹 3족질화물계 발광소자 제작
JP2007281057A (ja) 2006-04-04 2007-10-25 Stanley Electric Co Ltd ３族窒化物半導体の積層構造、及びその製造方法、並びに、半導体発光素子、及びその製造方法

Also Published As

Publication number Publication date
KR20090064903A (ko) 2009-06-22
US20090152578A1 (en) 2009-06-18
US7915636B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
KR100947676B1 (ko) 3족 질화물 반도체 발광소자
KR100988041B1 (ko) 반도체 발광소자
US9166098B2 (en) Nitride semiconductor light emitting device
KR100941616B1 (ko) 반도체 발광소자
JP2012195616A (ja) 発光素子
CN102956769A (zh) 氮化物半导体发光器件以及制造其的方法
US11984529B2 (en) Semiconductor heterostructure with p-type superlattice
KR20090073935A (ko) 3족 질화물 반도체 발광소자
KR20110019161A (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
KR101928479B1 (ko) 3족 질화물 반도체 발광소자
KR100997908B1 (ko) 3족 질화물 반도체 발광소자
US7253451B2 (en) III-nitride semiconductor light emitting device
KR101008588B1 (ko) 3족 질화물 반도체 발광소자
KR100960278B1 (ko) 3족 질화물 반도체 발광소자 및 그 제조방법
KR101008287B1 (ko) 3족 질화물 반도체 발광소자
US20100289036A1 (en) Iii-nitride semiconductor light emitting device and method for manufacturing the same
KR100957742B1 (ko) 3족 질화물 반도체 발광소자
KR20100012003A (ko) 3족 질화물 반도체 발광소자
JP6482388B2 (ja) 窒化物半導体発光素子
KR101009653B1 (ko) 3족 질화물 반도체 발광소자
KR100983825B1 (ko) 3족 질화물 반도체 발광소자
KR101034764B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
KR20110077363A (ko) 3족 질화물 반도체 발광소자
KR20110139592A (ko) 발광소자
KR100743464B1 (ko) 3족 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071217

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090519

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20091207

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100308

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee