KR100945989B1 - Semiconductor light emitting device using surface plasmon resonance - Google Patents
Semiconductor light emitting device using surface plasmon resonance Download PDFInfo
- Publication number
- KR100945989B1 KR100945989B1 KR20070013664A KR20070013664A KR100945989B1 KR 100945989 B1 KR100945989 B1 KR 100945989B1 KR 20070013664 A KR20070013664 A KR 20070013664A KR 20070013664 A KR20070013664 A KR 20070013664A KR 100945989 B1 KR100945989 B1 KR 100945989B1
- Authority
- KR
- South Korea
- Prior art keywords
- surface plasmon
- layer
- light emitting
- type semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 표면 플라즈몬 공명을 이용한 반도체 발광소자에 관한 것이며, 본 발명은, 제1 및 제2 도전형 반도체층과, 상기 제1 및 제2 도전형 반도체층 사이에 형성된 활성층 및 상기 제2 도전형 반도체층의 노출면 상에 형성되되, 상기 활성층에서 방출된 광에 의해 상기 제2 도전형 반도체층과의 계면에 존재하는 표면 플라즈몬이 여기 될 수 있는 거리 만큼 상기 활성층으로부터 이격 되어 배치되며, 상기 여기된 표면 플라즈몬이 상기 활성층 방향으로 방출되도록 상기 계면에 형성된 주기적인 요철구조를 갖는 금속층을 포함하는 표면 플라즈몬 공명을 이용한 반도체 발광소자를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device using surface plasmon resonance, and the present invention relates to a first conductive layer and a second conductive semiconductor layer formed between the first and second conductive semiconductor layers. It is formed on the exposed surface of the semiconductor layer, and is spaced apart from the active layer by a distance that the surface plasmon present at the interface with the second conductivity-type semiconductor layer by the light emitted from the active layer can be excited, the excitation Provided is a semiconductor light emitting device using surface plasmon resonance comprising a metal layer having a periodic concave-convex structure formed at the interface such that the surface plasmon is discharged toward the active layer.
본 발명에 따르면, 양자우물층에서 방출된 광이 금속층의 표면 플라즈몬을 여기시키고 이를 외부로 방출시킴으로써 광추출효율이 향상된 표면 플라즈몬 공명을 이용한 반도체 발광소자를 얻을 수 있다.According to the present invention, the light emitted from the quantum well layer excites the surface plasmon of the metal layer and emits it to the outside, thereby obtaining a semiconductor light emitting device using surface plasmon resonance with improved light extraction efficiency.
발광소자, 표면 플라즈몬 공명, 요철 Light emitting element, surface plasmon resonance, irregularities
Description
도1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 나타내는 단면도이다.1 is a cross-sectional view showing a semiconductor light emitting device according to an embodiment of the present invention.
도2a 및 도2b는 n형 및 p형 반도체층의 접합 구조에 따른 공핍 영역을 도시한 것이다.2A and 2B show a depletion region according to the junction structure of n-type and p-type semiconductor layers.
도3a 내지 도3d는 도1의 실시 형태에 따른 p형 반도체층과 금속층의 계면으로서 채용가능한 다양한 요철구조를 도시한 것이다.3A to 3D show various uneven structures that can be employed as an interface between the p-type semiconductor layer and the metal layer according to the embodiment of FIG.
도4는 본 발명의 다른 실시 형태에 따른 반도체 발광소자를 나타내는 단면도이다.4 is a cross-sectional view showing a semiconductor light emitting device according to another embodiment of the present invention.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
11,41: 사파이어 기판 12,42: 버퍼층11,41:
13,43: p형 반도체층 14,44: 활성층13,43: p-
15,15`,15``,45: n형 반도체층 16,46: 금속층15,15`, 15``, 45: n-
47: 도전성 기판47: conductive substrate
본 발명은 반도체 발광소자에 관한 것으로서, 특히 양자우물층에서 방출된 광이 금속층의 표면 플라즈몬을 여기시키고 이를 외부로 방출시킴으로써 광추출효율이 향상된 표면 플라즈몬 공명을 이용한 반도체 발광소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device using surface plasmon resonance, in which light extraction efficiency is improved by excitation of the surface plasmon of the metal layer and emission thereof to the outside.
반도체 발광소자(Light Emitting Diode, LED)는 전류가 가해지면 p,n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 광을 발생시킬 수 있는 반도체 장치이다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 및 반복적인 전원 단속에 대한 높은 공차 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있으며, 특히, 최근에는, 청색 계열의 단파장 영역에서 발광이 가능한 III족 질화물 반도체 발광소자가 각광을 받고 있다.BACKGROUND A light emitting diode (LED) is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at a junction portion of a p and n type semiconductor when current is applied thereto. These LEDs have a number of advantages over filament based light emitting devices, such as long life, low power, excellent initial driving characteristics, high vibration resistance, and high tolerance for repetitive power interruptions. In recent years, group III nitride semiconductor light emitting devices capable of emitting light in a blue short wavelength region have been in the spotlight.
그러나 이러한 장점에도 불구하고 반도체 발광소자, 특히, 질화물 반도체 발광소자는 낮은 광추출효율을 보이는데, 이는 질화갈륨(굴절률 약 2.4)과 외부 물질(일반적으로 공기로서 굴절률 약 1.0) 간의 큰 굴절률 차이에 의하여 발광소자에서 발생된 빛의 상당 부분이 외부로 방출되지 않고 전반사 되어 소멸 되기 때문이다.Despite these advantages, however, semiconductor light emitting devices, especially nitride semiconductor light emitting devices, exhibit low light extraction efficiency due to the large difference in refractive index between gallium nitride (refractive index of about 2.4) and external materials (typically refractive index of about 1.0 as air). This is because a large part of the light emitted from the light emitting device is totally reflected and disappeared without being emitted to the outside.
이러한 문제점을 해결하기 위하여 일반적으로 빛의 방출 방향에 존재하는 반 도체층의 면 상에 요철 구조를 형성하는 방안이 사용되고 있다. 즉, 빛의 방출 방향에 형성된 요철 구조에 의해 빛의 경로가 바뀌고 이에 따라 전반사 되는 빛의 양을 줄일 수 있는 것이다.In order to solve this problem, a method of forming an uneven structure on the surface of the semiconductor layer generally present in the direction of light emission has been used. That is, the path of the light is changed by the uneven structure formed in the direction of light emission, thereby reducing the amount of total reflection.
하지만, 이러한 요철 구조에 의해 광추출효율을 향상시키는 방법은 이미 내부에서 발생한 빛이 외부로 방출이 잘 되도록 하는 것으로서 발광소자 내부에서 빛의 생성 확률, 즉, 내부양자효율을 증가시키지 못한다.However, the method of improving the light extraction efficiency by the concave-convex structure is such that the light generated from the inside is well emitted to the outside, and thus does not increase the generation probability of the light inside the light emitting device, that is, the internal quantum efficiency.
따라서, 발생한 빛을 외부로 방출시키는 확률과 더불어 내부양자효율을 동시에 향상시킴으로써, 광추출효율을 향상시킬 수 있는 방안이 요구된다.Therefore, by improving the internal quantum efficiency at the same time with the probability of emitting the generated light to the outside, a method for improving the light extraction efficiency is required.
본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 양자우물층에서 방출된 광이 금속층의 표면 플라즈몬을 여기시키고 이를 외부로 방출시킴으로써 광추출효율이 향상된 표면 플라즈몬 공명을 이용한 반도체 발광소자를 제공하는데 있다.The present invention is to solve the above problems of the prior art, the object is that the light emitted from the quantum well layer excites the surface plasmon of the metal layer and emits it to the outside, semiconductor light emission using the surface plasmon resonance is improved light extraction efficiency It is to provide an element.
상기한 기술적 과제를 해결하기 위해서, 본 발명은,In order to solve the above technical problem, the present invention,
제1 및 제2 도전형 반도체층과, 상기 제1 및 제2 도전형 반도체층 사이에 형성된 활성층 및 상기 제2 도전형 반도체층의 노출면 상에 형성되되, 상기 활성층에서 방출된 광에 의해 상기 제2 도전형 반도체층과의 계면에 존재하는 표면 플라즈몬이 여기 될 수 있는 거리 만큼 상기 활성층으로부터 이격 되어 배치되며, 상기 여기된 표면 플라즈몬이 상기 활성층 방향으로 방출되도록 상기 계면에 형성된 주기적인 요철구조를 갖는 금속층을 포함하는 표면 플라즈몬 공명을 이용한 반도체 발광소자를 제공한다.The first and second conductive semiconductor layers, the active layer formed between the first and second conductive semiconductor layers, and the exposed surface of the second conductive semiconductor layer, wherein the light is emitted from the active layer. The surface plasmon present at the interface with the second conductivity-type semiconductor layer is spaced apart from the active layer by a distance that can be excited, and the periodic concave-convex structure formed at the interface so that the excited surface plasmon is released in the direction of the active layer Provided is a semiconductor light emitting device using surface plasmon resonance comprising a metal layer.
바람직하게는, 상기 제1 도전형 반도체층은 p형 반도체층이며, 상기 제2 도전형 반도체층은 n형 반도체층인 것일 수 있다.Preferably, the first conductive semiconductor layer may be a p-type semiconductor layer, and the second conductive semiconductor layer may be an n-type semiconductor layer.
상기에서 소정 거리는 상기 활성층에서 방출된 광에 의해 상기 제2 도전형 반도체층과의 계면에 존재하는 표면 플라즈몬이 여기 될 수 있는 거리로서, 이 경우, 상기 요철구조의 오목부와 상기 활성층 사이의 거리는 10 ~ 50㎚인 것이 바람직하다.In this case, the predetermined distance is a distance at which the surface plasmon present at the interface with the second conductivity-type semiconductor layer can be excited by the light emitted from the active layer. In this case, the distance between the concave portion of the uneven structure and the active layer is It is preferable that it is 10-50 nm.
바람직하게는, 청색광 등의 단파장 광을 발광하기 위해 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 질화물로 이루어질 수 있다.Preferably, the first conductive semiconductor layer, the active layer and the second conductive semiconductor layer may be formed of nitride to emit short wavelength light such as blue light.
또한, 상기 제1 도전형 반도체층 하면에 형성된 버퍼층을 더 포함할 수 있다.The semiconductor device may further include a buffer layer formed on a lower surface of the first conductivity type semiconductor layer.
한편, 상기 금속층은 Ag, Al, Au 및 이들의 합금으로 구성된 그룹으로부터 선택된 물질로 이루어진 것이 표면 플라즈몬 현상을 이용하기에 적합하다.On the other hand, the metal layer is made of a material selected from the group consisting of Ag, Al, Au and their alloys is suitable to use the surface plasmon phenomenon.
상기 요철구조와 관련하여, 상기 요철구조의 높이는 10 ~ 500㎚인 것이 바람 직하며, 상기 요철구조의 주기는 10 ~ 1000㎚, 상기 요철구조의 볼록부의 폭은 10 ~ 1000㎚인 것이 바람직하다.In relation to the concave-convex structure, the height of the concave-convex structure is preferably 10 to 500 nm, the period of the concave-convex structure is preferably 10 to 1000 nm, the width of the convex portion of the concave-convex structure is 10 to 1000 nm.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 나타내는 단면도이다.1 is a cross-sectional view showing a semiconductor light emitting device according to an embodiment of the present invention.
도1을 참조하면, 본 실시 형태에 따른 반도체 발광소자(10)는 사파이어 기판(11)과 상기 사파이어 기판(11) 상에 순차적으로 형성된 버퍼층(12), p형 반도체층(13), 활성층(14), n형 반도체층(15), 금속층(16), p측 및 n측 전극(17a,17b)을 갖추어 구성된다. 상기 반도체 발광소자(10)는 후술할 바와 같이 표면 플라즈몬 파가 투광성을 갖는 상기 사파이어 기판(11)을 통하여 외부로 방출되는 구조로서 플립칩 형태로 채용되는 것이 바람직하다.Referring to FIG. 1, the semiconductor
이하 상기 반도체 발광소자(10)를 구성하는 구성요소들을 설명한다.Hereinafter, components constituting the semiconductor
상기 사파이어 기판(11)은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 요철상수가 13.001Å, a축 방향으로는 4.765Å의 요철 간 거리를 가지며, 사파이어 면방향(orientation plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이러한 상기 사파이어 기판(11)의 C면의 경우 비교적 질화 물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 특히, 질화물 성장용 기판으로 주로 사용된다. The
다만, 본 실시 형태에서는 단결정 성장용 투광성 기판으로 사파이어 기판을 사용하였으나 본 발명은 이에 제한되지 않으며, SiC, Si, MgAl2O, MgO, LiAlO2, LiGaO2 등과 같은 물질로 이루어진 기판이 채용될 수 있다.However, in the present embodiment, but the present invention uses the sapphire substrate as a transparent substrate for single crystal growth is not limited to, SiC, Si, MgAl 2 O, MgO, LiAlO 2, LiGaO 2 Substrates made of materials such as or the like may be employed.
상기 버퍼층(12)은 상기 사파이어 기판(11)과 상기 p형 반도체층(13) 사이에 형성되어 그 위에 형성되는 반도체층들의 응력을 완화하는 등의 기능을 한다. 일반적으로 상기 버퍼층(12)은 AlN 또는 GaN 등의 저온핵성장층이 바람직하다.The
상기 p형 반도체층(13) 및 n형 반도체층(15)은 단파장 광의 발광을 위해 질화물 반도체가 채용될 수 있으며, 구체적으로는, AlxInyGa(1-x-y)N (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질 수 있다. 대표적인 물질로는 GaN, AlGaN, InGaN이 있다. 여기서, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다.The p-
특히 본 실시 형태에서는 상기 사파이어 기판(11) 상에 p형 반도체층(13)을 n형 반도체(15)보다 먼저 성장시키는 것을 특징으로 하며, 이에 따라 다음과 같은 이점을 얻을 수 있다.In particular, the present embodiment is characterized in that the p-
우선, 후술할 바와 같이 표면 플라즈몬 공명 효과를 얻기 위해서는 상기 n형 반도체층(15)과 상기 금속층(16)의 계면에 형성된 요철구조에서 활성층(14)까지의 거리가 소정 거리 이내여야 하므로, n형 반도체층(15)의 두께가 얇은 것이 바람직하다. 여기서, 요철구조에서 활성층(14)까지의 거리는 요철구조의 오목부에서 활성승(14)까지의 거리를 말한다.First, as described later, in order to obtain a surface plasmon resonance effect, since the distance from the uneven structure formed at the interface between the n-
만약, 사파이어 기판(11) 상에 n형 반도체층을 먼저 성장시킨 경우라면, 상기 활성층(14)과 금속층(16) 사이에는 p형 반도체층이 형성되며, p형 반도체층을 얇게 형성하는 것으로 인한 문제점을 도2를 참조하여 설명하면 다음과 같다.If the n-type semiconductor layer is first grown on the
도2a 및 도2b는 n형 및 p형 반도체층의 접합 구조에 따른 공핍(depletion) 영역(D)을 도시한 것이다.2A and 2B show a depletion region D according to a junction structure of n-type and p-type semiconductor layers.
일반적으로, n형 및 p형 반도체층의 접합 구조에서는, 접합 영역의 양쪽에서 전하운반자(전자 및 정공)들이 서로 확산해 들어가게 되며, 이에 따라, 접합 영역에 인접한 n형 및 p형 반도체층은 전하운반자의 농도가 낮아진다. 이러한 전하운반자의 농도가 낮은 공핍 영역(D)은 불순물의 도핑 농도가 높을수록 좁아지는 경향을 보인다. 따라서, 도2a에 도시된 바와 같이 n형 반도체층(N)에 비하여 두께가 얇은 p형 반도체층(P)의 공핍 영역이 더 넓은 것을 볼 수 있다. 이는 예를 들어 GaN의 경우, n형 반도체층(N)의 도핑 농도가 p형 반도체층의 도핑 농도에 비하여 약 10배 이상 높기 때문이다. In general, in the junction structure of n-type and p-type semiconductor layers, charge carriers (electrons and holes) diffuse into each other on both sides of the junction region, whereby the n-type and p-type semiconductor layers adjacent to the junction region are charged. The concentration of the carrier is lowered. The depletion region D having such a low concentration of charge carriers tends to be narrower as the doping concentration of impurities is higher. Therefore, it can be seen that the depletion region of the p-type semiconductor layer P, which is thinner, is wider than that of the n-type semiconductor layer N, as shown in FIG. 2A. This is because, for example, in the case of GaN, the doping concentration of the n-type semiconductor layer N is about 10 times higher than that of the p-type semiconductor layer.
이와 같이, 표면 플라즈몬 공명을 위해, 사파이어 기판 상에 n형 반도체층을 먼저 성장시키고 이후 p형 반도체층을 얇게 성장시키는 경우에는 p형 반도체층 중 의 대부분의 영역이 공핍되는 경우도 생길 수 있어, 발광효율이 현저히 저하될 우려가 있는 것이다. As such, when the n-type semiconductor layer is first grown on the sapphire substrate and then the p-type semiconductor layer is thinly grown for surface plasmon resonance, most of the regions in the p-type semiconductor layer may be depleted. There is a fear that the luminous efficiency is significantly lowered.
반면에, 도2b에 도시된 바와 같이, p형 반도체층의 두께가 n형 반도체층 보다 두꺼운 경우를 살펴보면, 도2a와 비슷한 두께의 공핍 영역에도 불구하고 p형 반도체층에는 공핍 되지 않은 영역을 충분히 확보할 수 있는 것을 볼 수 있다. 이는 도1의 실시 형태와 같이 p형 반도체층을 n형 반도체층에 우선하여 성장시킨 경우에 해당하며, p형 반도체층의 공핍 영역에 의한 발광효율 저하를 최소화할 수 있는 장점이 있다.On the other hand, as shown in FIG. 2B, when the thickness of the p-type semiconductor layer is thicker than the n-type semiconductor layer, the p-type semiconductor layer is sufficiently depleted in the p-type semiconductor layer despite the depletion region having a thickness similar to that of FIG. You can see what you can secure. This corresponds to the case where the p-type semiconductor layer is preferentially grown on the n-type semiconductor layer as in the embodiment of FIG.
상술한 사항 이외에도 본 실시 형태와 같이 p형 질화물 반도체층(13)을 먼저 성장시키는 경우에는 표면 플라즈몬 파를 빛으로 외부에 방사시키기 위한 요철구조 형성이 용이한 장점이 있으며, 자세한 내용은 후술한다.In addition to the above-described matters, when the p-type
다만, 본 발명에서 상기 p형 및 n형 반도체층(13,15)의 위치는 본 실시 형태에 제한되지 않으며, 성능은 저하될 수 있으나 표면 플라즈몬 현상을 이용하기 위해 n형 반도체층(13)을 기판 상에 먼저 성장시키는 것도 가능할 수 있다.However, in the present invention, the positions of the p-type and n-type semiconductor layers 13 and 15 are not limited to the present embodiment, and the performance may be deteriorated, but the n-
상기 활성층(14)은 상기 p형 반도체층(13)과 n형 반도체층(15) 사이에 형성되며, 전자 및 정공이 재결합되는 영역이다. 일반적으로, 상기 활성층(14)은 가시광(약 350∼680㎚ 파장범위)을 발광하기 위한 층으로서, 단일 또는 다중 양자우물 구조를 가질 수 있다. The
한편, 상기 사파이어 기판(11) 상에 형성되는 n형 및 p형 반도체층과 활성층, 버퍼층은 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE) 등과 같이 공지된 반도체층 성장 공정을 사용할 수 있다.Meanwhile, n-type and p-type semiconductor layers, active layers, and buffer layers formed on the
본 실시 형태에서 채용된 상기 금속층(16)은 상기 n형 반도체층(15) 상에 형성되며, 도1에 도시된 바와 같이, 상기 금속층(16)과 n형 반도체층(15)의 계면에는 주기적인 요철구조가 형성된다. 이는 상기 계면에 존재하는 표면 플라즈몬 파(Surface Plasmon Wave)를 상기 반도체 발광소자(10)의 외부, 특히, 상기 활성층(14) 방향으로 방사될 수 있는 빛으로 전환 시키기 위한 것이다. The
이를 보다 구체적으로 설명하면 다음과 같다.This will be described in more detail as follows.
표면 플라즈몬은 금속 박막 표면에서 일어나는 전자들의 집단적 진동(collective charge density oscillation)이며, 이에 의해 발생한 표면 플라즈몬 파는 금속과 유전체의 경계면을 따라 진행하는 표면 전자기파이다. 한편, 금(Au)과 같은 금속에서 나타나는 광-전자 효과로서 특정 파장의 광이 금속에 조사되면 대부분의 광 에너지가 자유전자로 전이되는 공명 현상이 일어나게 된다. 그 결과 표면 전자기파가 생길 때 나타나는 현상을 표면 플라즈몬 공명(Surface Plasmon Resonance)이라 한다.Surface plasmons are collective charge density oscillations of electrons occurring on the metal thin film surface, and the surface plasmon waves generated are surface electromagnetic waves propagating along the interface between the metal and the dielectric. On the other hand, as a photo-electron effect in metals such as gold (Au), when light of a specific wavelength is irradiated onto the metal, a resonance phenomenon occurs in which most of the light energy is transferred to free electrons. As a result, the phenomenon that occurs when surface electromagnetic waves occur is called Surface Plasmon Resonance.
이러한 표면 플라즈몬 공명이 일어나기 위한 조건으로는 입사광의 파장, 금 속과 접하는 물질의 굴절률 등이 있으며, 특히, 발광층과 금속 박막 간의 거리가 매우 중요하다. 즉, 발광층과 금속 박막 간의 거리가 소정 거리 이하가 되어야 표면 플라즈몬 공명이 일어날 수 있으며, 본 실시 형태에서는 상기 활성층(14)과 상기 금속층(16) 간의 거리가 이에 해당한다. The conditions for the surface plasmon resonance occurs, such as the wavelength of the incident light, the refractive index of the material in contact with the metal, and the like, in particular, the distance between the light emitting layer and the metal thin film is very important. That is, surface plasmon resonance may occur when the distance between the light emitting layer and the metal thin film is less than or equal to a predetermined distance. In this embodiment, the distance between the
따라서, 본 실시 형태에서는 표면 플라즈몬 공명을 이용하기 위해, 상기 활성층(14)과 상기 금속층(16) 간의 거리, 즉, 상기 활성층(14)에서 상기 요철구조의 오목부까지의 거리가 소정 거리 이내, 구체적으로는, 10 ~ 50㎚인 것이 바람직하다. 여기서, 거리의 하한을 10㎚로 정한 것은 활성층(14)에서 요철구조까지의 거리가 너무 가까운 경우에는 금속층(16)에서 대부분의 빛이 열 등의 형태로 손실될 수 있기 때문이다.Therefore, in this embodiment, in order to use surface plasmon resonance, the distance between the
한편, 상술한 바와 같이 입사광에 의해 여기 되어 형성된 표면 플라즈몬 파는 금속층이 평평한 면을 갖는 경우에는, 금속 표면으로부터 내부 또는 외부로 전파되지 않는 특징이 있다. 이와 같이 표면 플라즈몬 파가 외부로 방출되지 않고 금속 내부에 갇혀 있다면 발광효율은 현저히 저하될 것이므로, 표면 플라즈몬 파를 빛으로 외부에 방출시킬 필요가 있다.On the other hand, the surface plasmon wave formed by being excited by the incident light as described above is characterized in that it does not propagate from the metal surface to the inside or the outside when the metal layer has a flat surface. In this way, if the surface plasmon wave is not emitted to the outside but trapped inside the metal, the luminous efficiency will be significantly lowered. Therefore, it is necessary to emit the surface plasmon wave to the outside as light.
이를 위해, 본 실시 형태에서는 상기 n형 반도체층(15)과 상기 금속층(16)의 계면에 형성된 요철구조를 채용하였다. To this end, in this embodiment, an uneven structure formed at the interface between the n-
표면 플라즈몬 파를 외부로 방출시키기 위해서는 상기 n형 반도체층(15)에서 광의 파수 벡터와 표면 플라즈몬의 파수 벡터를 일치시켜 주어야 하며, 이는 상기 n형 반도체층(15)과 상기 금속층(16)의 계면에 형성된 요철구조에 의해 달성될 수 있는 것이다. In order to emit surface plasmon waves to the outside, the wave vector of the light and the wave vector of the surface plasmon must be matched in the n-
이러한 목적을 달성할 수 있는 요철구조로서 채용될 수 있는 형태를 도3a 내지 도3c에 도시하였다.3A to 3C show a form that can be employed as an uneven structure that can achieve this purpose.
우선, 도3a는 요철구조가 형성된 n형 반도체층(25)을 도시한 사시도이다(인접한 다른 층들은 도시 안 함).First, Fig. 3A is a perspective view showing the n-
도3a의 n형 반도체층(25)은 도1에 채용된 형태와 같은 것으로서, 상면에 형성된 요철구조는 직각기둥 형태의 볼록부와 이에 인접한 오목부를 갖는다. 이 경우, 표면 플라즈몬 파를 효과적으로 외부에 방사시키기 위한 측면을 고려하였을 때, 요철구조의 주기(s)와 볼록부의 폭(w)은 10 ~ 1000㎚인 것이 바람직하며, 요철구조의 높이(h)는 10 ~ 500㎚인 것이 바람직하다. 또한, 상술한 바와 같이, 표면 플라즈몬 공명을 일으키기 위해, 활성층에서 오목부까지의 거리(t)는 10 ~ 50㎚인 것이 바람직하다. 이와 유사하게, 도3b에 도시된 바와 같이, n형 반도체층과 금속층의 계면의 요철구조(25')는 볼록부의 단면이 반원이거나 볼록부가 원기둥 형상인 형태도 가능하다. The n-
도3a 및 도3b와 달리, 본 발명에 채용가능한 요철구조(35,35')는 도3c 및 도3d와 같이 볼록부와 오목부가 각각 종방향 및 횡방향으로 배열된 형태일 수도 있다. 도시된 바와 같이, 각 볼록부는 단면이 사각 또는 원형과 같이 다양한 형태일 수 있다. 각 볼록부는 다만, 본 발명에서 상기 요철구조는 도시된 실시 형태에만 제한되는 것은 아니며, 표면 플라즈몬 파를 외부에 방사시킬 수 있는 다양한 구조, 예를 들면, 도3a 내지 도3d에서 오목부와 볼록부가 역전된 형태 등이 가능할 수 있다. 3A and 3B, the concave-
상기에서 설명한 요철구조를 형성하는 방법과 관련하여, n형 반도체층 상면을 건식 식각 하는 것이 바람직하며, 예를 들면, 포토리소그라피 또는 기타 방법으로 패턴(P)을 형성하고 ICP/RIE(Inductive Coupled Plasma/Reactive Ion Etching) 등과 같은 공정을 사용할 수 있다. 특히, 본 실시 형태와 같이, 바람직 n형 반도체층 상면을 식각 하는 공정을 사용함으로써, p형 반도체층을 식각 하는 경우에 생길 수 있는 표면 영역의 손상을 상대적으로 줄일 수 있으며, 이에 따라, 발광효율이 향상될 수 있다. 다만, 요철구조 형성 방법은 본 발명의 가장 넓은 기술적 범위를 제한하지 않으며 다만 본 발명을 실시하기 위한 다양한 선택적 방법의 일부이다. In connection with the method of forming the above-mentioned concave-convex structure, it is preferable to dry-etch the upper surface of the n-type semiconductor layer. For example, the pattern P is formed by photolithography or other method and ICP / RIE (Inductive Coupled Plasma). / Reactive Ion Etching) can be used. In particular, as in the present embodiment, by using a process of etching the upper surface of the n-type semiconductor layer, damage to the surface region that may occur when the p-type semiconductor layer is etched can be relatively reduced. This can be improved. However, the uneven structure forming method does not limit the broadest technical scope of the present invention, but is a part of various optional methods for carrying out the present invention.
이와 같이 본 실시 형태에서 채용된 요철구조에 의해, 상기 금속층(16)의 표면 플라즈몬 파가 외부로 방출될 수 있게 됨에 따라 상기 반도체 발광소자(10)의 광추출효율이 향상되는 효과를 얻을 수 있다. As described above, the surface plasmon wave of the
한편, 상기 금속층(16)은 이러한 표면 플라즈몬 현상을 나타낼 수 있는 금속으로 이루어지는 것이 바람직하며, 구체적으로는 Au, Ag, Al 등과 같은 외부 자극에 의해 전자의 방출이 쉽고 음의 유전상수를 갖는 금속들이 주로 사용될 수 있다. 이 중에서 가장 예리한 표면 플라즈몬 공명 피크를 보이는 Ag와 우수한 표면 안정성을 나타내는 Au가 보편적으로 선택될 수 있으며, 더불어, 상기의 금속들의 합금 도 상기 금속층(16)으로 사용할 수 있다. 또한, 상기 금속층(16)은 오믹콘택 성능 향상을 위해, Ni, Pt 등을 사용하여, Au, Ag, Al 등과 함께 다중층 형태가 될 수 있다.On the other hand, the
도4는 본 발명의 다른 실시 형태에 따른 반도체 발광소자를 나타내는 단면도이다.4 is a cross-sectional view showing a semiconductor light emitting device according to another embodiment of the present invention.
도4를 참조하면, 본 실시 형태에 따른 반도체 발광소자(40)는 버퍼층(42) 상에 순차적으로 형성된 p형 반도체층(43), 활성층(44), n형 반도체층(45), 금속층(46), 도전성 기판(47) 및 n측 전극(48b)을 갖추어 구성되며, 상기 버퍼층(42) 하면에는 p측 전극(48a)이 형성된다.Referring to FIG. 4, the semiconductor
본 실시 형태에 따른 반도체 발광소자(40)는 수직구조 형태를 가지는 점에서 도1에 따른 반도체 발광소자와 차이가 있으나, 각각의 층들에 대한 기능 등의 설명은 도1에서의 설명과 같으며, 도전성 기판(47)에 대하여만 설명하면, 상기 도전성 기판(47)은 최종 발광소자에 포함되는 요소로서, 최종 발광소자의 n측 전극 역할과 함께 상기 발광구조물을 지지하는 지지체의 역할을 수행한다. 구체적으로, 상기 도전성 기판(47)은 Si, Cu, Ni, Au, W, Ti 등이 채용될 수 있다. 상기 도전성 기판(47)은 증착, 도금 공정 등을 통하여 형성될 수 있으며, 공정 효율 측면에서 도금 공정이 바람직하다. 이 경우, 도금 공정으로는 전해도금, 비전해도금, 증착도금 등의 공지의 도금 공정을 포함하며, 이 중에서, 도금 시간이 적게 소요되는 전해도금법을 이용하는 것이 바람직하다. 다만, 이와 같이 상기 금속층(46)의 상면에 직 접 형성되는 방법 외에도 상기 도전성 기판(47)을 상기 금속층(46)의 상면에 접합시키는 방법을 사용할 수도 있다.The semiconductor
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.
상술한 바와 같이, 본 발명에 따르면, 양자우물층에서 방출된 광이 금속층의 표면 플라즈몬을 여기시키고 이를 외부로 방출시킴으로써 광추출효율이 향상된 표면 플라즈몬 공명을 이용한 반도체 발광소자를 얻을 수 있다.As described above, according to the present invention, the light emitted from the quantum well layer excites the surface plasmon of the metal layer and emits it to the outside, thereby obtaining a semiconductor light emitting device using surface plasmon resonance with improved light extraction efficiency.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070013664A KR100945989B1 (en) | 2007-02-09 | 2007-02-09 | Semiconductor light emitting device using surface plasmon resonance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070013664A KR100945989B1 (en) | 2007-02-09 | 2007-02-09 | Semiconductor light emitting device using surface plasmon resonance |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080074474A KR20080074474A (en) | 2008-08-13 |
KR100945989B1 true KR100945989B1 (en) | 2010-03-09 |
Family
ID=39883798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20070013664A Expired - Fee Related KR100945989B1 (en) | 2007-02-09 | 2007-02-09 | Semiconductor light emitting device using surface plasmon resonance |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100945989B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101134191B1 (en) | 2010-04-26 | 2012-04-09 | 전북대학교산학협력단 | Surface Plasmon Resonance-based Light Emitting Diode Using Core-Shell Nanoparticles |
KR101350092B1 (en) | 2011-08-18 | 2014-01-09 | 후지쯔 가부시끼가이샤 | Compound semiconductor device and method for manufacturing the same |
US9847621B2 (en) | 2013-10-31 | 2017-12-19 | Samsung Electronics Co., Ltd. | Apparatus for outputting directional light and light interconnection system having the same |
US12238963B2 (en) | 2020-04-27 | 2025-02-25 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101011108B1 (en) * | 2009-03-19 | 2011-01-25 | 고려대학교 산학협력단 | Light emitting device using selective surface plasmon bond and manufacturing method |
KR20110037620A (en) * | 2009-10-07 | 2011-04-13 | 우리엘에스티 주식회사 | Method of forming surface plasmon resonance structure in semiconductor light emitting device |
KR101038923B1 (en) | 2010-02-02 | 2011-06-03 | 전북대학교산학협력단 | Light emitting diode having improved luminous efficiency and manufacturing method thereof |
KR101081169B1 (en) | 2010-04-05 | 2011-11-07 | 엘지이노텍 주식회사 | Light emitting device and method for fabricating the same, light emitting device package, lighting system |
FR3115930B1 (en) * | 2020-10-29 | 2024-03-22 | Commissariat Energie Atomique | Light-emitting diode with three-dimensional contact structure, display screen and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005108982A (en) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | Semiconductor light emitting device |
KR20050123028A (en) * | 2004-06-25 | 2005-12-29 | 학교법인 성균관대학 | Light emitting diode with vertical structure and method manufacturing for the same |
KR20060125253A (en) * | 2005-06-02 | 2006-12-06 | 삼성전기주식회사 | Light emitting diode |
-
2007
- 2007-02-09 KR KR20070013664A patent/KR100945989B1/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005108982A (en) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | Semiconductor light emitting device |
KR20050123028A (en) * | 2004-06-25 | 2005-12-29 | 학교법인 성균관대학 | Light emitting diode with vertical structure and method manufacturing for the same |
KR20060125253A (en) * | 2005-06-02 | 2006-12-06 | 삼성전기주식회사 | Light emitting diode |
Non-Patent Citations (1)
Title |
---|
K, Okamoto.et al."Surface-plasmon-enhanced light emitters based on InGaN quantum wells",nature materials.VOL3,601-605* |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101134191B1 (en) | 2010-04-26 | 2012-04-09 | 전북대학교산학협력단 | Surface Plasmon Resonance-based Light Emitting Diode Using Core-Shell Nanoparticles |
KR101350092B1 (en) | 2011-08-18 | 2014-01-09 | 후지쯔 가부시끼가이샤 | Compound semiconductor device and method for manufacturing the same |
US9847621B2 (en) | 2013-10-31 | 2017-12-19 | Samsung Electronics Co., Ltd. | Apparatus for outputting directional light and light interconnection system having the same |
US12238963B2 (en) | 2020-04-27 | 2025-02-25 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20080074474A (en) | 2008-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100945989B1 (en) | Semiconductor light emitting device using surface plasmon resonance | |
KR101034053B1 (en) | Light emitting device, light emitting device manufacturing method and light emitting device package | |
KR100716790B1 (en) | Gallium nitride-based semiconductor light emitting device and its manufacturing method | |
KR101064006B1 (en) | Light emitting element | |
US8338819B2 (en) | Surface plasmon enhanced light-emitting diode | |
KR101197385B1 (en) | Light emitting devices having a reflective bond pad and methods of fabricating light emitting devices having reflective bond pads | |
TWI408832B (en) | Light-emitting element having a columnar structure having a hollow structure and method of forming the same | |
US7791100B2 (en) | Vertical gallium nitride based light emitting diode with multiple electrode branches | |
KR20110128545A (en) | Light emitting device, manufacturing method and light emitting device package | |
JP2014096603A (en) | Semiconductor light-emitting element | |
TWI376039B (en) | Light-emitting diode | |
KR20120055391A (en) | Nano rod light emitting device | |
CN105514242A (en) | Semiconductor light emitting diode structure | |
KR20090118623A (en) | Vertical structure semiconductor light emitting device and its manufacturing method | |
KR20080098812A (en) | Vertical structure semiconductor light emitting device manufacturing method | |
US8735923B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR100896583B1 (en) | Method for manufacturing semiconductor light emitting device using surface plasmon resonance | |
KR101283444B1 (en) | Lateral power led and manufacturing method of the same | |
KR20110103229A (en) | Semiconductor light emitting device | |
KR100998013B1 (en) | Semiconductor light emitting device | |
KR100896594B1 (en) | Method for manufacturing semiconductor light emitting device using surface plasmon resonance | |
KR20110091245A (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR101340322B1 (en) | Lateral power LED | |
KR20110121176A (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR100756842B1 (en) | Light-emitting diode having light extraction columns and method of manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
AMND | Amendment | ||
E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
St.27 status event code: N-2-6-B10-B15-exm-PE0601 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
J201 | Request for trial against refusal decision | ||
PJ0201 | Trial against decision of rejection |
St.27 status event code: A-3-3-V10-V11-apl-PJ0201 |
|
AMND | Amendment | ||
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
PB0901 | Examination by re-examination before a trial |
St.27 status event code: A-6-3-E10-E12-rex-PB0901 |
|
E801 | Decision on dismissal of amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
PB0601 | Maintenance of original decision after re-examination before a trial |
St.27 status event code: N-3-6-B10-B17-rex-PB0601 |
|
P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080818 Effective date: 20091120 |
|
PJ1301 | Trial decision |
St.27 status event code: A-3-3-V10-V15-crt-PJ1301 Decision date: 20091120 Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2007 0013664 Appeal request date: 20080818 Appellate body name: Patent Examination Board Decision authority category: Office appeal board Decision identifier: 2008101008208 |
|
PS0901 | Examination by remand of revocation |
St.27 status event code: A-6-3-E10-E12-rex-PS0901 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
PS0701 | Decision of registration after remand of revocation |
St.27 status event code: A-3-4-F10-F13-rex-PS0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20160227 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20160227 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |