[go: up one dir, main page]

KR100930997B1 - 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터 - Google Patents

탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터 Download PDF

Info

Publication number
KR100930997B1
KR100930997B1 KR1020080006535A KR20080006535A KR100930997B1 KR 100930997 B1 KR100930997 B1 KR 100930997B1 KR 1020080006535 A KR1020080006535 A KR 1020080006535A KR 20080006535 A KR20080006535 A KR 20080006535A KR 100930997 B1 KR100930997 B1 KR 100930997B1
Authority
KR
South Korea
Prior art keywords
carbon nanotube
transistor
channel
current
voltage
Prior art date
Application number
KR1020080006535A
Other languages
English (en)
Other versions
KR20090080653A (ko
Inventor
부경호
이정오
장현주
공기정
소혜미
황재호
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to KR1020080006535A priority Critical patent/KR100930997B1/ko
Priority to PCT/KR2008/001295 priority patent/WO2009093773A1/en
Priority to JP2009550594A priority patent/JP2010515283A/ja
Priority to US12/332,629 priority patent/US20100044679A1/en
Publication of KR20090080653A publication Critical patent/KR20090080653A/ko
Application granted granted Critical
Publication of KR100930997B1 publication Critical patent/KR100930997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 탄소나노튜브 트랜지스터 제조 방법은 소스 전극과 드레인 전극 사이에 탄소나노튜브 채널이 형성되어 있으며, 상기 탄소나노튜브 채널 일측에 게이트 전극이 형성되어 있는 탄소나노튜브 트랜지스터를 제조하는 방법으로서, a) 기판상에 상기 탄소나노튜브 채널을 형성하는 단계; b) 상기 탄소나노튜브 채널의 양단에 상기 소스 전극 및 드레인 전극을 전기적으로 각각 연결하는 단계; 및 c) 상기 소스 전극 및 드레인 전극 사이에 스트레스 전압을 인가하여, 상기 탄소나노튜브 채널 내 금속성을 제거하는 단계;를 포함한다.
본 발명의 탄소나노튜브 트랜지스터 제조 방법에 의하면, 트랜지스터 소자 내에서 채널로 이용되며, 금속성과 반도체성이 혼재되어 있는 탄소나노튜브에서 금속성 부분을 선택적으로 제거할 수 있다.
탄소나노튜브

Description

탄소나노튜브 트랜지스터 제조 방법 및 그에 의한 탄소나노튜브 트랜지스터{Method for producing carbon nanotube transistor and carbon nanotube transistor thereby}
본 발명은 탄소나노튜브 트랜지스터 제조 방법 및 그에 의해 제조되는 탄소나노튜브 트랜지스터에 관한 것이다.
탄소나노튜브는 그 우수한 전기적, 기계적, 및 화학적 특성으로 인해 전자정보통신, 환경, 또는 에너지 분야 등에서 그 산업적 응용성의 기대가 큰 소재로 떠오르고 있다.
탄소나노튜브는 흑연 면(graphite sheet)이 나노 크기의 직경으로 둥글게 말린 상태인 것으로 이 흑연 면이 말리는 각도 및 구조에 따라 전도성이 변화되어, 금속성 또는 반도체성의 특성을 가진다.
또한 이러한 탄소나노튜브는 흑연 면의 적층 정도에 따라, 단일겹 탄소나노튜브(single-walled carbon nanotube; 이하, 'SWNT'한다), 이중겹 탄소나노튜브(double-walled carbon nanotube; 이하, 'DWNT'한다), 다중겹 탄소나노튜브(multi-walled carbon nanotube; 이하, 'MWNT' 한다), 또는 다발형 탄소나노튜브 로 구분될 수 있다.
탄소나노튜브를 이루는 탄소 원자는 각각 3개의 주변 탄소 원자들과 sp2 결합 방식에 따라 결합되어 육각형 벌집 무늬 구조를 형성한다. 이러한 탄소나노튜브의 전기적 성질은 그 직경과 키랄리티(chirality)의 함수로서 금속 혹은 반도체적 성질을 가진다. 일반적으로 SWNT의 경우는 1/3이 금속성, 나머지 2/3은 밴드갭(band gap)이 탄소나노튜브 직경에 반비례하는 반도체성을 나타낸다고 알려져 있다.
이와 같이 반도체성을 가지는 탄소나노튜브는 주로 트랜지스터, 메모리소자, 또는 가스센서 등에 응용될 수 있으며, 전극재료로 이용되기 위해선 탄소나노튜브의 금속성이 필요하다.
반도체성을 가지는 탄소나노튜브는 이미 불순물로 도핑이 되어 있기에 별도로 도핑할 필요가 없으며, 선폭이 아주 적기 때문에 집적도가 우수한 반도체 칩의 제작에 사용될 수 있는 장점이 있다.
그런데 이와 같이 탄소나노튜브를 반도체 재료로 이용하기 위해서는 탄소나노튜브에 반도체성과 함께 포함되어 있는 금속성을 제거해야 한다.
이를 위해, 제조된 탄소나노튜브에서 반도체성을 지닌 탄소나노튜브를 용액상에서 금속성 탄소나노튜브로부터 분리 선별하는 기술이 미국공개특허공보 US2006-223068에 개시되어 있다. 그러나 해당 기술은 대량의 탄소나노튜브 분말 시료에는 적합하나, 추후 분리된 탄소나노튜브를 기판에 뿌리고 이를 소자화시켜야 하는 번거로움이 있다.
따라서 이미 트랜지스터등과 같은 소자로 형성된 구조에서 탄소나노튜브의 특성을 제어하여 그 금속성 만을 제거하는 방법이 요구되고 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 소자 내 채널에 적용된 탄소나노튜브에서 금속성을 제거하여 채널이 반도체성을 갖게 하는 탄소나노튜브 트랜지스터의 제조 방법을 제공하고자 한다.
또한, 본 발명은 소자 내 채널에 탄소나노튜브의 금속성을 제거하여 제조되는 탄소나노튜브 트랜지스터를 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명의 한 특징에 따른 탄소나노튜브 트랜지스터 제조 방법은 소스 전극과 드레인 전극 사이에 탄소나노튜브 채널이 형성되어 있으며, 상기 탄소나노튜브 채널 일측에 게이트 전극이 형성되어 있는 탄소나노튜브 트랜지스터를 제조하는 방법으로서, a) 기판상에 상기 탄소나노튜브 채널을 형성하는 단계; b) 상기 탄소나노튜브 채널의 양단에 상기 소스 전극 및 드레인 전극을 전기적으로 각각 연결하는 단계; 및 c) 상기 소스 전극 및 드레인 전극 사이에 스트레스 전압을 인가하여, 상기 탄소나노튜브 채널 내 금속성을 제거하는 단계;를 포함한다.
상기 단계 c)는 상기 스트레스 전압 인가 전 또는 동시에, 상기 게이트 전극에 게이트 전압을 인가하여 상기 탄소나노튜브 채널 중 반도체성 부분 내 캐리어를 고갈시키는 과정을 포함한다.
상기 탄소나노튜브 트랜지스터 제조 방법은 d) 상기 탄소나노튜브 트랜지스 터에 대하여 턴온 전류 및 턴오프 전류를 측정하고, 그로부터 턴온 전류와 턴오프 전류의 비율을 계산하는 단계; 및 e) 상기 턴온 전류와 턴오프 전류의 비율을 레퍼런스 값과 비교하여 상기 탄소나노튜브 트랜지스터에 대한 성능을 평가하는 단계;를 더 포함할 수 있다.
상기 탄소나노튜브 트랜지스터 제조 방법은 f) 상기 턴온 전류와 턴오프 전류의 비율이 상기 레퍼런스 값 미만인 경우, 상기 스트레스 전압 인가 조건을 변경한 후, 상기 단계 c)를 다시 수행하는 단계;를 더 포함할 수 있다.
상기 탄소나노튜브 트랜지스터 제조 방법은 g) 상기 탄소나노튜브 트랜지스터에 대하여 상기 게이트 전압 변화에 따른 드레인 전류 변화량을 측정하여 계산하는 단계; h) 상기 게이트 전압 변화에 따른 드레인 전류 변화량을 레퍼런스 값과 비교하여 상기 탄소나노튜브 트랜지스터에 대한 성능을 평가하는 단계;를 더 포함할 수 있다.
상기 탄소나노튜브 트랜지스터 제조 방법은 i) 상기 게이트 전압 변화에 따른 드레인 전류 변화량이 상기 레퍼런스 값 미만인 경우, 상기 스트레스 전압 인가 조건을 변경한 후, 상기 단계 c)를 다시 수행하는 단계;를 더 포함할 수 있다.
상기 스트레스 전압 인가 조건 변경은 상기 스트레스 전압 인가 시간 변경 또는 상기 스트레스 전압 값 변경일 수 있다. 상기 스트레스 전압 인가 시간 변경 횟수는 소정 횟수로 제한하고, 상기 소정 횟수를 초과하는 경우, 상기 스트레스 전압을 변경하는 것으로 구성될 수 있다.
상기 게이트 전극은 실리콘 기판이거나, 상기 탄소나노튜브 채널을 액체에 노출시킨 후, 상기 액체에 금속 전극을 접촉시키거나, 삽입시켜 형성된 액상 게이트 전극일 수 있다. 상기 액체는 초순수와 같이 이온 농도가 낮은 액체이며, 상기 게이트 전압은 그 절대값이 1V 이하로 구성된다.
본 발명의 또 다른 특징에 따른 탄소나노튜브 트랜지스터는 소스 전극; 드레인 전극; 및 상기 소스 전극와 상기 드레인 전극을 연결하는 탄소나노튜브 채널; 을 포함하며, 상기 탄소나노튜브 채널의 형성시, 반도체성 부분과 혼재되어 있었던 금속성 부분의 탄소나노튜브가 열적으로 절단되어 금속성을 상실한 것을 특징으로 한다.
이상에서 본 바와 같이, 본 발명의 탄소나노튜브 트랜지스터 제조 방법에 의하면, 트랜지스터 소자 내에서 채널로 이용되며, 금속성과 반도체성이 혼재되어 있는 탄소나노튜브에서 금속성 부분을 선택적으로 제거할 수 있다. 따라서, 탄소나노튜브 채널은 반도체성 탄소나노튜브만으로 이루어진 채널과 동일하게 동작하게 된다.
따라서, 본 발명의 탄소나노튜브 트랜지스터 제조 방법에 의하면, 탄소나노튜브 트랜지스터 내 탄소나노튜브 채널 내에서 금속성을 제거함으로써, 반도체성을 강화시켜, 탄소나노튜브 트랜지스터의 성능을 크게 향상시킬 수 있다.
따라서, 탄소나노튜브 트랜지스터가 적용되는 관련 센서 등의 응용분야에서도 트랜지스터의 특성이 개선됨에 따라 센서의 감도 향상 등의 성능향상을 기대할 수 있다.
또한, 본 발명의 탄소나노튜브 트랜지스터 제조 방법은 반도체성 탄소나노튜브를 선별한 후 이용하는 것이 아니라, 선별 과정 없이 탄소나노튜브를 이용하여 트랜지스터 소자를 제작한 후, 탄소나노튜브에서 금속성만을 제거하는 것이므로, 그 제조 공정이 간단하여, 짧은 제조 시간 동안 높은 수율로 높은 성능의 탄소나노튜브 트랜지스터를 대량으로 제조할 수 있게 된다.
본 발명의 탄소나노튜브 트랜지스터 제조 방법은 탄소나노튜브를 반도체 재료로 이용하여 트랜지스터 소자를 제조할 때, 트랜지스터의 소스 전극과 드레인 전극 사이에 채널로서 탄소나노튜브를 성장시키는 단계, 이렇게 성장되어 금속성 부분과 반도체성 부분이 혼재되어 있는 탄소나노튜브 채널 중 금속성 부분에 과전류를 인가하여 탄소나노튜브 채널의 금속성 부분에서 금속성을 제거하여, 탄소나노튜브 채널이 반도체성을 띠게 하는 금속성 제거 단계를 포함한다.
이때, 탄소나노튜브 채널 중 금속성 부분에 인가되는 과전류는 금속성을 띠는 탄소나노튜브의 구조를 변경 또는 파괴시켜, 탄소나노튜브 채널에서 금속성을 제거하게 되는 것이다.
이러한 탄소나노튜브 채널의 금속성 제거 과정에서, 트랜지스터의 게이트 전극에 일정 전압을 인가하는 것이 바람직한데, 이와 같이 게이트 전극에 전압을 인가하면, 이러한 게이트 전압에 따라, 탄소나노튜브 채널의 반도체성 부분에서 캐리어가 고갈되게 되므로, 탄소나노튜브 채널에 인가되는 과전류는 반도체성 부분 보다 금속성 부분에 흐르게 되어, 탄소나노튜브 채널의 금속성 부분에서 금속성을 제 거하게 된다.
즉, 트랜지스터에 게이트 전압을 가하여, 탄소나노튜브 채널 중 반도체성 부분의 캐리어를 고갈시켜 공핍층으로 전환시키고, 그에 따라 반도체성 부분에서 전기 저항이 높아지면, 소스 전극과 드레인 전극 사이에 고전압을 인가하여, 탄소나노튜브 채널의 금속성 부분에 과전류를 흐르게 하여 금속성 부분에서 금속성을 효율적으로 파괴 제거하는 것이다. 구체적으로, 금속성 부분의 탄소나노튜브에 가해지는 과전류는 탄소나노튜브의 구조를 열적으로 절단시켜, 결과적으로 탄소나노튜브의 전기 전달 특성, 즉 금속성을 파괴 제거시키는 것이다.
이하, 도 1 및 2를 참조하여 본 발명의 탄소나노튜브 트랜지스터 제조 방법을 구체적으로 살펴본다.
먼저, 도 1은 본 발명의 탄소나노튜브 트랜지스터 제조 방법에 따라 제작된 탄소나노튜브 트랜지스터의 구현예 중 하나를 보여준다.
도 1에서 볼 수 있는 바와 같이, 본 발명의 탄소나노튜브 트랜지스터는 실리콘(Si/SiO2) 기판(10), 전극(20), 및 탄소나노튜브 채널(30)을 포함한다. 도 1에서 전극(20)은 소스 전극, 및 드레인 전극일 수 있으며, 탄소나노튜브 채널(30)은 소스 전극과 드레인 전극(20) 사이를 전기적으로 연결한다.
도 1에 도시된 바와 같은 탄소나노튜브 트랜지스터의 형성 방법은 아래와 같다.
먼저, 실리콘을 산화시켜 형성된 SiO2 층으로 절연된 실리콘 기판(10)에 반 도체 공정의 포토리소그라피 방법에 따라 채널에 대응하는 패턴을 형성한다. 이러한 패턴 형성 방법은 포토리소그라피 공정에서 통상적으로 사용하는 방법을 이용하며, 본 구현예에서는 감광 물질(photoresist)을 실리콘 기판(10)에 적층하고, 상기 채널에 대응하는 마스크를 상기 감광 물질 층 상부에 위치시키고, 빛을 조사시켜 빛에 노출되어 변성된 감광 물질을 식각용액으로 제거하여 상기 채널에 대응하는 패턴을 형성한다.이때 감광 물질로는 특별히 제한되지는 않으나, 바람직하게는 폴리메틸 메타크릴레이트(Polymethyl methacrylate, 이하, 'PMMA'라고 한다)를 사용한다.
그 후, 이렇게 생성된 패턴 내에 탄소나노튜브의 형성을 위해 액상의 촉매를 도입한다. 본 구현예에서는 액상의 촉매로서 Fe/Mo 촉매 용액을 사용하였으나, 탄소나노튜브의 성장을 촉진시킬 수 있는 것이면 특별히 제한없이 사용된다. 바람직하게는 Co, Fe, Ni, Mo, 또는 Cu 등의 전이금속, 페리틴(ferritin)과 같은 전이금속을 포함하고 있는 단백질, 그 밖에 철이온을 포함하고 있는 시약(FeCl3, FeSO4)들, 철 이온이 함유되어 있는 덴드리머, 또는 금 나노 입자가 탄소나노튜브의 성장을 위한 촉매로 사용될 수 있다.
그 후, 액상의 촉매와 반응하여 성장된 탄소나노튜브가 형성된 실리콘 기판(10)을 아세톤 용액에 담가 PMMA로 이루어진 감광물질 층을 모두 제거한 후, 촉매 처리된 실리콘 기판(10)을 CH4, H2 분위기의 900℃ 로(furnace)에 넣어 10분 간 성장시켜 상기 채널에 단일벽 탄소나노튜브를 형성한다.
그 후, 이렇게 형성된 탄소나노튜브 채널의 양단에 전극(20)을 형성하여 도 1에서 도시된 바와 같은 트랜지스터를 제작한다. 이러한 전극(20) 형성 방법은 통상적인 반도체 제조 포토리소그라피와 열증착(thermal evaporation)을 이용하여 이루어질 수 있으며, 이에 대해서는 본 발명의 명세서에서는 구체적인 설명을 생략한다.
본 발명에 따른 트랜지스터로는 모스펫(MOSFET)이 바람직하나 이에 제한되는 것은 아니다.
이렇게 도 1과 같이 제작된 트랜지스터의 탄소나노튜브 채널 영역은 탄소나노튜브로 이루어져 있으나, 탄소나노튜브의 특성상 금속성 부분을 일부 이상 포함하고 있게 된다.
따라서, 탄소나노튜브 채널의 금속성 부분에서 금속성을 제거해야 한다.
이하, 도 2를 참조하여, 본 발명의 탄소나노튜브 트랜지스터 제조 방법 중 탄소나노튜브 채널 중 금속성을 제거하는 방법을 구체적으로 살펴본다.
본 발명에서 트랜지스터 소자 내 탄소나노튜브 채널의 금속성 부분의 제거는, 프로브스테이션을 통해 웨이퍼 상에 형성된 트랜지스터 소자의 양부를 테스트하는 웨이퍼 프로빙 검사 공정과 동시에 수행될 수 있다.
도 2에서와 같이, 본 발명의 탄소나노튜브 채널 중 금속성 제거 방법은 대상 트랜지스터 소자 내 탄소나노튜브 채널이 금속성을 포함하고 있는지 측정하여 확인하는 것으로부터 시작한다(s100).
이때, 탄소나노튜브 채널의 금속성 확인은 해당 트랜지스터의 턴온 전류, 턴 오프 전류, 및 문턱 전압 등의 파라미터 값들을 측정한 후, 측정시스템을 통해 측정된 파라미터 값들로부터 해당 트랜지스터가 만족할 만한 성능을 보이는지 소정의 레퍼런스 값을 통하여 확인한다(s200).
구체적으로, 트랜지스터의 탄소나노튜브 채널 중에 금속성이 원하는 수준 이상으로 존재하고 있으면, 해당 소자는 트랜지스터로서 목적하는 성능을 달성하지 못하게 된다. 따라서, 이와 같은 해당 트랜지스터에서 탄소나노튜브 채널의 금속성 잔존 여부 확인은 턴온 전류와 턴오프 전류의 비율, 문턱 전압, 또는 트랜지스터 트랜스컨덕턴스 등의 측정으로 이루어질 수 있다.
여기서 레퍼런스 값은 사용자에 의해 이미 입력되어 저장된 값이 이용될 수 있으며, 목적하는 트랜지스터 소자의 요구 성능에 따라 다양한 값으로 조절될 수 있다.
한편, 위와 같이 상기 기준들에 대하여 측정된 파라미터 값과 레퍼런스 값의 비교 결과, 해당 트랜지스터의 성능이 만족할 만한 수준인 경우, 금속성 제거 공정을 진행하지 않게 된다(s600).
그러나, 해당 트랜지스터의 성능이 만족되지 않으면, 즉, 트랜지스터의 탄소나노튜브 채널 내에 금속성 부분이 일정 값 이상 잔존하고 있는 경우, 트랜지스터의 소스 전극(20)과 드레인 전극(20) 사이에 소정의 스트레스 전압을 인가하여, 소스 전극과 드레인 전극 사이의 탄소나노튜브 채널(30)을 소정의 스트레스 조건하에 있게 한다(s300). 이러한 스트레스 조건은 일정한 스트레스 전압을 일정 기간 동안 인가하는 것으로서, 스트레스 조건이 기 설정된 범위를 넘어서는 경우 금속성 제거 과정을 중단한다. 그리고, 스트레스 조건이 기 설정된 범위 안에 있을 경우 적용한다.
이와 같이 소스 전극과 드레인 전극 사이의 탄소나노튜브 채널 사이에 스트레스 전압이 인가되면, 인가된 스트레스 전압에 따라 탄소나노튜브 채널에 과전류가 흐르게 되며, 이러한 과전류는 탄소나노튜브 채널의 금속성 부분의 탄소나노튜브 구조에 스트레스를 가하게 된다. 이렇게 가해지는 스트레스를 통해 탄소나노튜브 구조에 절단 등의 변형이 일어나게 되어, 해당 탄소나노튜브는 금속성을 상실하게 된다. 그리고, 이와 같이 탄소나노튜브 채널 내 일정량 이상의 탄소나노튜브가 금속성을 상실하게 되면, 탄소나노튜브 채널은 저항값이 높아지게 되며, 결과적으로 탄소나노튜브 채널 자체가 금속성을 상실하게 된다.
한편, 탄소나노튜브 채널 내에 존재하는 반도체성 부분은 이와 같은 스트레스 조건이 인가되지 않는 상태로 하는 것이 바람직하다. 이를 위해, 이와 같은 스트레스 조건을 인가할 때, 탄소나노튜브 채널의 일측, 즉 전기장을 가해 줄 수 있는 위치에 형성된 트랜지스터의 게이트 전극에 전압을 가하여 탄소나노튜브 채널 중 반도체성 부분을 공핍층으로 전환시키는 것, 즉 반도체성 부분 내에서 캐리어를 고갈시키는 것이 바람직하다.
이와 같은 스트레스 조건을 인가하여, 탄소나노튜브 채널 내 금속성을 제거한 후, 트랜지스터 성능 측정을 다시 하여, 목적하는 성능을 달성하였는지 추가 확인한다(s400).
이때, 목적하는 성능을 달성하지 못한 경우에는, 스트레스 조건을 변경하여 스트레스 조건을 재차 인가하여 금속성 제거 과정을 반복한다(s500).
이러한 반복적 스트레스 인가는 다음과 같은 방법으로 수행하는 것이 바람직하다.
동일 스트레스 전압으로 스트레스 추가 인가 시마다, 스트레스 인가 시간을 증가시킨다. 예를 들어, 스트레스 인가 시간을 0.01초, 0.05초, 0.25초 등의 형식으로 증가시킨다. 일정시간 이상의 스트레스 인가 이후에도 성능이 만족되지 않을 경우 스트레스 인가시간의 변경 횟수에 제한을 두어 공정 시간이 지나치게 길어지는 것을 방지하는 것이 바람직하다.
즉, 이 경우 지정된 시간의 최대 허용 스트레스 인가 시간(예를 들어, 0.25초)의 스트레스 조건 이후에도 트랜지스터의 성능이 만족되지 않을 경우 스트레스 전압을 상승시키는 방법을 이용한다. 예를 들어, 스트레스 전압은 5 V 단위로 상승시키는 것으로 한다.
이와 같은 단계별 스트레스 조건 인가 후 트랜지스터 성능 측정에 의해 해당 트랜지스터가 목적하는 성능을 달성하게 되면, 해당 트랜지스터의 탄소나노튜브 채널에서 금속성 제거 과정을 종료하게 된다.
이하, 위와 같이, 기판에 형성된 트랜지스터 소자들에 대하여 반도체 소자 측정 시스템을 이용하여 해당 트랜지스터의 탄소나노튜브 채널의 금속성을 제거하는 방법을 도 3을 참조하여 재차 설명하기로 한다.
도 3에서, 검사 대상이 되는 트랜지스터 소자들은 기판(10)에 다수 개로 존재하며, 각각의 트랜지스터 소자는 소스 전극(20) 및 드레인 전극(20)을 탄소나노 튜브 채널(30)로 연결하여 형성된다.
이러한 트랜지스터 소자는 그 전극(20)에 접촉하여 신호를 인가하는 프로브 카드(50)를 통한 트랜지스터 성능 측정과 금속성 제거 공정이 수행되게 된다. 여기서 프로브 카드(50)는 트랜지스터 소자의 전극(20)에 접촉하여 신호를 인가하는 다수개의 프로브(40)를 갖도록 구성된다.
이러한 프로브 카드(50)는 측정 시스템(90)과 매트릭스 스위칭 시스템(70)을 통해 연결된다. 그리고 프로브 카드(50)는 신호 배선(60)을 통해 매트릭스 스위칭 시스템(70)에 연결된다.
여기서, 매트릭스 스위칭 시스템(70)은 검사하고자 하는 트랜지스터 소자에 대응하는 내부의 복수개의 스위치(80)를 조절하여 검사하고자 하는 트랜지스터 소자에 적절한 스트레스 조건이 인가되도록 한다.
한편, 검사하고자 하는 트랜지스터 소자에 대하여 트랜지스터 성능 측정 및 금속성 제거 공정이 완료되면, 측정 시스템(90)은 매트릭스 스위칭 시스템(70)의 스위치(80)를 조절하여 순차적으로 다음 검사 대상 트랜지스터에 대하여 검사를 실시하게 한다.
이때, 하나의 다이(die)에 포함된 모든 트랜지스터 소자에 대하여 순차적인 트랜지스터 성능 측정 및 금속성 제거 공정이 수행 완료되면, 측정 시스템(90)은 기판 상의 다른 다이로 이동하여 다시 트랜지스터 성능 측정 및 금속성 제거 공정을 수행한다.
한편, 이와 같은 금속성 제거 공정 결과들은 예를 들어 기준을 통과한 다이 들, 혹은 각 다이 내의 각 트랜지스터의 데이터들은 저장되고, 이후 다이 별로 절단한 후 와이어 본딩 및 패키징 등의 처리 후에도 트랜지스터 소자의 제품 성능 자료로 이용될 수 있다.
앞서 설명한 바와 같이, 소스 전극과 드레인 전극 사이에 스트레스 전압을 인가할 때, 탄소나노튜브 채널 내 반도체성 부분에 대하여 저항값을 높이기 위하여 게이트 전극에 소정의 전압을 가하여 탄소나노튜브 채널 내 반도체성 부분의 캐리어를 고갈시키는 것이 바람직한데, 이때 게이트 전극으로는 실리콘 기판이 사용될 수 있다.
또 다른 바람직한 실시 예로는, 게이트 전극을 따로 형성하지 않고 탄소나노튜브 채널(30)을 액체에 노출시키고 이 액체에 금속 전극을 접촉시키거나, 집어 넣어 이루어지는 액상 게이트를 이용할 수 있다. 이때, 액체 내에 이온 전류가 흐르거나, 액체가 전기 분해되는 것을 방지하기 위하여, 액체로는 초 순수와 같이 이온농도가 작은 액체를 사용하는 것이 바람직하다.
이와 같이, 액상 게이트를 사용하는 경우, 소스 및 드레인의 금속 도전체 패턴과 전극(20)을 보호하기 위하여 감광막을 이용하여 탄소나노튜브 채널 영역만 노출되도록, 보호막을 형성하는 것이 바람직하다.
액상 게이트를 사용하는 경우, 게이트 전압은 탄소나노튜브 내 반도체성 부분 내 캐리어를 충분히 고갈시킬 수 있는 절대값 1V 이하가 바람직하다. 이때, 게이트 전압이 지나치게 높게 되면, 액상 게이트에 이용되는 액체가 전기 분해될 수 있어 부적합하게 된다.
이와 같이 본 발명을 이용하면, 프로브 카드(50)를 통해, 웨이퍼 등의 기판상에 형성된 트랜지스터의 소자의 불량 여부 판단과 동시에 트랜지스터 소자의 탄소나노튜브 채널 내 금속성을 제거하는 것이 가능하게 된다.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명하나, 본 발명의 보호 범위가 이러한 실시예에 의하여 한정되는 것은 아니다.
실시예
SiO2/Si 기판을 준비하고, PMMA를 적층하고 트랜지스터의 채널에 해당하는 부위를 패턴화 시켜 제거하였다. 이렇게 패턴된 채널 해당 부위에 Fe/Mo 촉매 용액을 도포한 후, PMMA 층을 리프트 오프(lift-off)하여 제거하였다.
이렇게 채널 해당 부위에 Fe/Mo 촉매 용액이 도포된 SiO2/Si 기판을 CH4, H2 분위기의 로(furnace)에 도입한 후, 10분간 900℃로 가열하여 채널 해당 부위에 탄소를 성장시켜, 단일벽 탄소나노튜브로 채널을 형성하였다.
이렇게 형성된 탄소나노튜브 채널의 양측의 기판 위에 포토리소그라피 공정을 통해 전극 패턴을 형성한 후, 열적 증착(thermal evaporation)을 이용하여 진공을 깨지 않고, 5 nm의 Ti 와 30 nm의 Au 를 연속 증착시켜 전극을 형성하였다. 그 후, 아세톤 용액에 담가 원하지 않는 부위에 증착된 Ti 및 Au 등의 금속(metal)을 제거하여 탄소나노튜브 소자를 형성하였다.
그 후, 형성된 탄소나노튜브 트랜지스터에 대하여 트랜지스터 성능 측정을 수행하였다.
이러한 트랜지스터 성능 측정으로 드레인 전류, 턴온 전류(Ion), 및 턴오프 전류(Ioff)를 측정하고 턴오프 전류(Ioff)에 대한 턴온 전류(Ion)의 비, 즉 Ion/Ioff를 계산하였다. 본 예시에서는, Ion/Ioff의 값을 레퍼런스로 사용하였고 그 값으로 20으로 설정하여 이용하였다.
이러한 트랜지스터 성능 측정은 측정된 Ion/Ioff 값이 레퍼런스 값을 초과할 때까지, 단계별로 스트레스 조건을 변경하면서 반복하였다.
이러한 단계별 스트레스 조건 인가는 소스 전극 및 드레인 전극 사이에 10 V의 전압을 0.01 초, 0.05 초, 및 0.25초 와 같이 인가 기간을 증가시키면서 수행하였다. 0.25초 인가 기간 후에는 전압 조건을 5V씩 상승시킨 후, 인가 기간을 0.01 초, 0.05 초, 및 0.25초 증가시키면서 스트레스 조건 인가를 반복하였다.
이러한 스트레스 조건에 따른, 측정값은 도 4 및 도 5에 도시하였다.
도 4로부터, 스트레스 전압 10 V의 0.01초 인가 시, 20 V의 0.25초 인가시, 25 V의 0.25 초 인가 시 드레인 전류 값이 감소하는 것을 알 수 있다. 이로부터 탄소나노튜브 채널에서 금속성이 감소하였다는 것을 알 수 있으나, 트랜지스터로서의 성능이 만족할 만큼 충분히 감소하지는 못한 것을 알 수 있다.
그러나, 스트레스 조건이 40 V의 0.05 초 인가 후에는, 턴온 전류(Ion) 값에비해 턴오프 전류(Ioff) 값이 급격히 낮아져, 그 결과 Ion/Ioff 값이 급격히 상승함으로써, 레퍼런스 값인 20을 초과하는 바, 탄소나노튜브 소자가 만족할 만한 트랜지 스터 성능을 보여줌을 확인할 수 있었다.
이러한 도 4로부터, 본 발명의 방법에 따라 탄소나노튜브 소자 내의 탄소나노튜브 채널에 적합한 스트레스 조건을 인가한 경우, 탄소나노튜브 채널 내 금속성 부분이 제거되어 탄소나노튜브 채널이 반도체성 특성을 나타냄을 확인할 수 있다.
한편 도 5는 스트레스 조건 인가 후 탄소나노튜브 채널로부터 금속성 부분이 제거될 때마다 드레인 전류(ID)를 게이트 전압(VG)의 함수로 측정한 결과를 보여준다. 도 5로부터, 스트레스 조건 미인가시, 또는 적절한 스트레스 조건이 인가되지 않았을 때, 게이트 전압의 변화에도 드레인 전류가 변하지 않아 트랜지스터로서 성능을 나타내지 못하던 소자가, 스트레스 조건으로 40 V의 0.05 초 인가 후에는, 게이트 전압의 변화에 따라, 드레인 전류(ID)가 변화되는 우수한 트랜지스터 성능을 나타내는 것을 확인할 수 있다.
상기 도 5로부터, 본원 발명에서의 트랜지스터 성능 확인은 게이트 전압(VG)의 변화에 따른 드레인 전류(ID)의 변화량 측정으로도 수행될 수 있음을 확인할 수 있다.
이러한 본원 발명의 방법을 적용하여 각각 12개의 트랜지스터 소자를 포함하는 다이에 대하여 실시한 결과를 표 1로 정리하였다.
Figure 112008005189599-pat00001
상기 표 1로부터 트랜지스터로서의 성능이 만족할 수준이 아니었던, 다수개의 트랜지스터 소자가 본 발명의 탄소나노튜브 트랜지스터 제조 방법 중 금속성 제거 과정을 수행한 후, Ion/Ioff 값이 현저히 상승하여, 목적하는 트랜지스터 성능을 달성할 수 있음을 확인할 수 있으며, 특히 한 개의 다이 당 3개 이상의 고성능 탄소나노튜브 트랜지스터인 CNTFET(Carbon Nanotube Field Effect Transistor)가 집적되도록 소자가 형성된 경우를 최종 수율로 판단할 경우 100% 수율을 보여줌을 알 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허 청구 범위에 속하는 것은 당연하다.
도 1 은 탄소 나노튜브 반도체 소자의 개념도이다.
도 2는 본 발명의 탄소 나노튜브 반도체 소자 제조 방법 중 탄소나노튜브 트랜지스터의 탄소나노튜브 채널에서 금속성을 제거하는 방법을 개략적으로 보여주는 순서도이다.
도 3은 도 2의 탄소나노튜브 채널에서 금속성을 제거하는 방법을 수행하는 모습을 개략적으로 보여준다.
도 4는 스트레스 조건 인가에 따른 탄소나노튜브 트랜지스터의 턴온 전류, 턴오프 전류, 및 턴온 전류/턴오프 전류 비를 보여주는 그래프이다.
도 5는 스트레스 조건 인가 후 탄소나노튜브 트랜지스터의 게이트 전압에 대한 드레인 전류의 변화를 보여주는 그래프이다.

Claims (13)

  1. 소스 전극과 드레인 전극 사이에 탄소나노튜브 채널이 형성되어 있으며, 상기 탄소나노튜브 채널 일측에 게이트 전극이 형성되어 있는 탄소나노튜브 트랜지스터를 제조하는 방법에 있어서,
    a) 기판상에 상기 탄소나노튜브 채널을 형성하는 단계;
    b) 상기 탄소나노튜브 채널의 양단에 상기 소스 전극 및 드레인 전극을 전기적으로 각각 연결하는 단계; 및
    c) 상기 소스 전극 및 드레인 전극 사이에 인가된 시간동안 동일한 전압이 유지되다 인가된 시간이후마다 전압이 상승하는 스트레스 전압을 인가하여, 상기 탄소나노튜브 채널 내 금속성을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 탄소나노튜브 트랜지스터 제조 방법.
  2. 제1항에 있어서,
    상기 단계 c)에서
    상기 스트레스 전압 인가 전 또는 동시에,
    상기 게이트 전극에 게이트 전압을 인가하여 상기 탄소나노튜브 채널 중 반도체성 부분 내의 캐리어를 고갈시키는 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  3. 제1항에 있어서,
    d) 상기 탄소나노튜브 트랜지스터에 대하여 턴온 전류 및 턴오프 전류를 측정하고, 그로부터 턴온 전류와 턴오프 전류의 비율을 계산하는 단계; 및
    e) 상기 턴온 전류와 턴오프 전류의 비율을 레퍼런스 값과 비교하여 상기 탄소나노튜브 트랜지스터에 대한 성능을 평가하는 단계;
    를 더 포함하는 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  4. 제3항에 있어서,
    f) 상기 턴온 전류와 턴오프 전류의 비율이 상기 레퍼런스 값 미만인 경우, 상기 스트레스 전압 인가 조건을 변경한 후, 상기 단계 c)를 다시 수행하는 단계;
    를 더 포함하는 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  5. 제1항에 있어서,
    g) 상기 탄소나노튜브 트랜지스터에 대하여 상기 게이트 전압 변화에 따른 드레인 전류 변화량을 측정하여 계산하는 단계;
    h) 상기 게이트 전압 변화에 따른 드레인 전류 변화량을 레퍼런스 값과 비교하여 상기 탄소나노튜브 트랜지스터에 대한 성능을 평가하는 단계;
    를 더 포함하는 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  6. 제5항에 있어서,
    i) 상기 게이트 전압 변화에 따른 드레인 전류 변화량이 상기 레퍼런스 값 미만인 경우, 상기 스트레스 전압 인가 조건을 변경한 후, 상기 단계 c)를 다시 수행하는 단계;
    를 더 포함하는 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  7. 제4항 또는 제6항에 있어서,
    상기 스트레스 전압 인가 조건 변경은 상기 스트레스 전압 인가 시간 변경 또는 상기 스트레스 전압 값 변경인 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  8. 제7항에 있어서,
    상기 스트레스 전압 인가 시간 변경 횟수는 3내지 5회로 제한하고, 상기 소정 횟수를 초과하는 경우, 상기 스트레스 전압을 변경하는 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 게이트 전극이 실리콘 기판인 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 탄소나노튜브 채널을 액체에 노출시킨 후, 상기 액체에 금속 전극을 접촉시키거나, 삽입시켜 액상 게이트 전극을 형성하여 이용하는 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  11. 제10항에 있어서,
    상기 액체가 초순수와 같이 이온 농도가 낮은 액체인 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  12. 제11 항에 있어서,
    상기 게이트 전압의 절대 값이 1V 이하인 것을 특징으로 하는 상기 탄소나노튜브 트랜지스터 제조 방법.
  13. 소스 전극;
    드레인 전극; 및
    상기 소스 전극와 상기 드레인 전극을 연결하는 탄소나노튜브 채널;
    을 포함하되,
    상기 소스 전극 및 드레인 전극 사이에 인가된 시간동안 동일한 전압이 유지되다 인가된 시간이후마다 전압이 상승하는 스트레스 전압을 인가하여, 상기 탄소나노튜브 채널 내 금속성을 제거하고,
    상기 탄소나노튜브 채널의 형성시, 반도체성 부분과 혼재되어 있었던 금속성 부분의 탄소나노튜브가 열적으로 절단되어 금속성을 상실한 것을 특징으로 하는 탄소나노튜브 트랜지스터.
KR1020080006535A 2008-01-22 2008-01-22 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터 KR100930997B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080006535A KR100930997B1 (ko) 2008-01-22 2008-01-22 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터
PCT/KR2008/001295 WO2009093773A1 (en) 2008-01-22 2008-03-07 Method for producing carbon nanotube transistor and carbon nanotube transistor thereby
JP2009550594A JP2010515283A (ja) 2008-01-22 2008-03-07 炭素ナノチューブトランジスターの製造方法及びこれを用いた炭素ナノチューブトランジスター
US12/332,629 US20100044679A1 (en) 2008-01-22 2008-12-11 Method For Producing Carbon Nanotube Transistor And Carbon Nanotube Transistor Thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006535A KR100930997B1 (ko) 2008-01-22 2008-01-22 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터

Publications (2)

Publication Number Publication Date
KR20090080653A KR20090080653A (ko) 2009-07-27
KR100930997B1 true KR100930997B1 (ko) 2009-12-10

Family

ID=40901262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006535A KR100930997B1 (ko) 2008-01-22 2008-01-22 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터

Country Status (4)

Country Link
US (1) US20100044679A1 (ko)
JP (1) JP2010515283A (ko)
KR (1) KR100930997B1 (ko)
WO (1) WO2009093773A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928093B1 (fr) * 2008-02-28 2010-12-31 Commissariat Energie Atomique Dispositif de separation de molecules et procede de fabrication.
EP2485509B1 (en) 2009-10-01 2017-06-21 Nec Corporation Mobile communication system, base station apparatus, mobile station apparatus, control method, and computer readable medium
KR101054309B1 (ko) * 2010-06-07 2011-08-08 고려대학교 산학협력단 탄소 나노 튜브 네트워크 트랜지스터의 금속성 및 반도체성 탄소 나노 튜브 비율 측정 장치, 방법, 및 상기 방법을 실행시키기 위한 컴퓨터 판독 가능한 프로그램을 기록한 매체
US8476637B2 (en) 2010-06-08 2013-07-02 Sundiode Inc. Nanostructure optoelectronic device having sidewall electrical contact
US8659037B2 (en) 2010-06-08 2014-02-25 Sundiode Inc. Nanostructure optoelectronic device with independently controllable junctions
US8431817B2 (en) 2010-06-08 2013-04-30 Sundiode Inc. Multi-junction solar cell having sidewall bi-layer electrical interconnect
US8664091B2 (en) * 2011-11-10 2014-03-04 Institute of Microelectronics, Chinese Academy of Sciences Method for removing metallic nanotube
CN103101898B (zh) * 2011-11-10 2015-05-20 中国科学院微电子研究所 金属性纳米管去除方法
US9224808B2 (en) * 2011-12-23 2015-12-29 Intel Corporation Uniaxially strained nanowire structure
KR101349524B1 (ko) * 2012-06-29 2014-01-09 엘지이노텍 주식회사 카메라 모듈
WO2015133387A1 (ja) * 2014-03-01 2015-09-11 昭和電工株式会社 カーボンナノチューブアレイ、材料、電子機器、カーボンナノチューブアレイの製造方法および電界効果トランジスタの製造方法
KR102062928B1 (ko) * 2014-06-27 2020-01-07 동국대학교 산학협력단 탄소나노튜브 유기반도체, 이를 포함한 박막트랜지스터, 이를 이용한 화학센서 및 어플리케이션
KR101642651B1 (ko) * 2015-03-13 2016-07-25 경희대학교 산학협력단 시그널 패스의 랜덤성을 보장하는 카오스 나노넷 소자 및 puf 보안 장치
US10574468B2 (en) 2015-01-08 2020-02-25 University-Industry Cooperation Group Of Kyung Hee University Chaos nanonet device, and chaos nanonet-based PUF security apparatus
KR101642649B1 (ko) * 2015-03-11 2016-07-25 경희대학교 산학협력단 나노선을 이용한 카오스 나노넷 소자 및 puf 보안 장치
KR101642648B1 (ko) * 2015-03-11 2016-07-25 경희대학교 산학협력단 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치
CN105551968B (zh) * 2016-02-17 2019-01-25 上海交通大学 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法
CN108017048B (zh) * 2016-10-31 2020-01-07 清华大学 半导体层的制备方法
CN107819037B (zh) * 2017-12-07 2023-10-27 苏州大学 应用碳纳米管作为导电沟槽的鳍式场效应管及其制备方法
KR102389395B1 (ko) * 2020-06-18 2022-04-20 국민대학교산학협력단 Cnt를 포함하는 비휘발성 메모리 소자, cnt를 포함하는 비휘발성 메모리 소자 제조 방법 및 웨어러블 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264249A (ja) 2002-02-09 2003-09-19 Samsung Electronics Co Ltd 炭素ナノチューブを用いるメモリ素子及びその製造方法
JP2003303978A (ja) 2002-04-09 2003-10-24 Fuji Xerox Co Ltd 光電変換素子および光電変換装置
KR100847467B1 (ko) 2003-10-17 2008-07-21 인텔 코포레이션 탄소 나노튜브 선별 방법 및 소자 형성 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
US6423583B1 (en) * 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US7105851B2 (en) * 2003-09-24 2006-09-12 Intel Corporation Nanotubes for integrated circuits
US7247877B2 (en) * 2004-08-20 2007-07-24 International Business Machines Corporation Integrated carbon nanotube sensors
US20060223068A1 (en) * 2005-03-30 2006-10-05 Yuegang Zhang Sorting of Carbon nanotubes through selective DNA delamination of DNA/Carbon nanotube hybrid structures
JP4984498B2 (ja) * 2005-11-18 2012-07-25 ソニー株式会社 機能素子及びその製造方法
CN101506413A (zh) * 2006-03-03 2009-08-12 伊利诺伊大学评议会 制造空间排列的纳米管和纳米管阵列的方法
US7956345B2 (en) * 2007-01-24 2011-06-07 Stmicroelectronics Asia Pacific Pte. Ltd. CNT devices, low-temperature fabrication of CNT and CNT photo-resists

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264249A (ja) 2002-02-09 2003-09-19 Samsung Electronics Co Ltd 炭素ナノチューブを用いるメモリ素子及びその製造方法
JP2003303978A (ja) 2002-04-09 2003-10-24 Fuji Xerox Co Ltd 光電変換素子および光電変換装置
KR100847467B1 (ko) 2003-10-17 2008-07-21 인텔 코포레이션 탄소 나노튜브 선별 방법 및 소자 형성 방법

Also Published As

Publication number Publication date
JP2010515283A (ja) 2010-05-06
US20100044679A1 (en) 2010-02-25
WO2009093773A1 (en) 2009-07-30
KR20090080653A (ko) 2009-07-27

Similar Documents

Publication Publication Date Title
KR100930997B1 (ko) 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터
Hong et al. Improved density in aligned arrays of single-walled carbon nanotubes by sequential chemical vapor deposition on quartz
US8008650B2 (en) Transistor with nanotube structure exhibiting N-type semiconductor-like characteristics
JP5029600B2 (ja) カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
Cui et al. Nanogap electrodes towards solid state single‐molecule transistors
KR20110132246A (ko) 전계 효과 트랜지스터의 제조 방법, 전계 효과 트랜지스터 및 반도체 그래핀 산화물의 제조 방법
US9397305B2 (en) Thin film transistor
WO2012119125A2 (en) High performance graphene transistors and fabrication processes thereof
WO2011004136A1 (en) Graphene biosensor
Zekentes et al. Progress in SiC nanowire field-effect-transistors for integrated circuits and sensing applications
Fradetal et al. A silicon carbide nanowire field effect transistor for DNA detection
JP4461673B2 (ja) 能動的電子素子および電子装置
Ling et al. Sensing performance of nanocrystalline graphite-based humidity sensors
Mansfield et al. GaN nanowire carrier concentration calculated from light and dark resistance measurements
KR20110044360A (ko) 단일벽 탄소나노튜브의 선택적 조립 방법 및 이를 이용한 단일벽 탄소나노튜브 다중 채널을 갖는 전계 효과 트랜지스터의 제조 방법
Han et al. Synthesis of carbon nanotube bridges on patterned silicon wafers by selective lateral growth
EP3221870B1 (en) Nanoscale electronic spin filter
KR20090099361A (ko) 탄소나노튜브 가스 센서 및 이의 제조 방법
KR100829573B1 (ko) 전자소자 및 전계효과 트랜지스터와 그 제조방법
CN108807211A (zh) 一种用于测量二维半导体材料的磁阻的装置及其制作方法
KR101646081B1 (ko) 게이팅 히스테리시스를 제거하는 탄소나노튜브 센서의 제조방법
KR100869152B1 (ko) 탄소 나노튜브 반도체 소자 제조 방법 및 그에 의한 탄소나노튜브 반도체 소자
WO2007067838A2 (en) One dimensional nanostructure spiral inductors
KR102315828B1 (ko) 금속성 또는 반도체성을 갖는 나노 재료를 액티브 소재로 이용하는 정전용량변화 검지형 나노화학센서
KR101319613B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080122

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090624

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20091029

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20091127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20091202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20091203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20121002

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130911

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140922

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150825

Year of fee payment: 19

PR1001 Payment of annual fee

Payment date: 20150825

Start annual number: 7

End annual number: 19