KR100927712B1 - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 고효율을 실현할 수 있는 구조를 가지는 플라즈마 디스플레이 패널에 관한 것이다. 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판과 제2 기판의 사이 공간이 다수의 방전셀로 구획되고, 상기 각 방전셀 내에 형광체층이 형성된다. 그리고, 각 방전셀에서 방전을 일으키기 위한 전극으로 어드레스전극, 제1 전극 및 제2 전극이 형성된다. 상기 어드레스전극은 상기 제1 기판에서 제1 방향을 따라 나란히 형성되고, 상기 제1 전극 및 제2 전극은 상기 제1 기판에서 상기 어드레스전극과 전기적으로 절연되면서 상기 제1 방향에 교차하는 제2 방향을 따라 형성된다. 상기 제1 전극과 제2 전극은 상기 각 방전셀의 양측 가장자리 각각에서 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 형성된다. 그리고, 상기 어드레스전극은 상기 각 방전셀에서 상기 제1 전극과 제2 전극 사이의 공간에 대응되어 형성되는 제1 부분, 및 상기 제1 부분들을 상기 제1 방향을 따라 전기적으로 연결하는 제2 부분을 포함한다. 이 때, 상기 어드레스전극을 제1 기판면에 수작한 방향으로 측정한 두께는, 상기 제2 부분보다 상기 제1 부분의 적어도 일부분에서 더 두껍게 형성된다.

플라즈마 디스플레이 패널, 어드레스전극, 표시전극

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해사시도이다.

도 2는 도 1의 플라즈마 디스플레이 패널을 결합한 상태에서 Ⅱ-Ⅱ 선을 따라 잘라서 본 부분 단면도이다.

도 3은 본 발명의 제1 실시예에서 각 방전셀에 대응하는 제1 전극 또는 제2 전극을 개략적으로 도시한 부분 사시도이다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.

도 5는 본 발명의 제1 실시예에서 각 방전셀에 대응하는 어드레스전극을 개략적으로 도시한 부분 사시도이다.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.

도 7은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.

도 8은 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.

도 9는 본 발명의 제5 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.

도 10은 본 발명의 제1 변형예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.

도 11은 본 발명의 제2 변형예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 고효율을 실현할 수 있는 구조를 가지는 플라즈마 디스플레이 패널에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널(plasma display panel, PDP)은 기체 방전에 의해 형성된 플라즈마로부터 방사되는 진공자외선(vacuum ultraviolet, VUV)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다. 이러한 플라즈마 디스플레이 패널은 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광받고 있다.

플라즈마 디스플레이 패널의 일반적인 구조는 3전극 면방전형 구조이다. 3전극 면방전형 구조는 두 개의 전극으로 이루어지는 표시전극이 형성되는 전면기판과 상기 전면기판으로부터 소정의 거리만큼 이격되며 어드레스전극이 형성되는 배면기판을 포함한다. 그리고, 양 기판의 사이 공간은 격벽에 의해 다수의 방전셀로 구획 되고 각 방전셀의 배면기판 측으로 형광체층이 형성되고 각 방전셀 내에 방전가스가 충전된다.

방전의 유무는 표시전극 중 하나의 전극과 어드레스전극 사이에서의 어드레스방전에 의해 결정되고, 휘도를 표시하는 유지방전은 동일면 상에 위치한 표시전극에 의해 이루어진다. 즉, 종래의 플라즈마 디스플레이 패널에서 어드레스방전은 대향방전에 의해, 유지방전은 면방전에 의해 발생된다. 일반적으로 대향방전보다 유지방전에 의해 방전이 유도될 때 더 높은 전압이 필요한 것으로 알려져 있다.

전술한 바와 같이 플라즈마 디스플레이 패널은 소정의 화면을 표시하기 위하여 여러 단계의 방전을 거쳐야 하는데, 각 단계에서의 효율이 좋지 않아 소비전력에 대한 휘도의 비로 정의되는 플라즈마 디스플레이 패널의 효율이 낮은 문제가 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 방전개시전압을 저감시키면서 불필요한 에너지의 손실을 저감시켜 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.

상기의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판과 제2 기판의 사이 공간이 다수의 방전셀로 구획되고, 상기 각 방전셀 내에 형광체층이 형성된다. 그리고, 각 방전셀에서 방전을 일으키기 위한 전극으로 어드레스전극, 제1 전극 및 제2 전극이 형성된 다. 상기 어드레스전극은 상기 제1 기판에서 제1 방향을 따라 나란히 형성되고, 상기 제1 전극 및 제2 전극은 상기 제1 기판에서 상기 어드레스전극과 전기적으로 절연되면서 상기 제1 방향에 교차하는 제2 방향을 따라 형성된다. 상기 제1 전극과 제2 전극은 상기 각 방전셀의 양측 가장자리 각각에서 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 형성된다.

그리고, 상기 어드레스전극은 상기 각 방전셀에서 상기 제1 전극과 제2 전극 사이의 공간에 대응되어 형성되는 제1 부분, 및 상기 제1 부분들을 상기 제1 방향을 따라 전기적으로 연결하는 제2 부분을 포함한다. 이 때, 상기 어드레스전극을 제1 기판면에 수작한 방향으로 측정한 두께는, 상기 제2 부분보다 상기 제1 부분의 적어도 일부분에서 더 두껍게 형성된다.

상기 어드레스전극에는, 상기 제1 부분의 적어도 일부분에 상기 제2 부분보다 상기 제2 기판을 향해 더 많이 돌출되는 돌출부가 형성될 수 있다. 상기 어드레스전극의 제1 부분이 상기 돌출부로 이루어지거나, 또는 상기 어드레스전극의 제1 부분 중 상기 어드레스전극의 제2 부분과 인접한 양측 각각에 돌출부가 적어도 하나씩 형성될 수 있다.

상기 어드레스전극의 제2 부분을 상기 제2 방향으로 측정한 폭보다 상기 어드레스전극의 제1 부분을 상기 제2 방향으로 측정한 폭이 더 크게 형성될 수 있다.

상기 어드레스전극을 덮으면서 상기 제1 기판의 전면에 형성되는 제1 유전층, 및 상기 제1 전극 및 제2 전극 각각을 감싸면서 형성되며 상기 각 방전셀에 대응하여 방전공간을 구획하는 제2 유전층을 포함할 수 있다. 이 때, 상기 제2 기판 과 대향하는 상기 제1 유전층의 일면이 상기 제2 기판과 실질적으로 평행할 수 있다. 또는 상기 제2 기판과 대향하는 상기 제1 유전층의 일면이 상기 어드레스전극의 형상에 대응하여 형성되어, 상기 제1 유전층은 상기 어드레스전극의 제2 부분을 덮는 부분보다 상기 어드레스전극의 제1 부분의 돌출부를 덮는 부분에서 상기 제2 기판을 향해 더 많이 돌출될 수 있다. 그리고, 상기 제2 유전층은 상기 제1 방향을 따라 형성되는 제1 유전층부, 및 상기 제2 방향을 따라 형성되며 상기 제1 전극 또는 제2 전극이 내부에 위치하는 제2 유전층부를 포함할 수 있다.

상기 제1 전극 및 제2 전극 각각은 스트라이프 형태로 이루어지며, 상기 제1 기판면에 수직한 방향으로 측정한 거리가 실질적으로 균일할 수 있다.

상기 제1 전극 및 제2 전극 중 어느 하나의 전극이 상기 제1 방향으로 이웃한 한 쌍의 방전셀에 공유될 수 있고, 또는 상기 각 방전셀마다 상기 제1 전극 및 제2 전극이 각각 별개로 형성될 수 있다.

본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판과 제2 기판의 사이 공간이 다수의 방전셀로 구획되고, 상기 각 방전셀 내에 형광체층이 형성된다. 그리고, 각 방전셀에서 방전을 일으키기 위한 전극으로 어드레스전극, 제1 전극 및 제2 전극이 형성된다. 상기 어드레스전극은 상기 제1 기판에서 제1 방향을 따라 나란히 형성되고, 상기 제1 전극 및 제2 전극은 상기 제1 기판에서 상기 어드레스전극과 전기적으로 절연되면서 상기 제1 방향에 교차하는 제2 방향을 따라 형성된다. 상기 제1 전극과 제2 전극은 상기 각 방전셀의 양측 가장자리 각각에서 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향 하도록 형성된다. 이 때, 상기 유전층을 상기 제1 기판면에 수직한 방향으로 측정한 두께는, 상기 제1 전극 및 제2 전극이 형성되는 각 방전셀의 가장자리에 대응되는 부분보다 상기 각 방전셀의 중심부에서 더 얇게 형성될 수 있다.

상기 유전층은 상기 각 방전셀의 중심부에 대응되는 부분에서 함몰되어 형성될 수 있다. 이 때, 상기 유전층은 상기 각 방전셀의 중심부에 대응되는 부분과 상기 각 방전셀의 가장자리에 대응되는 부분의 경계에서 단차가 형성되거나, 상기 유전층의 두께가 상기 각 방전셀의 가장자리에 대응되는 부분에서부터 상기 각 방전셀의 중심부에 대응되는 부분까지 점진적으로 줄어들 수 있다.

상기 어드레스전극은 상기 각 방전셀에서 상기 제1 전극과 제2 전극 사이의 공간에 대응되어 형성되는 제1 부분, 및 상기 제1 부분들을 상기 제1 방향을 따라 전기적으로 연결하는 제2 부분을 포함하고, 상기 어드레스전극의 제2 부분을 상기 제2 방향으로 측정한 폭보다 상기 어드레스전극의 제1 부분을 상기 제2 방향으로 측정한 폭이 더 크게 형성될 수 있다.

상기 제1 전극 및 제2 전극 각각을 감싸면서 각 방전셀에 대응하여 방전공간을 구획하는 또 다른 유전층을 포함할 수 있다. 상기 제1 전극 및 제2 전극 각각을 감싸는 유전층은 상기 제1 방향을 따라 형성되는 제1 유전층부, 및 상기 제2 방향을 따라 형성되며 상기 제1 전극 또는 제2 전극이 내부에 위치하는 제2 유전층부를 포함할 수 있다.

상기 제1 전극 및 제2 전극 각각은 스트라이프 형태로 이루어지며, 상기 제1 기판면에 수직한 방향으로 측정한 거리가 실질적으로 균일할 수 있다. 이 때, 상기 제1 전극 및 제2 전극 중 어느 하나의 전극이 상기 제1 방향으로 이웃한 한 쌍의 방전셀에 공유되거나, 또는 상기 각 방전셀마다 상기 제1 전극 및 제2 전극이 각각 별개로 형성될 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예 및 변형예들에 대해 상세하게 설명한다.

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해사시도이고, 도 2는 도 1의 플라즈마 디스플레이 패널을 결합한 상태에서 Ⅱ-Ⅱ 선을 따라 잘라서 본 부분 단면도이다. 그리고, 도 3은 본 발명의 제1 실시예에서 각 방전셀에 대응하는 제1 전극 또는 제2 전극을 개략적으로 도시한 부분 사시도이다.

도면을 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널은 제1 기판(10)(이하 '배면기판'이라 한다)과 제2 기판(20)(이하 '전면기판'이라 한다)이 소정의 간격을 두고 서로 대향 배치되고, 배면기판(10)과 전면기판(20)의 사이 공간에는 다수의 방전셀(18)을 구획하는 격벽(26)이 형성된다. 그리고, 각 방전셀(18)에는 형광체층(28)이 형성되고, 이러한 형광체층(28)에 충돌될 진공자외선을 플라즈마 방전으로 생성하기 위한 전극(12, 31, 32)들이 각 방전셀(18)에 대응하여 형성된다. 이를 좀더 상세하게 설명하면 다음과 같다.

배면기판(10)과 전면기판(20)의 사이 공간에서 전면기판(20)측으로 다수의 방전셀(18)을 구획하는 격벽(26)이 형성된다. 본 실시예에서 격벽(26)은 제1 방향(도면의 y축 방향)을 따라 길게 이어지면서 형성되며 각 방전셀(18)의 평면형상이 실질적으로 사각형으로 이루어진다.

본 실시예에서는 격벽이 일 방향을 따라 길게 이어지는 스트라이프 형태인 것을 설명하였으나, 본 발명은 이에 한정되는 것이 아니고 서로 교차하는 격벽부재를 포함하는 다양한 형상의 격벽이 적용될 수 있으며 이에 따라 방전셀이 다양한 형상을 가지는 것이 가능하며 이 또한 본 발명의 범위에 속한다.

각 방전셀(18)의 내에는 플라즈마 방전으로 진공자외선을 발생시킬 수 있도록 방전가스(일례로 제논(Xe)과 네온(Ne) 등을 포함하는 혼합가스)가 충전되고, 플라즈마 방전에 의해 생성된 진공자외선을 흡수하여 가시광을 방출하는 녹색, 적색, 및 청색의 형광체층(28)이 각각 별도로 형성된다. 이러한 형광체층(28)은 격벽(26)의 측면과 전면기판(20)에 인접한 바닥면에 형성된다.

그리고, 전면기판(20)에 대향하는 배면기판(10)의 일면에 어드레스전극(12)들이 제1 방향(도면의 y축 방향)을 따라 형성된다. 이러한 어드레스전극(12)들은 이웃한 것끼리 소정의 간격을 두고 서로 이격되어 위치한다. 어드레스전극(12)에 대해서는 도 4 및 도 5를 참조하여 상세하게 후술한다.

이러한 어드레스전극(12)들을 덮으면서 전면기판(20)에 대향하는 배면기판(10)의 전면에 제1 유전층(14)이 형성된다. 본 실시예에서는 전면기판(20)에 대향하는 제1 유전층(14)의 일면(14a)이 배면기판(10) 및 전면기판(20)과 실질적으로 평행하게 형성될 수 있다.

이러한 제1 유전층(14)의 위로 제1 전극(31)(이하 '유지전극'이라 한다)과 제2 전극(32)(이하 '주사전극'이라 한다)이 제1 방향(도면의 y축 방향)과 교차하는 제2 방향(도면의 x축 방향)을 따라 길게 이어지며 형성된다. 즉, 유지전극(31) 및 주사전극(32)은 어드레스전극(12)과 서로 교차하는 제2 방향(도면의 x축 방향)을 따라 형성되며, 어드레스전극(12)과 제1 유전층(14)에 의해 서로 전기적으로 절연된다.

본 실시예에서 주사전극(32)은 각 방전셀(18)에서 서로 개별적으로 형성되고, 유지전극(31)은 제1 방향(도면의 y축 방향)으로 이웃한 한 쌍의 방전셀에서 공유되어 형성된다. 즉, 상기 제1 방향(도면의 y축 방향)을 따른 한 쌍의 방전셀(18)들에서 주사전극(32)-유지전극(31)-주사전극(32)의 배치를 가질 수 있다. 그러나, 본 발명에서는 유지전극과 주사전극이 다양한 전극 배치를 가질 수 있으며 상기와 같은 배치에 한정될 필요는 없다.

주사전극(32)은 어드레스전극(12)과 함께 어드레스기간에서의 어드레스방전에 관여하여 켜질 방전셀(18)을 선택하는 역할을 하며, 유지전극(31)은 주사전극(32)과 함께 유지기간에서의 유지방전에 관여하여 소정의 휘도를 표시하는 역할을 한다. 그러나, 각 전극에 인가되는 신호 전압에 따라 그 역할을 달리할 수 있으므로 본 발명이 이에 한정될 필요는 없다.

도 2를 참조하면, 본 실시예에서 유지전극(31)과 주사전극(32)은 각 방전셀(18)의 양측 가장자리 각각에서 전면기판(20)을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 형성된다. 이에 따라 유지전극(31)과 주사전극(32) 사이에서 일어나는 유지방전을 대향방전으로 유도할 수 있어, 방전개시전압을 저감시킬 수 있다.

본 실시예에서 유지전극(31)과 주사전극(32)이 배면기판(10)측으로 형성되므로 이러한 유지전극(31)과 주사전극(32) 각각이 우수한 전기전도성을 가지는 금속전극으로 이루어질 수 있다. 따라서, 상기 전극들이 투명전극과 금속전극을 포함하여 이루어지는 종래의 플라즈마 디스플레이 패널에 비해 제조 공정이 단순하고, 제조원가가 절감될 수 있다. 그리고, 전면기판(20)에 가시광의 투과를 방해하는 전극이 형성되지 않으므로 가시광 투과율을 향상시킬 수 있다.

또한, 본 실시예에서는 형광체층(28)은 전면기판(20) 측으로 형성되고 방전에 관여하는 전극(12, 31, 32)들은 배면기판(10) 측으로 형성되어 서로 다른 색의 형광체층(28)에서의 유전율 차이 등에 의해 발생할 수 있는 문제를 방지할 수 있다. 그리고, 본 실시예에서는 어드레스 방전에 관여하는 어드레스전극(12)과 주사전극(32)이 동일한 기판 측으로 형성되므로, 어드레스 방전의 경로를 줄일 수 있어 방전개시전압을 저감시킬 수 있다.

이러한 유지전극(31) 및 주사전극(32)을 감싸면서 제2 유전층(16)이 형성된다. 이러한 제2 유전층(16)은 제1 방향(도면의 y축 방향)을 따라 형성되는 제1 유전층부(16a), 및 제2 방향(도면의 x축 방향)을 따라 형성되며 유지전극(31) 또는 주사전극(32)이 내부에 위치하는 제2 유전층부(16b)를 포함한다. 이러한 제2 유전층(16)은 방전에 의해 형성되는 벽전하가 쌓일 수 있도록 하는 역할과 함께 각 방전셀(18)의 형상에 대응하여 방전공간을 구획하는 역할을 한다.

유지전극(31) 또는 주사전극(32)이 내부에 위치하는 제2 유전층부(16b)는, 서로 다른 방전셀(18)의 방전에 관여하면서 서로 이웃하여 위치하는 두 주사전극 (32)들을 각각 별도로 감싸면서 형성되어 그 사이에 빈 공간을 두고 형성되는 것도 가능하며, 도면에 도시한 바와 같이 상기 두 주사전극(32)들을 함께 감싸면서 형성되는 것도 가능하다.

이러한 제2 유전층(16)은 투명한 물질로 이루어지는 것도 가능하며, 제2 유전층(16)의 전부 또는 전면기판(20)쪽 일부를 암색 물질로 형성하는 것도 가능하다. 제2 유전층(16)의 전부 또는 일부를 암색 물질로 형성함으로써 플라즈마 디스플레이 패널의 흑부 비율을 증가시킬 수 있고, 결과적으로 명실 콘트라스트를 향상시킬 수 있다.

이들 유지전극(31), 주사전극(32), 및 이를 감싸는 제2 유전층(16)은 TFCS(Thick Film Ceramic Sheet)법으로 제작이 가능하다. 즉 유지전극(31)과 주사전극(32) 및 제2 유전층(16)을 포함하는 전극부를 따로 제작한 다음, 어드레스전극(12) 및 제1 유전층(14)이 형성되어 있는 배면기판(10)에 결합하여 제작할 수도 있다.

도 3을 참조하면, 본 실시예에서는 유지전극(31) 및 주사전극(32) 각각은 스트라이프 형태로 길게 이어지면서 형성될 수 있다. 즉, 유지전극(31) 및 주사전극(32) 각각을 배면기판(10)면에 수직하는 방향(도면의 z축 방향)으로 측정한 거리(L1)가 실질적으로 균일하게 이루어질 수 있다.

유지전극(31) 및 주사전극(32)이 이러한 구조를 가질 수 있는 것은, 제2 유전층(16)이 제1 유전층부(16a)와 제2 유전층부(16b)를 포함하여 이루어짐으로써 이웃한 방전셀(18)의 방전에 의해 발생할 수 있는 오방전을 방지하는 구조로 형성되 기 때문이다. 선택적으로, 유지전극과 주사전극은 각 방전셀에서 서로 구획되어 형성되는 구조를 가질 수도 있으며 이 또한 본 발명의 범위에 속한다.

제2 유전층(16)의 표면에는 플라즈마 방전에 노출되는 부분, 즉 방전셀(18)의 측방으로 보호막(19)이 형성될 수 있다. 이러한 보호막(19)은 플라즈마 방전에 의해 전리된 이온의 충돌로부터 제2 유전층(16)을 보호하며, 높은 이차전자 방출계수(secondary electron emission coefficient) 값을 가지는 물질로 이루어져 이차 전자를 방출하여 방전 효율을 향상시키는 역할을 한다.

이 때, 보호막(19)이 방전셀(18)의 측방으로 형성되므로 보호막(19)은 가시광 비투과성의 특성을 가지는 물질로 이루어질 수 있다. 일례로, 보호막(19)은 가시광 비투과성 MgO로 이루어질 수 있는데, 이러한 비투과성 MgO는 투과성 MgO에 비하여 훨씬 높은 이차전자 방출계수 값을 가지므로 방전 효율을 더욱 향상시킬 수 있다.

본 실시예에서는 보호막이 제2 유전층의 표면에만 형성되는 것으로 설명하고 도시하였으나, 본 발명은 이에 한정되는 것이 아니고 제1 유전층 및 제2 유전층을 덮으면서 배면기판의 전면에 형성되는 것도 가능하고 이 또한 본 발명의 범위에 속한다.

본 실시예에 따른 플라즈마 디스플레이 패널에서의 어드레스전극을 도 4 및 도 5를 참조하여 좀더 상세하게 설명하면 다음과 같다. 도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이고, 도 5는 본 발명의 제1 실시예에서 각 방전셀에 대응하는 어드레스전극을 개략적으로 도시한 부분 사 시도이다.

도 4를 참조하면, 어드레스전극(12)은 각 방전셀(18)에서 유지전극(31)과 주사전극(32)의 사이 공간에 대응되어 형성되는 제1 부분(12a)과, 이러한 제1 부분(12a)들을 제1 방향(도면의 y축 방향)을 따라 전기적으로 연결하는 제2 부분(12b)을 포함한다. 제2 부분(12b)은 유지전극(31) 또는 주사전극(32)의 하부에 위치하는 부분을 포함하여 패널의 전면에서 볼 때 유지전극(31) 및 주사전극(32)과 교차하는 부분을 포함하여 형성된다.

여기서, 어드레스전극(12)의 제1 부분(12a)은 방전셀(18)의 중심부에 대응하여 형성되어 어드레스방전에 기여하는 정도가 큰 부분이고, 어드레스전극(12)의 제2 부분(12b)은 유지전극(31) 또는 주사전극(32)의 하부의 방전셀(18)의 가장자리 부근에 형성되어 어드레스방전에 기여하는 정도가 작은 부분이다.

본 실시예에서는 어드레스전극의 제1 부분(12a)의 폭 및 두께와 제2 부분(12b)의 폭 및 두께 각각을 서로 다르게 형성함으로써, 제1 유전층(14) 중 제1 부분(12a)을 덮는 부분의 커패시턴스(capacitance)와 제2 부분(12b)을 덮는 부분의 커패시턴스를 서로 다르게 형성한다. 유전층의 커패시턴스는 대응되는 전극의 면적이 클수록, 유전층의 두께가 얇을수록 커지게 되므로, 위와 같이 어드레스전극(12)의 제1 부분(12a)과 제2 부분(12b)의 폭과 두께를 다르게 하여 이를 덮는 제1 유전층(14)의 커패시턴스를 제어할 수 있다. 일반적으로 방전에 기여하는 부분에서 유전층의 커패시턴스 값의 증가는 해당 부분의 방전 공간에 걸리는 전압을 증가시켜 방전을 용이하게 하는 반면, 방전에 기여하는 정도가 작은 부분에서 유전층의 커패 시턴스 값의 증가는 에너지 손실(energy loss)를 증가시켜 에너지 회수 회로(energy recovery circuit, ERC)의 효율을 저하시킨다.

따라서, 도 5에 도시된 바와 같이, 어드레스전극(12)은 제2 부분(12b)을 제2 방향(도면의 x축 방향)으로 측정한 폭(w2)보다 제1 부분(12a)을 제2 방향(도면의 x축 방향)으로 측정한 폭(w1)이 더 크게 형성된다. 그리고, 제2 부분(12b)을 배면기판(10)면에 수직하는 방향(도면의 z축 방향)으로 측정한 두께(t2)보다 제1 부분(12a)을 배면기판(10)면에 수직하는 방향(도면의 z축 방향)으로 측정한 두께(t1)가 더 두껍게 형성된다.

본 실시예에서 제1 부분(12a) 전체는 전면기판(20)을 향해 돌출되는 돌출부로 이루어진다. 그러나, 본 발명은 이에 한정되는 것이 아니고 제1 부분 중 적어도 일부가 전면기판을 향해 돌출되어 제1 부분 중 적어도 일부가 제2 부분보다 두꺼우면 족하다.

다시 도 2를 참조하면, 본 실시예에서는 제1 부분(12a)의 두께를 상대적으로 크게 형성함으로써 주사전극(32)과 제1 부분(12a)이 실질적으로 평행하게 대향하는 전극의 면적을 증가시킬 수 있다. 그리고, 전면기판(20)과 대향하는 제1 유전층(14)의 일면(14a)이 평행하게 형성되므로 제1 부분(12a)을 덮는 제1 유전층(14)의 두께를 줄일 수 있다. 또한, 제1 부분(12a)의 폭을 상대적으로 크게 형성함으로써 주사전극(32)과 제1 부분(12a)의 전면기판(20) 대향면이 대향하는 면적을 증가시킬 수 있다. 따라서, 제1 부분(12a)에서는 주사전극(32)과 대향하는 전극의 면적을 증가시키고 이를 덮는 제1 유전층(14)의 두께를 줄임으로써, 어드레스방전에 기여하 는 정도가 큰 제1 부분(12a)을 덮는 부분에서 제1 유전층(14)이 더 큰 커패시턴스를 가질 수 있다. 결과적으로 어드레스방전의 방전개시전압을 저감시킬 수 있다.

그리고, 제2 부분(12b)의 두께 및 폭을 상대적으로 작게 형성함으로써 주사전극(32)과 대향하는 전극의 면적을 줄이면서 이러한 부분을 덮는 제1 유전층(14)의 두께를 두껍게 형성한다. 따라서, 어드레스방전에 기여하는 정도가 작은 부분인 제2 부분(12b)을 덮는 부분에서의 제1 유전층(14)이 작은 커패시턴스를 갖도록 할 수 있고, 이에 따라 어드레스방전 시 발생할 수 있는 에너지 손실을 최소화할 수 있다. 결과적으로 에너지 회수 회로의 효율을 향상시킬 수 있다.

즉, 본 실시예에서는 제1 유전층(14) 중 어드레스방전에 기여하는 정도가 큰 어드레스전극(12)의 제1 부분(12a)을 덮는 부분과, 어드레스방전에 기여하는 정도가 작은 어드레스전극(12)의 제2 부분(12b)을 덮는 부분에서의 커패시턴스를 서로 다르게 형성함으로써, 방전개시전압을 저감시키고 에너지 회수 회로의 효율을 증가시킬 수 있다.

이하에서는 본 발명의 제2 실시예 내지 제5 실시예와, 제1 실시예 내지 제5 실시예 각각에 적용될 수 있는 제1 변형예 및 제2 변형예에 대하여 설명한다. 이러한 실시예 및 변형예들은 제1 실시예와 기본적인 구성이 동일 또는 유사하므로, 동일 또는 유사한 부분에 대해서는 상세한 설명을 생략하고 제1 실시예와 다른 부분에 대해서만 상세하게 설명한다. 그리고, 제1 실시예와 동일 또는 유사한 구성요소는 제1 실시예와 동일한 참조부호를 사용한다.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부 분 단면도이다.

어드레스전극(42)은 각 방전셀(18)에서 유지전극(31)과 주사전극(32)의 사이 공간에 대응되어 형성되며 상대적으로 큰 폭을 갖는 제1 부분(42a)과, 이러한 제1 부분(12a)들을 제1 방향(도면의 y축 방향)을 따라 전기적으로 연결하면서 제1 부분(42a)보다 작은 폭을 가지는 제2 부분(42b)을 포함한다.

도 6을 참조하면, 본 실시예에서는 제1 부분(42a)에서 제2 부분(42b)에 인접한 양측 각각에 돌출부(42a')가 형성되어, 제1 부분(42a)의 돌출부(42a') 두께(t3)가 제2 부분(42b)의 두께(t4)보다 더 두껍게 형성된다. 이에 따라 제1 유전층(14) 중 제1 부분(42a)을 덮는 부분에서의 커패시턴스를 크게 하고 제2 부분(12b)을 덮는 부분에서의 커패시턴스를 작게 할 수 있다. 결과적으로 방전개시전압을 저감시키면서 에너지 회수 회로의 효율을 향상시킬 수 있다.

도 7은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.

본 실시예에서는 전면기판(20)과 대향하는 제1 유전층(44)의 일면(44a)이 어드레스전극(12)의 형상에 대응하여 형성된다. 따라서, 제1 유전층(44)은 어드레스전극(12)의 제2 부분(12b)을 덮는 부분보다 어드레스전극의 제1 부분(12a)을 덮는 부분에서 전면기판(20)을 향해 더 많이 돌출되어 형성된다. 이외에도 본 발명에서는 다양한 형상으로 제1 유전층이 형성될 수 있으며 이 또한 본 발명의 범위에 속한다.

도 8은 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부 분 단면도이다.

어드레스전극(46)은 각 방전셀(18)에서 유지전극(31)과 주사전극(32)의 사이 공간에 대응되어 형성되며 상대적으로 큰 폭을 갖는 제1 부분(46a)과, 이러한 제1 부분(12a)들을 제1 방향(도면의 y축 방향)을 따라 전기적으로 연결하면서 제1 부분(46a)보다 작은 폭을 가지는 제2 부분(46b)을 포함한다. 이 때, 어드레스전극(46)의 두께(L2)는 제1 부분(46a)와 제2 부분(46b)에서 동일하게 형성된다.

본 실시예에서는 이러한 어드레스전극(46)을 덮으면서 배면기판(10)의 전면에 형성되는 제1 유전층(48)의 두께를 제1 부분(46a)을 덮는 부분(48a)과 제2 부분(46b)을 덮는 부분(48b)에서 서로 다르게 형성한다. 즉, 제1 유전층(48)은 각 방전셀(18)의 중심부에 형성되는 부분(48a)과 상기 유지전극(31) 및 주사전극(32)이 형성되는 각 방전셀(18)의 가장자리 부근에 형성되는 부분(48b)에서 서로 다른 두께를 가지며, 이에 따라 제1 유전층(48)의 커패시턴스를 각 부분에서 서로 다르게 형성한다.

즉, 제1 유전층(48)은 상기 각 방전셀(18)의 가장자리 부근에 형성되는 부분(48b)의 두께(t6)보다 상기 각 방전셀(18)의 중심부에 형성되는 부분(48a)의 두께(t5)가 더 얇게 형성된다. 이에 따라, 제1 유전층(48)에는 각 방전셀(18)의 가장자리 부근에 형성되는 부분(48b)과 중심부에 형성되는 부분(48a)의 경계에 단차(P)가 형성된다.

이에 따라, 본 실시예에서는 어드레스전극(46)의 제1 부분(46a)을 덮는 제1 유전층(48)을 상대적으로 얇게 형성함으로써 이러한 부분에서 제1 유전층(48)이 보 다 큰 커패시턴스 값을 가지게 할 수 있다. 따라서, 어드레스방전에 관여하는 부분인 제1 부분(46a) 부근의 방전 공간에 보다 큰 전압이 걸릴 수 있도록 하여 방전개시전압을 저감시킬수 있다. 또한, 어드레스전극(46)의 제2 부분(46b)에서의 제1 유전층(48)을 상대적으로 두껍게 형성함으로써 제2 부분(46b)을 덮는 부분에서의 제1 유전층(48) 커패시턴스 값을 작게할 수 있고, 이에 따라 에너지 회수 회로의 효율을 향상시킬 수 있다.

본 실시예에서 어드레스전극(46)은 제2 부분(46b)의 폭보다 제1 부분(46a)의 폭이 더 크게 형성됨으로써 이러한 방전개시전압 저감 및 에너지 회수 회로의 효율 향상의 효과를 더 우수하게 구현할 수 있다.

도 9는 본 발명의 제5 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.

본 실시예에서는 제4 실시예에서와 같이 어드레스전극(46)의 두께를 제1 부분(46a)과 제2 부분(46b)에서 동일하게 형성한다. 그리고, 어드레스전극(46)을 덮는 제1 유전층(50)은 유지전극(31)과 주사전극(32)과 인접한 방전셀(18)의 가장자리 부근에 형성되는 부분(50b)의 두께(t8)에서부터 각 방전셀(18)의 중심부에 형성되는 부분(50a)에서의 두께(t7)까지 두께가 점진적으로 작아질 수 있다. 이에 따라, 본 실시예에서는 방전개시전압을 저감시키면서 및 에너지 회수 회로의 효율을 향상시킬 수 있다.

도 10은 본 발명의 제1 변형예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.

본 변형예에서는 패널의 전면에서 볼 때 어드레스전극(52)의 제1 부분(52a)이 라운드지게 형성된다. 본 발명에서 어드레스전극의 형상은 이에 한정되지 않으며 제2 부분보다 제1 부분이 큰 폭을 가지는 다양한 형상의 어드레스전극이 적용될 수 있다.

도 11은 본 발명의 제2 변형예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.

본 변형예에서 유지전극(53)과 주사전극(54)이 각 방전셀(18)에서 각각 별도로 형성된다. 제1 방향(도면의 y축 방향)을 따라 이웃한 한 쌍의 방전셀에서 유지전극(53)-주사전극(54), 유지전극(53)-주사전극(54)의 배열이 반복될 수 있다. 본 발명에는 이 외에도 다양한 전극 배치가 적용될 수 있으며, 이러한 다양한 전극 배치를 가지는 플라즈마 디스플레이 패널이 본 발명의 범위에 속한다.

상기에서는 본 발명의 실시예 및 변형예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널은 어드레스방전에 기여하는 정도에 따라 어드레스 전극의 폭 및 두께를 다르게 형성함으로써 방전개시전압을 저감시키면서 에너지 손실을 최소화하여 에너지 회수 회로의 효율을 향상시킬 수 있다. 결과적으로 해당 플라즈마 디스플레이 패널의 효율을 향상시킬 수 있다.

또한, 유지전극과 주사전극이 각 방전셀에서 서로 대향하도록 형성되어 유지방전을 대향방전으로 유도함으로써 방전개시전압을 저감시킬 수 있다. 그리고, 방전에 관여하는 전극을 배면기판측으로 형성하고 형광체층을 전면기판측으로 형성함으로써 가시광 투과율을 향상시키면서 서로 다른 색을 표현하는 방전셀에서 어드레스방전을 서로 균일하게 발생시킬 수 있다.

Claims (22)

1. 서로 대향 배치되며, 그 사이 공간에서 제1 방향으로 신장되고 상기 제1 방향과 교차하는 제2 방향으로 이격 배치 형성되는 격벽으로 각각 구획되는 다수의 방전셀이 배열되는 제1 기판 및 제2 기판;

   상기 다수의 방전셀 각 내에 형성되는 형광체층;

   상기 제1 기판에서 상기 제1 방향을 따라 나란히 형성되는 어드레스전극들; 및

   상기 제1 기판에서 유전층에 의하여 상기 어드레스전극들과 전기적으로 절연되면서 상기 제2 방향을 따라 형성되며, 상기 다수의 방전셀의 경계의 상기 제1 방향 양측 가장자리 각각에서 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 형성되는 제1 전극 및 제2 전극들

   을 포함하고,

   상기 제1 전극 및 상기 제2 전극 중 어느 하나의 전극이 상기 다수의 방전셀 중, 상기 제1 방향으로 이웃한 한 쌍의 방전셀에 공유되며,

   상기 어드레스전극들은 상기 다수의 방전셀 각각에서 상기 제1 전극과 상기 제2 전극 사이의 공간에 대응되어 형성되는 제1 부분, 및 상기 제1 부분을 상기 제1 방향을 따라 전기적으로 연결하는 제2 부분을 포함하고,

   상기 어드레스전극들을 상기 제1 기판면에 수직한 방향으로 측정한 두께는, 상기 제2 부분보다 상기 제1 부분의 적어도 일부분에서 더 두껍게 형성되는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 어드레스전극들은, 상기 제1 부분의 적어도 일부분에 상기 제2 부분보다 상기 제2 기판을 향해 더 많이 돌출되는 돌출부가 형성되는 플라즈마 디스플레이 패널.
3. 제 2 항에 있어서,

   상기 어드레스전극들의 상기 제1 부분은 상기 돌출부로 이루어지는 플라즈마 디스플레이 패널.
4. 제 2 항에 있어서,

   상기 어드레스전극들의 상기 제1 부분에는 상기 어드레스전극의 상기 제2 부분과 인접한 양측 각각에 돌출부가 적어도 하나씩 형성되는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 어드레스전극들의 상기 제2 부분을 상기 제2 방향으로 측정한 폭보다 상기 어드레스전극들의 상기 제1 부분을 상기 제2 방향으로 측정한 폭이 더 크게 형성되는 플라즈마 디스플레이 패널.
6. 제 2 항에 있어서,

   상기 유전층은,

   상기 어드레스전극들을 덮으면서 상기 제1 기판의 전면에 형성되는 제1 유전층, 및 상기 제1 전극 및 상기 제2 전극 각각을 감싸면서 형성되며 상기 다수의 방전셀 각각에 연결되는 방전공간을 구획하는 제2 유전층을 포함하는 플라즈마 디스플레이 패널.
7. 제 6 항에 있어서,

   상기 제2 기판과 대향하는 상기 제1 유전층의 상기 제2 유전층과 마주하는 일면이 상기 제2 기판과 실질적으로 평행한 플라즈마 디스플레이 패널.
8. 제 6 항에 있어서,

   상기 제2 기판과 대향하는 상기 제1 유전층의 상기 제2 유전층과 마주하는 일면이 상기 어드레스전극들의 형상에 대응하여 형성되어, 상기 제1 유전층은 상기 어드레스전극들의 상기 제2 부분을 덮는 부분보다 상기 어드레스전극들의 상기 제1 부분의 상기 돌출부를 덮는 부분에서 상기 돌출부로 인하여, 상기 제2 기판을 향해 더 많이 돌출되는 플라즈마 디스플레이 패널.
9. 제 6 항에 있어서,

   상기 제2 유전층은 상기 어드레스전극들 사이에 대응하여 상기 제1 방향을 따라 형성되는 제1 유전층부, 및 상기 제2 방향을 따라 형성되며 상기 제1 전극과 상기 제2 전극이 내부에서 상기 제1 방향을 따라 번갈아 위치하는 제2 유전층부를 포함하는 플라즈마 디스플레이 패널.
10. 제 1 항에 있어서,

    상기 제1 전극 및 상기 제2 전극 각각은 스트라이프 형태로 이루어지며, 상기 제1 기판면에 수직한 방향으로 측정한 거리가 실질적으로 균일한 플라즈마 디스플레이 패널.
11. 삭제
12. 삭제
13. 서로 대향 배치되며, 그 사이 공간에서 제1 방향으로 신장되고 상기 제1 방향과 교차하는 제2 방향으로 이격 배치 형성되는 격벽으로 각각 구획되는 다수의 방전셀이 배열되는 제1 기판 및 제2 기판;

    상기 다수의 방전셀 각 내에 형성되는 형광체층;

    상기 제1 기판에서 상기 제1 방향을 따라 나란히 형성되는 어드레스전극들;

    상기 어드레스전극들을 덮으면서 상기 제1 기판의 전면에 형성되는 유전층; 및

    상기 유전층 위에서 상기 어드레스전극들과 전기적으로 절연되면서 상기 제2 방향을 따라 형성되며, 상기 다수의 방전셀의 경계의 상기 제1 방향 양측 가장자리 각각에서 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 형성되는 제1 전극 및 제2 전극들을 포함하고,

    상기 유전층을 상기 제1 기판면에 수직한 방향으로 측정한 두께는, 상기 제1 전극 및 상기 제2 전극이 형성되는 상기 다수의 방전셀 각각의 상기 가장자리에 대응되는 부분보다 상기 다수의 방전셀 각각의 중심부에서 더 얇게 형성되는 플라즈마 디스플레이 패널.
14. 제 13 항에 있어서,

    상기 유전층은 상기 다수의 방전셀 각 중심부에 대응되는 부분에서 함몰되어 형성되는 플라즈마 디스플레이 패널.
15. 제 14 항에 있어서,

    상기 유전층은 상기 다수의 방전셀 각 중심부에 대응되는 부분과 상기 다수의 방전셀 각 가장자리에 대응되는 부분의 경계에서 단차가 형성되는 플라즈마 디스플레이 패널.
16. 제 14 항에 있어서,

    상기 유전층은 상기 다수의 방전셀 각 가장자리에 대응되는 부분에서부터 상기 다수의 방전셀 각 중심부에 대응되는 부분까지 점진적으로 두께가 줄어드는 플라즈마 디스플레이 패널.
17. 제 13 항에 있어서,

    상기 어드레스전극들은 상기 다수의 방전셀 각각에서 상기 제1 전극과 상기 제2 전극 사이의 공간에 대응되어 형성되는 제1 부분, 및 상기 제1 부분을 상기 제1 방향을 따라 전기적으로 연결하는 제2 부분을 포함하고,

    상기 어드레스전극들의 상기 제2 부분을 상기 제2 방향으로 측정한 폭보다 상기 어드레스전극들의 상기 제1 부분을 상기 제2 방향으로 측정한 폭이 더 크게 형성되는 플라즈마 디스플레이 패널.
18. 제 13 항에 있어서,

    스트라이프 형태로 이루어지는 상기 제1 전극 및 상기 제2 전극 각각을 감싸면서 형성되어 상기 다수의 방전셀 각각에 연결되는 방전공간을 구획하는 또 다른 유전층을 포함하는 플라즈마 디스플레이 패널.
19. 제 18 항에 있어서,

    상기 제1 전극 및 상기 제2 전극 각각을 감싸는 상기 다른 유전층은 상기 어드레스전극들 사이에 대응하여 상기 제1 방향을 따라 형성되는 제1 유전층부, 및 상기 제2 방향을 따라 형성되며 상기 제1 전극과 상기 제2 전극이 내부에 상기 제1 방향을 따라 번갈아 위치하는 제2 유전층부를 포함하는 플라즈마 디스플레이 패널.
20. 제 13 항에 있어서,

    상기 제1 전극 및 상기 제2 전극 각각은 스트라이프 형태로 이루어지며, 상기 제1 기판면에 수직한 방향으로 측정한 거리가 실질적으로 균일한 플라즈마 디스플레이 패널.
21. 제 13 항에 있어서,

    상기 제1 전극 및 상기 제2 전극 중 어느 하나의 전극이 상기 다수의 방전셀 중, 상기 제1 방향으로 이웃한 한 쌍의 방전셀에 공유되는 플라즈마 디스플레이 패널.
22. 제 19 항에 있어서,

    상기 제1 전극 및 상기 제2 전극이 상기 제2 유전층부 각각의 내에 쌍으로 배치되어 상기 다수의 방전셀 각각에서 각각 별개로 형성되는 플라즈마 디스플레이 패널.

Images