[go: up one dir, main page]

KR100925189B1 - 방열 인쇄회로기판 및 그 제조방법 - Google Patents

방열 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100925189B1
KR100925189B1 KR1020070068523A KR20070068523A KR100925189B1 KR 100925189 B1 KR100925189 B1 KR 100925189B1 KR 1020070068523 A KR1020070068523 A KR 1020070068523A KR 20070068523 A KR20070068523 A KR 20070068523A KR 100925189 B1 KR100925189 B1 KR 100925189B1
Authority
KR
South Korea
Prior art keywords
coating layer
copper foil
circuit board
printed circuit
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070068523A
Other languages
English (en)
Other versions
KR20090005471A (ko
Inventor
이응석
유제광
류창섭
황준오
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070068523A priority Critical patent/KR100925189B1/ko
Priority to US12/076,428 priority patent/US20090017275A1/en
Priority to JP2008095412A priority patent/JP4693861B2/ja
Publication of KR20090005471A publication Critical patent/KR20090005471A/ko
Application granted granted Critical
Publication of KR100925189B1 publication Critical patent/KR100925189B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/249—Finish coating of conductors by using conductive pastes, inks or powders comprising carbon particles as main constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

방열 인쇄회로기판 및 그 제조방법이 개시된다. (a) 절연층에 동박이 적층된 동박적층판을 준비하는 단계, (b)상기 동박의 표면에 탄소나노튜브를 포함하는 페이스트로 코팅층을 형성하는 단계, 및 (c)상기 코팅층의 일부 및 상기 동박의 일부를 제거하여 회로패턴을 형성하는 단계를 포함하는 방열 인쇄회로기판의 제조방법이 제공된다.
탄소나노튜브, 페이스트, 코팅층, 방열

Description

방열 인쇄회로기판 및 그 제조방법{Heat spreading PCB and manufacturing method thereof}
본 발명은 인쇄회로기판의 내부 열을 효과적으로 방열할 수 있는 방열 인쇄회로기판 및 그 제조방법에 관한 것이다.
현재 전자 제품은 박형화 및 기능화로 인하여 인쇄회로기판에는 더 많은 수의 수동소자 및 고밀도, 다층의 패키지가 실장되고 있으며 이러한 추세는 향후에도 계속 지속될 것이다.
기본적으로 인쇄회로기판은 인쇄회로 원판에 전기배선의 회로설계에 따라 각종 전자 부품을 연결하거나 부품을 지지하는 역할을 수행해 왔다. 그러나 실장되는 수동 부품 및 패키징 개수가 늘어날수록 부품에는 전력 소모가 많아지고 심한 열이 발생하게 되어 제품의 신뢰성 측면, 소비자의 제품 선호도 측면에서도 중요한 판단기준이 되고 있다.
결과적으로 고기능화로 인하여 발생하는 열을 효과적으로 방열 및 방출할 수 있는 기능성 인쇄회로기판이 요구하게 되었다.
방열 인쇄회로기판 내부에 삽입된 방열 금속 일부가 공기 중으로 노출되어 기판의 온도를 낮추거나 고밀도로 실장된 부분에서 발생한 열을 다른 부분으로 퍼트려 전체 인쇄회로기판의 온도를 낮추는 역할을 수행하는 기능성 기판이다.
방열 인쇄회로기판에 사용되는 방열 금속으로는 스테인레스, 알루미늄, 구리 등이다. 알루미늄은 구리에 비하여 열전도도는 좋지 않지만, 가격적인 이점이 있어 널리 사용된다. 그러나, 구리와는 달리 산성 및 염기성 용액에 모두 반응하기에 기존 공정 및 장비를 이용하는 데에 있어서 공정상 문제가 발생하였다. 결과적으로, 알루미늄을 방열 금속으로 사용하기 위해서는 알루미늄 금속용 전용 에칭, 산세 및 디스미어 용액 및 장비가 필요하였다.
또한, 기존의 방열 인쇄회로기판의 구조에서는 열이 발생하는 부분과 방열 금속판을 접속시 프리프레그, 전기 전도성 접착제, 그리고 절연성 수지 등을 이용하여 접합한다. 그러나, 이러한 접합 방법에 사용되는 재료의 기본 구성은 폴리머(polymer) 성분으로 이루어져 있기 때문에 방열 금속판에 열을 효과적으로 전달시키기 어렵다. 예를 들어, 에폭시의 열전도성은 0.17~0.23W/mk이다.
본 발명은 기존 알루미늄의 사용을 대체하면서도 방열 효과가 뛰어난 방열 인쇄회로기판 및 그 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, (a) 절연층에 동박이 적층된 동박적층판을 준비하는 단계, (b)상기 동박의 표면에 탄소나노튜브를 주성분으로 하는 페이스트로 코팅층을 형성하는 단계, 및 (c)상기 코팅층의 일부 및 상기 동박의 일부를 제거하여 회로패턴을 형성하는 단계를 포함하는 방열 인쇄회로기판의 제조방법이 제공된다.
상기 (b)단계와 상기 (c)단계 사이에, (b1)상기 코팅층을 건조하는 단계를 더 포함할 수 있다.
또한, 상기 (b1)단계와 (c)단계 사이에, (b2) 상기 동박적층판과 상기 코팅층을 천공하여 관통홀을 형성하는 단계, (b3) 상기 관통홀 내부에 도금층을 형성하는 단계를 더 포함하며, 이때, 상기 (c) 단계에서는, 상기 도금층을 일부 제거하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면은, (d) 제1 동박에 탄소나노튜브를 주성분으로하는 페이스트로 제1 코팅층을 형성하는 단계, (e) 상기 제1 코팅층의 표면에 탄소나노튜브를 주성분으로 하는 범프를 형성하는 단계, (f) 상기 범프에 관통되도록 절연층을 적층하고, 상기 절연층에 제2 동박을 적층하는 단계, 및 (g) 상기 제1 동박의 일부, 상기 제1 코팅층의 일부 및 상기 제2 동박의 일부를 제거하여 회로패턴을 형성하는 단계를 포함하는 방열 인쇄회로기판의 제조방법이 제공된다.
상기 (d)단계와 상기 (e)단계 사이에, (d1)상기 제1 코팅층을 건조하는 단계를 더 포함할 수 있다.
또한, 상기 제2 동박에는 탄소나노튜브를 주성분으로 하는 제2 코팅층이 형성되어 있으며, 상기 (f)단계는 제2 코팅층이 상기 절연층을 향하도록 상기 제2 동박을 상기 절연층에 적층하며, 상기 (g) 단계는 상기 제2 코팅층을 일부 제거하는 단계를 더 진행하여 상기 회로패턴을 형성할 수 있다.
본 발명의 다른 측면은, 절연층에 회로패턴이 교대로 적층된 다층의 방열 인쇄회로기판에 있어서, 상기 회로패턴은 동박패턴과 상기 동박패턴의 표면에 적층된 탄소나노튜브를 주성분으로 하는 코팅층을 포함하는 것을 특징으로 하는 방열 인쇄회로기판이 제공된다.
상기 절연층에는 탄소나노튜브를 포함하는 범프가 관통되어, 이웃한 회로패턴을 연결할 수 있다.
상기의 과제 해결 수단으로서, 탄소나노튜브를 주성분으로 하는 코팅층을 포함하여 회로패턴을 형성함으로써, 인쇄회로기판의 내부 열을 효과적으로 외부로 방열할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 방열 인쇄회로기판 및 그 제조방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일 한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 방열 인쇄회로기판의 제조방법의 순서도이며, 도 2는 본 발명의 제1 실시예에 따른 방열 인쇄회로기판의 제조 공정도이다. 도 2를 참조하면, 방열 인쇄회로기판(20), 동박적층판(21), 절연층(211), 동박(212), 코팅층(22), 도금층(23), 관통홀(24), 드라이 필름(25), 회로패턴(26)이 도시되어 있다.
S11은 절연층에 동박이 적층된 동박적층판을 준비하는 단계로서, 도 2의 (a)를 참조로 설명한다. 절연층(211)은 프리프레그(prepreg)가 일반적으로 사용된다. 동박적층판(21)은 일반적으로 사용되는 전기재료이다.
S12는 동박의 표면에 탄소나노튜브를 주성분으로 하는 페이스트로 코팅층을 형성하는 단계로서, 도 2의 (b)는 이에 상응하는 도면이다.
본 단계는 탄소나노튜브를 주성분으로 하는 페이스트를 사용하여, 동박 표면에 코팅층(22)을 형성하는 단계이다.
탄소나노튜브를 페이스트로 만들어서 코팅층(22)을 형성하면, 열전도 효과가 우수하다. 탄소나노튜브를 페이스트로 만드는 방법은 여러 가지가 있다. 페이스트로 사용되는 탄소나노튜브는 단일벽(single wall), 다중벽(multi wall) 탄소나노튜브가 모두 사용 가능하다.
탄소나노튜브 페이스트를 제조하는 방법은, 은(Ag) 페이스트 완성품에 탄소나노튜브 적절하게 분산시킨 후 제작할 수 있다.
또 다른 탄소나노튜브 페이스트 제조방법은, 은(Ag), 바인더, 탄소나노튜브를 적절히 배분하여 페이스트를 제작한다.
이상의 탄소나노튜브 페이스트를 제조하는 공정 및 제품은 종래의 기술로서 충분히 제작할 수 있으며, 또한 시중에서 구할 수 있다. 따라서, 이에 대한 상세한 설명은 생략한다.
본 S12단계에서의 코팅층(22)은 이상에서 설명한 탄소나노튜브 페이스트를 스핀 코팅처리함으로써 이루어진다. 스핀(spin) 코팅은 동일한 두께로 대형의 코팅층을 형성하기에 유리하다.
한편, 코팅층(22)은 건조하는 단계를 더 진행할 수 있다. 건조는 섭씨 약150도~300도 사이에서 진행되는 것이 좋다.
S13은 코팅층의 일부 및 상기 동박의 일부를 제거하여 회로패턴을 형성하는 단계를 포함하는 방열 인쇄회로기판의 제조방법이다.
S13단계에 앞서, 코팅층(22)과 동박적층판(21)을 천공하여 관통홀(24)을 형성할 수 있다. 이러한 관통홀(24)은 내부에 도금층(23)을 형성함으로써 상하 회로패턴을 연결하는 비아의 역할을 할 수 있다. 이러한 관통홀(24)은 기계적인 드릴링에 의해서 형성할 수 있으며, 도금층(23)은 무전해 도금으로 시드층을 형성한 뒤, 시드층 상면에 전해도금으로 이루어진다. 이와 같이 관통홀(24)의 도금 공정을 거 치면 도2의 (c)와 같은 형태가 된다.
이후, 도 2의 (d)와 같이 드라이필름(25)을 도금층(23)의 표면에 적층하고, 회로패턴(26)이 형성될 부분을 고려하여, 드라이필름(25)을 노광 및 현상 공정으로 제거한다.
드라이필름(25)이 제거된 후, 노출된 도금층(23)에 에칭액으로 처리하면, 금속(구리가 일반적임)으로 이루어진 도금층(23)이 제거되고, 코팅층(22)의 내부로 에칭액이 스며들어 그 하부의 동박(212)이 제거된다. 결과적으로 도 2의 (e)와 같이 회로패턴(26)이 형성된 방열 인쇄회로기판(20)이 완성된다.
이와 같은 방열 인쇄회로기판(20)은 도 2의 (e)와 같이 회로패턴(26)의 일부로 탄소나노튜브를 주성분으로 하는 코팅층(22)이 도포되어 있다. 탄소나노튜브는 열전도도가 6000W/mk로서, 방열 재료로 탁월한 효과가 있다. 결과적으로, 탄소나노튜브를 주성분으로 하는 코팅층(22)이 회로패턴(26)의 일부를 형성함에 따라 방열효과가 우수하게 된다.
도 3은 본 발명의 제2 실시예에 따른 방열 인쇄회로기판의 제조 순서도이며, 도 4는 본 발명의 제2 실시예에 따른 방열 인쇄회로기판의 제조 공정도이다. 도 4를 참조하면, 제1 동박(41), 제2 동박(42), 제1 코팅층(43), 제2 코팅층(44), 범프(45), 절연층(46), 회로패턴(47)이 도시되어 있다.
S31은 제1 동박에 탄소나노튜브를 주성분으로 하는 페이스트로 제1 코팅층을 형성하는 단계이다. 탄소나노튜브를 주성분으로 하는 페이스트의 제조방법은 이미 상기 제1 실시예에서 설명하였으므로, 상세한 설명은 생략한다. 제1 코팅층(43)은 건조 단계를 더 진행할 수 있다.
한편, 제1 동박(41)에 제1 코팅층(43)을 적층하는 방법과 동일한 방법으로 제2 동박(42)에 제2 코팅층(44)을 형성할 수 있다.
S32는 제1 코팅층의 표면에 탄소나노튜브를 주성분으로 하는 범프를 형성하는 단계이다. S31공정으로 제1 동박(41)의 표면에 제1 코팅층(43)이 적층되어 있다. 이러한 제1 코팅층(43)에 탄소나노튜브를 주성분으로 하는 페이스트를 이용하여 범프(45)를 형성할 수 있다. 범프(45)는 경화 공정을 거쳐 추후 공정에서 절연층(46)을 관통할 수 있을 정도의 경도가 유지된다. 범프(45)를 형성할 때, 상부가 뾰족한 형태인 경우 추후 공정에서 절연층(46)과 적층하기에 좋다.
S33은 범프에 관통되도록 절연층을 적층하고, 절연층에 제2 동박을 적층하는 단계이다. 범프(45)가 형성된 방향으로 절연층(46)을 적층한다. 절연층(46)은 범프(45)보다 경도가 낮은 것이 좋다. 따라서, 유리 섬유가 적게 포함된 레진을 주성분으로 하는 것이 좋다. 또한, 절연층(46)은 반화 상태인 것이 좋다. 절연층(46)에는 제2 동박(42)을 적층한다. 이때, 본 실시예와 같이 제2 동박에(42)에 제2 코팅층(44)이 적층되어 있는 경우, 제2 코팅층(44)을 범프(45) 방향으로 하여 제2 동박(42)을 적층하는 것이 좋다. 이렇게 적층할 경우, 범프(45), 제1 코팅층(43) 및 제2 코팅층(44)이 동일한 탄소나노뉴브 재질로 이루어져 직접적으로 연결된다.
한편, 본 실시예에서는 제2 동박(42)에 탄소나노튜브를 주성분으로 하는 제2 코팅층(44)을 형성하였으나, 제2 코팅층(44)을 적층하지 않는 제2 동박(42)을 절연층(46)의 상면에 적층할 수도 있다.
S34는 제1 동박의 일부, 제1 코팅층의 일부 및 상기 제2 동박의 일부를 제거하여 회로패턴을 형성하는 단계이다. 제2 동박(42)에 제2 코팅층(44)이 적층된 상태일 경우에는 제2 코팅층(44)의 일부도 제거하여야 한다.
도 4의 (d)에서 제1 동박(41)과 제2 동박(42)의 표면에 각각 드라이 필름(미도시)을 적층한다. 회로패턴(47)이 형성될 위치를 고려하여, 드라이필름의 일부를 노광 및 현상공정으로 제거한다. 드라이필름을 제거한 후, 노출된 제1 및 제2 동박(41, 42)을 에칭액으로 제거한다. 또한, 제1 및 제2 동박(41, 42)이 일부 제거되면 노출되는 제1 및 제2 코팅층(43, 44)도 제거하여 도 4의 (e)와 같은 방열 인쇄회로기판(40)을 완성한다. 방열 인쇄회로기판(40)의 회로패턴(47)은 열전도도가 좋은 카본나노튜브를 일부 포함하고 있어, 방열효과가 뛰어나게 된다.
도 5는 본 발명의 제3실시예에 따른 다층의 방열 인쇄회로기판의 단면도이다. 도 5를 참조하면, 방열 인쇄회로기판(50), 범프(55), 절연층(56), 회로패턴(57), 동박패턴(57a), 코팅층(57b)이 도시되어 있다.
본 실시예의 방열 인쇄회로기판(50)은 회로패턴(57)과 절연층(56)이 교대로 적층된 다층의 기판이다. 이웃한 회로패턴(56)을 연결하기 위하여 범프(55)가 절연 층(56)을 관통하여 형성되어 있다. 범프(55)는 탄소나노튜브를 주성분으로 한다. 탄소나노튜브는 열전도성이 우수하다.
또한, 회로패턴(57)은 동박패턴(57a)에 코팅층(57b)이 적층된 형태이다. 코팅층(57a)도 탄소나노튜브 페이스트를 스핀 코팅하여 경화된 형태이다.
이러한, 탄소나노튜브 페이스트의 제법은 이미 제1 실시예에서 간단히 설명한 바이다.
이와 같이, 본 실시예의 방열 인쇄회로기판(50)은 회로패턴(57)의 일부로 탄소나노튜브를 주성분으로 하는 코팅층(57b)을 포함하고 있어, 열전도성이 우수하다.
상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 방열 인쇄회로기판의 제조방법의 순서도.
도 2는 본 발명의 제1 실시예에 따른 방열 인쇄회로기판의 제조 공정도.
도 3은 본 발명의 제2 실시예에 따른 방열 인쇄회로기판의 제조 순서도.
도 4는 본 발명의 제2 실시예에 따른 방열 인쇄회로기판의 제조 공정도.
도 5는 본 발명의 제3실시예에 따른 다층의 방열 인쇄회로기판의 단면도.
<도면의 주요부분에 대한 부호의 설명>
방열 인쇄회로기판(20) 동박적층판(21)
절연층(211) 동박(212)
코팅층(22) 도금층(23)
관통홀(24) 드라이 필름(25)
회로패턴(26)

Claims (8)

  1. (a) 절연층에 동박이 적층된 동박적층판을 준비하는 단계
    (b)상기 동박의 표면에 탄소나노튜브를 포함 하는 페이스트로 코팅층을 형성하는 단계; 및
    (c)상기 코팅층의 일부 및 상기 동박의 일부를 제거하여 회로패턴을 형성하는 단계를 포함하는 방열 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 (b)단계와 상기 (c)단계 사이에,
    (b1)상기 코팅층을 건조하는 단계를 더 포함하는 방열 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 (b1)단계와 (c)단계 사이에,
    (b2) 상기 동박적층판과 상기 코팅층을 천공하여 관통홀을 형성하는 단계;
    (b3) 상기 관통홀 내부에 도금층을 형성하는 단계를 더 포함하며,
    상기 (c) 단계에서는,
    상기 도금층을 일부 제거하는 단계를 더 포함하는 방열 인쇄회로기판의 제조방법.
  4. (d) 제1 동박에 탄소나노튜브를 포함하는 페이스트로 제1 코팅층을 형성하는 단계;
    (e) 상기 제1 코팅층의 표면에 탄소나노튜브를 포함하는 범프를 형성하는 단계;
    (f) 상기 범프에 관통되도록 절연층을 적층하고, 상기 절연층에 제2 동박을 적층하는 단계; 및
    (g) 상기 제1 동박의 일부, 상기 제1 코팅층의 일부 및 상기 제2 동박의 일부를 제거하여 회로패턴을 형성하는 단계를 포함하는 방열 인쇄회로기판의 제조방법.
  5. 제4항에 있어서,
    상기 (d)단계와 상기 (e)단계 사이에,
    (d1)상기 제1 코팅층을 건조하는 단계를 더 포함하는 방열 인쇄회로기판의 제조방법.
  6. 제4항에 있어서,
    상기 제2 동박에는 탄소나노튜브를 포함하는 제2 코팅층이 형성되어 있으며,
    상기 (f)단계는 제2 코팅층이 상기 절연층을 향하도록 상기 제2 동박을 상기 절연층에 적층하며,
    상기 (g) 단계는 상기 제2 코팅층을 일부 제거하는 단계를 더 진행하여 상기 회로패턴을 형성하는 것을 특징으로 하는 방열 인쇄회로기판의 제조방법.
  7. 절연층에 회로패턴이 교대로 적층된 다층의 방열 인쇄회로기판에 있어서,
    상기 회로패턴은 동박패턴과 상기 동박패턴의 표면에 적층된 탄소나노튜브를 포함하는 코팅층을 포함하는 것을 특징으로 하는 방열 인쇄회로기판.
  8. 제7항에 있어서,
    상기 절연층에는 탄소나노튜브를 포함하는 범프가 관통되어, 이웃한 회로패턴을 연결하는 것을 특징으로 하는 방열 인쇄회로기판.
KR1020070068523A 2007-07-09 2007-07-09 방열 인쇄회로기판 및 그 제조방법 Expired - Fee Related KR100925189B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070068523A KR100925189B1 (ko) 2007-07-09 2007-07-09 방열 인쇄회로기판 및 그 제조방법
US12/076,428 US20090017275A1 (en) 2007-07-09 2008-03-18 Heat-releasing printed circuit board and manufacturing method thereof
JP2008095412A JP4693861B2 (ja) 2007-07-09 2008-04-01 放熱印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070068523A KR100925189B1 (ko) 2007-07-09 2007-07-09 방열 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090005471A KR20090005471A (ko) 2009-01-14
KR100925189B1 true KR100925189B1 (ko) 2009-11-06

Family

ID=40253410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070068523A Expired - Fee Related KR100925189B1 (ko) 2007-07-09 2007-07-09 방열 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20090017275A1 (ko)
JP (1) JP4693861B2 (ko)
KR (1) KR100925189B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094642B1 (ko) 2010-08-23 2011-12-20 (주)매직테크 다층 방열 인쇄회로기판의 제조방법
KR101226246B1 (ko) * 2010-10-01 2013-02-01 주식회사 휘닉스소재 복합재 조성물, 및 이를 포함하는 전자 장치용 도막 및 전자 장치
US11166365B2 (en) 2018-11-26 2021-11-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method for the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2311048B1 (de) * 2008-08-08 2015-04-29 pp-mid GmbH Polymerformkörper und leiterplatten-anordnung, sowie verfahren zu deren herstellung
US9460887B2 (en) * 2009-05-18 2016-10-04 Hermes Microvision, Inc. Discharging method for charged particle beam imaging
US20140138129A1 (en) * 2012-11-16 2014-05-22 Qualcomm Incorporated Substrate having a low coefficient of thermal expansion (cte) copper composite material
WO2017046627A1 (en) * 2015-09-14 2017-03-23 Appleton Grp, Llc An arrangement for maintaining desired temperature conditions in an encapsulated transformer
CN115397103B (zh) * 2021-05-24 2025-03-21 庆鼎精密电子（淮安）有限公司 具散热功能的线路板的制备方法
KR102536636B1 (ko) * 2021-10-27 2023-05-26 임홍재 세라믹화 산화알루미늄 분말과 탄소나노튜브를 이용한 동박적층판의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151811A (ja) 2000-11-13 2002-05-24 Suzuki Sogyo Co Ltd 配線板用基板
US20020157859A1 (en) 2000-12-12 2002-10-31 Vasoya Kalu K. Lightweight circuit board with conductive constraining cores
KR100757901B1 (ko) 2006-04-07 2007-09-11 전자부품연구원 인쇄회로기판 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0623350B2 (ja) * 1988-01-20 1994-03-30 信越ポリマー株式会社 異方導電性接着剤
US5545679A (en) * 1993-11-29 1996-08-13 Eaton Corporation Positive temperature coefficient conductive polymer made from thermosetting polyester resin and conductive fillers
JP3936134B2 (ja) * 2000-04-14 2007-06-27 株式会社タイカ 熱伝導性シート及びその製造方法
KR101047711B1 (ko) * 2002-08-07 2011-07-08 호야 가부시키가이샤 콘택 부품과 그 제조방법 및 콘택 부품을 구비한 검사 기구
JP2004303962A (ja) * 2003-03-31 2004-10-28 Yokohama Rubber Co Ltd:The 高周波回路基板及びその製造方法
JP4008402B2 (ja) * 2003-09-30 2007-11-14 日本圧着端子製造株式会社 異方導電シートケーブル及びその製造方法
JP2005108625A (ja) * 2003-09-30 2005-04-21 Jst Mfg Co Ltd 多層異方導電シート
JP2005277096A (ja) * 2004-03-24 2005-10-06 Japan Science & Technology Agency カーボンナノチューブ含有金属膜を用いてなる半導体配線とその製造方法、およびカーボンナノチューブ含有金属膜の製造方法
US7354532B2 (en) * 2004-04-13 2008-04-08 E.I. Du Pont De Nemours And Company Compositions of electrically conductive polymers and non-polymeric fluorinated organic acids
JP4711165B2 (ja) * 2004-06-21 2011-06-29 日立金属株式会社 高熱伝導・低熱膨脹複合体およびその製造方法
KR100581221B1 (ko) * 2004-06-30 2006-05-22 삼성전자주식회사 테이프 배선 기판 제조 방법
US7129097B2 (en) * 2004-07-29 2006-10-31 International Business Machines Corporation Integrated circuit chip utilizing oriented carbon nanotube conductive layers
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151811A (ja) 2000-11-13 2002-05-24 Suzuki Sogyo Co Ltd 配線板用基板
US20020157859A1 (en) 2000-12-12 2002-10-31 Vasoya Kalu K. Lightweight circuit board with conductive constraining cores
KR100757901B1 (ko) 2006-04-07 2007-09-11 전자부품연구원 인쇄회로기판 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094642B1 (ko) 2010-08-23 2011-12-20 (주)매직테크 다층 방열 인쇄회로기판의 제조방법
KR101226246B1 (ko) * 2010-10-01 2013-02-01 주식회사 휘닉스소재 복합재 조성물, 및 이를 포함하는 전자 장치용 도막 및 전자 장치
US11166365B2 (en) 2018-11-26 2021-11-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method for the same

Also Published As

Publication number Publication date
US20090017275A1 (en) 2009-01-15
JP4693861B2 (ja) 2011-06-01
JP2009016795A (ja) 2009-01-22
KR20090005471A (ko) 2009-01-14

Similar Documents

Publication Publication Date Title
KR100925189B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP5140046B2 (ja) 放熱基板およびその製造方法
KR100866577B1 (ko) 인쇄회로기판의 층간 도통방법
CN107249252B (zh) 一种印制电路板的制作方法及印制电路板
JP2014175485A (ja) 配線板及びその製造方法
KR101049678B1 (ko) 방열 인쇄회로기판 및 이를 제조하는 방법
CN101257773B (zh) 多层印刷电路板的制造方法
KR20120072689A (ko) 방열회로기판 및 그 제조 방법
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
US20180255648A1 (en) High-current transmitting method utilizing printed circuit board
KR100832649B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조방법
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008147532A (ja) 配線基板の製造方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR101089923B1 (ko) 인쇄회로기판의 제조방법
KR100657406B1 (ko) 다층 인쇄회로기판 제조방법
JP2005072184A (ja) メタルコアと多層基板の複合基板
CN110602871B (zh) 一种石墨烯导热pcb及其制备方法
JP2002141637A (ja) プリント配線板及びその製造方法
CN110708864B (zh) 一种含有散热介质的印制电路板及其制备方法
WO2022160459A1 (zh) 一种电路板及其制造方法、电子装置
JP2004289006A (ja) カーボンアルミ芯基板
JP2019186256A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070709

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080419

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20081027

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20091028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20091029

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20091030

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20121002

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130916

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150909