[go: up one dir, main page]

KR100915975B1 - 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법 - Google Patents

저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법 Download PDF

Info

Publication number
KR100915975B1
KR100915975B1 KR1020060073524A KR20060073524A KR100915975B1 KR 100915975 B1 KR100915975 B1 KR 100915975B1 KR 1020060073524 A KR1020060073524 A KR 1020060073524A KR 20060073524 A KR20060073524 A KR 20060073524A KR 100915975 B1 KR100915975 B1 KR 100915975B1
Authority
KR
South Korea
Prior art keywords
magnetic field
supplying
memory cell
current
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060073524A
Other languages
English (en)
Other versions
KR20070017043A (ko
Inventor
치엔-충 훙
밍-절 카오
유안-젠 이
리엔-창 왕
Original Assignee
인더스트리얼 테크놀로지 리서치 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인더스트리얼 테크놀로지 리서치 인스티튜트 filed Critical 인더스트리얼 테크놀로지 리서치 인스티튜트
Priority to KR1020060073524A priority Critical patent/KR100915975B1/ko
Publication of KR20070017043A publication Critical patent/KR20070017043A/ko
Application granted granted Critical
Publication of KR100915975B1 publication Critical patent/KR100915975B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 저항 랜덤 액세스 메모리(MRAM) 장치의 메모리셀(memory cell)을 기록하는 방법은 순차적으로, 제 1방향으로 제 1자기장을 공급하고, 실질적으로 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하고, 제 1자기장을 차단하고, 제 1방향에 반대인 제 3방향으로 제 3자기장을 공급하고, 제 2자기장을 차단하고, 제 3자기장을 차단하는 것을 포함한다. MRAM 메모리셀에서 자기 모멘트를 전환(switching)하는 방법은 바이어스 자기장의 방향과 둔각을 형성하는 방향으로 자기장을 공급하는 것을 포함한다. MRAM 장치를 판독하는 방법은 기준전류를 생성하기 위해 기준 메모리셀에서 자기 모멘트를 부분적으로 전환하고, 판독될 메모리셀을 통하여 판독전류를 측정하고, 판독전류를 기준전류와 비교하는 것을 포함한다.

Description

저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를 전환하는 방법{Method for switching magnetic moment in magnetoresistive random access memory with low current}
도 1은 종래의 자기저항 램(magneto-resistive random access memory, MRAM) 장치(device)의 메모리셀(memory cell)을 나타내는 도면이다.
도 2는 도 1의 메모리셀 내에서의 자기 모멘트(magnetic moments)를 나타내는 도면이다.
도 3은 도 1의 메모리셀의 모의(simulated) 전환 동작(switching behavior)을 나타내는 도면이다.
도 4는 도 1의 메모리셀에 기록하기 위한 기록 전류(writing current)의 펄스의 순서(sequence)를 나타내는 도면이다.
도 5a~5e는 도 1의 메모리셀에 직접 기록하는(directly writing) 예를 나타내는 도면이다.
도 6a~6e는 도 1의 메모리셀에 직접 기록하는 다른 예를 나타내는 도면이다.
도 7a~7e는 도 1의 메모리셀에 토글 기록(toggle writing)하는 예를 나타내는 도면이다.
도 8a~8e는 도 1의 메모리셀에 토글 기록하는 다른 예를 나타내는 도면이다.
도 9 및 도 10은 도 1의 메모리셀에 토글 기록하는 바이어스 자기장(bias magnetic field)의 효과(effect)를 나타내는 도면이다.
도 11a~11e는 도 1의 메모리셀에 토글 기록하기 위한 종래의 방법의 문제점을 나타내는 도면이다.
도 12는 본 발명의 실시예와 같은 방법에 의해 액세스되는 MRAM의 메모리셀을 나타내는 도면이다.
도 13은 도 12의 메모리셀 내에서의 자기 모멘트를 나타내는 도면이다.
도 14a~14d는 본 발명의 제 1 실시예와 같은 도 12의 메모리셀 내에서의 자기 모멘트를 전환하는 예를 나타내는 도면이다.
도 15는 본 발명의 제 2 실시예와 같은 도 12의 메모리셀에 기록하기 위한 전류 펄스의 순서(sequence)를 나타내는 도면이다.
도 16a~16f는 본 발명의 제 2 실시예와 같은 도 12의 메모리셀에 토글 기록하는 예를 나타내는 도면이다.
도 17은 본 발명의 제 3 실시예와 같은 도 12의 메모리셀에 기록하기 위한 전류 펄스의 흐름을 나타내는 도면이다.
도 18a~18g는 본 발명의 제 3 실시예와 같은 도 12의 메모리셀에 토글 기록하는 예를 나타내는 도면이다.
도 19는 본 발명의 제 4 실시예와 같은 MRAM 내의 메모리셀을 읽기 위해 사용되는 기준전류(reference current)를 생성(generating)하기 위한 전류 펄스의 순서를 나타내는 도면이다.
도 20a~20f는 본 발명의 제 4 실시예와 같은 도 12의 메모리셀을 이용하여 기준전류를 생성하는 예를 나타내는 도면이다.
본 발명은, "저기록 전류로 토글 메모리셀에 기록하는 방법"이라는 제목의, 2005년 8월 3일자로 미국에 제출된 임시출원번호 60/704,885에 관한 것이며, 그 우선권의 이점을 청구하고, 그 전체 내용이 참조로서 여기에 포함되어 있다.
본 발명은 일반적으로 MRAM(magnetoresistive random access memory) 장치에 기록하는 방법에 관한 것이다.
MRAM은 SRAM, DRAM 및 플래시 메모리 등의 종래 메모리 장치에 대한 대안으로서 제안되어 오고 있다. MRAM은 자기 저항 효과를 이용하여 데이터를 저장하는데, 이 자기 저항 효과는 한 물질의 전기 저항이, 그 물질이 영향을 받게 되는 자기장으로 변화하는 현상과 관련한다. 종래의 메모리와 비교하여, MRAM은 고속, 고집적 밀도, 저소비 전력, 방사 강도, 내구력 때문에 이점이 있다.
Savtchnko 등의 미국 특허번호 6,545,906은 종래 MRAM 및 그 기록 방법을 공개하고, 미국 특허번호 6,545,906의 도 1~4, 7~8, 5~6은, 여기에서 각각 도 1~8로서 재현되어 있다.
도 1은 MRAM 어레이(3)의 메모리셀(10)을 도시한다. 메모리셀(10)은 워드 라인(word line)(20) 및 디지트 라인(digit line)(30) 사이에 끼워진다. 워드 라인(20) 및 디지트 라인(30)은 서로 수직하고, 전류가 통과할 수 있도록 도전 물질을 포함한다.
메모리셀(10)은 제 1자기 영역(magnetic region)(15), 터널링 장벽(tunneling barrier)(16), 제 2자기 영역(17)을 포함하고, 터널링 장벽(16)은 제 1자기 영역(15)과 제 2자기 영역(17) 사이에 끼워진다.
제 1자기 영역(15)은 SAF(synthetic anti-ferromagnetic) 구조를 가지고, 2개의 강자성층(ferromagnetic layer)(45, 55) 사이에 끼워진 반강자성 커플링 스페이서층(anti-ferromagnetic coupling spacer layer)(65)을 가진 3층 구조(18)를 포함한다. 반강자성 커플링 스페이서층(65)은 두께(86)를 가지고, 강자성층(44, 45)은 각각의 두께(41, 51)를 가진다. 제 2자기 영역(17)은 2개의 강자성층(46, 56) 사이에 끼워진 반강자성 커플링 스페이서층(66)을 가진 3층 구조를 가진다. 반강자성 커플링 스페이서층(66)은 두께(87)를 가지고, 강자성층(46, 56)은 각각의 두께(42, 52)를 가진다. 반강자성 커플링 스페이서층(65)의 두께(86)는 강자성층(45, 55)이 반강자성으로 커플되어서, 즉, 강자성층(45)의 자기 모멘트 벡터(57) 및 강자성층(55)의 자기 모멘트 벡터(53)는 서로 역평행하다. 마찬가지로, 반강자성 커플링 스페이서층(66)의 두께(87)는 강자성층(46, 56)이 반강자성으로 커플되어서, 즉, 강자성층(46)의 자기 모멘트 벡터(58) 및 강자성층(56)의 자기 모멘트 벡터(59)는 서로 역평행하다. 또한, 도 1은 자기 영역(15)의 합성(resultant) 모멘트 벡터(40), 즉, 강자성층(45)의 모멘트 벡터(57)와 강자성층(55)의 모멘트 벡터(53)와의 합성과, 자기 영역(17)의 합성 모멘트 벡터(50), 즉, 강자성층(46)의 모멘트 벡터(58)와 강자성층(56)의 모멘트 벡터(59)와의 합성을 나타낸다.
도 2는 워드 라인(20) 및 디지트 라인(30)의 방향에 관하여 메모리셀(10)의 자기 모멘트를 나타낸다. 도 2에서, 워드 라인(20)은 x축을 따라 수평으로 움직이도록 도시되고, 디지트 라인(30)은 y축을 따라 수직으로 움직이도록 도시된다. 3층 구조(18)는 2개의 자화용이축(easy axes)을 가진다. 포지티브 자화용이축(positive easy axis)은 포지티브 x축 및 포지티브 y축 양방향에서 45°각으로 있고, 네거티브 자화용이축(negative easy axis)은 네거티브 x축 및 네거티브 y축 양방향에서 45°각으로 있다. 자화용이축은, 외부 자기장 또는 바이어스장의 부재에서 이방성(anisotropic) 물질의 자기 다이폴 모멘트(magnetic dipole moment)의 고유방위(intrinsic orientation)로서 정의된다. 따라서, 강자성층(45)의 모멘트 벡터(57)는 포지티브 자화용이축 방향에 있고, 강자성층(55)의 모멘트 벡터(53)는 네거티브 자화용이축 방향에 있다. 그러므로, 자기 영역(15)의 합성 자기 모멘트 벡터(40)는 포지티브 자화용이축 방향 또는 네거티브 자화용이축 방향 중 하나에 있다. 도 2는 네거티브 자화용이축 방향이 될 자기 영역(51)의 합성 자기 모멘트 벡터(40)를 도시한다. 도 2에 나타내지 않지만, 강자성층(46)의 모멘트 벡터(58)는 네거티브 자화용이축 방향에 있고, 강자성층(56)의 모멘트 벡터(59)는 포지티브 자화용이축 방향에 있고, 자기 영역(17)의 합성 자기 모멘트 벡터(50)는 네거티브 자화용이축 방향에 있다.
일반적으로, 자기 영역(15)은 자유 강자성 영역이고, 자기 영역(17)은 구속된(pinned) 강자성 영역이다. 즉, 자기 영역(15)의 자기 모멘트는 외부 자기장이 인가될 때 자유롭게 회전되고, 반면에 자기 영역(17)의 자기 모멘트는 적당한 외부 자기장이 인가될 때 회전되지 않는다.
그러므로, 터널링 장벽(16)의 전자 터널링 장벽 및 메모리셀(10)의 전기 저항은 자기장과 함께 변한다. 예를 들면, 강자성층(55)의 모멘트 벡터(53) 및 강자성층(46)의 모멘트 벡터(58)가 서로 평행일 때, 터널링 장벽(16)은 저전자(low electron) 터널링 장벽을 가지고, 메모리셀(10)은 저저항(low resistance)을 가진다. 강자성층(55)의 모멘트 벡터(53) 및 강자성층(46)의 모멘트 벡터(58)가 서로 역평행일 때, 터널링 장벽(16)은 고전자(high electron) 터널링 장벽을 가지고, 메모리셀(10)은 고저항(high resistance)을 가진다. 따라서, 자기 영역(15)의 자기 모멘트 벡터를 변경함으로써, 데이터의 비트는 "1" 또는 "0"의 비트, 또는 그 반대의 비트를 각각 규정하는 고저(high and low)의 전기 저항을 가진 메모리셀(10)에 저장될 수 있다.
메모리셀(10)을 판독하기 위해, 전압은 메모리셀(10)의 양단에 인가될 수 있고, 전류는 거기를 통하여 감지된다. 메모리 어레이(3)는 메모리셀(10)과 동일한 구조를 가지는 적어도 하나의 더미(dummy) 메모리셀을 포함할 수 있다. 더미 메모리셀은, 어떤 방식으로 구성되고 메모리 어레이(3)의 동작 동안에 변경되지 않는 자기 모멘트를 가질 수 있다. 메모리셀(10)의 양단에 인가된 동일한 전압은 더미 메모리셀에 인가될 수 있고, 더미 메모리셀을 통하여 전류가 감지되고, 이 전류는 기준전류로서 이용된다. 그 다음, 메모리셀(10)을 통한 전류는 기준 전류와 비교되고, 그 차이는 메모리셀(10)이 그 속에 저장된 "0" 또는 "1"을 가지는지 여부를 나타낸다.
워드 라인(20) 및 디지트 라인(30)에 제공된 전류는 자기장을 유발한다. 예를 들면, 도 1과 2를 참조하여, 워드 라인(20)을 통한 워드 전류(60)(lW)는 순환 워드 자기장(80)(HW)을 유발하고, 디지트 라인(30)을 통한 디지트 전류(70)(lD)는 순환 디지트 자기장(90)(HD)을 유발한다. 자기장(HW, HD)의 강도는 워드 전류(lW) 및 디지트 전류(lD)에 각각 비례한다. 워드 라인(20)은 상위 메모리셀(10)이고, 디지트 라인(30)은 하위 메모리셀(10)이라고 가정한다. 따라서, 워드 전류(lW)가 포지티브일 때, HW는 메모리셀(10)의 평면에서 포지티브 y축 방향에 있고, 디지트 전류(lD)가 포지티브일 때, HD는 메모리셀(10)의 평면에서 포지티브 x축 방향에 있다.
자기장(HW, HD)하에서, 전자는 강자성층(45, 55) 플롭(소위 "스핀 플롭"(spin flop))에서 스핀하고, 모멘트 벡터(57, 53)는 회전할 수 있다. 결과적으로, 합성 자기 모멘트 벡터(40)도 역시 회전한다. 합성 자기 모멘트 벡터(40)가 180°만큼 회전할 때, 강자성층(55)의 모멘트 벡터(53) 및 강자성층(46)의 모멘트 벡터(58)는 서로 역평행하고, "0"과 "1"이 어떻게 규정되는지에 따라, 메모리셀(10)은 "0"에서 "1"로, 또는 "1"에서 "0"으로의 둘 중의 하나로 전환된다고 한다.
도 3은 다른 자기장(HW, HD)하에서 3층 구조(18)의 시뮬레이션 전환 작용을 나타내는 것이며, 여기서, HW와 HD는 도 4에 도시된 순서(sequence)(100)에서 제공된 워드 전류(lW)의 펄스와 디지트 전류(lD)의 펄스에 의해 생성된다. 특히, 도 4에 도시된 바와 같이, 시간(t0)에서 lW와 lD는 둘 다 0이며, 시간(t1)에서 lW가 공급되고, 시간(t2)에서 lD가 역시 공급되며, 시간(t3)에서 lW는 차단되고, 시간(t4)에서 lD가 역시 차단된다. 도 3에서, x축은 에르스텟(Oersted)에서 워드 자기장(HW)의 진폭이고, y축은 에르스텟(Oersted)에서 디지트 자기장(HD)의 진폭이다.
도 3은 메모리셀(10)의 3가지 동작 영역을 나타낸다. 첫째, "미전환(no swithching)" 영역(92)에서, lW와 lD중 하나 또는 둘 다 작고, 대응하는 HW와 HD중 하나 또는 둘 다 약하다. 메모리셀(10)은 상태를 전환하지 않는다.
메모리셀(10)의 제 2동작 영역은 "직접(direct)" 기록 영역으로 칭해지며, 여기서, lW와 lD는 둘 다 크고, HW와 HD는 강하다. 순서(100)에서 적용될 때, lW와 lD는 메모리셀(10)에 직접적으로 기록된다. 예를 들면, lW와 lD가 둘 다 포지티브이면, lW와 lD는 순서(100)에서 제공된 후에, 메모리셀의 초기 상태가 "0" 또는 "1"인지 여부에 관계없이 비트 "1"이 메모리셀에 기록된다. 마찬가지로, lW와 lD가 둘 다 네거티브이면, lW과 lD는 순서(100)에서 제공된 후에, 비트 "0"이 메모리셀에 기록된다. 직접 기록하에서, 모멘트 벡터(53, 57) 사이의 불균형, 즉, 합성 모멘트 벡터(40)는 의미가 있다.
도 5a ~ 도 5e 및 도 6a ~ 도 6e는 메모리셀(10)에 직접 기록하는 예를 도시한다.
도 5a ~ 도 5e는 포지티브 워드 전류(lW) 및 포지티브 디지트 전류(lD)를 인가함으로써, "0"의 초기 상태를 가지는, 메모리셀에 직접적으로 "1"을 기록하는 예를 도시한다. 강자성층(55)의 모멘트 벡터(53)는 네거티브 자화용이축 방향에 있고, 강자성층(45)의 모멘트 벡터(57)는 포지티브 자화용이축 방향에 있고, 모멘트 벡터(53)는 모멘트 벡터(57)보다 강하다고 가정한다. 또한, 강자성층(46)의 모멘트 벡터(58)는 네거티브 자화용이축 방향에 있고, 강자성층(56)의 모멘트 벡터(59)는 포지티브 자화용이축 방향에 있고, 모멘트 벡터(58)는 모멘트 벡터(59)보다 강하다고 가정한다. 또, 메모리셀(10)은, 강자성층(55)의 모멘트 벡터(53) 및 강자성층(46)의 모멘트 벡터(58)가 서로 평행할 때, 그 속에 저장된 "0"의 비트를 가지고 있고, 강자성층(55)의 모멘트 벡터(53) 및 강자성층(46)의 모멘트 벡터(58)가 서로 역평행할 때, 그 속에 저장된 "1"의 비트를 가지고 있다고 가정한다.
도 5a에 도시된 바와 같이, 시간(t0)에서, 강자성층(45)의 모멘트 벡터(57)는 포지티브 자화용이축 방향에 있다. 강자성층(55)의 모멘트 벡터(53)는 네거티브 자화용이축 방향에 있다. 모멘트 벡터(53)가 모멘트 벡터(57)보다 강하다고 가정하기 때문에, 합성 자기 모멘트 벡터(40)도 역시 네거티브 자화용이축 방향에 있다. 메모리셀(10)은 그 속에 저장된 "0"의 비트를 가지고 있다.
도 5b를 참조하면, 시간(t1)에서, 포지티브 워드 전류(lW)가 포지티브 y축 방향으로 워드 자기장(HW)을 생성하도록 제공된다. 자기 모멘트가 시스템의 에너지를 낮추도록 외부 자기장과 동조하는 경향이 있기 때문에, 모멘트 벡터(53, 57)는 HW의 방향, 즉, 포지티브 y축 방향을 향하여 회전하기 쉽다. 그러나, 강자성층(45, 55) 간의 반강자성 커플링에 기인하고, 모멘트 벡터(53)가 모멘트 벡터(57)보다 강하다는 사실에 또한 기인하여, 모멘트 벡터(53, 57)는 외부 자기장의 자기 모멘트 벡터의 방향, 즉, 포지티브 y축 방향을 향하여 회전하는 합성 자기 모멘트 벡터(40)와 함께 시계방향으로 회전한다.
도 5c를 참조하면, 시간(t2)에서, 포지티브 디지트 전류(lD)가 포지티브 x축 방향으로 디지트 자기장(HD)을 생성하도록 제공된다. HW와 HD가 동일한 크기를 가진다고 가정하면, 총 외부 자기장의 자기장 벡터는 포지티브 자화용이축 방향에 있다. 상술한 동일 이유 때문에, 모멘트 벡터(53, 57)는 시계 방향으로 더 회전하고, 합성 자기 모멘트 벡터(40)는 외부 자기장의 자기 모멘트 벡터의 방향을 향하여 회전한다.
도 5d를 참조하면, 시간(t3)에서, 워드 전류(lW)가 차단된다. 외부 자기장은 하나의 성분, 즉, HD만을 포지티브 x축 방향으로 가진다. 모멘트 벡터(53, 57) 및 합성 자기 모멘트 벡터(40)는 시계 방향으로 더 회전한다. 모멘트 벡터(53)는 포지티브 자화용이축에 보다 근접해 있고, 모멘트 벡터(57)는 네거티브 자화용이축에 보다 근접해 있다. 합성 자기 모멘트 벡터(40)는 포지티브 x축에 근접해 있다.
결국, 도 5e에 나타내는 바와 같이, 시간(t4)에서, 디지트 전류(lD)가 또한 차단된다. 외부 자기장은 0이 된다. 모멘트 벡터(53, 57)는 자화용이축과 동조한다. 모멘트 벡터(53)가 포지티브 자화용이축에 보다 근접해 있었고, 모멘트 벡터(57)가 시간(t4) 보다 이전에 네거티브 자화용이축에 보다 근접해 있었기 때문에, 모멘트 벡터(53)는 포지티브 자화용이축과 동조하고, 모멘트 벡터(57)는 네거티브 자화용이축과 동조한다. 다시 말하면, 모멘트 벡터(53, 57)는 도 5a에서의 초기 상태로부터 180° 회전되었다. 결과적으로, 모멘트 벡터(53)는 강자성층(46)의 모멘트 벡터(58)에 역평행하고, "1"의 비트가 메모리셀(10)에 기록된다.
도 6a ~ 도 6e는 "1"의 초기 상태를 가지는 메모리셀에 직접적으로 "1"을 기록하는 예를 도시한다. 도 6a에 도시된 바와 같이, 시간(t0)에서, 모멘트 벡터(53)는 포지티브 자화용이축 방향에 있다. 모멘트 벡터(57)는 네거티브 자화용이축 방향에 있다. 합성 자기 모멘트 벡터(40)는 포지티브 자화용이축 방향내에 있다. 메모리셀(10)은 그 속에 저장된 "1"의 비트를 가진다.
도 6b에 도시된 바와 같이, 시간(t1)에서, 포지티브 워드 전류(lW)가 포지티브 y축 방향으로 워드 자기장(HW)을 생성하도록 제공된다. 모멘트 벡터(53)가 더 강하기 때문에, 모멘트 벡터(53, 57)의 시계 방향으로의 최소 회전만이 있을 것이다. 그러나, 합성 자기 모멘트 벡터(40)는 HW를 향하여 반시계 방향으로 회전한다.
도 6c에 도시된 바와 같이, 시간(t2)에서, 포지티브 디지트 전류(lD)가 포지티브 x축 방향으로 디지트 자기장(HD)을 생성하도록 제공된다. 모멘트 벡터(53, 57)는 시계 방향으로 회전하고, 합성 자기 모멘트 벡터(40)는 포지티브 자화용이축 방향에 있는 외부 자기장의 자기장 벡터의 방향으로 회전한다.
도 6d에 도시된 바와 같이, 시간(t3)에서, 워드 전류(lW)가 차단된다. 외부 자기장은 하나의 성분, 즉, HD만을 포지티브 x축 방향으로 가진다. 합성 모멘트 벡터(40)는 HD를 향하여 시계방향으로 더 회전한다. 모멘트 벡터(53)가 포지티브 자화용이축에 보다 근접해 있었고, 모멘트 벡터(57)가 시간(t4) 보다 이전에 네거티브 자화용이축에 보다 근접해 있었기 때문에, 모멘트 벡터(53)는 포지티브 자화용이축을 향하여 반시계 방향으로 회전하고, 모멘트 벡터(57)는 네거티브 자화용이축을 향하여 반시계 방향으로 회전한다.
그 다음, 도 6e에 도시된 바와 같이, 디지트 전류(lD)가 시간(t4)에서 또한 차단될 때, 모멘트 벡터(53, 57)는 원래 상태로 돌아가고, 자화용이축을 따라 정렬한다. 결과적으로, "1"의 비트가 메모리셀에 기록된다.
네거티브 전류(lW,lD)는 메모리셀에 "0"의 비트를 기록하도록 제공될 수도 있다. "0"의 비트의 직접 기록 동안에 메모리셀(10)의 작용은 자기 모멘트의 극성이 반대인 것을 제외하고는, 도 5a ~ 도 5e 및 도 6a ~ 도 6e를 참조하여 상기 기술된 것들과 유사하므로, 여기서는 설명을 생략한다.
IW 및 ID가 한층 더 크고 HW 및 HD가 한층 더 강할 경우, 메모리 셀(10)은, 도 3에 나타내는 바와 같이, "토글" 영역("toggle" region)(97)이라 불리는 제 3 영역에서 동작한다. 큰 양(positive)의 전류(IW 및 ID)가 순서(sequence)(100)에서 공급될 경우, 메모리 셀(10)의 상태는 전환한다. 즉, "0"의 초기상태가 "1"로 전환하고, "1"의 초기상태는 "0"으로 전환한다. 이러한 기록방법은 "토글 기록(toggle writing)"으로 칭해진다. 토글 기록 중에, 강한 HW와 HD가 공급되므로, 모멘트 벡터(53 및 57) 사이의 불균형, 즉, 합성 모멘트 벡터(40)는, 무의미하거나 약하다.
도 7a~7e는 "1"의 초기상태로 메모리 셀(10)에 토글 기록하는 예를 나타내고 있다.
도 7a에 나타내는 바와 같이, 시간(t0)에서, 강자성층(55)의 모멘트 벡터(53)는 포지티브 자화용이축 방향에 있다. 강자성층(45)의 모멘트 벡터(57)는 네거티브 자화용이축 방향에 있다. 약한 합성 자기 모멘트 벡터(40)는 포지티브 자화용이축 방향에 있다. 메모리 셀(10)은 그 속에 저장된 "1"의 비트를 가진다.
도 7b에 나타내는 바와 같이, 시간(t1)에서, 포지티브 워드 전류(IW)가 공급되고, 포지티브 y축 방향으로 강한 워드 자기장(HW)을 생성한다. HW가 매우 강하기 때문에, 모멘트 벡터(53 및 57)는 시계방향으로 회전하고, 합성 자기 모멘트 벡터(40)는 실질적으로 HW의 방향과 동조한다. 특히, 모멘트 벡터(53 및 57)는 이제 x축 위를 가리킨다.
도 7c에 나타내는 바와 같이, 시간(t2)에서, 포지티브 디지트 전류(ID)가 공급되고, 포지티브 x축 방향으로 강한 디지트 자기장(HD)을 생성한다. 모멘트 벡터(53 및 57)는 시계방향으로 더 회전하고, 합성 자기 모멘트 벡터(40)는 실질적으로 외부 자기장의 자기장 벡터의 방향과 동조하고, 포지티브 자화용이축 방향에 있다. 모멘트 벡터(53)는 이제 포지티브 x축과, 포지티브 x축과 네거티브 y축 사이의 각의 2등분선 사이에 있다. 모멘트 벡터(57)는 이제 포지티브 y축과, 네거티브 x축과 포지티브 y축 사이의 각의 2등분선 사이에 있다.
도 7d에 나타내는 바와 같이, 시간(t3)에서, 워드 전류(IW)는 차단된다. 외부 자기장은 하나의 성분, 즉, 포지티브 x축 방향으로 HD만을 가진다. 합성 모멘트 벡터(40)는 실질적으로 HD와 동조한다. 모멘트 벡터(53 및 57)는 시계방향으로 더 회전한다. 모멘트 벡터(53)는 이제 네거티브 자화용이축에 보다 근접해 있다. 모멘트 벡터(57)는 이제 포지티브 자화용이축에 보다 근접해 있다.
그리고, 도 7e에 나타내는 바와 같이, 디지트 전류(ID)도 시간(t4)에서 차단된다. 시간(t4)보다 이전에, 모멘트 벡터(53)는 네거티브 자화용이축에 보다 근접해 있었고, 모멘트 벡터(57)는 포지티브 자화용이축에 보다 근접해 있었기 때문에, 모멘트 벡터(53)는 네거티브 자화용이축 방향과 동조하고, 모멘트 벡터(57)는 포지티브 자화용이축 방향과 동조한다. 결과적으로, "0"의 비트가 메모리 셀(10)에 기록된다.
메모리 셀(10)이 "0"의 초기상태를 가질 때, 큰 포지티브 전류(IW 및ID)를 가지는 토글 기록은 "1"의 비트를 메모리 셀(10)에 기록한다. 도 4에 나타낸 바와 같이 IW 및 ID가 순서(100)에서 공급될 때, 도 8a~8e는 모멘트 벡터(40, 53 및 57)의 시간에 따른 변화를 나타낸다. "1"의 비트의 토글 기록 동안에 메모리 셀(10)의 작용은 자기 모멘트의 극성이 반대인 것을 제외하고는, 도 7a~7e를 참조하여 상기 기술된 것들과 유사하므로, 여기서는 설명을 생략한다.
토글 기록 동안, 메모리 셀(10)의 상태는 항상 변하므로, 토글 기록을 수행하기 전에 메모리 셀(10)의 초기 상태가 반드시 읽혀져 기록될 상태와 비교되어야 한다. 만약에 초기 상태가 기록될 데이터와 같으면, 토글 기록은 필요 없다. 만약에 초기 상태가 기록될 데이터와 다르면, 토글 기록이 수행된다. 따라서 직접 기록에 비하여, 토글 기록은 추가적인 논리 회로를 필요로 한다. 그러나 토글 기록은 메모리 셀의 상태가 변화될 필요가 있을 때에만 메모리 셀에 기록하므로, 토글 기록은 전력 소비가 보다 더 적다.
토글 기록은 강한 외부 자기장(HW 및 HD)을 필요로 하므로, 큰 기록 전류가 필요하다. 이러한 문제를 경감하기 위해, 엥겔 등은 미국특허공보 제 6,633,498호에서, 약한 자기장(HW 및 HD) 만이 메모리 셀의 토글 기록에 요구되는 것과 같이, 3층 구조에서 바이어스 자기장(HBIAS)으로서 프린지(fringe)(또는 스트레이(stray)) 자기장을 생성하기 위해 자기 영역(17)의 자기 모멘트 벡터(50)의 크기를 조절하는 것을 제안하였다. 미국특허공보 제 6,663,498호의 도 4 및 도 5가 여기에 각각 도 9 및 도 10으로서 재현되고 있다. 도 9 및 도 10에 나타내는 바와 같이, 포지티브 HW 및 HD가 메모리 셀(10)에 기록하기 위해 사용되면, 포지티브 x축 방향과 포지티브 y축 방향 사이의 방향의 바이어스 자기장(HBIAS)은 요구되는 HW 및 HD의 값을 낮춘다. 마찬가지로, 네거티브 HW 및 HD가 메모리 셀(10)에 기록하기 위해 사용되면, 네거티브 x축 방향과 네거티브 y축 방향 사이의 방향으로 바이어스 자기장(HBIAS)은 요구되는 HW 및 HD의 값을 낮춘다. 결과적으로, 낮은 전류(IW 및 ID)가 요구된다. 바이어스 자기장(HBIAS)이 강해질수록, 전류(IW 및 ID)는 낮아질 수 있다.
그러나, 강한 HBIAS는 기록 실패를 일으킬 수도 있다. 특히, HBIAS가 강하고, 강자성층(45 및 55)의 끝 부분(end domain)에서 자성화(magnetization)가 불규칙할 경우, 메모리 셀(10)은 기록 전류(IW 및 ID)에 응하여 전환하지 못할 수도 있다.
도 11a~11e는 토글 기록 방법이 HBIAS가 강할 때 "0"의 초기상태를 가지는 메모리 셀(10)에 "1"의 비트를 기록하는데 실패할 경우의 예를 나타내고 있다.
도 11a는 시간(t0)에서 메모리 셀(10)의 상태를 나타낸다. 강한 HBIAs가 포지티브 자화용이축에서 생성된다. 강한 HBIAs로 인해, 강자성층(45 및 55)의 끝 부분에서 자성화가 너무 불규칙하여 그 자기 모멘트 벡터(53 및 57)는, 도 11a에 나내는 바와 같이, 반시계 방향으로 회전하고 각각 y축에 접근하거나 지나가게 된다. 그리고 나서, 도 11b에 나타내는 바와 같이, 시간(t1)에서, 포지티브 워드 전류(IW)가 공급되고, 포지티브 y축 방향으로 워드 자기장(HW)을 생성한다. 모멘트 벡터(53)가 포지티브 x축에 근접해 있고 모멘트 벡터(57)가 네거티브 x축에 근접해 있으며, HW와 HBIAS의 결합은 포지티브 y축과 포지티브 x축 사이의 방향에 있기 때문에, 모멘트 벡터(53 및 57)는 더 반시계방향으로 회전한다. 도 11c에 나타내는 바와 같이, 시간(t2)에서, 포지티브 디지트 전류(ID)가 공급되고, 포지티브 x축 방향으로 디지트 자기장(HD)을 생성한다. 이에 응답으로, 모멘트 벡터(53 및 57)는 시계방향으로 회전하기 시작한다. 도 11d에 나타내는 바와 같이, 시간(t3)에서, 워드 전류(IW)가 차단될 때, 모멘트 벡터(53 및 57)는 시계방향으로 더 회전한다. 이제 모멘트 벡터(53)는 네거티브 자화용이축에 보다 근접해 있고 모멘트 벡터(57)는 포지티브 자화용이축에 보다 근접해 있다. 도 11e에 나타내는 바와 같이, 시간(t4)에서, 디지트 전류(ID)가 차단될 때, 모멘트 벡터(53 및 57)는 도 11a에 나타내는 바와 같이 그들의 원래 위치로 돌아간다. 따라서 모멘트 벡터(53 및 57)는 강한 바이어스 자기장(HBIAS)으로 인해 HW 하에서 잘못된 방향으로 회전하고, 메모리 셀(10)은 도 4의 순서(100)에서 IW 및 ID가 공급된 후에 전환하지 못한다.
메모리 셀(10)이 줄어들고, 자기 영역(15 및 17)이 매우 작을 경우, 강자성 영역(15 및 17) 내에 자기장의 불규칙성이 증가하므로, 상기한 문제는 더 악화된다. 결과적으로, 기록 전류(IW 및 ID)를 만족스러운 수준까지 감소시키는 것은 어렵다.
본 발명의 실시예와 같이, 자기 저항 램(MRAM) 장치의 메모리셀에 기록하는 방법은, 제 1방향으로 제 1자기장을 공급하고, 실질적으로 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하며, 제 1자기장을 차단하고, 제 1방향에 반대인 제 3 방향으로 제 3자기장을 공급하며, 제 2자기장을 차단하고, 제 3자기장을 차단하는 것을 포함한다.
본 발명의 실시예와 같이, 자기저항 램(MRAM) 장치의 메모리 셀에 기록하는 방법은, 제 1방향으로 제 1자기장을 공급하고, 실질적으로 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하며, 제 1자기장을 차단하고, 제 1방향에 반대인 제 3 방향으로 제 3자기장을 공급하며, 제 2자기장을 차단하고, 제 2방향에 반대인 제 4 방향으로 제 4자기장을 공급하며, 제 3자기장을 차단하고, 제 4자기장을 차단하는 것을 포함한다.
본 발명의 실시예와 같이, 자기저항 램(MRAM) 장치에 기록하는 방법이 제공된다. MRAM 장치는 복수의 워드 라인 중 하나와 복수의 디지트 라인 중의 하나에 각각 대응하는 복수의 메모리 셀을 포함한다. MRAM 장치에 기록하는 방법은 제 1방향으로 제 1자기장을 공급하고, 실질적으로 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하며, 제 1자기장을 차단하고, 제 1방향에 반대인 제 3 방향으로 제 3자기장을 공급하며, 제 2자기장을 차단하고, 제 3자기장을 차단함으로써 메모리 셀 중 하나에 기록하는 것을 포함한다.
본 발명의 실시예와 같이, 자기저항 램(MRAM) 장치에 기록하는 방법이 또한 제공된다. MRAM 장치는 복수의 워드 라인 중 하나와 복수의 디지트 라인 중의 하나에 각각 대응하는 복수의 메모리 셀을 포함한다. MRAM 장치에 기록하는 방법은 제 1방향으로 제 1자기장을 공급하고, 실질적으로 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하며, 제 1자기장을 차단하고, 제 1방향에 반대인 제 3 방향으로 제 3자기장을 공급하며, 제 2자기장을 차단하고, 제 2방향에 반대인 제 4 방향으로 제 4자기장을 공급하며, 제 3자기장을 차단하고, 제 4자기장을 차단함으로써 메모리 셀 중 하나에 기록하는 것을 포함한다.
본 발명의 실시예와 같이, 자기저항 램(MRAM) 장치의 메모리 셀 내에서 자기 모멘트를 전환하는 방법은, 제 1방향으로 제 1자기장을 공급하는 것을 포함하고, 여기에서 상기 제 1방향은 메모리셀이 종속되는 바이어스 자기장(bias magnetic field)의 방향과 둔각을 형성한다.
본 발명의 실시예와 같이, 자기저항 램(MRAM) 장치를 읽는 방법은, 기준전류(reference current)를 생성하기 위해 기준 메모리 셀 내의 자기 모멘트를 부분적으로 전환하고, 판독될 메모리 셀을 통하여 판독 전류를 측정하며, 판독 메모리 셀의 상태를 판단하기 위하여 판독 전류를 기준전류와 비교하는 것을 포함한다.
본 발명의 추가적인 특징 및 장점들은, 일부는 이하에 기재된 내용으로 설명될 것이고, 일부는 이하 설명으로부터 명백해지거나 또는 본 발명의 실시에 의해 알 수 있게 될 것이다. 본 발명의 특징 및 장점들은 특히 첨부된 특허청구범위에서 지적된 요소들과 조합에 의해 실현되고 달성될 것이다.
상기한 일반적인 설명과 이하의 상세한 설명은 모두 예시적인 것이고 설명을 위한 것이며, 청구된 바와 같이 발명의 추가적인 설명을 제공하고자 하는 것이다.
이하, 첨부된 도면에 도시된 예를 참조하여, 본 발명의 실시예에 대하여 상세히 설명한다. 또한, 가능하면, 동일 또는 유사한 부분에 대하여는 동일한 참조부호를 사용한다.
본 발명의 실시예와 같이, 저(low) 전류로 자기저항 램(magnetoresistive random access memory;MRAM) 장치의 메모리 셀 내에서 자기 모멘트를 전환하는 방법이 제공된다. 또한, 본 발명의 실시예와 같은 자기 모멘트를 전환하는 방법을 사용하여 저 기록 또는 판독 전류(low writing or reading current)로 MRAM 장치에 기록하거나 MRAM 장치를 판독하는 방법이 제공된다.
도 12는 메모리 셀의 어레이를 포함하는 MRAM 장치(200)의 일례를 나타낸다. 메모리 셀 중의 하나인 메모리 셀(202)만이 도시되어 있다. MRAM 장치(200)는 복수의 기록 비트 라인(write bit line)(204)과 복수의 기록 워드 라인(write word line)(206)을 포함한다. 기록 비트 라인(204)과 기록 워드 라인(206)은 실질적으로 서로 수직이다. 각 메모리 셀은 하나의 기록 비트 라인(204)과 하나의 기록 워드 라인(206)에 해당한다.
메모리 셀(202)은 구속된 자기 영역(208), 자유 자기 영역(210) 및 구속 자기 영역(208)과 자유 자기 영역(210) 사이에 끼워진 터널링 장벽(tunneling barrier)(212)을 포함한다.
구속된 자기 영역(208)은 구속된 강자성 또는 합성 반강자성(SAF;Synthetic Anti-ferromagnetic) 구조를 포함할 수도 있다. 도 12는, 구속된 자기 영역(208)이 반강자성 커플링 스페이서 층(anti-ferromagnetic coupling spacer layer)(218)을 끼우는 2개의 강자성층(214 및 216)을 포함하는 3층 SAF 구조를 포함하는 것을 나타낸다. 강자성층(214 및 216)은, 예를 들면, 코발트-철(CoFe), 니켈-철(NiFe), 또는 코발트-철-붕소(CoFeB)를 포함할 수도 있다. 반강자성 커플링 스페이서 층(218)은, 예를 들면, 루테늄(Ru) 또는 구리(Cu)를 포함할 수도 있다. 반강자성 커플링 스페이서 층(218)의 두께는 강자성층(214 및 216)이 반강자성적으로 서로 결합된 것과 같다.
자유 자기 영역(210)은 반강자성 커플링 스페이서 층(224)을 끼우는 2개의 강자성층(220 및 222)을 포함하는 SAF를 포함할 수도 있다. 강자성층(220 및 222)은, 예를 들면, 코발트-철(CoFe), 코발트-철-붕소(CoFeB), 또는 니켈-철(NiFe)을 포함할 수도 있다. 반강자성 커플링 스페이서 층(224)은, 예를 들면, 루테늄(Ru) 또는 구리(Cu)를 포함할 수도 있다. 반강자성 커플링 스페이서 층(224)의 두께는 강자성층(220 및 222)이 반강자성적으로 서로 결합된 것과 같다. 도 12는 3층을 포함하는 자유 자기 영역(210)을 나타내고 있지만, 3층 이상을 가지는 다층의 SAF 구조가 사용될 수도 있다. 예를 들면, 자유 자기 영역(210)은 커플링 스페이서 층에 의해 분리된 3개 이상의 강자성층을 포함할 수도 있다.
터널링 장벽(212)은, 예를 들면, 산화 알루미늄(AlOx) 또는 산화 마그네슘(MgO)을 포함할 수도 있다.
게다가, 반강자성 구속 층(anti-ferromagnetic pinning layer)(226), 버퍼 층(buffer layer)(228), 하부 전극(bottom electrode)(230) 및 유전 층(dielectric layer)(232)은 구속된 자기 영역(208)과 기록 워드 라인(206) 사이에 공급된다. 반강자성 구속 층(226)은, 예를 들면, 백금 망간(PtMn) 또는 망간 이리듐(MnIr)을 포함할 수도 있다. 버퍼 층(228)은, 예를 들면, 니켈-철(NiFe), 니켈-철-크롬(NiFeCr) 또는 니켈-철-코발트(NiFeCo)를 포함할 수도 있다. 상부 전극(upper electrode)(234)은 자유 자기 영역(210)에 공급되고 유전 층(236)은 상부 전극(234)과 기록 비트 라인(204) 사이에 공급된다.
반강자성 구속 층(226)은 구속된 자기 영역(208)의 자기 모멘트를 구속하며, 적당한 자기장이 인가될 때, 구속된 자기 영역(208)의 자기 모멘트는 회전하지 않는다. 반대로, 자유 자기 영역(210)의 자기 모멘트는 외부 자기장 하에서 자유롭게 회전한다.
따라서, 터널링 장벽(212)의 전자 터널링 장벽과, 메모리 셀(202)의 저항은 자기장으로 변한다. 예를 들면, 강자성층(216 및 220)의 각각의 자기 모멘트 벡터가 서로 평행할 때, 터널링 장벽(212)은 낮은 전자 터널링 장벽을 가지고 메모리 셀(202)은 낮은 저항을 가진다. 강자성층(216 및 220)의 각각의 자기 모멘트 벡터가 서로 역평행(anti-parallel)할 때, 터널링 장벽(212)은 높은 전자 터널링 장벽을 가지고 메모리 셀(202)은 높은 저항을 가진다. 따라서, 메모리 셀(202)은 그것의 저항치로 규정된 “1” 또는 “0”의 1비트를 저장할 수도 있다. 예를 들면, 메모리 셀(202)의 높은 저항은 “1”의 비트를 나타낼 수도 있고, 메모리 셀(202)의 낮은 저항은 “0”의 비트로 나타낼 수도 있거나, 또는 그 반대일 수도 있다.
MRAM 장치(200)는 메모리 셀들 중 하나에 결합되는 복수의 트랜지스터를 또한 포함한다. 특히, 도 12는 메모리 셀(202)의 하부 전극(230)에 결합된 1개 트랜지스터(238)를 나타낸다. MRAM 장치(200)는 메모리 셀들에 결합된 복수의 센스 증폭기를 또한 포함한다. 특히, 도 12는 메모리 셀(202)을 통해 흐르는 전류를 감지하도록 메모리 셀(202)의 상부 전극(234)에 결합되고 또한 메모리 셀(202)의 상태를 판단하기 위하여 기준 셀(reference cell)(도시하지 않음)을 통해 전류를 감지하도록 결합된 1개 센스 증폭기(240)를 나타낸다. 어드레스 라인(address line)(도시하지 않음), 즉, 워드 라인 또는 비트 라인은 트랜지스터의 게이트와, 메모리 셀들 중 하나를 선택하는 센스 증폭기들에 결합된다. 따라서, 메모리 셀(202)에 저장된 데이터를 판독하기 위해, 상응하는 워드 라인과 비트 라인은 메모리 셀(202)을 선택하도록 활성화되고, 그리하여 트랜지스터(238)가 도통되고, 상부 전극(234)과 하부 전극(230) 사이에 전압이 인가되고, 메모리 셀(202)을 통해 전류가 센스 증폭기(240)에 의해 감지된다. 도 12는, 상부 전극(234)에 직접 결합된 센스 증폭기(240)를 나타내는 것이지만, 센스 증폭기(240)는 상부 전극(234)에 기록 비트 라인(204)을 접속하는 유전 층(236)에 공급된 전도성의 플러그와 함께, 기록 비트 라인(204)을 통해 상부 전극(234)에 결합될 수도 있다.
도 13은, 메모리 셀(202)을 위에서 보았을 때, 기록 비트 라인(204)과 기록 워드 라인(206)의 방향에 관하여 메모리셀(202) 내에서 자기 모멘트를 나타내는 평면도이다. 도 13에서, x축은 기록 비트 라인(204)의 방향을 따라 있고, y축은 기록 워드 라인(206)의 방향을 따라 있다. 보다 특히, 도 13에서 포지티브 x축은, 도 12에서 왼쪽에서 오른쪽으로 도시된 기록 비트 라인(204)을 따르는 방향에 있고, 도 13에서 포지티브 y축은 종이의 외부에서 종이의 평면으로 도 12에서 도시된 기록 워드 라인(206)을 따르는 방향에 있다. 구속된 자기 영역(208)과 자유 자기 영역(210)의 자화용이축들은 MRAM 장치(200)의 제조 동안에 설정될 수 있다. 구속된 자기 영역(208)은 네거티브 x축과 네거티브 y축 양쪽과 45°의 각도에서 자화용이축(Ep)을 가지고, 자유 자기 영역(210)은 포지티브 x축 방향과 포지티브 y축 방향 양쪽과 약 45°의 각도에서 포지티브 자화용이축(E+)과, 네거티브 x축 방향과 네거티브 y축 방향 양쪽과 약 45°의 각도에서 네거티브 자화용이축(E_)을 가진다고 가정한다. 외부의 자기장이 없을 경우에, 강자성층(214, 216, 220 및 222)의 자기 모멘트 벡터는 자화용이축들 중 하나와 동조한다. 특히, 도 13에서, 강자성층(216)의 자기 모멘트 벡터(A)는 자화용이축(Ep)과 동조되고, 강자성층(214)의 자기 모멘트 벡터(B)는 모멘트 벡터(A)와 역평행하다. 모멘트 벡터(A)는 모멘트 벡터(B)보다 더 큰 크기를 가진다고 가정한다. 그러므로, 구속된 자기 영역(208)의 합성 자기 모멘트 벡터(C)는 Ep 방향에 있다. 또한, 도 13에서, 강자성층(220)의 자기 모멘트 벡터(D)는 자화용이축(E_)과 동조되고, 강자성층(222)의 자기 모멘트 벡터(E)는 자화용이축(E+)과 동조된다. 모멘트 벡터(D)는 자기 모멘트 벡터(E)보다 큰 크기를 가진다고 가정한다. 따라서, 자유 자기 영역(210)의 합성 자기 모멘트 벡터(F)는 E_ 방향에 있다. 모멘트 벡터들(A-F)은 또한 도 12에서 상응하는 부분 상에 명칭이 붙여져 있다. 도 12 및 도 13과 그 이하의 도형들에서 모멘트 벡터(A-F)를 나타내는 화살표의 선들은 모멘트 벡터들의 방향만을 나타낸 것이고, 그것의 상대적인 크기를 나타낸 것은 아니다.
기록 비트 라인(204)과 기록 워드 라인(206)에 공급된 전류들은 외부의 자기장을 유도하고, 그들 사이의 관계가 도 12 및 도 13에 도시되어 있다. 기록 비트 라인(204)을 통한 디지트 전류(ID)는 순환 디지트 자기장(circular digit magnetic field)(HD)을 유도하고, 기록 워드 라인(206)을 통한 워드 전류(IW)는 순환 워드 자기장(circular word magnetic field)(HW)을 유도한다. 자기장(HW 및 HD)의 세기는 워드 전류(IW)와 디지트 전류(ID)에 각각 비례한다. 기록 비트 라인(204)은 상위 메모리 셀(202)이고, 기록 워드 라인(206)은 하위 메모리 셀(202)이라고 가정한다. 따라서, 도 13에 나타내는 바와 같이, 워드 전류(IW)가 포지티브, 즉, 포지티브 y축 방향에 있을 때, HW는 실질적으로 메모리 셀(202)의 평면에서 포지티브 x축 방향에 있고, 디지트 전류(ID)가 포지티브, 즉, 포지티브 x축 방향에 있을 때, HD는 실질적으로 메모리 셀(202)의 평면에서 포지티브 x축 방향에 있다. 실례의 편의상, 이하의 설명 및 첨부한 도면에서, 유도된 외부의 자기장들이 포지티브 또는 네거티브 x축 또는 y축 방향에 있도록 설명되거나 또는 도시된다. 이러한 유도된 외부의 자기장들은 포지티브 또는 네거티브 x축 또는 y축 방향에 있을 수도 있거나 또는 있지 않을 수도 있다.
도 4에 나타내는 바와 같이, 순서(100)에서 워드 전류(IW)의 펄스와 디지트 전류(ID)의 펄스를 제공함으로써, 도 7a~7e 및 8a~8e를 참조하여 상기 설명된 바와 같이, 강자성층(220 및 222)의 모멘트 벡터(D 및 E)는 회전할 수도 있고, 메모리 셀(202)은 토글 기록될 수도 있다. 게다가, Engel 등에 의해 제안된 바와 같이, 바이어스 자기장(HBIAS)은 구속된 자기 영역(208)의 모멘트 벡터(C)를 조정하고, 그것에 의해 보다 낮은 기록 전류(IW 및 ID)를 받아들임으로써 생성될 수도 있다. 그러나, 상기에 지시된 바와 같이, 토글 기록은 강한 바이어스 자기장 하에서 실패할 수도 있고, 비교적 약한 바이어스 자기장만이 사용될 수 있고 큰 기록 전류들이 여전히 요구된다. 특히, 만약 바이어스 자기장(HBIAS)이 포지티브 x축 방향과 포지티브 y축 방향 사이의 방향에 있다면, 강자성층(220 및 222)의 모멘트 벡터(D 및 E)는 포지티브 워드 전류(IW)가 인가될 때, 잘못된 방향으로 회전할 수도 있다.
본 발명의 제 1실시예에 따른 MRAM 메모리 셀의 자기 모멘트를 전환하는 방법은, 부분적으로 HBIAS를 상쇄하는, 즉, 외부의 자기장의 방향과 HBIAS의 방향이 둔각을 형성하는 외부 자기장을 일시적으로 유도함으로써 강한 HBIAS에 기인한 상기 지적된 문제점을 없앤다.
도 14a~14d는 본 발명의 제 1실시예에 따른 자기 모멘트를 전환하는 방법의 설명을 위해 참조된다.
도 14a는 강한 바이어스 자기장(HBIAS)이 제공될 때, 모멘트 벡터(D 및 E)를 나타낸다. HBIAS는 실질적으로 E+ 방향에 있다고 가정한다. 결과로서, 모멘트 벡터(D 및 E)는 반시계방향으로 회전할 수도 있고 각각 y축을 접근하거나 또는 통과할 수도 있다.
도 14b에 나타내는 바와 같이, 본 발명의 제 1실시예에 따라, 네거티브 워드 전류가 기록 워드 라인(206)에 제공되어 네거티브 x축 방향으로 워드 자기장(HW)을 유도한다. HW와 HBIAS 사이의 방향으로 결합된 자기 모멘트(HC)로, HW는 HBIAS를 부분적으로 상쇄한다. 하나의 관점에서, HC가 포지티브 y축 방향에 있는 것과 같이 HW도 포지티브 x축 방향으로 HBIAS의 성분을 완전히 상쇄할 수 있다. HW의 결과로서, 양쪽 모멘트 벡터(D 및 E)는 시계 방향으로 회전하면서 자화용이축(E+ 및 E)에 접근한다.
모멘트 벡터(D 및 E)를 회전하기 위한 형식적인 단계는 다음과 같다. 예를 들면, 도 14c에 나타내는 바와 같이, 만약 모멘트 벡터들이 시계방향으로 회전될 필요가 있다면, 포지티브 y축 방향, 즉, HBIAS와 약 45°의 각도에서, 디지트 자기장(HD)를 유도하도록 포지티브 디지트 전류가 제공될 수 있다.
형식적인 단계가 개시된 후, 네거티브 워드 전류는 중지될 수 있다. 예를 들면, 도 14에서, 네거티브 워드 전류가 중지된 후에, 모멘트 벡터(D 및 E)는 포지티브 워드 전류를 인가하는 바람직한 결과인 시계 방향으로 더 회전한다.
따라서, 일시적으로 바이어스 자기장(HBIAS)을 상쇄함으로써, 강한 HBIAS에 관한 상기 기재된 문제점이 제거된다.
도 14b에서, HW는 네거티브 x축 방향에 있으므로 HBIAS와 약 135°의 각으로 있다고 가정한다. 그러나, HW의 방향은, 예를 들면, 기록 비트 라인(204)과 기록 워드 라인(206) 양쪽에서 전류의 조합을 제공함으로써 HBIAS와 둔각으로 있을 수도 있다.
본 발명의 제 1실시예에 따른 자기 모멘트를 전환하는 방법은, 메모리 셀의 자기 모멘트 벡터가 회전될 필요가 있을 때, 강한 바이어스 자기장(HBIAS)의 면전에서 MRAM 장치의 메모리셀을 액세스하도록 적용될 수 있다. 예를 들면, 본 발명의 제 2실시예에 따라, 본 발명의 제 1실시예에 따른 방법은 MRAM 장치를 토글 기록하도록 적용될 수 있어, 그것에 의해 강한 바이어스 자기장이 기록 전류를 더 낮추고 전력소모도 줄일 수 있도록 한다.
본 발명의 제 2실시예에 따라, 3개의 순차 전류 펄스가 MRAM의 메모리 셀을 기록하는데 제공되며, 메모리 셀은 강한 바이어스 자기장하에 있게 된다. 예를 들면, MRAM 장치(200)의 메모리 셀(202)이 포지티브 자화용이축(E+) 방향으로 강한 바이어스 자기장(HBIAS) 하에 있다고 가정하면, 2개의 디지트 전류 펄스와 1개의 워드 전류 펄스를 포함하는 3개의 전류 펄스가, 메모리 셀(202)을 토글 기록하는데 공급될 수 있다. 도 15는 3개의 전류 펄스의 타이밍 관계를 나타낸다. 특히, 시간(t0)에서, 아무 기록 전류도 공급되지 않는다. 시간(t1)에서, 네거티브 워드 전류(IW1)는 공급된다. 시간(t2)에서, 포지티브 디지트 전류(ID)가 공급된다. 시간(t3)에서, IW1은 차단되고 포지티브 워드 전류(IW2)가 공급된다. 시간(t4)에서, ID가 차단된다. 시간(t5)에서, IW2는 차단된다. 하나의 관점에서, IW1과 IW2는 실질적으로 동일한 크기를 갖는다. 다른 관점에서, IW1은 IW2에 관계없이 적당한 크기를 갖는다.
도 16a~16e는 본 발명의 제 2실시예에 따른 방법을 이용하는 토글 기록 메모리 셀(202)의 예를 도해한다. 도 16a~16e는 강자성층(220 및 222)의 모멘트 벡터(D 및 E)만의 위치를 각각 나타낸다. 도 16a~16e에서 자기장을 나타내는 화살표의 선들은 단지 자기장의 방향을 나타내는 것이고, 그것의 상대적인 세기를 나타내는 것은 아니다.
도 16a는 시간(t0)에서 메모리 셀(202)의 상태를 나타낸다. 강한 HBIAS 때문에, 강자성층(220 및 222)의 끝단 영역에서의 자성화는, 반시계방향으로 회전할 수 있고 각각 y축에 접근하거나 통과할 수 있는 그것의 자기 모멘트 벡터(D 및 E)와 같이 불규칙적일 수 있다.
도 16b에 나타내는 바와 같이, 시간(t1)에서, 네거티브 워드 전류(Iw1)가 공급되어, 예를 들면, HBIAS와 135°각도에서 네거티브 x축 방향으로 워드 자기장(HW1)을 생성한다.
도 16c에 나타내는 바와 같이, 시간(t2)에서, 포지티브 디지트 전류(ID)가 공급되어, 포지티브 y축 방향으로 디지트 자기장(HD)을 생성한다. 모멘트 벡터(D 및 E)는 시계방향으로 더 회전한다.
도 16d에 나타내는 바와 같이, 시간(t3)에서, 네거티브 워드 전류(IW1)는 차단되고 포지티브 워드 전류(IW2)가 공급되어, 포지티브 x축 방향으로 워드 자기장(HW2)을 생성한다. 모멘트 벡터(D 및 E)는 시계방향으로 더 회전한다.
도 16e에 나타내는 바와 같이, 시간(t4)에서 디지트 전류(ID)가 차단되고, 모멘트 벡터(D 및 E)는 시계방향으로 더 회전한다. 이제 모멘트 벡터(D)는 포지티브 자화용이축(E+) 방향에 보다 근접해 있고, 모멘트 벡터(E)는 네거티브 자화용이축(E-)방향에 보다 근접해 있다.
도 16f에 나타내는 바와 같이, 시간(T5)에서, 포지티브 워드 전류(IW2)도 차단된다. 모멘트 벡터(D 및 E)는 자화용이축에 근접한 위치에 자리 잡는다. 시간(t5) 보다 이전에 모멘트 벡터(D)가 포지티브 자화용이축(E+)방향에 보다 근접해 있고, 모멘트 벡터(E)는 네거티브 자화용이축(E-) 방향에 보다 근접해 있기 때문에, 모멘트 벡터(D)는 포지티브 자화용이축(E+) 방향에 근접한 위치에 자리 잡고, 모멘트 벡터(E)는 네거티브 자화용이축(E-) 방향에 근접한 위치에 자리 잡는다. 다시 말해서, 모멘트 벡터(D 및 E)는 도 16a에 나타내는 바와 같이 시간(t0)과 비교하여 위치를 전환하며, 메모리셀(202)의 상태가 성공적으로 전환된다.
MRAM 장치(200)의 다른 메모리셀은 상기와 같은 방법을 이용하여 기록될 수 있다.
본 발명의 제 2 실시예에 따라, 부분적으로 HBIAS를 상쇄하기 위해 네거티브 워드 자기장(HW1)을 우선 적용함으로써, 그것에 의해 모멘트 벡터(D 및 E)가 시계방향으로 회전하게 하고, 모멘트 벡터(D 및 E)는 IW1, ID 및 IW2 하에서 시계방향으로 계속 회전한다. 따라서, 강한 바이어스 자기장(HBIAS)으로 인해 잘못된 방향으로 회전하는 자기 모멘트 벡터의 문제는 작은 기록 전류(IW1, ID 및 IW2)가 적용되는 경우라도 제거된다.
본 발명의 제 3 실시예에 따라, 4개의 순차 전류 펄스가 MRAM의 메모리셀 을 기록하는데 공급되며, 여기서 메모리셀은 강한 바이어스 자기장하에 있다. 예를 들면, 만약 MRAM 장치(200)의 메모리셀(202)이 포지티브 자화용이축(E+) 방향으로 강한 바이어스 자기장(HBIAS)하에 있다면, 디지트 전류의 2개의 펄스와 워드 전류의 2개의 펄스를 포함하는 4개의 전류 펄스가 메모리셀(202)을 기록하는데 공급될 수 있다. 도 17은 4개의 전류 펄스의 타이밍 관계를 나타낸다. 특히, 시간(t0)에서, 아무 기록전류도 공급되지 않는다. 시간(t1)에서, 네거티브 워드 전류(IW1)가 공급된다. 시간(t2)에서, 포지티브 디지트 전류(ID1)가 공급된다. 시간(t3)에서, 네거티브 워드 전류(IW1)가 차단되고 포지티브 워드 전류(IW2)가 공급된다. 시간(t4)에서, 포지티브 디지트 전류(ID1)가 차단되고 네거티브 디지트 전류(ID2)가 공급된다. 시간(t)에서, 포지티브 워드 전류(IW2)가 차단된다. 시간(t6)에서, 네거티브 디지트 전류(ID2)가 차단된다. 하나의 관점에서, ID1 및 ID2 는 실질적으로 같은 크기를 갖는다. 다른 관점에서, ID1은 ID2에 독립적인 적절한 크기를 갖는다. 일 관점에서, IW1 및 IW2는 실질적으로 같은 크기를 갖는다. 다른 관점에서, IW1은 IW2에 관계없이 적절한 크기를 갖는다.
도 18a 내지 도 18g는 본 발명의 제 3 실시예에 따른 방법을 이용하는 토글 기록 메모리셀(202)의 일례를 도해한다. 도 18a~18g는 강자성층(220 및 222)의 모멘트 벡터(D 및 E)만의 위치를 각각 나타낸다. 도 18a~18g에서 자기장을 나타내는 화살표의 선들은 단지 자기장의 방향을 나타내는 것이고 그것의 상대적인 세기를 나타내는 것은 아니다.
도 18a는 시간(t0)에서 메모리셀(202)의 상태를 나타낸다. 강한 HBIAS 때문에, 강자성층(220 및 222)의 끝단 영역에서의 자성화는, 반시계방향으로 회전할 수 있고 각각 y축에 접근하거나 통과할 수 있는 그것의 자기 모멘트 벡터(D 및 E)와 같이 불규칙적일 수 있다.
도 18b에 나타내는 바와 같이, 시간(t1)에서, 네거티브 워드 전류(IW1)가 공급되어, 네거티브 x축 방향으로 워드 자기장을 생성한다. 결과로서, 모멘트 벡터(D 및 E)는 시계방향으로 회전한다.
도 18(c)에 나타내는 바와 같이, 시간(t2)에서, 포지티브 디지트 전류(ID1)가 공급되어, 포지티브 y축 방향으로 디지트 자기장(HD1)을 생성한다. 모멘트 벡터(D 및 E)는 시계방향으로 더 회전한다.
도 18(d)에 나타내는 바와 같이, 시간(t3)에서, 네거티브 워드 전류(IW1)는 차단되고, 포지티브 워드 전류(IW2)가 공급되어, 포지티브 x축 방향으로 워드 자기장(HW2)을 생성한다. 모멘트 벡터(D 및 E)는 시계방향으로 더 회전한다.
도 18e에 나타내는 바와 같이, 시간(t4)에서, 포지티브 디지트 전류(ID1)는 차단되고, 네거티브 디지트 전류(ID2)가 공급되어, 네거티브 y축 방향으로 디지트 자기장(HD2)을 생성한다. 결과로서, 모멘트 벡터(D 및 E)는 시계방향으로 더 회전한다. 이제, 모멘트 벡터(D)는 포지티브 자화용이축(E+) 방향에 보다 근접해 있고, 모멘트 벡터(E)는 네거티브 자화용이축(E-) 방향에 보다 근접해 있다.
도 18f에 나타내는 바와 같이, 시간(t5)에서, 포지티브 워드 전류(IW2)가 차단된다. 포지티브 x축 방향으로의 자기장이 보다 약하기 때문에, 모멘트 벡터(D 및 E)는 각각 y축을 향하여 회전한다. 모멘트 벡터(D)는 포지티브 자화용이축(E+) 방향에 더욱더 근접해 있고, 모멘트 벡터(E)는 네거티브 자화용이축(E-) 방향에 보다 근접하여 이동한다.
도 18g에 나타내는 바와 같이, 시간(t6)에서, 네거티브 디지트 전류(ID2)도 차단된다. 모멘트 벡터(D 및 E)는 반시계방향으로 약간 회전하지만, 시간(t6)보다 이전에 모멘트 벡터(D)는 포지티브 자화용이축(E+) 방향에 보다 근접해 있고, 모멘트 벡터(E)는 네거티브 자화용이축(E-) 방향에 보다 근접해 있기 때문에, 모멘트 벡터(D)는 포지티브 자화용이축(E+) 방향에 근접한 위치에 자리 잡고, 모멘트 벡터(E)는 네거티브 자화용이축(E-) 방향에 근접한 위치에 자리 잡는다. 다시 말하면, 모멘트 벡터(D 및 E)는 도 18a에 나타내는 바와 같이 시간(t0)과 비교하여 위치를 전환하며, 메모리셀(202)의 상태가 성공적으로 전환된다.
MRAM 장치(200)의 다른 메모리셀은 상기와 같은 방법을 이용하여 기록될 수 있다.
본 발명의 제 2실시예와 비교하여, 본 발명의 제 3실시예는 모멘트 벡터(D 및 E)를 시계방향으로 더 회전하도록 네거티브 디지트 전류(ID2)를 더 공급한다. 결과로서, 모멘트 벡터(D 및 E)는 각각의 자화용이축에 보다 근접하여 이동함으로써 기록 실패의 가능성을 더 감소시킨다. 그러므로, 본 발명의 제 3 실시예에 따라, 기록전류(IW1, ID1, IW2 및 ID2)는 본 발명의 제 2 실시예에 의해 요구되는 바와 같은 기록 전류(IW1, ID 및 IW2) 보다 한층 더 낮을 수 있다.
본 발명의 실시예들과 같이, MRAM 장치의 메모리셀을 판독하기 위한 자기 모멘트를 전환하는 방법도 또한 제공된다. 특히, 기준전류는 선택된 기준 메모리셀의 자기 모멘트를 부분적으로 전환하고, 기준 메모리셀을 통하여 전류를 감지함으로써 먼저 얻어진다. 예를 들면, 도 12 및 도 13을 참조하면, 만약 모멘트 벡터(D 및 E)가 자화용이축(E+ 및 E-)과 약 90°의 각도로 있고, 따라서 또한 모멘트 벡터(A)와 약 90°의 각도로 있으면, 메모리셀(202)의 저항은 중간값, 즉, 모멘트 벡터(D)가 모멘트 벡터(A)와 평행할 때는 메모리셀(202)의 저항보다 크고, 모멘트 벡터(D)가 모멘트 벡터(A)와 역평행할 때는 메모리셀(202)의 저항보다 낮은 값을 갖는다. 따라서, 전압이 메모리셀(202)의 양단에 인가될 경우, 또한 그곳을 통하는 전류도 중간값을 가지며, 기준전류로 사용될 수 있다. 기준 전류로 메모리셀을 통하여 판독 전류를 비교함으로써, 메모리셀의 상태가 정해질 수 있다.
본 발명의 제 4 실시예와 같이 MRAM 메모리셀을 판독하는 예가 도 19 및 도 20a~20f를 참조하여 이하에 기술되며, 이 도면들은 기준 메모리셀로서 선택된 메모리셀(202)로 기준 전류의 생성을 도해한다.
도 19는 본 발명의 제 4 실시예와 같이 기준 전류 생성을 위해 메모리셀(202)에 인가된 3개의 전류 펄스의 타이밍 관계를 나타낸다. 특히, 시간(t0)에서, 아무 전류도 공급되지 않는다. 시간(t1)에서, 네거티브 워드 전류(IW1)가 공급된다. 시간(t2)에서, 포지티브 디지트 전류(ID)가 공급된다. 시간(t3)에서, IW1는 차단되고 포지티브 워드 전류(IW2)가 공급된다. 도 19에서 시간(t4)은 이하에 기술되는 바와 같이, 기준 전류가 감지될 때 시점을 나타낸다. 시간(t5)에서, IW2가 차단된다. 시간(t6)에서, ID가 차단된다. IW1 및 IW2는 실질적으로 같은 크기를 가질 수도 또는 갖지 않을 수도 있다.
도 20a~20e는 도 19에서 3개의 전류 펄스가 인가될 때, 각각 강자성층(220 및 222)의 모멘트 벡터(D 및 E)의 위치를 도해한다. 도 20a는 시간(t0)에서 메모리셀(202)의 상태를 나타낸다. 구속된 자기 영역(208)의 모멘트 벡터(C)를 조정함으로써 바이어스 자기장(HBIAS)이 생성된다고 가정된다.
HBIAS의 결과로서, 모멘트 벡터(D 및 E)는 반시계방향으로 회전할 수 있고, 각각 y축에 근접하거나 통과할 수 있다.
도 20b에 나타내는 바와 같이, 시간(t1)에서, 네거티브 워드 전류(IW1)가 공급되어, 네거티브 x축 방향으로 워드 자기장(HW1)을 생성한다. 결과로서, 모멘트 벡터(D 및 E)는 시계방향으로 회전하고, 자화용이축(E- 및 E+)에 각각 근접한다.
도 20(c)에 나타내는 바와 같이, 시간(t2)에서, 포지티브 디지트 전류(ID)가 공급되어, 포지티브 y축 방향으로 디지트 자기장(HD)을 생성한다. 모멘트 벡터(D 및 E)는 시계방향으로 더 회전한다.
도 20(d)에 나타내는 바와 같이, 시간(t3)에서, 네거티브 워드 전류(IW1)는 차단되고, 포지티브 워드 전류(IW2)가 공급되어, 포지티브 x축 방향으로 워드 자기장(HW2)을 생성한다. 모멘트 벡터(D 및 E)는 시계방향으로 더 회전하고, 자화용이축(E+ 및 E-)과 양쪽 다 약 90°의 각도로 있다.
그 다음에, 도형으로 나타내지 않은 시간(t4)에서, 메모리셀(202)을 통한 전류가 기준전류로서 감지된다.
도 20e에 나타내는 바와 같이, 시간(t5)에서, 포지티브 워드 전류(IW2)가 차단된다. 결과로서, 모멘트 벡터(D 및 E)는 반시계방향으로 회전한다. 이제 모멘트 벡터(D)는 네거티브 자화용이축(E-) 방향에 보다 근접해 있고, 모멘트 벡터(E)는 포지티브 자화용이축(E+) 방향에 보다 근접해 있다.
도 20f에 나타내는 바와 같이, 시간(T6)에서, 디지트 전류(ID)도 차단된다. 모멘트 벡터(D 및 E)는 자화용이축에 근접한 위치에 자리 잡는다. 시간(t5) 보다 이전에 모멘트 벡터(D)는 네거티브 자화용이축(E-) 방향에 보다 근접해 있고, 모멘트 벡터(E)가 포지티브 자화용이축(E+) 방향에 보다 근접해 있기 때문에, 모멘트 벡터(D 및 E)는 도 20a에 나타내는 바와 같이 시간(t0)에서 각각의 위치로 돌아간다.
그리고 시간(t4)에서 얻어진 기준전류는 메모리셀을 통하여 판독될 전류와 비교하기 위하여 사용될 수 있다. 만약 메모리셀을 통하여 판독될 전류가 기준전류 보다 작을 경우에는, 메모리셀(202)의 높은 저항은 "1" 비트를 나타내는 것이라고 가정하면, 판독될 메모리셀은 그 속에 저장된 "1"의 비트를 갖는 것으로 판단될 수 있다. 만약 메모리셀을 통하여 판독될 전류가 기준 전류보다 클 경우에는, 판독될 메모리셀은 그 속에 저장된 "0"의 비트를 갖는 것으로 판단될 수 있다. 메모리셀(202)은 또한 시간(t6) 이후에 그곳을 통하는 전류를 감지하고 그 감지된 전류를 기준전류와 비교함으로써 판독될 수 있다.
본 발명의 제 4 실시예와 같은 방법의 예의 상기 설명에서, 바이어스 자기장(HBIAS)은 존재하는 것으로 가정하였다. 제 4 실시예와 같은 방법이 그것에 한정되지 않는 것은 물론이다. 예를 들면, 만약 HBIAS가 없을 경우, 네거티브 워드 전류(IW1)가 불필요할 수도 있고, 포지티브 디지트 전류(ID)와 포지티브 워드 전류(IW1) 만이 필요로 된다. 또한 모멘트 벡터(D 및 E)는 기준전류를 측정하기 위해 자화용이축(E+ 및 E-)과 약 90°의 각으로 있어야만 하는 것도 아니라는 것은 물론이다. 오히려, 메모리셀이 그 속에 저장된 "0" 또는 "1" 비트를 가질 때, 만약 기준전류가 메모리셀을 통하여 판독하는 전류와 충분히 다르다고 하면, 모멘트 벡터(D 및 E)는 기준전류를 측정하기 위해 자화용이축과 임의의 각으로 있을 수도 있다. 더욱이, 도 19 및 도 20a~20f에 나타내는 것에 더하여, 모멘트 벡터(D 및 E)가 기준전류를 측정하기 위해 바람직한 위치로 회전하는 한, 비트 라인(204)을 기록하고 워드 라인(206)을 기록하기 위하여 전류가 어떠한 방식으로든 공급될 수 있다는 것은 물론이다.
본 발명의 실시예들의 상기 설명에서, 메모리셀을 위에서 볼 경우, 자성층(220 및 222)의 모멘트 벡터(D 및 E)가 시계방향으로 회전하는 방식으로 전류가 공급되는 것으로 편의상 가정하였다. 그렇지만, 모멘트 벡터(D 및 E)가 양 방향 모두로 회전할 수 있음은 물론이다. 예를 들면, 또한 본 발명의 제 1실시예와 같이, 모멘트 벡터(D 및 E)가 반시계방향으로 성공적으로 회전하도록 하기 위해, 네거티브 디지트 전류가 공급된 후에 포지티브 워드 전류가 공급될 수 있다. 또한 본 발명의 제 2실시예와 같이, 메모리셀(202)을 기록하기 위한 3개의 펄스는 순차적으로 공급된 네거티브 디지트 전류, 포지티브 워드 전류 및 포지티브 디지트 전류를 포함할 수 있다. 또한 본 발명의 제 3실시예와 같이, 메모리셀(202)을 기록하기 위한 4개의 전류 펄스는 순차적으로 공급된 네거티브 디지트 전류, 포지티브 워드 전류, 포지티브 디지트 전류 및 네거티브 워드 전류를 포함할 수 있다. 또한 본 발명의 제 4실시예와 같이, 3개의 펄스는, 포지티브 디지트 전류 이후에 차단된 포지티브 워드 전류와 함께, 네거티브 디지트 전류, 포지티브 워드 전류 및 포지티브 디지트 전류를 포함할 수 있다.
상기 설명에서, 자화용이축(E+ 및 E-)은 x축 및 y축과 약 45°의 각으로 있는 것으로 가정하였다. 그렇지만, 자화용이축은 x축 및 y축과 특정한 각으로 있어야만 하는 것은 아니지만, x축 또는 y축과 어떠한 각으로 있을 수도 있음은 물론이다. 본 기술분야에서 숙련된 자는 본 발명의 실시예와 같은 방법이 적절하게 변경될 수 있음을 인식해야 한다. 예를 들면, 본 발명의 제 2 실시예와 같이, 자유 자기 영역의 자화용이축이 워드 라인 및 디지트 라인과 임의의 각으로 있을 경우, 3개의 순차 전류 펄스가 메모리셀을 기록하기 위해 공급될 수 있으며, 3개의 펄스의 각각은 워드 전류 또는 디지트 전류 단독이라기보다는 워드 전류와 디지트 전류 양쪽의 조합이다. 또 다른 예로는, 본 발명의 제 3 실시예와 같이, 자유 자기 영역의 자화용이축이 워드 라인 및 디지트 라인과 임의의 각으로 있을 경우, 4개의 순차 전류 펄스는 메모리셀을 기록하기 위하여 공급될 수 있으며, 4개의 펄스의 각각은 워드 전류와 디지트 전류 양쪽의 조합이다.
본 발명의 실시예들과 같은 방법은 메모리셀(202) 또는 MRAM 장치(200)와 같은 구조를 갖는 메모리셀 또는 메모리 장치에 뿐만 아니라, 메모리셀이 자유 자성층의 단일층 또는 상기된 바와 같이 3층 이상을 포함하는 자유 자기 영역을 갖는 MRAM 장치를 기록하는 데에도 또한 적용가능함은 물론이다.
본 발명의 범위 또는 사상을 벗어남이 없이 공개된 과정에서 다양한 수정과 변화가 이루어질 수 있음은 당해 기술분야에서 숙련된 자들에게 명백할 것이다. 본 발명의 다른 실시예들은 여기에 공개된 발명의 명세서 및 실행의 고려로부터 당해 기술분야에서 숙련된 자들에게 명백할 것이다. 명세서 및 실시예는 단지 예시로 고려된 것일 뿐이며, 본 발명의 진정한 범위와 사상은 이하의 청구항에 의하여 나타내어진다.
메모리셀 또는 MRAM 장치와 같은 구조를 갖는 메모리셀 또는 메모리 장치에 뿐만 아니라, 메모리셀이 자유 자성층의 단일층 또는 상기된 바와 같이 3층 이상을 포함하는 자유 자기 영역을 갖는 MRAM 장치를 기록하는 데에도 적용가능하다.

Claims (47)

  1. 자기 저항 랜덤 액세스 메모리 장치의 메모리셀을 기록하는 방법에 있어서,
    제 1방향으로 제 1자기장을 공급하고,
    상기 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하고,
    상기 제 1자기장을 차단하고,
    상기 제 1방향에 반대인 제 3방향으로 제 3자기장을 공급하고,
    상기 제 2자기장을 차단하고,
    상기 제 3자기장을 차단하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  2. 제 1항에 있어서,
    상기 메모리셀을 바이어스 자기장에 종속시키는 것을 더 포함하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 90°보다 큰 각도에서 상기 제 1자기장을 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 90°보다 작은 각도에서 상기 제 2자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  3. 제 1항에 있어서,
    상기 메모리셀을 바이어스 자기장에 종속시키는 것을 더 포함하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 135° 각도에서 상기 제 1자기장을 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 45° 각도에서 상기 제 2자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  4. 제 1항에 있어서,
    상기 메모리셀은 자유 자기 영역과, 구속된(pinned) 자기 영역과, 상기 자유 자기 영역과 상기 구속된 자기 영역 사이의 터널링 장벽을 포함하고,
    상기 구속된 자기 영역은 상기 자유 자기 영역에서, 상기 자유 자기 영역의 자화용이축과 같은 방향에 있는 바이어스 자기장을 생성하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 135°각도에서 상기 제 1자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  5. 제 1항에 있어서,
    상기 메모리셀은 제 1기록라인 및 제 2기록라인에 대응하며, 상기 제 1기록라인 및 제 2기록라인은 서로 수직이고,
    상기 제 1자기장을 공급하고, 상기 제 2자기장을 공급하며, 상기 제 3자기장을 공급한다는 것은 상기 제 1 및 제 2기록라인에 전류를 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  6. 제 1항에 있어서,
    상기 메모리셀은 제 1기록라인 및 제 2기록라인에 대응하며, 상기 제 1기록라인 및 제 2기록라인은 서로 수직이고,
    상기 제 1자기장을 공급한다는 것은 상기 제 1기록라인에 제 1전류를 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 제 2기록라인에 제 2전류를 공급하는 것을 포함하고,
    상기 제 3자기장을 공급한다는 것은 상기 제 1기록라인에 제 3전류를 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  7. 제 1항에 있어서,
    상기 제 3자기장을 공급한다는 것은 상기 제 1자기장과 같은 크기를 가지는 제 3자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  8. 자기 저항 랜덤 액세스 메모리 장치의 메모리셀을 기록하는 방법에 있어서,
    제 1방향으로 제 1자기장을 공급하고,
    상기 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하고,
    상기 제 1자기장을 차단하고,
    상기 제 1방향에 반대인 제 3방향으로 제 3자기장을 공급하고,
    상기 제 2자기장을 차단하고,
    상기 제 2방향에 반대인 제 4방향으로 제 4자기장을 공급하고,
    상기 제 3자기장을 차단하고,
    상기 제 4자기장을 차단하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  9. 제 8항에 있어서,
    상기 메모리셀을 바이어스 자기장에 종속시키는 것을 더 포함하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 90°보다 큰 각도에서 상기 제 1자기장을 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 90°보다 작은 각도에서 상기 제 2자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  10. 제 8항에 있어서,
    상기 메모리셀을 바이어스 자기장에 종속시키는 것을 더 포함하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 135°각도에서 상기 제 1자기장을 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 45°각도에서 상기 제 2자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  11. 제 8항에 있어서,
    상기 메모리셀은 자유 자기 영역과, 구속된 자기 영역과, 상기 자유 자기 영역과 상기 구속된 자기 영역 사이의 터널링 장벽을 포함하고,
    상기 구속된 자기 영역은 상기 자유 자기 영역에서, 상기 자유 자기 영역의 자화용이축과 같은 방향에 있는 바이어스 자기장을 생성하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 135°각도에서 상기 제 1자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  12. 제 8항에 있어서,
    상기 메모리셀은 제 1기록라인 및 제 2기록라인에 대응하며, 상기 제 1기록라인 및 제 2기록라인은 서로 수직이고,
    상기 제 1자기장을 공급하고, 상기 제 2자기장을 공급하며, 상기 제 3자기장을 공급하고, 상기 제 4자기장을 공급한다는 것은 상기 제 1 및 제 2기록라인에 전류를 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  13. 제 8항에 있어서,
    상기 메모리셀은 제 1기록라인 및 제 2기록라인에 대응하며, 상기 제 1기록라인 및 제 2기록라인은 서로 수직이고,
    상기 제 1자기장을 공급한다는 것은 상기 제 1기록라인에 제 1전류를 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 제 2기록라인에 제 2전류를 공급하는 것을 포함하고,
    상기 제 3자기장을 공급한다는 것은 상기 제 1기록라인에 제 3전류를 공급하는 것을 포함하고,
    상기 제 4자기장을 공급한다는 것은 상기 제 2기록라인에 제 4전류를 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  14. 제 8항에 있어서,
    상기 제 3자기장을 공급한다는 것은 상기 제 1자기장과 같은 크기를 가지는 상기 제 3자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  15. 제 8항에 있어서,
    상기 제 4자기장을 공급한다는 것은 상기 제 2자기장과 같은 크기를 가지는 상기 제 4자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치의 메모리셀 기록방법.
  16. 복수의 워드 라인 중 하나와 복수의 디지트 라인 중 하나에 각각 대응하는 복수의 메모리셀을 포함하는 자기 저항 랜덤 액세스 메모리 장치를 기록하는 방법에 있어서,
    제 1방향으로 제 1자기장을 공급하고,
    상기 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하고,
    상기 제 1자기장을 차단하고,
    상기 제 1방향에 반대인 상기 제 3방향으로 제 3자기장을 공급하고,
    상기 제 2자기장을 차단하고,
    상기 제 3자기장을 차단함으로써 상기 메모리셀 중 하나를 기록하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  17. 제 16항에 있어서,
    상기 메모리셀을 바이어스 자기장에 종속시키는 것을 더 포함하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 90°보다 큰 각도에서 상기 제 1자기장을 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 90°보다 작은 각도에서 상기 제 2자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  18. 제 16항에 있어서,
    상기 메모리셀을 바이어스 자기장에 종속시키는 것을 더 포함하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 135°각도에서 상기 제 1자기장을 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 45°각도에서 상기 제 2자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  19. 제 16항에 있어서,
    상기 메모리셀 중 하나는 자유 자기 영역과, 구속된 자기 영역과, 상기 자유 자기 영역과 상기 구속된 자기 영역 사이의 터널링 장벽을 포함하고,
    상기 구속된 자기 영역은 상기 자유 자기 영역에서, 상기 자유 자기 영역의 자화용이축과 같은 방향에 있는 바이어스 자기장을 생성하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 135°각도에서 상기 제 1자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  20. 제 16항에 있어서,
    상기 제 1자기장을 공급하고, 상기 제 2자기장을 공급하며, 상기 제 3자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인에 전류를 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  21. 제 16항에 있어서,
    상기 제 1자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인 중 하나에 제 1전류를 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인 중 하나에 제 2전류를 공급하는 것을 포함하고,
    상기 제 3자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인 중 하나에 제 3전류를 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  22. 제 16항에 있어서,
    상기 제 3자기장을 공급한다는 것은 상기 제 1자기장과 같은 크기를 가지는 제 3자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  23. 제 16항에 있어서,
    상기 자기 저항 랜덤 액세스 메모리 장치의 다른 메모리셀을 기록하는 것을 더 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  24. 복수의 워드 라인 중 하나와 복수의 디지트 라인 중 하나에 각각 대응하는 복수의 메모리셀을 포함하는 자기 저항 랜덤 액세스 메모리 장치를 기록하는 방법에 있어서,
    제 1방향으로 제 1자기장을 공급하고,
    상기 제 1방향에 수직인 제 2방향으로 제 2자기장을 공급하고,
    상기 제 1자기장을 차단하고,
    상기 제 1방향에 반대인 제 3방향으로 제 3자기장을 공급하고,
    상기 제 2자기장을 차단하고,
    상기 제 2방향에 반대인 제 4방향으로 상기 제 4자기장을 공급하고,
    상기 제 3자기장을 차단하고,
    상기 제 4자기장을 차단함으로써 상기 메모리셀 중 하나를 기록하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  25. 제 24항에 있어서,
    상기 메모리셀을 바이어스 자기장에 종속시키는 것을 더 포함하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 90°보다 큰 각도에서 상기 제 1자기장을 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 90°보다 작은 각도에서 상기 제 2자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  26. 제 24항에 있어서,
    상기 메모리셀을 바이어스 자기장에 종속시키는 것을 더 포함하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 135° 각도에서 상기 제 1자기장을 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 45° 각도에서 상기 제 2자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  27. 제 24항에 있어서,
    상기 메모리셀 중 하나는 자유 자기 영역과, 구속된 자기 영역과, 상기 자유 자기 영역과 상기 구속된 자기 영역 사이의 터널링 장벽을 포함하고,
    상기 구속된 자기 영역은 상기 자유 자기 영역에서, 상기 자유 자기 영역의 자화용이축과 같은 방향에 있는 바이어스 자기장을 생성하고,
    상기 제 1자기장을 공급한다는 것은 상기 바이어스 자기장의 방향으로 135°각도에서 상기 제 1자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  28. 제 24항에 있어서,
    상기 제 1자기장을 공급하고, 상기 제 2자기장을 공급하며, 상기 제 3자기장을 공급하고, 상기 제 4자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인에 전류를 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  29. 제 24항에 있어서,
    상기 제 1자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인 중 하나에 제 1전류를 공급하는 것을 포함하고,
    상기 제 2자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인 중 하나에 제 2전류를 공급하는 것을 포함하고,
    상기 제 3자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인 중 하나에 제 3전류를 공급하는 것을 포함하고,
    상기 제 4자기장을 공급한다는 것은 대응하는 워드 라인 및 디지트 라인 중 하나에 제 4전류를 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  30. 제 24항에 있어서,
    상기 제 3자기장을 공급한다는 것은 상기 제 1자기장과 같은 크기를 가지는 상기 제 3자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  31. 제 24항에 있어서,
    상기 제 3자기장을 공급한다는 것은 상기 제 2자기장과 같은 크기를 가지는 상기 제 3자기장을 공급하는 것을 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  32. 제 24항에 있어서,
    상기 자기 저항 랜덤 액세스 메모리 장치의 다른 메모리셀을 기록하는 것을 더 포함하는 것을 특징으로 하는 자기 저항 랜덤 액세스 메모리 장치 기록방법.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
KR1020060073524A 2005-08-03 2006-08-03 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법 Expired - Fee Related KR100915975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073524A KR100915975B1 (ko) 2005-08-03 2006-08-03 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60/704,885 2005-08-03
US11/338,653 2006-01-25
KR1020060073524A KR100915975B1 (ko) 2005-08-03 2006-08-03 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Publications (2)

Publication Number Publication Date
KR20070017043A KR20070017043A (ko) 2007-02-08
KR100915975B1 true KR100915975B1 (ko) 2009-09-10

Family

ID=43650919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073524A Expired - Fee Related KR100915975B1 (ko) 2005-08-03 2006-08-03 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Country Status (1)

Country Link
KR (1) KR100915975B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071443A (ko) * 2000-12-25 2002-09-12 가부시끼가이샤 도시바 자기 랜덤 액세스 메모리
KR20040058244A (ko) * 2001-10-16 2004-07-03 모토로라 인코포레이티드 스캘러블 mram 소자에의 기록
KR20050013215A (ko) * 2002-06-18 2005-02-03 모토로라 인코포레이티드 감소된 스위칭 필드를 갖는 자기저항식 랜덤 액세스 메모리
KR100568542B1 (ko) 2004-08-19 2006-04-07 삼성전자주식회사 자기 램 소자의 기록방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071443A (ko) * 2000-12-25 2002-09-12 가부시끼가이샤 도시바 자기 랜덤 액세스 메모리
KR20040058244A (ko) * 2001-10-16 2004-07-03 모토로라 인코포레이티드 스캘러블 mram 소자에의 기록
KR20050013215A (ko) * 2002-06-18 2005-02-03 모토로라 인코포레이티드 감소된 스위칭 필드를 갖는 자기저항식 랜덤 액세스 메모리
KR100568542B1 (ko) 2004-08-19 2006-04-07 삼성전자주식회사 자기 램 소자의 기록방법

Also Published As

Publication number Publication date
KR20070017043A (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
US6654278B1 (en) Magnetoresistance random access memory
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US5982660A (en) Magnetic memory cell with off-axis reference layer orientation for improved response
US8379429B2 (en) Domain wall motion element and magnetic random access memory
KR100835275B1 (ko) 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US20090039450A1 (en) Structure of magnetic memory cell and magnetic memory device
US7173848B2 (en) Magnetic random access memory with memory cell stacks having more than two magnetic states
US20080055792A1 (en) Memory cells and devices having magnetoresistive tunnel junction with guided magnetic moment switching and method
US6205051B1 (en) Stabilized magnetic memory cell
US7577017B2 (en) High-bandwidth magnetoresistive random access memory devices and methods of operation thereof
US20100277971A1 (en) Method for reducing current density in a magnetoelectronic device
US7859069B2 (en) Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
KR20030027690A (ko) 자기 메모리 장치
JP4668864B2 (ja) 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法
US20040066668A1 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
WO2007067832A2 (en) Mram with a write driver and method therefor
TWI415124B (zh) 磁性隨機存取記憶體
US20070195593A1 (en) Structure of magnetic memory cell and magnetic memory device
KR100915975B1 (ko) 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법
JP2005510052A6 (ja) デジタル磁気メモリセルユニットにおける交換結合している層システムを均一に磁化する方法
US7061795B2 (en) Magnetic random access memory device
Zheng et al. Spin flop switching of the guided synthetic antiferromagnet MRAM
US20070285978A1 (en) Magnetic memory and method of spin injection

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060803

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20071011

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060803

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090131

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090731

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090831

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090901

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120808

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120808

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130812

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130812

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140808

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150810

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150810

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160811

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170814

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170814

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200611