[go: up one dir, main page]

KR100904352B1 - 비휘발성 메모리 장치에서의 다중 레벨 프로그래밍 - Google Patents

비휘발성 메모리 장치에서의 다중 레벨 프로그래밍 Download PDF

Info

Publication number
KR100904352B1
KR100904352B1 KR1020077022130A KR20077022130A KR100904352B1 KR 100904352 B1 KR100904352 B1 KR 100904352B1 KR 1020077022130 A KR1020077022130 A KR 1020077022130A KR 20077022130 A KR20077022130 A KR 20077022130A KR 100904352 B1 KR100904352 B1 KR 100904352B1
Authority
KR
South Korea
Prior art keywords
memory
write operation
word line
block
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020077022130A
Other languages
English (en)
Other versions
KR20070112224A (ko
Inventor
디 리
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20070112224A publication Critical patent/KR20070112224A/ko
Application granted granted Critical
Publication of KR100904352B1 publication Critical patent/KR100904352B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 프로그래밍 방법은 비휘발성 메모리 장치에서 메모리 블럭의 하위 페이지를 초기에 프로그래밍함으로써 프로그램 교란을 최소화한다. 메모리 블럭의 상위 페이지는 그 다음에 프로그래밍된다.
Figure 112007069751111-pct00001
다중 레벨 문턱 전압, 다중 레벨 프로그래밍

Description

비휘발성 메모리 장치에서의 다중 레벨 프로그래밍{MULTIPLE LEVEL PROGRAMMING IN A NON-VOLATILE MEMORY DEVICE}
본 발명은 일반적으로 메모리 장치들과 관련되어 있고, 특히 본 발명은 비휘발성 메모리 장치들과 관련되어 있다.
통상적으로 컴퓨터들 또는 그외의 전자 장치들의 내부 반도체 집적 회로들로서 메모리 장치들이 제공된다. 랜덤 액세스 메모리(RAM), 읽기 전용 메모리(ROM), 다이나믹 랜덤 액세스 메모리(DRAM), 동기식 다이나믹 랜덤 액세스 메모리(SDRAM) 및 플래시 메모리를 포함하는 많은 상이한 종류의 메모리들이 있다.
플래시 메모리 장치들은 광범위의 전자적인 응용들에 비휘발성 메모리의 대중적인 소스(source)로 개발되었다. 플래시 메모리 장치들은 통상적으로 높은 메모리 밀도, 높은 신뢰성 및 낮은 전력 소모를 가능하게 하는 한 개의 트랜지스터 메모리 셀(one-transistor memory cell)을 사용한다. 플래시 메모리에 대한 통상적인 사용은 개인용 컴퓨터들, 개인용 디지털 보조수단들(PDAs), 디지털 카메라 및 무선 전화들이다. 기본적 입력/출력 시스템(BIOS)과 같은 시스템 데이터 및 프로그램 코드는 통상적으로 개인용 컴퓨터 시스템에 사용하기 위해 플래시 메모리 장치들에 저장된다.
전자 시스템의 성능 및 복잡성이 증가함에 따라서, 시스템에서의 추가적인 메모리에 대한 요구 또한 증가한다. 그러나, 시스템의 비용을 계속해서 줄이기 위해서, 부품 수는 최소로 유지되어야 했다. 이것은 집적 회로의 메모리 밀도를 증가시킴으로써 달성될 수 있다.
메모리 밀도는 플로팅 게이트(floating gate) 셀들 사이의 간격을 줄이고 셀들의 크기를 감소시킴으로써 증가시킬 수 있다. 추가적으로, 멀티 레벨 셀(MLC)들을 사용하는 것에 의해 추가적인 셀들을 부가하지 않고도, 그리고/또는 다이(die)의 크기를 증가시키지 않고도 집적 회로상에 저장되는 데이터의 양을 증가시킬 수 있다. MLC 방법은 각 메모리 셀에 둘 이상의 데이터 비트를 저장한다.
MLC는 셀당 다중 문턱(multiple threshold) 레벨을 사용하기 위해서 문턱 전압(threshold voltage)의 엄격한 제어를 요구한다. 가까이 배치된 비휘발성 메모리 셀들, 특히 MLC에서의 한가지 문제점은, 플로팅 게이트와 플로팅 게이트간의 용량성 결합에 의해 셀들 사이에 간섭이 야기되는 것이다. 하나의 셀이 프로그램됨에 따라서, 간섭은 인접 셀들의 문턱 전압을 시프트 시킨다. 이것은 프로그램되기를 원치 않는 셀들을 프로그램하는 프로그램 교란 조건으로 지칭된다.
이 문제를 줄이기 위해서 사용되어온 한가지 방법은 임의의 셀에 대한 상위 페이지(upper page) 프로그래밍 전에 첫번째 셀에 인접한 셀들에 대해 하위 페이지(lower page)(즉, 낮은 문턱 전압) 프로그래밍을 수행하는 것이다. 따라서, 상위 페이지 프로그래밍이 수행될 때, 영향받은 셀의 문턱 전압은 재조정되려하기 때문에 간섭이 줄어든다. 그러나, 이 프로그래밍 방법은 프로그래밍 공정에 복잡성 을 야기한다.
전술한 이유들로 인하여, 그리고 본 명세서를 읽고 이해하여 본 기술 분야에 통상적인 지식을 가진 자에게는 명백하게 될, 아래에 기술될 그외의 이유들로 인하여, 본 기술 분야에는 프로그램 교란을 감소시키면서, 다중 레벨의 비휘발성 메모리 셀들을 프로그래밍하는 덜 복잡한 방법에 대한 요구가 존재한다.
<개요>
플래시 메모리들과 관련된 전술한 문제들 및 그외의 문제들은 본 발명에 의해서 언급되었고, 이하의 명세서를 읽고 학습함으로써 이해될 수 있을 것이다.
본 발명은 다중 레벨의, 비휘발성 메모리 장치를 프로그래밍하는 방법을 포함한다. 메모리 장치는 복수의 메모리 블럭으로 조직된 메모리 셀들을 가진다. 각 메모리 블럭은 비트라인 열들(bit line columns)과 워드라인 행들(word line rows)을 갖는다.
상기 방법은 처음에 복수의 메모리 블럭들 중 첫번째 메모리 블럭의 하위 페이지를 프로그래밍한다. 하위 페이지 프로그래밍은 첫번째 메모리 블럭의 최하위 워드라인에서 시작하고, 워드라인이 증가하는 방향으로 첫번째 메모리 블럭의 전체 하위 페이지가 프로그래밍될 때까지 계속한다. 그 다음에 첫번째 메모리 블럭의 상위 페이지가 프로그래밍된다. 이 프로그래밍은 첫번째 메모리 블럭의 최하위 워드라인에서 시작하고, 워드라인이 증가하는 방향으로 첫번째 메모리 블럭의 전체 상위 페이지가 프로그래밍될 때까지 계속한다.
본 발명의 보다 상세한 실시예는 변형된 범주의 방법들 및 장치를 포함한다.
도 1은 본 발명의 NAND 플래시 메모리 어레이(array)를 위한 일 실시예의 간략화된 개략도이다.
도 2는 메모리 장치의 다중 레벨 프로그래밍을 위한 본 발명의 방법의 일 실시예를 도시하는 도면이다.
도 3은 도 2의 다중 레벨 프로그래밍 방법 실시예에 따른 비휘발성 메모리 어레이의 간략화된 회로도를 도시한다.
도 4는 도 2의 다중 레벨 프로그래밍 실시예에 따른 문턱 전압의 일련의 표들을 도시한다.
도 5는 본 발명의 전자 시스템의 일 실시예의 블럭도를 도시한다.
<상세한 설명>
이하 본 발명의 상세한 설명에서는, 본 명세서의 부분을 형성하는 첨부하는 도면이 참조될 것이며, 이 도면들은 본 발명이 구현될 수 있는 구체적인 실시예들을 예로서 도시한다. 도면들에서, 유사한 숫자들은 실질적으로 여러 도면에 걸쳐서 유사한 구성 요소들을 기술한다. 이러한 실시예들은 본 기술분야에 통상적인 지식을 가진 자들이 본 발명을 실행할 수 있도록 충분히 자세히 기술된다. 그외의 실시예들이 이용될 수 있으며, 본 발명의 범주를 벗어나지 않으면서 구조적, 논리적 및 전기적 변경을 행할 수 있다. 따라서, 이하의 상세 설명은 제한적인 의미에 서 고려되어서는 안되며, 본 발명의 범주는 첨부된 특허 청구 범위 및 그 등가물에 의해서만 정의된다.
도 1은 본 발명의 반도체 NAND 플래시 메모리 어레이에 대한 일 실시예의 간략화된 개략도를 도시한다. 본 발명이 NAND 플래시에 한정되지 않고 그외의 플래시 구조들(예를 들면, NOR, AND) 및 전기적으로 소거가능하고 프로그램가능한 읽기 전용 메모리(EEPROM)과 같은 그외의 비휘발성 메모리 기술에 사용될 수 있으므로, 이 메모리 어레이는 단지 예시의 목적을 위한 것일 뿐이다.
도 1의 메모리 어레이는, 명료함을 위하여, 메모리 어레이에 통상적으로 요구되는 모든 구성요소들을 전부 도시하지는 않았다. 예를 들어, 실제로 요구되는 비트라인의 수는 메모리 밀도와 칩(chip) 구조에 따르지만, 오직 3개의 비트라인만이 도시되어 있다(BL1, BL2 및 BLN). 비트라인들은 이어서 (BL1-BLN)로서 지칭 된다. 비트라인들(BL1-BLN)은 결국 각 셀의 상태를 검출하는 감지 증폭기(sense amplifier)(도시되지 않음)에 연결된다.
어레이는 연속 스트링(series string)(104, 105) 내에 정렬된 플로팅 게이트 셀들(101)의 어레이로 이루어진다. 각각의 플로팅 게이트 셀(101)들은 각각의 연속 체인(series chain)(104, 105) 상에서 드레인과 소스가 결합된다. 다중 연속 스트링들(104, 105)을 가로질러 걸쳐있는 워드라인(word line)(WL0-WLN)은 그들의 동작을 제어하기 위해 행(row)의 모든 플로팅 게이트 셀의 제어 게이트들에 연결된다. 일 실시예에서, 하나의 어레이는 32개의 워드라인들로 이루어져 있다. 그러나, 본 발명은 임의의 하나의 워드라인 수량에 한정되지 않는다.
동작시에, 워드라인들(WL0-WLN)은 연속 체인내(104, 105)에서, 기입되거나 또는 그로부터 판독되어질 개별적인 플로팅 게이트 메모리 셀들을 선택하고 각각의 연속 스트링(104, 105)내의 나머지 플로팅 게이트 메모리 셀들은 패스 쓰루 모드(pass through mode)로 동작시킨다. 플로팅 게이트 셀들의 각각의 연속 스트링(104, 105)은 소스 선택 게이트(116, 117)에 의해 소스 라인(106)에 연결되고, 드레인 선택 게이트(112, 113)에 의해 개별적인 비트라인(BL1-BLN)에 연결된다. 소스 선택 게이트들(116, 117)은 그들의 제어 게이트들에 연결된 소스 선택 게이트 제어 라인 SG(S)(118)에 의해 제어된다. 드레인 선택 게이트들(112, 113)은 드레인 선택 게이트 제어 라인 SG(D)(114)에 의해 제어된다.
도 1의 실시예에서는, 어레이의 선두(즉, WL0)는 페이지의 선두이고 어레이의 바닥(즉, WLN)은 페이지의 바닥이다. 그러나, WL0는 또한 워드라인 번호들이 페이지의 바닥에서 시작하여 페이지의 선두쪽으로 증가할 수 있으므로, 이러한 표시는 단지 예시의 목적을 위한 것이다.
각각의 셀은 셀당 단일 비트(single bit per cell)(즉, 단일 레벨 셀-SLC) 또는 셀당 다중 비트(multi bits per cell)(즉, 다중 레벨 셀-MLC)로써 프로그래밍될 수 있다. 각각의 셀의 문턱 전압(Vt)은 셀내에 저장되는 데이터를 결정한다. 예를 들어, 단일 레벨 셀에서는, 0.50V의 Vt는 프로그램된 셀을 가리킬 수 있고, -0.50V의 Vt는 소거된(erased) 셀을 가리킬 수 있다. 다중 레벨 셀은 각각이 상이한 상태를 나타내는 복수의 Vt 윈도우들(windows)을 가질 수 있다. 다중 레벨 셀들 은 셀에 저장된 특정 전압 구간에 비트 패턴을 할당함으로써 전통적인 플래시(flash) 셀의 아날로그적 성질을 이용할 수 있다. 이 기술은 셀에 할당된 전압 구간의 양에 따라 셀당 2개 이상의 비트들을 저장할 수 있게 한다.
예를 들어, 셀에는 각 범위에 대해 200mV인 서로 다른 4개의 전압 구간을 할당할 수 있다. 통상적으로, 각 구간 사이에 0.2V에서 0.4V의 데드 스페이스(dead space) 또는 마진(margin)이 존재한다. 만약 셀에 저장된 전압이 제1 구간 내에 있으면, 셀은 01을 저장한다. 만약 전압이 제2 구간 내에 있으면, 셀은 00을 저장한다. 이것은 셀에 이용되는 많은 구간들에 대해 계속된다.
본 발명의 실시예는 셀당 2비트로 제한되지 않는다. 일부 실시예에서는 셀에 따라 구별되어 질 수 있는 서로 다른 전압 구간들의 수에 따라 셀당 2비트 이상을 저장할 수 있다.
통상적인 종래 기술의 프로그래밍 동작 중에는, 프로그램되어질 플래시 메모리 셀에 대해 선택된 워드라인은, 일 실시예에서는, 16V보다 큰 전압에서 프로그래밍 펄스를 사용하여 바이어스 된다. 그 다음에 0V의 워드라인 전압을 사용한 검증 동작이 수행되어 플로팅 게이트가 적당한 전압(예를 들면, 0.5V) 상태인지를 판정한다. 나머지 셀들에 대해서 선택되지 않은 워드라인들은 통상적으로 프로그램 동작 중에 대략 10V의 전압에서 바이어스된다. 일 실시예에서는, 선택되지 않은 워드라인 전압들은 접지전위(ground potential)보다 큰 임의의 전압일 수 있다. 메모리 셀들의 각각은 실질적으로 마찬가지의 방식으로 프로그램된다.
통상적인 메모리 블럭은 64페이지들의 단일 레벨 셀들로 이루어질 수 있다. MLC 메모리 블럭은 통상적으로 128페이지로 이루어진다. 이 페이지들 중 하나가 액세스 되면, 블럭 내의 나머지 페이지들은 교란상태를 경험할 수 있다. 이것은 판독 및 기입 액세스의 양쪽 모두에서 발생한다. 양쪽 모두의 경우에, 페이지들은, 이 페이지들 중 어느 한 페이지가 프로그램/판독 될 때마다 더 높은 프로그래밍/판독 전압들을 경험할 수 있는 공통 워드라인들 및 비트라인들을 공유한다.
도 2는 메모리 장치의 다중 레벨 프로그래밍에 대한 본 발명의 방법의 일 실시예를 도시하는 도면이다. 이 도면은 장치의 셀들 및 페이지들이 프로그램되는 순서를 보여준다. 명료성을 위해서, 오직 8개의 셀들(즉, 4개의 워드라인들)만이 논의된다. 그러나, 본 방법은 메모리 워드라인들의 전체 블럭을 포함하기 위해서 반복된다. 이 개념은 이어지는 도 3을 참조하여 예시되고 논의된다.
도 2의 도면의 각 행은 도 1에 도시된 셀들(1-8)의 각각에 대한 기입 동작을 도시한다. 각 열(200, 201)은 프로그램되고 있는 페이지(즉, 제1 또는 제2)를 도시한다. 각 페이지(200, 201) 내에는 기입 동작의 순서를 나타내는 원숫자(circled number)들이 있다.
제1 기입 동작에서는, 데이터의 일 비트가 메모리 셀(1)의 제1 페이지에 기입된다. 제2 기입 동작은 데이터의 일 비트를 메모리 셀(2)의 제1 페이지(즉, 하위 페이지)에 기입한다. 제3 기입 동작은 데이터의 일 비트를 메모리 셀(3)의 제1 페이지에 기입한다. 제4 기입 동작은 데이터의 일 비트를 메모리 셀(4)의 제1 페이지에 기입한다. 제5 기입 동작은 데이터의 일 비트를 메모리 셀(5)의 제1 페이지에 기입한다. 제6 기입 동작은 데이터의 일 비트를 메모리 셀(6)의 제1 페이지 에 기입한다. 제7 기입 동작은 데이터의 일 비트를 메모리 셀(7)의 제1 페이지게 기입한다. 제8 기입 동작은 데이터의 일 비트를 메모리 셀(8)의 제1 페이지에 기입한다.
마찬가지로, 제9 기입 동작은 데이터의 일 비트를 메모리 셀(1)의 제2 페이지(즉, 상위 페이지)에 기입한다. 제10 기입 동작은 데이터의 일 비트를 메모리 셀(2)의 제2 페이지에 기입한다. 제11 기입 동작은 데이터의 일 비트를 메모리 셀(3)의 제2 페이지에 기입한다. 제12 기입 동작은 데이터의 일 비트를 메모리 셀(4)의 제2 페이지에 기입한다. 제13 기입 동작은 데이터의 일 비트를 메모리 셀(5)의 제2 페이지에 기입한다. 제14 기입 동작은 데이터의 일 비트를 메모리 셀(6)의 제2 페이지에 기입한다. 제15 기입 동작은 데이터의 일 비트를 메모리 셀(7)의 제2 페이지에 기입한다. 제16 기입 동작은 데이터의 일 비트를 메모리 셀(8)의 제2 페이지에 기입한다.
본 기술분야에서 잘 알려져 있는 바와 같이, 메모리 블럭 상에서 전술한 기입 동작 전에 소거 동작이 수행된다. 이것은 메모리 셀들을 논리적 "11" 상태로 초기화 시킨다. 추가적으로, 기입 동작 후에 검증 동작이 수행되어 적절한 프로그래밍을 검증한다. 소거 및 검증 동작은 본 기술 분야에 잘 알려져 있으므로 더 이상 논의하지 않는다.
도 3은 도 2의 다중 레벨 프로그래밍 실시예를 사용하는 메모리 어레이에 대한 기입 패턴을 도시한다. 명료함을 위하여, 메모리 블럭의 셀들 중 오직 적은 부분만이 도시된다.
각각의 셀은 이전에 도 2를 참조하여 논의한 바와 같이, 각각의 메모리 셀 게이트 근처에 기입 동작의 순서를 나타내는 한 쌍의 숫자들을 보여준다. 하부 숫자는 셀의 하위 페이지 프로그래밍의 순서를 가리킨다. 상부 숫자는 셀의 상위 페이지 프로그래밍의 순서를 가리킨다. 이 패턴은 128페이지의 블럭 전체에 걸쳐서 반복된다.
도 4는 본 발명의 프로그래밍 방법으로부터 기인한 문턱 전압(Vt)의 일련의 표들(400-402)을 연속적으로 도시한 것이다. 제1 표(400)는 소거된(즉, 논리적으로 "11") 상태의 9개의 메모리 셀에 대한 문턱 전압의 행렬을 도시한다. 이 실시예에서는, 이 상태의 문턱 전압은 각각 -3.50V 이다.
제2 표(401)는 하위 페이지 프로그래밍 동작 후의 메모리 셀 행렬의 문턱 전압들 결과를 도시한다. 1.00V의 문턱 전압들을 갖는 메모리 셀들은 논리적으로 "01" 상태로 프로그램되었고, 나머지 셀들은 아직 소거된 상태로 남아있다. 프로그램된 셀들에 인접한 셀들은 문턱 전압이 소량 변화하였음을 나타내는 것을 볼 수 있다.
제3 표(402)는 행렬의 모든 셀들이 논리적으로 "01" 상태로 프로그램된 후의 메모리 셀 행렬의 "최악의 경우" 발생되는 문턱 전압들을 도시한다. 1.15V의 문턱 전압을 갖는 셀들은 이들이 인접하는 셀들로부터 간섭받지 않고 1.00V 상태에 있기 때문에 소량의 프로그램 캐패시턴스 간섭을 보인다. 행렬(402)의 중심 셀(410)은, 프로그램된 셀들에 의해 둘러싸여 있고, 따라서, 프로그램 교란을 가장 크게 나타 내야 한다. 그러나, 이 셀은 단지 150mV의 교란 상태를 경험한다. 통상의 종래 기술의 프로그램 동작에서는, 이러한 셀은 프로그램된 문턱 전압으로부터 230mV의 문턱 전압을 가질 수 있었다.
도 5는 플래시 메모리 어레이를 포함할 수 있는 메모리 장치(500)의 기능 블럭도 및 본 발명의 프로그래밍 방법의 실시예들을 도시한다. 메모리 장치(500)은 프로세서(510)에 연결되어 있다. 프로세서(510)는 마이크로프로세서 또는 일부 다른 종류의 제어 회로일 수 있다. 메모리 장치(500) 및 프로세서(510)는 전자 시스템(52)의 부분을 형성한다. 메모리 장치(500)는, 본 발명을 이해하는데 도움이 되는 메모리의 특징에 집중하기 위하여 간략화되어 있다.
메모리 장치는 도 1을 참조하여 기술한 바와 같이 플래시 메모리 셀들(530)의 어레이를 포함한다. 메모리 어레이(530)는 행 및 열의 뱅크들 상에서 정렬된다. 메모리 셀의 각 행의 제어 게이트들은 워드라인과 연결되며, 메모리 셀들의 드레인 및 소스 접속들은 비트라인들에 연결되어 있다. 본 기술분야에 잘 알려져 있는 바와 같이, 셀들에서 비트라인들로의 접속은 어레이가 NAND 구조인지, AND 구조인지, 또는 NOR 구조인지를 판정한다.
어드레스 버퍼 회로(540)가 제공되어 어드레스 입력 접속들 A0-Ax(542)상에 제공된 어드레스 신호들을 래치한다. 어드레스 신호들은 행 디코더(544) 및 열 디코더(546)에 의해 수신되고 디코딩되어 메모리 어레이(530)를 액세스한다. 본 기술 분야에 통상의 지식을 가진 자라면, 본 발명의 이점으로, 어드레스 입력 접속의 수는 메모리 어레이(530)의 밀도 및 구조에 의존한다는 것을 이해할 수 있을 것이 다. 즉, 메모리 셀 수가 증가하고 뱅크 및 블럭 수가 증가하면 어드레스들의 수가 증가한다.
메모리 장치(500)는 감지/버퍼 회로(550)를 이용하여 메모리 어레이의 열들에서 전압 또는 전류의 변화를 감지함으로써 메모리 어레이(530)에서 데이터를 판독한다. 감지/버퍼 회로는, 일 실시예에서, 메모리 어레이(530)로부터 데이터의 행을 판독하고 래치하기 위해서 연결된다. 데이터 입력 및 출력 버퍼 회로(560)는 복수의 데이터 커넥션들(562)들을 통해 제어기(510)와 양방향의 데이터 통신을 행하기 위해 포함되어 있다. 기입 회로(555)가 제공되어 메모리 어레이에 데이터를 기입한다.
제어 회로(570)는 프로세서(510)로부터 제어 커넥션들(572) 상에 제공된 신호들을 디코딩한다. 이 신호들은 데이터 판독, 데이터 기입(프로그래밍), 및 소거 동작들을 포함하는, 메모리 어레이(530) 상의 동작들을 제어하는데 사용된다. 제어회로(570)는 상태 머신(state machine), 시퀀서(sequencer), 또는 그외의 임의의 종류의 제어기일 수 있다. 일 실시예에서, 제어 회로(570)는 MLC 어레이의 개선된 간섭 저항성을 위해 본 발명의 프로그래밍 방법의 실시예들을 실행하는 기능을 한다.
도 5에 도시된 플래시 메모리 장치는 메모리 특성의 기본적 이해를 돕기 위해 간략화되었다. 플래시 메모리의 내부 회로 및 기능들에 대한 더 상세한 이해는 본 기술 분야의 당업자라면 알 것이다.
<결론>
요약하면, 본 발명의 실시예들은 프로그래밍 처리량은 유지시키면서, MLC 레벨들 간의 마진을 개선시킨다. 이것은 초기에 메모리 블럭의 하위 페이지 비트들을 모두 프로그래밍함으로써 달성된다. 그 다음에 메모리 블럭의 상위 페이지 비트들을 프로그래밍한다. 일 실시예에서, 이 프로그래밍 방법은 종래 기술의 프로그래밍 방법과 비교하여, 프로그램된 셀들의 간섭을 30-40% 만큼 줄일 수 있다.
비록 본 명세서에는 특정 실시예들이 도시되고 설명되었으나, 본 기술 분야에 통상적 기술수준을 가진 자라면 동일 목적을 달성하기 위하여 계산된 임의의 배치가 도시된 특정 실시예를 대체할 수 있음을 이해할 수 있을 것이다. 본 발명의 많은 응용들은 당업자에게는 명백할 것이다. 따라서, 본 출원은 본 발명의 모든 응용 또는 변형을 포함하도록 의도된다. 본 발명은 명백히 이하의 특허청구 범위 및 그 균등물에 의해서만 제한받는 것을 의도한다.

Claims (20)

  1. 비트라인 열들 및 워드라인 행들을 갖는 복수의 메모리 블럭들로 조직된 복수의 메모리 셀들을 갖는 다중 레벨의, 비휘발성 메모리 장치를 프로그래밍하기 위한 방법으로서,
    복수의 메모리 블럭들 중 제1 메모리 블럭의 하위 페이지를 초기에 프로그래밍하되, 상기 프로그래밍은 상기 제1 메모리 블럭의 최하위 워드라인에서 시작하여 워드라인 증가 방향으로 계속해서 행하는 단계; 및
    상기 제1 메모리 블럭의 상기 하위 페이지를 프로그래밍한 이후에 한해, 상기 제1 메모리 블럭의 상위 페이지를 프로그래밍하되, 상기 상위 페이지 프로그래밍은 상기 제1 메모리 블럭의 최하위 워드라인에서 시작하여 워드라인 증가 방향으로 계속해서 행하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 메모리 블럭은 128페이지로 이루어지는 방법.
  3. 제1항에 있어서,
    상기 복수의 메모리 셀들의 각각은 다중 레벨 메모리 셀인 방법.
  4. 제1항에 있어서,
    상기 복수의 메모리 셀들은 NAND 구조로 배열되는 방법.
  5. 제1항에 있어서,
    상기 복수의 메모리 셀들은 NOR 구조로 배열되는 방법.
  6. 제1항에 있어서,
    소거된 상태를 초기에 갖는 메모리 셀들을 더 포함하는 방법.
  7. 제1항에 있어서,
    상기 제1 메모리 블럭의 상기 하위 페이지를 프로그래밍하는 단계는, 제1 워드라인의 교체 메모리 셀 각각에 대해 제1 기입 동작을 비트라인 방향으로 수행하고, 상기 제1 워드라인에 연결된 상기 제1 블럭의 나머지 메모리 셀들에 대해 제2 기입 동작을 수행하고, 제2 워드라인의 교체 메모리 셀 각각에 대해 제3 기입 동작을 비트라인 방향으로 수행하고, 상기 제2 워드라인에 연결된 상기 제1 블럭의 나머지 메모리 셀들에 대해 제4 기입 동작을 수행하고, 제3 워드라인의 교체 메모리 셀 각각에 대해 제5 기입 동작을 비트라인 방향으로 수행하고, 상기 제3 워드라인에 연결된 상기 제1 블럭의 나머지 셀들에 대해 제6 기입 동작을 수행하고, 제4 워드라인의 교체 메모리 셀 각각에 대해 제7 기입 동작을 비트라인 방향으로 수행하고, 상기 제4 워드라인에 연결된 상기 제1 블럭의 나머지 메모리 셀들에 대해 제8 기입 동작을 수행하는 것을 포함하는 방법.
  8. 제7항에 있어서,
    상기 제1 메모리 블럭의 상기 상위 페이지를 프로그래밍하는 단계는, 상기 제1 워드라인의 교체 메모리 셀 각각에 대해 제9 기입 동작을 비트라인 방향으로 수행하고, 상기 제1 워드라인에 연결된 상기 제1 블럭의 나머지 메모리 셀들에 대해 제10 기입 동작을 수행하고, 상기 제2 워드라인의 교체 메모리 셀 각각에 대해 제11 기입 동작을 비트라인 방향으로 수행하고, 상기 제2 워드라인에 연결된 상기 제1 블럭의 나머지 메모리 셀들에 대해 제12 기입 동작을 수행하고, 제3 워드라인의 교체 메모리 셀 각각에 대해 제13 기입 동작을 비트라인 방향으로 수행하고, 상기 제3 워드라인에 연결된 상기 제1 블럭의 나머지 메모리 셀들에 대해 제14 기입 동작을 수행하고, 제4 워드라인의 교체 메모리 셀 각각에 대해 제15 기입 동작을 비트라인 방향으로 수행하고, 상기 제4 워드라인에 연결된 상기 제1 블럭의 나머지 메모리 셀들에 대해 제16 기입 동작을 수행하는 것을 포함하는 방법.
  9. 제1항에 있어서,
    상기 하위 페이지를 프로그래밍하기 전에 상기 제1 메모리 블럭을 소거하는 단계를 더 포함하는 방법.
  10. 제1항에 있어서,
    상기 하위 및 상위 페이지를 프로그래밍한 후에 상기 제1 메모리 블럭을 검증하는 단계를 더 포함하는 방법.
  11. 제7항에 있어서,
    각각의 기입 동작은 프로그래밍된 메모리 셀에 대해 문턱 전압을 증가시키는 방법.
  12. 플래시 메모리 장치로서,
    복수의 다중 레벨 메모리 셀들을 포함하는 메모리 어레이 - 상기 복수의 메모리 셀들은 복수의 워드라인 행들 및 복수의 비트라인 열들을 갖는 메모리 블럭들로 조직화됨 - ; 및
    상기 메모리 어레이를 프로그램하도록 결합된 제어 회로 - 상기 제어 회로는 제1 메모리 블럭의 상위 페이지를 프로그래밍하기 전에 상기 제1 메모리 블럭의 하위 페이지를 초기에 프로그래밍하도록 구성되며, 각 프로그래밍 동작은 상기 제1 메모리 블럭의 최하위 워드라인에서 시작하고 워드라인 증가 방향으로 계속해서 행해짐 -
    를 포함하는 플래시 메모리 장치.
  13. 제12항에 있어서,
    상기 최하위 워드라인은 워드라인 0인 플래시 메모리 장치.
  14. 제12항에 있어서,
    상기 제어 회로는 수신된 명령들에 응답하여 상기 메모리 어레이에 대해 소거, 판독 및 검증 동작들을 행하도록 구성되는 플래시 메모리 장치.
  15. 제12항에 있어서,
    상기 메모리 블럭들의 프로그래밍된 상태를 결정하기 위해 상기 메모리 어레이에 연결된 감지 증폭기들을 더 포함하는 플래시 메모리 장치.
  16. 제12항에 있어서,
    상기 복수의 다중 레벨 메모리 셀들은 NAND 구조, AND 구조, 또는 NOR 구조 중 하나로 구성되는 플래시 메모리 장치.
  17. 전자 시스템에 있어서,
    메모리 신호들을 발생하는 프로세서; 및
    상기 프로세서에 결합되었으며, 상기 메모리 신호들에 응답하여 동작하기 위한 메모리 장치
    를 포함하며,
    상기 메모리 장치는,
    메모리 블럭들로 조직화되는 복수의 다중 레벨 메모리 셀들에 각각 연결되는 복수의 워드라인들을 포함하는 메모리 어레이; 및
    상기 메모리 어레이를 프로그래밍하기 위해 연결된 제어 회로 - 상기 제어 회로는 제1 메모리 블럭의 상위 페이지를 프로그래밍하기 전에 상기 제1 메모리 블럭의 하위 페이지를 초기에 프로그래밍하도록 구성됨 - 를 포함하는 전자 시스템.
  18. 제17항에 있어서,
    상기 메모리 신호들은 소거, 판독 및 기입 신호들을 포함하는 전자 시스템.
  19. 삭제
  20. 삭제
KR1020077022130A 2005-02-28 2006-02-28 비휘발성 메모리 장치에서의 다중 레벨 프로그래밍 Expired - Fee Related KR100904352B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/067,977 US7212436B2 (en) 2005-02-28 2005-02-28 Multiple level programming in a non-volatile memory device
US11/067,977 2005-02-28

Publications (2)

Publication Number Publication Date
KR20070112224A KR20070112224A (ko) 2007-11-22
KR100904352B1 true KR100904352B1 (ko) 2009-06-23

Family

ID=36660742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022130A Expired - Fee Related KR100904352B1 (ko) 2005-02-28 2006-02-28 비휘발성 메모리 장치에서의 다중 레벨 프로그래밍

Country Status (8)

Country Link
US (2) US7212436B2 (ko)
EP (1) EP1854102B1 (ko)
JP (1) JP4806814B2 (ko)
KR (1) KR100904352B1 (ko)
CN (1) CN101128883B (ko)
AT (1) ATE441188T1 (ko)
DE (1) DE602006008748D1 (ko)
WO (1) WO2006093886A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9798659B2 (en) 2010-08-20 2017-10-24 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US10671529B2 (en) 2010-08-20 2020-06-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212447B2 (en) * 2005-08-04 2007-05-01 Micron Technology, Inc. NAND flash memory cell programming
WO2007037757A1 (en) * 2005-09-29 2007-04-05 Trek 2000 International Ltd Portable data storage using slc and mlc flash memory
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
ATE515771T1 (de) * 2006-06-22 2011-07-15 Sandisk Corp Verfahren zur nichtrealen zeitprogrammierung eines nichtflüchtigen speichers zum erreichen einer festeren verteilung von schwellenspannungen
US7474560B2 (en) * 2006-08-21 2009-01-06 Micron Technology, Inc. Non-volatile memory with both single and multiple level cells
KR100769776B1 (ko) * 2006-09-29 2007-10-24 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법
US7738291B2 (en) * 2007-03-12 2010-06-15 Micron Technology, Inc. Memory page boosting method, device and system
KR100877104B1 (ko) * 2007-06-26 2009-01-07 주식회사 하이닉스반도체 멀티 레벨 셀 플래시 메모리소자의 프로그램 방법
US7869273B2 (en) * 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US7742335B2 (en) 2007-10-31 2010-06-22 Micron Technology, Inc. Non-volatile multilevel memory cells
US7668012B2 (en) * 2007-10-31 2010-02-23 Micron Technology, Inc. Memory cell programming
KR101227368B1 (ko) * 2007-11-05 2013-01-29 삼성전자주식회사 낸드 플래시 메모리 소자의 프로그래밍 방법 및 데이터읽기 방법.
US7826262B2 (en) * 2008-01-10 2010-11-02 Macronix International Co., Ltd Operation method of nitride-based flash memory and method of reducing coupling interference
KR101386489B1 (ko) * 2008-01-14 2014-04-21 삼성전자주식회사 메모리 장치 및 멀티 비트 프로그래밍 방법
US7817472B2 (en) * 2008-02-14 2010-10-19 Macronix International Co., Ltd. Operating method of memory device
KR101378602B1 (ko) * 2008-05-13 2014-03-25 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US7949821B2 (en) 2008-06-12 2011-05-24 Micron Technology, Inc. Method of storing data on a flash memory device
KR101490421B1 (ko) 2008-07-11 2015-02-06 삼성전자주식회사 메모리 셀 사이의 간섭을 억제할 수 있는 불휘발성 메모리장치, 컴퓨팅 시스템 및 그것의 프로그램 방법
KR101518039B1 (ko) * 2008-12-08 2015-05-07 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101586047B1 (ko) * 2009-03-25 2016-01-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP5259481B2 (ja) * 2009-04-14 2013-08-07 株式会社東芝 不揮発性半導体記憶装置
US8402203B2 (en) * 2009-12-31 2013-03-19 Seagate Technology Llc Systems and methods for storing data in a multi-level cell solid state storage device
US8549214B2 (en) * 2010-02-17 2013-10-01 Marvell World Trade Ltd. Protection against data corruption for multi-level memory cell (MLC) flash memory
US8218366B2 (en) 2010-04-18 2012-07-10 Sandisk Technologies Inc. Programming non-volatile storage including reducing impact from other memory cells
US8767459B1 (en) * 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US9026757B2 (en) * 2013-01-25 2015-05-05 Sandisk Technologies Inc. Non-volatile memory programming data preservation
US8913428B2 (en) 2013-01-25 2014-12-16 Sandisk Technologies Inc. Programming non-volatile storage system with multiple memory die
TWI514141B (zh) * 2013-08-08 2015-12-21 Phison Electronics Corp 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置
CN108447516B (zh) 2013-08-23 2020-04-24 慧荣科技股份有限公司 存取快闪存储器中存储单元的方法以及使用该方法的装置
CN104425018B (zh) 2013-08-23 2019-07-23 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN104424040B (zh) 2013-08-23 2017-10-31 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN104424127A (zh) 2013-08-23 2015-03-18 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
TWI553649B (zh) * 2013-08-23 2016-10-11 慧榮科技股份有限公司 存取快閃記憶體中儲存單元的方法以及使用該方法的裝置
KR102070667B1 (ko) 2013-08-26 2020-01-29 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법
US9734912B2 (en) * 2015-11-25 2017-08-15 Macronix International Co., Ltd. Reprogramming single bit memory cells without intervening erasure
CN110827904B (zh) * 2018-08-09 2023-04-14 旺宏电子股份有限公司 存储器装置及其编程方法
KR20230079888A (ko) * 2021-11-29 2023-06-07 삼성전자주식회사 메모리 어레이의 프로그램 방법 및 이를 수행하는 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046935A (en) 1996-03-18 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor device and memory system
KR20040048344A (ko) * 2002-11-29 2004-06-09 가부시끼가이샤 도시바 반도체 기억 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200006B2 (ja) * 1996-03-18 2001-08-20 株式会社東芝 不揮発性半導体記憶装置
US5764568A (en) * 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
JP2001093288A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6967872B2 (en) * 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
DE10164415A1 (de) * 2001-12-29 2003-07-17 Philips Intellectual Property Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
JP3935139B2 (ja) * 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046935A (en) 1996-03-18 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor device and memory system
KR20040048344A (ko) * 2002-11-29 2004-06-09 가부시끼가이샤 도시바 반도체 기억 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9798659B2 (en) 2010-08-20 2017-10-24 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US10671529B2 (en) 2010-08-20 2020-06-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US10909032B2 (en) 2010-08-20 2021-02-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US11681616B2 (en) 2010-08-20 2023-06-20 Samsung Electronics Co, Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US12147340B2 (en) 2010-08-20 2024-11-19 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three- dimensional memory cell arrays

Also Published As

Publication number Publication date
US7221589B2 (en) 2007-05-22
ATE441188T1 (de) 2009-09-15
JP4806814B2 (ja) 2011-11-02
CN101128883A (zh) 2008-02-20
US20060209596A1 (en) 2006-09-21
WO2006093886A1 (en) 2006-09-08
EP1854102A1 (en) 2007-11-14
JP2008532199A (ja) 2008-08-14
US20060193176A1 (en) 2006-08-31
KR20070112224A (ko) 2007-11-22
EP1854102B1 (en) 2009-08-26
CN101128883B (zh) 2010-06-16
DE602006008748D1 (de) 2009-10-08
US7212436B2 (en) 2007-05-01

Similar Documents

Publication Publication Date Title
KR100904352B1 (ko) 비휘발성 메모리 장치에서의 다중 레벨 프로그래밍
US8045392B2 (en) Multiple level programming in a non-volatile memory device
US7212435B2 (en) Minimizing adjacent wordline disturb in a memory device
US8773910B2 (en) Programming to mitigate memory cell performance differences
US7630236B2 (en) Flash memory programming to reduce program disturb
US7274596B2 (en) Reduction of adjacent floating gate data pattern sensitivity
US7551510B2 (en) Memory block reallocation in a flash memory device
US9202574B2 (en) Memory device having a different source line coupled to each of a plurality of layers of memory cell arrays
KR100937803B1 (ko) 플래시 메모리 디바이스에서의 선택적 저속 프로그래밍컨버전스
US8164950B2 (en) Reduction of punch-through disturb during programming of a memory device
US8064267B2 (en) Erase voltage reduction in a non-volatile memory device
JP4534211B2 (ja) 信頼性が改善された多値セルメモリデバイス
US7239552B2 (en) Non-volatile one time programmable memory

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20070927

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070927

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20081128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090526

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090616

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090616

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee