[go: up one dir, main page]

KR100902076B1 - Pixel circuit of organic electroluminescent device and manufacturing method thereof - Google Patents

Pixel circuit of organic electroluminescent device and manufacturing method thereof Download PDF

Info

Publication number
KR100902076B1
KR100902076B1 KR1020020060461A KR20020060461A KR100902076B1 KR 100902076 B1 KR100902076 B1 KR 100902076B1 KR 1020020060461 A KR1020020060461 A KR 1020020060461A KR 20020060461 A KR20020060461 A KR 20020060461A KR 100902076 B1 KR100902076 B1 KR 100902076B1
Authority
KR
South Korea
Prior art keywords
gate line
light blocking
film
blocking film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020060461A
Other languages
Korean (ko)
Other versions
KR20040031857A (en
Inventor
정관욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020060461A priority Critical patent/KR100902076B1/en
Publication of KR20040031857A publication Critical patent/KR20040031857A/en
Application granted granted Critical
Publication of KR100902076B1 publication Critical patent/KR100902076B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기 전계 발광 장치의 화소 회로 및 그 제조방법이 개시되어 있다. 투명기판 상에 형성된 게이트 전극 차광막 및 게이트 라인 차광막, 상기 게이트 전극 차광막 상의 게이트 전극 및 상기 게이트 라인 차광막과 차광막 접촉부에 의해 연결되는 게이트 라인을 포함한다. 기판 상에 외부로부터 입사되는 광을 차단하기 위한 차광막을 형성하고, 상기 차광막 패턴의 상부에 상기 차광막 패턴과 절연되도록 폴리실리콘 패턴을 형성한다. 상기 폴리실리콘 패턴과 절연되도록 게이트 전극을 형성하고, 상기 차광막과 전기적으로 연결되도록 게이트 라인을 형성한다. 이와 같이, 유기 전계 발광 장치를 이루고 있는 화소의 게이트 라인을 차광막과 도통시킴으로써, 여유분의 게이트 라인을 구비할 수 있다.

Figure R1020020060461

Disclosed are a pixel circuit of an organic electroluminescent device and a method of manufacturing the same. A gate electrode light blocking film and a gate line light blocking film formed on the transparent substrate, a gate electrode on the gate electrode light blocking film, and a gate line connected by the gate line light blocking film and the light blocking film contact portion. A light blocking film is formed on the substrate to block light incident from the outside, and a polysilicon pattern is formed on the light blocking film pattern to be insulated from the light blocking film pattern. A gate electrode is formed to be insulated from the polysilicon pattern, and a gate line is formed to be electrically connected to the light blocking film. In this way, the gate line of the pixel constituting the organic electroluminescent device is electrically connected to the light shielding film, thereby providing an extra gate line.

Figure R1020020060461

Description

유기 전계 발광 장치의 화소 회로 및 그 제조방법{PIXEL CIRCUIT OF ORGANIC ELECTROLUMINESCENCE DEVICE AND METHOD OF MANUFACTURING THE SAME}Pixel circuit of organic electroluminescent device and manufacturing method thereof {PIXEL CIRCUIT OF ORGANIC ELECTROLUMINESCENCE DEVICE AND METHOD OF MANUFACTURING THE SAME}

도 1a는 본 발명의 실시예에 의한 유기 전계 발광 장치의 하나의 화소 회로에 대한 평면도이다.1A is a plan view of one pixel circuit of an organic electroluminescent device according to an embodiment of the present invention.

도 1b는 본 발명의 실시예에 의한 유기 전계 발광 장치의 하나의 화소 회로를 설명하기 위해 도 1a의 A방향으로 절개한 단면도이다.FIG. 1B is a cross-sectional view taken along the direction A of FIG. 1A to describe one pixel circuit of an organic electroluminescent device according to an embodiment of the present invention.

2a 내지 도 2e는 본 발명의 실시예에 의한 유기 전계 발광 장치의 제조방법을 설명하기 위해 도 1의 A방향으로 절개한 단면도이다.2A to 2E are cross-sectional views cut along the direction A of FIG. 1 to explain a method of manufacturing an organic EL device according to an embodiment of the present invention.

도 3a 내지 도 3b는 본 발명의 실시예에 의한 유기 전계 발광 장치의 제조방법을 설명하기 위해 도 1의 B방향으로 본 단면도이다.3A to 3B are cross-sectional views of the organic electroluminescent device according to the exemplary embodiment of the present invention as viewed in the direction B of FIG. 1.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 기판 210 : 게이트 전극 차광막200 substrate 210 gate electrode light shielding film

210a: 게이트 라인 차광막 220 : 제1 절연막210a: gate line light shielding film 220: first insulating film

230 : 폴리실리콘 패턴 240 : 제2 절연막230: polysilicon pattern 240: second insulating film

250 : 개구부 250a: 차광막 접촉부250: opening 250a: light shielding film contact portion

260 : 게이트 전극 260a : 게이트 라인260: gate electrode 260a: gate line

270 : 소오스/드레인 절연막 275 : 커패시터 270: source / drain insulating film 275: capacitor                 

280a : 데이타 라인 285 : 파워 공급 라인280a: data line 285: power supply line

280 : 소오스 전극 288 : 트랜지스터280: source electrode 288: transistor

290 : 제3 절연막 292 : 하부전극290: third insulating film 292: lower electrode

296 : 유기물층 298 : 상부전극296: organic material layer 298: upper electrode

본 발명은 유기 전계 발광 장치의 화소 회로 및 그 제조방법에 관한 것으로, 보다 상세하게는 능동형 유기 전계 발광 장치의 화소 회로 및 그 제조방법에 관한 것이다.The present invention relates to a pixel circuit of an organic electroluminescent device and a manufacturing method thereof, and more particularly to a pixel circuit of an active organic electroluminescent device and a method of manufacturing the same.

평판 디스플레이(Flat Panel Display)에 대한 관심이 고조되면서, 저전압 고휘도의 자체발광 디스플레이인 유기 전계 발광 디스플레이(Organic Electroluminescence Display)에 대한 연구가 활발하게 진행되고 있다. 유기 전계 발광 디스플레이는 자체적으로 빛을 생성하는 발광층을 유기물로 형성함으로써, 상기 유기물을 합성하는 것에 따라, 다양한 재료 개발이 가능하다. 또한, 상기 유기물은 저온에서 증착되므로, 저온 제조 공정에 의해 제조가 가능하며, 저전압으로 구동하여 디스플레이의 발광효율을 향상시킬 수 있다.As interest in flat panel displays increases, research on organic electroluminescence displays, which are low-voltage, high-brightness self-luminous displays, is being actively conducted. The organic electroluminescent display can form various materials by synthesizing the organic material by forming a light emitting layer that generates light by itself as an organic material. In addition, since the organic material is deposited at a low temperature, it can be manufactured by a low temperature manufacturing process, and can be driven at a low voltage to improve the luminous efficiency of the display.

일반적으로, 상기 유기 전계 발광 디스플레이는 투명 전극이 형성된 투명 기판 상에 정공 전달층(Hole Transporting Layer;HTL), 발광층(EMission Layer) 및 전자 전달층(Electron Transporting Layer; ETL)으로 이루어진 유기물층이 존재하 고 상부에 금속전극이 형성된 후면 발광(bottom emission) 구조이다.In general, the organic electroluminescent display includes an organic material layer including a hole transporting layer (HTL), an emission layer, and an electron transporting layer (ETL) on a transparent substrate on which a transparent electrode is formed. It is a bottom emission structure in which a metal electrode is formed on the top.

상기 유기 전계 발광 디스플레이의 구동 방법에 따라, 크게 수동 매트릭스 유기 전계 발광 장치(Passive Matrix Organic Electroluminescence Device;PMOELD, 이하, "PMOELD"라고 한다.) 및 능동 매트릭스 유기 전계 발광 장치(Active Matirx Organic Electroluminescence Device;AMOELD, 이하, "AMOELD"라고 한다.)로 구분할 수 있다.According to the driving method of the organic electroluminescent display, a passive matrix organic electroluminescence device (PMOELD, hereinafter referred to as "PMOELD") and an active matrix organic electroluminescence device (Active Matirx Organic Electroluminescence Device); AMOELD, hereinafter referred to as "AMOELD".

상기 PMOELD 구동방식은 라인 형태로 패턴된 하부전극의 애노드(anode) 및 상기 애노드와 직교하도록 라인 형태로 패턴된 상부전극의 캐소드(cathode)가 진행하면서 교차하는 지점의 화소를 선택적으로 지정하여 구동하게 된다. 그러나, 디스플레이 장치의 최소 단위인 하나의 화소(pixel)를 발광시키기 위해 상기 화소가 포함된 라인 형태의 전극 전체에 대해 전류를 인가해야 하므로, 상기 전극의 라인을 따라 전류가 공급되면서 저항에 의해 전류의 소모가 발생한다. 디스플레이의 면적이 증가할수록 상기 전극의 라인으로 인한 저항 문제는 더욱 심화되게 된다. 또한, 화소별로 인가되는 전류가 일정하지 못하게 될 경우에는, 전체 디스플레이의 색 구현이 균일하지 못해, 디스플레이로서의 기능을 제대로 실행하지 못하게 된다.In the PMOELD driving method, an anode of a lower electrode patterned in a line form and a cathode of an upper electrode patterned in a line form intersect with each other so as to be orthogonal to the anode may be selectively designated and driven. do. However, in order to emit light of one pixel, which is the minimum unit of the display device, a current must be applied to the entire electrode in the form of a line including the pixel. Of consumption occurs. As the area of the display increases, the resistance problem caused by the line of the electrode becomes more severe. In addition, when the current applied to each pixel becomes inconsistent, the color implementation of the entire display is not uniform, and the function as the display is not properly executed.

이에 반해, AMOELD 구동방식은 박막 트랜지스터를 사용하여, 화소를 개별적으로 제어할 수 있다. 따라서, PMOELD 구동방식 보다 적은 전류를 사용하여 디스플레이를 구동할 수 있을 뿐 아니라, 화소별로 특성이 다른 경우에도, 회로 설계에 의해 보상전류를 사용하여 디스플레이 전체에 걸쳐 균일한 색 구현을 실현할 수 있다. In contrast, the AMOELD driving method can control the pixels individually by using thin film transistors. Accordingly, the display can be driven using less current than the PMOELD driving method, and even when the characteristics are different for each pixel, a uniform color can be realized throughout the display by using the compensation current by the circuit design.                         

그러나, 상기 회로를 구성하고 있는 게이트 라인 중 하나라도 불량이 발생하게 되면, 상기 게이트 라인에 의해 전류를 공급받는 화소들은 구동되지 않으므로 전체 디스플레이를 정상적으로 구현하지 못한다. 이와 같은 불량 발생을 대비하기 위해서는 여유분의 게이트 라인이 필요하다. 그러나, 유기 전계 발광 장치는 반도체 소자와 같이 여유분의 게이트 라인을 구비하게 되면, 정해진 화소 영역 내에 회로 영역이 증가한다. 따라서, 화소당 외부로 빛을 발산할 수 있는 개구부의 면적은 상대적으로 감소하여 화소 면적에 대한 발광 면적의 비인 개구율(aperture ratio)은 현저히 감소된다. 여유분의 게이트 라인을 구비하더라도, 불량이 발생한 게이트 라인의 개수보다 여유분의 게이트 라인 개수가 적게 되면 디스플레이 장치로서 사용할 수 없으므로, 게이트 라인의 불량을 대비하는 데에는 그 한계가 있다.However, if any of the gate lines constituting the circuit is defective, the pixels supplied with the current by the gate lines are not driven and thus cannot implement the entire display normally. In order to prepare for such defects, an extra gate line is required. However, when the organic electroluminescent device includes an extra gate line like a semiconductor element, a circuit area increases in a predetermined pixel area. Therefore, the area of the opening capable of emitting light to the outside per pixel is relatively reduced, and the aperture ratio, which is the ratio of the light emitting area to the pixel area, is significantly reduced. Even if a spare gate line is provided, if the number of spare gate lines is smaller than the number of defective gate lines, the gate line cannot be used as a display device. Thus, there is a limit in preparing a defective gate line.

따라서, 본 발명의 제1 목적은 여유분의 게이트 라인이 구비된 유기 전계 발광 장치의 화소 회로를 제공하는 것이다.Accordingly, it is a first object of the present invention to provide a pixel circuit of an organic electroluminescent device having a spare gate line.

본 발명의 제2 목적은 상기 여유분의 게이트 라인이 구비된 유기 전계 발광 장치의 화소 회로의 제조방법을 제공하는 것이다.It is a second object of the present invention to provide a method of manufacturing a pixel circuit of an organic electroluminescent device provided with the gate line for the margin.

상기 제1 목적을 달성하기 위한 유기 전계 발광 장치의 화소 회로는, 투명기판 상에 형성된 게이트 전극 차광막 및 게이트 라인 차광막, 상기 게이트 전극 차광막 상의 게이트 전극 및 상기 게이트 라인 차광막과 차광막 접촉부에 의해 연결되는 게이트 라인을 포함한다. A pixel circuit of an organic electroluminescent device for achieving the first object includes a gate electrode light shielding film and a gate line light shielding film formed on a transparent substrate, a gate electrode on the gate electrode light shielding film, and a gate connected by the gate line light shielding film and the light shielding film contact portion. It includes a line.                     

상기 제2 목적을 달성하기 위한 유기 전계 발광 장치의 화소 회로의 제조방법은, 기판 상에 외부로부터 입사되는 광을 차단하기 위한 차광막을 형성하는 단계, 상기 차광막 패턴이 형성된 결과물 상에 제1 절연층을 형성하는 단계, 상기 차광막 패턴의 상부에 형성된 제1 절연층 상부에 선택적으로 폴리실리콘 패턴을 형성하는 단계, 상기 폴리실리콘 패턴을 포함하는 결과물 상에 제2 절연층을 형성하는 단계 및 상기 제2 절연층 상에 게이트 전극 및 상기 차광막과 전기적으로 연결되도록 게이트 라인을 형성하는 단계를 포함한다.A method of manufacturing a pixel circuit of an organic electroluminescent device for achieving the second object includes forming a light shielding film for blocking light incident from the outside on a substrate, and forming a first insulating layer on a resultant on which the light shielding film pattern is formed. Forming a polysilicon pattern on the first insulating layer formed on the light shielding film pattern; forming a second insulating layer on the resultant including the polysilicon pattern; Forming a gate line on the insulating layer to be electrically connected to the gate electrode and the light blocking film.

이러한 유기 전계 발광 장치의 화소 회로 및 그 제조방법에 의하면, 유기 전계 발광 장치를 이루고 있는 화소의 게이트 라인을 차광막과 도통시킴으로써, 여유분의 게이트 라인을 구비할 수 있다.According to such a pixel circuit of the organic electroluminescent device and a method of manufacturing the same, the gate line of the pixel constituting the organic electroluminescent device is electrically connected to the light shielding film, so that an additional gate line can be provided.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a는 본 발명의 실시예에 의한 유기 전계 발광 장치의 하나의 화소 회로에 대한 평면도이다.1A is a plan view of one pixel circuit of an organic electroluminescent device according to an embodiment of the present invention.

도 1a를 참조하면, 기판 상에 제1방향으로 게이트 라인(260a)이 진행하고 상기 제1방향과 수직인 제2방향으로 데이타 라인(280a)이 진행한다. 상기 게이트 라인(260a)의 하부로는 차광막 접촉부(250a)를 통해 상기 게이트 라인(260a)과 연결된 차광막(미도시)이 존재한다. 하나의 화소를 이루는 상기 게이트 라인(260a) 및 데이터 라인(280a)의 교차지점에는 상기 게이트 라인(260a) 및 데이타 라인(280a)과 연결된 트랜지스터(288)가 존재한다. 상기 트랜지스터(288)와 인접한 위치에 상 기 트랜지스터(288) 및 파워 공급 라인(285)과 접촉된 커패시터(275)가 위치한다. 상기 트랜지스터의 개수는 소자의 전류 공급 특성에 따라 선택적으로 조절할 수 있다.Referring to FIG. 1A, a gate line 260a travels in a first direction on a substrate and a data line 280a travels in a second direction perpendicular to the first direction. A light blocking film (not shown) connected to the gate line 260a is provided under the gate line 260a through the light blocking film contact part 250a. A transistor 288 connected to the gate line 260a and the data line 280a is present at the intersection of the gate line 260a and the data line 280a constituting one pixel. The capacitor 275 in contact with the transistor 288 and the power supply line 285 is positioned at a position adjacent to the transistor 288. The number of transistors can be selectively adjusted according to the current supply characteristics of the device.

도 1b는 본 발명의 실시예에 의한 유기 전계 발광 장치를 설명하기 위해 도 1의 A방향으로 절개한 단면도이다.FIG. 1B is a cross-sectional view taken along the direction A of FIG. 1 to explain an organic electroluminescent device according to an embodiment of the present invention.

도 1b를 참조하면, 투명기판(200) 상에 게이트 전극 차광막(210) 및 게이트 라인 차광막(210a)이 존재한다. 상기 결과물 상에는 게이트 라인 차광막(210a)의 상부면을 일부분 노출시키는 제1 절연막(220)이 위치한다. 상기 게이트 전극 차광막(210) 상에 위치한 상기 제1 절연막(220)의 상부에는 폴리실리콘 패턴(230)이 위치하며, 상기 결과물 상에는 상기 제1 절연막(220)과 동일 영역을 노출시키는 제2 절연막(240)이 존재한다. 상기 제1 및 제2 절연막(220, 240)이 노출시키는 영역에는 차광막 접촉부(250a)가 위치한다. 상기 차광막 접촉부(250a) 상에는 게이트 라인(260a)이 존재하며, 상기 게이트 라인(260a)과 일정 간격 이격되어 제2 절연막(240) 상에는 게이트 전극(260)이 존재한다. 상기 게이트 전극(260) 상부에는 게이트 라인(260a)까지 균일하게 확장된 소오스/드레인 절연막(270)을 사이에 두고 소오스 전극(280)이 위치한다.Referring to FIG. 1B, a gate electrode light blocking film 210 and a gate line light blocking film 210a exist on the transparent substrate 200. The first insulating layer 220 partially exposing the top surface of the gate line light blocking film 210a is positioned on the resultant product. A polysilicon pattern 230 is positioned on the first insulating film 220 on the gate electrode light blocking film 210, and a second insulating film exposing the same region as the first insulating film 220 on the resultant product. 240) is present. The light blocking layer contact part 250a is positioned in an area exposed by the first and second insulating layers 220 and 240. A gate line 260a is present on the light blocking film contact part 250a, and a gate electrode 260 is present on the second insulating layer 240 while being spaced apart from the gate line 260a by a predetermined interval. The source electrode 280 is disposed on the gate electrode 260 with the source / drain insulating layer 270 uniformly extended to the gate line 260a interposed therebetween.

2a 내지 도 2e는 본 발명의 실시예에 의한 유기 전계 발광 장치의 제조방법을 설명하기 위해 도 1의 A방향으로 절개한 단면도이다.2A to 2E are cross-sectional views cut along the direction A of FIG. 1 to explain a method of manufacturing an organic EL device according to an embodiment of the present invention.

도 2a를 참조하면, 유리와 같은 투명한 기판(200) 상에 크롬(Cr)과 같은 금속물을 증착하여 금속막을 형성한다. 상기 금속막을 패터닝함으로서 게이트 전극 차광막(210) 및 게이트 라인 차광막(210a)을 형성한다. 상기 게이트 전극 차광막(210) 및 게이트 라인 차광막(210a)은 외부로부터 입사되는 빛으로 인해 후속에 트랜지스터를 이루고 있는 물질이 광전류를 발생시켜 소자 내에 이상 전류가 흐르는 것을 방지한다.Referring to FIG. 2A, a metal film such as chromium (Cr) is deposited on a transparent substrate 200 such as glass to form a metal film. By patterning the metal film, a gate electrode light blocking film 210 and a gate line light blocking film 210a are formed. The gate electrode light shielding film 210 and the gate line light shielding film 210a prevent photoelectric currents from flowing in the device by generating a photocurrent of a material that is subsequently formed by a transistor due to light incident from the outside.

상기 게이트 전극 차광막(210) 및 게이트 라인 차광막(210a)을 이루고 있는 물질은 도전성을 띠므로 상기 게이트 전극 차광막(210) 및 게이트 라인 차광막(210a)을 절연시키기 위해 제1 절연막(220)을 균일하게 형성한다.Since the materials forming the gate electrode light blocking film 210 and the gate line light blocking film 210a are conductive, the first insulating film 220 may be uniformly insulated from the gate electrode light blocking film 210 and the gate line light blocking film 210a. Form.

상기 제1 절연막(220) 상에 아몰퍼스 실리콘막(amorphous silicon film)(미도시)을 형성한다. 상기 아몰퍼스 실리콘막을 사용하여 유기 전계 발광 장치를 구동하면, 소자의 열화로 인해, 장치의 수명이 단축되므로 상기 아몰퍼스 실리콘막을 가공 처리하여 결정 배열을 변화시킴으로서 폴리실리콘막(미도시)으로 변형시킨다.An amorphous silicon film (not shown) is formed on the first insulating film 220. When the organic electroluminescent device is driven using the amorphous silicon film, the lifetime of the device is shortened due to deterioration of the device, so that the amorphous silicon film is processed to be changed into a polysilicon film (not shown) by changing the crystal arrangement.

상기 폴리실리콘막을 패터닝하여 상기 게이트 전극 차광막(210)상에 폴리실리콘 패턴(230)을 형성한다. 상기 폴리실리콘 패턴(230)은 형성하고자 하는 트랜지스터의 개수에 따라 필요한 만큼 조절할 수 있다. 상기 폴리실리콘 패턴(230)을 포함하는 결과물 상에 상기 폴리실리콘 패턴(230)을 절연시키기 위한 제2 절연막(240)을 형성한다.The polysilicon layer is patterned to form a polysilicon pattern 230 on the gate electrode light blocking layer 210. The polysilicon pattern 230 may be adjusted as necessary according to the number of transistors to be formed. A second insulating layer 240 may be formed on the resultant including the polysilicon pattern 230 to insulate the polysilicon pattern 230.

도 3a 내지 도 3b는 본 발명의 실시예에 의한 유기 전계 발광 장치의 제조방법을 설명하기 위해 도 1의 B방향으로 본 단면도이다.3A to 3B are cross-sectional views of the organic electroluminescent device according to the exemplary embodiment of the present invention as viewed in the direction B of FIG. 1.

도 2b 및 도 3a를 참조하면, 상기 게이트 라인 차광막(210a) 상의 제2 절연막(240)의 일부 영역을 식각하고, 상기 제2 절연막(240)을 식각하여 상기 제1 절연 막(220)의 상부를 노출시킨다. 상기 노출된 제1 절연막(220)을 식각하여 게이트 라인 차광막(210a)의 상부면이 노출되도록 개구부(250)를 형성한다.2B and 3A, a portion of the second insulating layer 240 on the gate line light blocking layer 210a is etched, and the second insulating layer 240 is etched to form an upper portion of the first insulating layer 220. Expose An opening 250 is formed to etch the exposed first insulating layer 220 to expose an upper surface of the gate line light blocking layer 210a.

도 2c 및 도3b를 참조하면, 상기 개구부(250)의 저면 및 측면을 포함하여 상기 제2 절연막(240) 상에 금속 물질을 도포함으로서 게이트 라인 차광막(210a)과 연결되는 차광막 접촉부(250a)가 형성된다. 상기 도포된 금속 물질을 패터닝하여 상기 폴리실리콘 패턴(230) 상부에 게이트 전극(260)를 형성한다. 동시에, 상기 게이트 전극(260)과 이격된 위치에는 상기 차광막 접촉부(250a)가 위치한 화소의 일면을 가로지르도록 게이트 라인(260a)을 형성한다. 2C and 3B, the light blocking film contact portion 250a connected to the gate line light blocking film 210a by coating a metal material on the second insulating film 240 including the bottom and side surfaces of the opening 250 is formed. Is formed. The coated metal material is patterned to form a gate electrode 260 on the polysilicon pattern 230. At the same time, a gate line 260a is formed at a position spaced apart from the gate electrode 260 to cross one surface of the pixel where the light blocking layer contact portion 250a is located.

이와 같이, 상기 게이트 라인(260a)이 형성되는 영역의 하부에 게이트 라인 차광막(210a)과 연결되는 차광막 접촉부를 형성함으로써 게이트 라인(260a)은 하부의 도전 물질로 이루어진 게이트 라인 차광막(210a)과 전기적으로 연결된다.As such, the light blocking film contact portion connected to the gate line light blocking film 210a is formed under the region where the gate line 260a is formed, so that the gate line 260a is electrically connected to the gate line light blocking film 210a made of the conductive material under the gate line 260a. Is connected.

따라서, 소자의 제작 완성 후, 게이트 라인(260a)에 전기적인 결함이 발생하여 전기적 도통이 불가능하여도 상기 게이트 라인(260a)과 연결된 하부의 게이트 라인 차광막(210a)으로 전기적 흐름이 발생한다. 따라서, 소자를 구동시켜 정상적인 디스플레이를 구현할 수 있다. 즉, 게이트 라인(260a)의 불량 발생을 대비하기 위해 부가적으로 게이트 라인 여유분을 형성하여 소자의 개구율을 감소시키지 않으면서도 차광막을 이용하여 부가적인 공정 없이 게이트 라인의 불량 발생시 대체할 수 있는 여유분의 배선을 확보할 수 있다.Therefore, after the fabrication of the device is completed, an electrical defect occurs in the gate line 260a, and thus electrical flow occurs to the lower gate line light blocking film 210a connected to the gate line 260a even when electrical conduction is impossible. Therefore, a normal display can be realized by driving the device. That is, in order to prepare for the occurrence of the failure of the gate line 260a, additionally, the gate line margin is additionally formed to reduce the opening ratio of the device and use the light shielding film to replace the failure of the gate line without additional processing. The wiring can be secured.

도 2d를 참조하면, 상기 게이트 전극(260)의 좌측 및 우측 하부의 폴리실리콘 패턴(230)에 대해 이온 도핑하여 소오스/드레인 영역(미도시)을 형성한다. 상기 결과물 상에 소오스/드레인 절연막(270)을 형성한다. 전류를 인가 받아 트랜지스터를 작동하기 위해 상기 소오스/드레인 절연막(270)을 통해 상기 폴리실리콘 패턴(230)의 소오스 영역(미도시)과 연결되는 소오스 전극(280)을 형성한다. 상기 결과물을 절연시키기 위해 제3 절연막(290)을 형성한다.Referring to FIG. 2D, source / drain regions (not shown) are ion-doped with respect to the polysilicon patterns 230 on the lower left and right sides of the gate electrode 260. A source / drain insulating layer 270 is formed on the resultant. A source electrode 280 connected to a source region (not shown) of the polysilicon pattern 230 is formed through the source / drain insulating layer 270 to operate a transistor by receiving a current. A third insulating film 290 is formed to insulate the resultant product.

도 2e를 참조하면, 상기 결과물 상에 상기 회로부와 전기적으로 연결되는 하부전극(292), 전류가 인가되었을 때 정공 및 전자에 의해 자가 발광할 수 있는 물질로 이루어지는 유기물층(296) 및 상부전극(298)을 차례로 적층한다.Referring to FIG. 2E, the lower electrode 292 electrically connected to the circuit part on the resultant material, the organic layer 296 and the upper electrode 298 made of a material capable of self-emission by holes and electrons when a current is applied. ) In order.

상술한 바와 같이 본 발명에 의하면, 금속으로 이루어진 차광막 및 화소의 일면을 따라 진행하는 게이트 라인을 접촉부에 의해 전기적으로 연결되도록 형성한다.As described above, according to the present invention, the light blocking film made of metal and the gate line running along one surface of the pixel are formed to be electrically connected by the contact portion.

이와 같이, 유기 전계 발광 장치를 이루고 있는 화소의 게이트 라인을 차광막과 도통시킴으로써, 화소의 회로부 면적을 증가시키지 않고 여분의 게이트 라인을 구비할 수 있다. 따라서, 화소의 게이트 라인에 불량이 발생하여도, 불량이 발생한 게이트 라인과 연결된 차광막을 이용하여 전류를 인가할 수 있다. 즉, 소자의 불량 발생을 감소시켜 수율을 향상시킬 수 있다.In this way, by conducting the gate line of the pixel constituting the organic electroluminescent device with the light shielding film, an extra gate line can be provided without increasing the circuit portion area of the pixel. Therefore, even when a defect occurs in the gate line of the pixel, a current may be applied using a light shielding film connected to the defective gate line. In other words, it is possible to reduce the occurrence of defects of the device to improve the yield.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims (4)

투명기판 상에 형성된 게이트 전극 차광막 및 게이트 라인 차광막;A gate electrode light shielding film and a gate line light shielding film formed on the transparent substrate; 상기 게이트 라인 차광막을 노출시키는 개구부를 포함하는 절연막;An insulating film including an opening exposing the gate line light blocking film; 상기 게이트 전극 차광막 상부에 배치된 폴리실리콘 패턴;A polysilicon pattern disposed on the gate electrode light shielding film; 상기 폴리실리콘 패턴 상부에 배치된 게이트 전극; 및A gate electrode disposed on the polysilicon pattern; And 상기 게이트 전극과 전기적으로 연결되고, 상기 개구부를 통해 상기 게이트 라인 차광막과 전기적으로 연결된 게이트 라인을 포함하는 유기 전계 발광 장치의 화소 회로.And a gate line electrically connected to the gate electrode and electrically connected to the gate line light blocking layer through the opening. 기판 상에 외부로부터 입사되는 광을 차단하기 위한 차광막을 형성하는 단계;Forming a light shielding film for blocking light incident from the outside on the substrate; 상기 차광막이 형성된 결과물 상에 제1 절연층을 형성하는 단계; Forming a first insulating layer on the resultant product in which the light shielding film is formed; 상기 차광막의 상부에 형성된 제1 절연층 상부에 선택적으로 폴리실리콘 패턴을 형성하는 단계;Selectively forming a polysilicon pattern on the first insulating layer formed on the light blocking film; 상기 폴리실리콘 패턴을 포함하는 결과물 상에 제2 절연층을 형성하는 단계; 및 Forming a second insulating layer on the resultant including the polysilicon pattern; And 상기 제2 절연층 상에 게이트 전극 및 상기 차광막과 전기적으로 연결되도록 게이트 라인을 형성하는 단계를 포함하는 유기 전계 발광 장치의 화소 회로 형성방법.Forming a gate line on the second insulating layer so as to be electrically connected to the gate electrode and the light blocking film. 제2항에 있어서, 상기 게이트 라인을 형성하는 단계는,The method of claim 2, wherein the forming of the gate line comprises: 상기 제2 및 제1 절연층의 일부분을 차례로 식각하여 상기 차광막의 상부면을 노출시키도록 개구부를 형성하는 단계;Etching portions of the second and first insulating layers in sequence to form openings to expose the top surface of the light blocking film; 상기 개구부의 저면 및 측면을 포함하여 상기 제2 절연층 상에 균일하게 금속막을 도포하여 게이트 라인 콘택을 형성하는 단계; 및 Forming a gate line contact by uniformly applying a metal film on the second insulating layer including the bottom and side surfaces of the opening; And 상기 금속막을 패터닝하여 상기 폴리실리콘 패턴 상에 게이트 전극 및 상기 폴리실리콘 패턴과 일정 간격 이격되어 상기 게이트 라인 콘택과 연결된 채 일방향으로 진행하도록 게이트 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 장치의 화소 회로 형성방법.Patterning the metal layer to form a gate line on the polysilicon pattern so as to be spaced apart from the gate electrode and the polysilicon pattern at a predetermined distance and to be connected in one direction while being connected to the gate line contact; Method of forming a pixel circuit of a device. 제2항에 있어서, 상기 차광막은 크롬으로 이루어지는 것을 특징으로 하는 유기 전계 발광 장치의 화소 회로 형성방법.The method of claim 2, wherein the light shielding film is made of chromium.
KR1020020060461A 2002-10-04 2002-10-04 Pixel circuit of organic electroluminescent device and manufacturing method thereof Expired - Fee Related KR100902076B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020060461A KR100902076B1 (en) 2002-10-04 2002-10-04 Pixel circuit of organic electroluminescent device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020060461A KR100902076B1 (en) 2002-10-04 2002-10-04 Pixel circuit of organic electroluminescent device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20040031857A KR20040031857A (en) 2004-04-14
KR100902076B1 true KR100902076B1 (en) 2009-06-09

Family

ID=37331905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020060461A Expired - Fee Related KR100902076B1 (en) 2002-10-04 2002-10-04 Pixel circuit of organic electroluminescent device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100902076B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102184904B1 (en) * 2014-08-28 2020-12-02 엘지디스플레이 주식회사 Organic light emitting display panel and display device
CN106847828B (en) * 2017-02-09 2021-01-26 京东方科技集团股份有限公司 Low-temperature polycrystalline silicon array substrate and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100655A (en) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd El display device
KR20020033078A (en) * 2000-10-27 2002-05-04 니시가키 코지 Active Matrix Organic EL Display Device and Method of Forming the Same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100655A (en) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd El display device
KR20020033078A (en) * 2000-10-27 2002-05-04 니시가키 코지 Active Matrix Organic EL Display Device and Method of Forming the Same

Also Published As

Publication number Publication date
KR20040031857A (en) 2004-04-14

Similar Documents

Publication Publication Date Title
KR100552972B1 (en) Flat panel display and manufacturing method
US7785942B2 (en) Active matrix organic EL display device and manufacturing method thereof
KR100661439B1 (en) Display device and manufacturing method thereof
KR100518709B1 (en) Method of attaching layer material and forming layer in predetermined pattern on substrate using mask
US6921918B2 (en) Active matrix organic electroluminescent display device simplifying fabricating process
US6727645B2 (en) Organic LED device
US7247878B2 (en) Dual panel-type organic electroluminescent device
US6835954B2 (en) Active matrix organic electroluminescent display device
US6724149B2 (en) Emissive display device and electroluminescence display device with uniform luminance
KR100611153B1 (en) Flat panel display elements
KR20060023180A (en) Organic EL panel and its manufacturing method
CN1638546B (en) Double-plate type organic electroluminescent display device and manufacturing method thereof
CN116249371A (en) Quasi-integral cathode contact method for advanced patterning
US8564194B2 (en) Organic light emitting diode device and method for fabricating the same
US6975065B2 (en) Light-emitting device and light-emitting device manufacturing method
KR100902076B1 (en) Pixel circuit of organic electroluminescent device and manufacturing method thereof
TWI643244B (en) Metal wire and thin film transistor array panel manufacturing method
KR100739579B1 (en) OLED display and manufacturing method thereof
KR100873066B1 (en) Organic electroluminescent device and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021004

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070903

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20021004

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090122

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090530

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090603

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120515

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130531

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140530

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150601

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170509