KR100891619B1 - Method for manufacturing spacer for field emission device and field emission device accordingly - Google Patents
Method for manufacturing spacer for field emission device and field emission device accordingly Download PDFInfo
- Publication number
- KR100891619B1 KR100891619B1 KR1020070066020A KR20070066020A KR100891619B1 KR 100891619 B1 KR100891619 B1 KR 100891619B1 KR 1020070066020 A KR1020070066020 A KR 1020070066020A KR 20070066020 A KR20070066020 A KR 20070066020A KR 100891619 B1 KR100891619 B1 KR 100891619B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- field emission
- insulator
- present
- metal component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
- H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
- H01J9/242—Spacers between faceplate and backplate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/86—Vessels; Containers; Vacuum locks
- H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/36—Spacers, barriers, ribs, partitions or the like
- H01J2211/366—Spacers, barriers, ribs, partitions or the like characterized by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/864—Spacing members characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/865—Connection of the spacing members to the substrates or electrodes
- H01J2329/8655—Conductive or resistive layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
본 발명은 전계 방출 소자(field emission display: FED)용 스페이서(spacer) 제조방법 및 이에 따른 전계 방출 소자에 관한 것으로, 전계 방출 소자용 스페이서 제조방법에 있어서, 먼저 절연체 분말을 준비하고, 상기 준비된 절연체 분말에 금속 성분이 포함된 전도성 용액 또는 페이스트를 혼합한 후, 상기 절연체와 상기 금속 성분이 혼합상을 이루도록 소결하는 단계를 포함하는 것을 특징으로 한다. 이러한 본 발명에 의하는 경우 스페이서의 비저항이 108 -1010 Ωm의 범위를 가지게 할 수 있어서 스페이서에 대전되는 전하를 용이하게 외부로 빠져나가게 함으로써, 스페이서의 대전에 의한 전계의 왜곡을 방지할 수 있을 뿐만 아니라, 전도성 용액 또는 페이스트를 이용하여 금속 성분을 절연체와 혼합시키기 때문에 금속성의 분산도가 높은 혼합상을 제조할 수 있는 효과가 있다. The present invention relates to a method of manufacturing a spacer for a field emission display (FED) and a field emission device according to the present invention. In the method of manufacturing a spacer for a field emission device, first, an insulator powder is prepared, and the prepared insulator And mixing the conductive solution or paste containing the metal component with powder, followed by sintering the insulator and the metal component into a mixed phase. According to the present invention, the specific resistance of the spacer can be in the range of 10 8 -10 10 Ωm, thereby easily discharging the charges charged to the spacer to the outside, thereby preventing the distortion of the electric field due to the charging of the spacer. In addition, since the metal component is mixed with the insulator by using a conductive solution or paste, there is an effect of producing a mixed phase having high metallic dispersion.
전계 방출, 스페이서, 전도성 용액, 전도성 페이스트 Field emission, spacers, conductive solutions, conductive pastes
Description
본 발명은 전계 방출 디스플레이(field emission display: FED)에 관한 것으로, 특히 FED의 스페이서 및 이를 제조하는 방법에 대한 것이다. 더욱 상세하게는, 스페이서의 대전에 의해 발생하는 2차 전자의 발생을 억제하여 전계의 왜곡이 일어나는 것을 방지할 수 있는 FED의 스페이서 재질에 대한 것이다. The present invention relates to a field emission display (FED), and more particularly to a spacer of the FED and a method of manufacturing the same. More specifically, the present invention relates to a spacer material of the FED that can suppress generation of secondary electrons generated by charging of the spacer and prevent distortion of an electric field.
전계방출소자(FED:Field Emission Device)는 전극구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 풀 칼라(full-color), 풀 그레이 스케일(full-gray scale), 높은 휘도, 높은 비디오 레이트(video rate) 속도 등 디스플레이가 갖추어야야 할 장점들을 고루 갖추고 있다.Field emission device (FED) has simple electrode structure, high speed operation with the same principle as CRT, full color, full gray scale, high brightness and high It has all the advantages that a display should have, such as video rate speed.
도 1은 종래의 마이크로 팁형 전계 방출 디스플레이에 적용된 FED 패널의 개략적인 단면도이고, 도 2는 상기 도 1의 A부를 확대한 단면도이다. 1 is a schematic cross-sectional view of a FED panel applied to a conventional micro-tip field emission display, and FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1.
여기에 도시된 바와 같이, FED 패널은 어노드 플레이트(anode plate)(1)와 캐소드 플레이트(cathode plate)(2)가 진공상태의 갭(gap)(3)이 형성되도록 일정간격을 두고 상,하측에 설치되어 있고, 상기 어노드 플레이트(1)와 캐소드 플레이트(2)의 사이에 갭(3)이 유지될 수 있도록 스페이서(spacer)(4)가 구비되어 있다. 그리고, 상기 어노드 플레이트(1)는 전면판(5)의 내측면에 콘트라스트(contrast)를 높이기 위한 블랙 메트릭스(black matrix)(6)와 형광체(7) 및 어노드 전극((8)이 차례로 형성되어 있고, 상기 스페이서(4)의 하측에는 그라운드 전극(9)이 형성되어 있다.As shown here, the FED panel has an
또한, 상기 캐소드 플레이트(2)는 기판(11)의 상면에 캐소드 전극(12)이 형성되어 있고, 그 캐소드 전극(12)의 상면에는 전자방출원인 에미터(emitter)(13)가 형성되어 있다. 또한, 상기 캐소드 전극(12)의 상측에는 에미터(13)에서 발생되는 전자를 끌어내기 위한 게이트(gate)(14a)가 형성된 게이트 전극(14)이 형성되어 있고, 게이트 전극(14)과 캐소드 전극(12)은 게이트 인슐레이터(insulator)(15)에 의해 절연이 되어 있다. 그리고, 상기 게이트 전극(14)의 상측에는 전자를 집속하기 위한 포커싱 전극(16)이 설치되어 있고, 그 포커싱 전극(16)과 게이트 전극(14)은 포커싱 인슐레이터(17)에 의해 절연되어 있다.The
상기와 같은 구조를 가지는 전계방출소자는 게이트 전극(14)과 캐소드 전극(12)의 양단에 충분한 전압이 인가되면 이로인해 강한 전계가 형성되며, 그와 같이 형성된 전계에 의해 에미터(13)에서 양자역학적 터널링 현상에 의해 전자들이 방출되는 것이다. 방출된 전자들은 게이트 전극(14)의 게이트(14a)를 통과하게 되며, 이때 전계방출어레이(FEA:Field Emitter Array)는 게이트 전극(14)과 캐소드 전극(12)을 통하여 메트릭스 어드레스(matrix addres)되며, 게이트 전극(14)에 전압이 걸리는 시간동안 전자의 방출되어 진다.In the field emission device having the above structure, when a sufficient voltage is applied to both ends of the
이와 같이 방출되어 가속된 전자들은 상측의 어노드 전극(8) 후면에 위치한 형광체(7)의 픽셀(pixel)에 높은 에너지를 가지고 충돌하여 발광하며, 메트릭스 배열된 R(red), G(green), B(blue)의 형광체 도트들(phosphor dots)에 의해 칼라 디스플레이(color display)가 구현되어 진다.The emitted and accelerated electrons collide and emit light with high energy at a pixel of the
상기와 같은 전계방출소자에서 높은 색순도와 휘도를 갖는 패널을 제작하기 위해서는 에미터(13)에서 방출된 전자가 정확히 그에 대응되는 형광체(7)에 가속되어 충돌하여야 한다. 만약 전자가 에미터(13)에 해당하는 형광체(7)를 때리지 못하고 인접하고 있는 형광체(7)를 때리게 되면 인접 형광체(7)에서도 발광이 일어나서 색순도가 떨어지는 문제가 발생된다. 또한 해당되는 형광체(7)는 휘도가 그만큼 감소되어 어둡게 나타난다. 따라서 이상적인 전계방출소자의 전자빔은 캐소드 플레이트(2)에서 수직하게 이동하여 각 해당하는 형광체(7)만을 여기하여야 한다.In order to fabricate a panel having high color purity and brightness in the field emission device as described above, electrons emitted from the
전자빔은 근본적으로 등전위면에 수직하게 이동하는 힘을 받게 된다. 서로 평행하게 마주보고 있는 캐소드 플레이트(2)와 어노드 플레이트(1) 사이에 전압이 인가되면 두판의 사이에는 두판과 평행인 등전위면이 형성되므로 전자빔은 캐소드 플레이트(2)에 수직하게 이동하여야 한다. 그러나 실제 전계방출소자에서는 이와 같은 전자빔의 이동을 방해하여 빔의 왜곡을 발생시키는 요소들이 존재한다.The electron beam is essentially forced to move perpendicular to the equipotential plane. When voltage is applied between the
여러 가지 요소들 중 스페이서(4)에 의한 전자빔의 왜곡이 가장 심각한 문제를 나타내고 있다. 전계 방출 표시소자에서 전계를 유지하기 위해서는 스페이서(4)는 기본적으로 절연체이어야 한다. 절연체는 이차전자 방출계수가 1보다 크기 때문에 인접 에미터(13)에서 전자빔을 맞는 경우 (+)로 대전이 이루어진다. 이런 스페이서(4)의 대전은 스페이서(4) 주변의 전계를 왜곡하고 이에 의하여 전자빔의 왜곡이 발생된다.Among the various factors, the distortion of the electron beam by the
따라서, 종래에는 상기와 같은 전계 왜곡을 방지하기 위한 여러 가지의 방안들이 제안되고 있다. 그 방안중 대표적인 것은 스페이서(4)의 측면에 이차전자방출계수가 낮은 물질을 증착하는 방법, 스페이서(4)의 측면에 전도성박막을 증착하는 방법, 스페이서(4)의 측면에 금속의 전극띠를 형성하는 방법 등이 있다. 그러나 이와 같은 방법들은 스페이서(4)를 제작한 후에 별도의 공정을 추가하여 행해지는 것으로 제조과정 및 제조원가를 증가시키는 문제점이 있었다.Therefore, in the related art, various methods for preventing such electric field distortions have been proposed. Representative methods include a method of depositing a material having a low secondary electron emission coefficient on the side of the
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 전계 왜곡을 방지하기 위한 별도의 후속처리 공정 없이, 절연체 분말에 금속 성분이 포함된 전도성 용액 또는 페이스트를 혼합한 후, 상기 절연체와 상기 금속 성분이 혼합상을 이루도록 소결함으로써, 스페이서 자체에 전하가 축척되는 것을 방지하고자 함이다. 즉, 일정한 범위 내의 비저항을 가지는 스페이서를 제조하는 것만으로, 스페이서에 대전되는 전하를 용이하게 외부로 빠져나가게 함으로써, 스페이서의 대전에 의한 전계의 왜곡을 방지할 수 있는 FED를 제조하고자 하는 것이 본 발명의 목적이다. 또한, 본 발명은 스페이서의 대전에 의한 전계의 왜곡을 방지할 수 있을 뿐만 아니라, 이미 고르게 분사된 전도성 용액 또는 페이스트를 이용하여 금속 성분을 절연체와 혼합시킴으로써 금속 성분의 분산도가 현저히 높은 혼합상을 제조하기 위한 것이다. Accordingly, the present invention has been made to solve the above problems, and after mixing a conductive solution or paste containing a metal component in the insulator powder, without a separate post-processing step to prevent electric field distortion, the insulator and the By sintering the metal components into a mixed phase, it is intended to prevent charges from accumulating on the spacers themselves. That is, the present invention is to manufacture a FED capable of preventing distortion of an electric field caused by charging of the spacer by easily discharging an electric charge charged to the spacer to the outside only by manufacturing a spacer having a specific resistance within a predetermined range. Is the purpose. In addition, the present invention not only prevents the distortion of the electric field due to the charging of the spacer, but also mixes the metal component with the insulator by using a conductive solution or paste that is already evenly sprayed to form a mixed phase with a significantly high dispersion of the metal component. It is for manufacturing.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 전계 방출 소자(field emission display: FED)용 스페이서 제조방법은, 전계 방출 소자용 스페이서 제조방법에 있어서, 절연체 분말을 준비하고, 상기 준비된 절연체 분말에 금속 성분이 포함된 전도성 용액 또는 페이스트를 혼합하는 단계 및 상기 절연체와 상기 금속 성분이 혼합상을 이루도록 소결하는 단계를 포함하는 것을 특징으로 한 다. According to an aspect of the present invention, a method for manufacturing a spacer for a field emission display (FED) according to the present invention includes preparing an insulator powder and preparing the prepared insulator powder. Mixing a conductive solution or paste containing a metal component and sintering the insulator and the metal component into a mixed phase.
여기서, 상기 금속 성분이 포함된 전도성 용액 또는 페이스트는 은(Ag) 또는 구리(Cu) 등을 비롯한 금속입자를 포함하는 용매인 것이 바람직하고, 상기 금속입자는 은나노 입자이거나, 구리와 같은 금속입자 또는 금속 화합물인 것이 더욱 바람직하며, 상기 금속입자는 20중량% 내지 50중량% 범위 내로 포함되는 것이 가장 바람직하다. 또한, 본 발명에 따른 전계 방출 소자용 스페이서 제조방법은 전도도 부여 특성에 따라 절연 혹은 전도성 그린시트를 여러장 적층하는 단계를 더 포함하는 것도 가능하다. Here, the conductive solution or paste containing the metal component is preferably a solvent containing metal particles including silver (Ag) or copper (Cu), and the metal particles are silver nano particles, metal particles such as copper, or It is more preferable that the metal compound, the metal particles are most preferably included in the range of 20% by weight to 50% by weight. In addition, the method for manufacturing a spacer for a field emission device according to the present invention may further include stacking a plurality of insulating or conductive green sheets according to conductivity provision characteristics.
나아가, 본 발명의 다른 실시형태는 상술한 바와 같은 스페이서 제조방법에 의해 제조되어, 108 내지 1010 Ωm 범위 내의 비저항 값을 가지는 스페이서를 포함하는 것을 특징으로 하는 전계 방출 소자일 수 있다.Furthermore, another embodiment of the present invention may be a field emission device which is manufactured by the spacer manufacturing method as described above, and includes a spacer having a specific resistance value in the range of 10 8 to 10 10 Ωm.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. Specific details of other embodiments are included in the detailed description and the drawings.
상술한 바와 같이 본 발명은 전계 왜곡을 방지하기 위한 별도의 후속처리 공 정 없이, 절연체 분말에 금속 성분이 포함된 입자가 없는 전도성 용액 또는 페이스트를 혼합한 후, 상기 절연체와 상기 금속 성분이 혼합상을 이루도록 소결함으로써, 스페이서 자체에 전하가 축척되는 것을 방지할 수 있다. 즉, 108 ~ 1010Ωm 범위 내의 일정한 비저항을 가지는 스페이서를 제조하는 것만으로, 스페이서에 대전되는 전하를 용이하게 외부로 빠져나가게 함으로써, 스페이서의 대전에 의한 전계의 왜곡을 방지할 수 있는 FED를 제공할 수 있는 효과가 있다. 또한, 본 발명은 전도성 용액 또는 페이스트를 이용하여 금속 성분을 절연체와 혼합시키기 때문에 금속성의 분산도가 높은 혼합상을 제조할 수 있는 효과가 있다. As described above, according to the present invention, after the conductive powder or particle-free conductive solution or paste containing a metal component is mixed with the insulator powder without a separate post-treatment process for preventing electric field distortion, the insulator and the metal component are mixed phases. By sintering to achieve this, it is possible to prevent charges from accumulating on the spacers themselves. That is, by simply manufacturing a spacer having a constant resistivity within the range of 10 8 to 10 10 Ωm, the FED capable of easily discharging the electric charges charged to the spacer to the outside, thereby preventing the distortion of the electric field caused by the charging of the spacer. There is an effect that can be provided. In addition, the present invention has the effect of producing a mixed phase with high metallic dispersibility because the metal component is mixed with the insulator by using a conductive solution or paste.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims.
도 3은 본 발명의 바람직한 일 실시예에 따른 스페이서를 가지는 FED 패널의 개략적인 단면도이고, 도 4는 본 발명의 일례에 따른 전계 방출 디스플레이의 캐소 드 플레이트를 나타내는 확대 단면도이다.3 is a schematic cross-sectional view of a FED panel having a spacer according to a preferred embodiment of the present invention, Figure 4 is an enlarged cross-sectional view showing a cathode plate of the field emission display according to an example of the present invention.
먼저, 도 3에 도시된 바와 같이, 본 발명에 따른 FED는 상부의 어노드 플레이트(101)와 하부의 캐소드 플레이트(102)가 일정간격으로 두고 배치되어 있고, 상기 어노드 플레이트(101)와 캐소드 플레이트(102) 사이의 가장자리에는 내부를 진공으로 유지할 수 있도록 실링하는 실링재(미도시)가 설치되어 있으며, 그 실링재(미도시)가 설치된 어노드 플레이트(101)와 캐소드 플레이트(102)의 내부에는 어노드 플레이트(101)와 캐소드 플레이트(102)가 항상 일정간격이 유지될 수 있도록 스페이서(104)가 설치되어 있다. 그리고, 상기 어노드 플레이트(101)는 소정면적의 전면유리(111) 내측면에 형광체(112)가 형성된 구조로 되어 있다.First, as shown in FIG. 3, in the FED according to the present invention, an
또한, 도 4에 도시된 바와 같이 상기 캐소드 플레이트(102)는 후면유리(201)의 상면에 형성되는 제1버퍼층(202) 및 제2버퍼층(203)과, 그 제2버퍼층(203)의 상면에 형성되는 하부전극(204)과, 그 하부전극(204)의 상면에 형성되는 터널절연막(205)과, 그 터널 절연막(205)의 외측에 형성되는 필드절연막(206)과, 상기 터널절연막(205)의 상면에 형성되는 상부전극(207)과, 그 상부전극(207)의 외측에 형성되는 상부전극버스(208)와, 그 상부전극버스(208)의 상부에 차례로 형성되는 오버행 절연막(209) 및 탑전극(210)으로된 MIM(metal-insulator-metal)형의 전계방출소자(211)들이 형성되어 있어서, 상부전극(207)과 하부전극(204)에 전계를 가했을때 터널절연막(205)에서 전자가 상측의 형광체(112) 방향으로 방출되어 지도록 되어 있다.In addition, as shown in FIG. 4, the
상기한 구조를 가지는 본 발명에 있어서, 상기 어노드 플레이트(101)와 캐소드 플레이트(102)의 사이에 설치되는 스페이서(104)는 절연체 분말에 금속 성분이 포함된 전도성 용액 또는 페이스트를 혼합한 후, 상기 절연체와 상기 금속 성분이 혼합상을 이루도록 소결함으로써 제조되는 것을 특징으로 한다. In the present invention having the structure described above, the
일반적으로 FED에 있어서 전계를 일정하게 유지하기 위해서는 스페이서가 기본적으로 절연체로 이루어져야 한다. 그래서, 스페이서는 절연성 재료나 세라믹 물질로 이루어지는 것이 보통이다. 그러나, 이와 같이 절연성 재료나 세라믹 물질로만 이루어지는 스페이서는 이차전자 방출계수가 1보다 크고, 비저항도 1010 내지 1012 Ωm 범위에 달하기 때문에, 인접 에미터(emitter)에서 전자빔을 맞는 경우 (+)로 대전이 이루어져 전자의 왜곡이 발생하는 것이다. In general, in order to maintain a constant electric field in the FED, the spacer should basically be made of an insulator. Thus, the spacer is usually made of an insulating material or a ceramic material. However, the spacer made of only an insulating material or a ceramic material as described above has a secondary electron emission coefficient greater than 1 and a resistivity in the range of 10 10 to 10 12 Ωm, so that when the electron beam is hit by an adjacent emitter (+) The charging of the furnace causes distortion of the electrons.
이에 본 발명자들은 절연체만으로 이루어진 FED의 스페이서가 가지는 비저항 값과 2차 전자 방출 계수를 낮추기 위하여, 스페이서 또는 스페이서 재료의 열팽창계수, 표면전도성, 내구성 및 반응성의 4가지 조건을 바탕으로, 스페이서를 제조하기 위한 원료물질을 선택하였다. 그 결과, 종래의 일반적인 절연체 분말을 준비하고, 상기 준비된 절연체 분말에 금속 성분이 포함된 액상 잉크를 혼합하는 단계를 거친 후, 상기 절연체와 상기 금속 성분이 혼합상을 이루도록 소결함하는 단계를 거쳐서 스페이서를 제조하는 경우 108 ~ 1010Ωm 범위 내의 비저항 값을 가지고 이차전자 방출계수도 1에 가까운 스페이서를 제조할 수 있었다. In order to reduce the resistivity value and secondary electron emission coefficient of the spacer of the FED made of only an insulator, the present inventors prepared a spacer based on four conditions of the coefficient of thermal expansion, surface conductivity, durability and reactivity of the spacer or spacer material. Raw materials were selected. As a result, a conventional general insulator powder is prepared, a liquid ink containing a metal component is mixed with the prepared insulator powder, and then the spacer is sintered to form a mixed phase of the insulator and the metal component. In the case of manufacturing a spacer having a specific resistance value in the range of 10 8 ~ 10 10 Ωm could be produced spacer close to the secondary electron emission coefficient of 1.
구체적으로, 본 발명에서 사용한 절연성 물질로는 FED의 상하판 재료로 사용되는 soda-lime glass의 열팽창 계수(8.9×10-6/℃)와 가장 유사한 값(8.8×10-6/℃)을 가지는 알루미나(Al2O3)를 사용하였다. 상기 알루미나는 표면전도성이 1010 ~ 1012Ωm 범위 내에 있어서, 절연체로서 스페이서에 요구되는 최소한의 조건을 만족시킨다. Specifically, the insulating material used in the present invention has a value (8.8 × 10 −6 / ° C.) most similar to the coefficient of thermal expansion (8.9 × 10 −6 / ° C.) of soda-lime glass used as the upper and lower plate materials of the FED. Alumina (Al 2 O 3 ) was used. The alumina satisfies the minimum conditions required for the spacer as an insulator in the range of 10 10 to 10 12 Ωm surface conductivity.
그리고, 본 발명에서는 상기 금속 성분이 포함된 전도성 용액 또는 페이스트로써는 은(Ag) 또는 구리(Cu)등의 금속을 10중량% 내지 60중량% 범위 내로 포함된 용매인 것이 바람직하고, 상기 금속의 형태는 은나노입자(도 8 참조)이거나, 구리와 같은 금속입자 혹은 금속 화합물인 것이 더욱 바람직하다. In the present invention, the conductive solution or paste containing the metal component is preferably a solvent containing a metal such as silver (Ag) or copper (Cu) in a range of 10% by weight to 60% by weight, and the form of the metal. Is more preferably silver nanoparticles (see Fig. 8), or metal particles or metal compounds such as copper.
이에 따라, 절연체 분말과 금속 성분이 포함된 전도성 용액 또는 페이스트로 스페이서를 제조하는 경우, 상기 절연체 사이에 상기 금속 아일랜드(island)가 혼합되어 있는 내부 구조를 만들어 낼 수 있으며, 이는 상기한 금속 아일랜드와 같은 전도체 사이로 전자가 이동할 후 있는 최소한의 경로를 제공할 수 있어서, 절연체에 전도성을 부여하는 것이 가능하고, 이에 따라 스페이서의 비저항 값을 감소시킬 수 있는 것이다. 도 5a 및 도 5b는 각각 본 발명의 일례에 따른 스페이서의 혼합상을 나타내는 현미경 사진이고, 여기에 도시된 바와 같이 실제로 스페이서의 내부 구조는 절연체 사이에 전도성 금속 아일랜드(island)가 혼합되어 있는 혼합상임을 확인할 수 있다. Accordingly, when the spacer is manufactured from a conductive solution or paste containing an insulator powder and a metal component, an internal structure in which the metal islands are mixed between the insulators can be produced, which is described above. It is possible to provide a minimum path for electrons to move between the same conductors, thereby providing conductivity to the insulator, thereby reducing the resistivity value of the spacer. 5A and 5B are micrographs each showing a mixed phase of a spacer according to an example of the present invention, and as shown here, the inner structure of the spacer is actually a mixed phase in which conductive metal islands are mixed between insulators. can confirm.
그리고, 본 발명은 상술한 바와 같이 스페이서의 비저항 값을 감소시켜서 스페이서의 대전에 의한 전계의 왜곡을 방지할 수 있을 뿐만 아니라, 전도성 용액 또는 페이스트를 이용하여 금속 성분을 절연체와 혼합시키기 때문에 금속성의 분산도가 높은 혼합상을 제조할 수 있는 효과가 있다. As described above, the present invention not only prevents the distortion of the electric field due to the charging of the spacer by reducing the specific resistance value of the spacer, but also disperses metallicity by mixing the metal component with the insulator by using a conductive solution or paste. There is an effect that can produce a high degree of mixed phase.
또한, 본 발명에 따라 절연체 분말과 금속 성분이 포함된 전도성 용액 또는 페이스트를 혼합함에 있어서는, 상기 금속 성분의 비율을 높여서 금속 아일랜드의 간격을 좁힘으로써, 스페이서의 전도성을 더욱 증가시킬 수 있다. 이를 통하여, 전도성 용액 또는 페이스트 형태로 포함된 금속 성분의 조성에 따라 스페이서의 비저항 값을 조절할 수 있는 것이다. 즉, 전도성 용액 또는 페이스트에서 금속 성분이 포함되는 양을 조절하여 스페이서의 저항값을 108 ~ 1010Ωm 범위 내로 조절하고, 이차전자 방출계수도 1에 가깝게 조절할 수 있는 것이다. In addition, in the mixing of the insulator powder and the conductive solution or paste containing the metal component according to the present invention, the conductivity of the spacer may be further increased by increasing the ratio of the metal component to narrow the gap between the metal islands. Through this, the specific resistance value of the spacer can be adjusted according to the composition of the metal component included in the form of a conductive solution or paste. That is, by adjusting the amount of the metal component in the conductive solution or paste to adjust the resistance value of the spacer within the range of 10 8 ~ 10 10 Ωm, the secondary electron emission coefficient can also be adjusted close to 1.
나아가, 상술한 바와 같이 절연체에 혼합되는 금속 성분의 양을 조절하여 스페이서의 저항값을 조절하는 것도 가능하지만, 본 발명에서는 특별히 상기 절연체 분말에 금속 성분을 포함하는 전도성 용액 또는 페이스트와 함께 반도체성 산화물질을 더 포함시켜서 스페이서의 저항값을 조절하는 것이 가능하다. 본 발명에서 사용하는 상기 반도체성 산화물질은 전도성이 작지도 않고 월등히 크지도 않아 미량으로도 스페이서의 비저항 값이나 이차 전자 방출계수를 정확하게 조절할 수 있어서 유용하다. 이에 따르면, 본 발명에 따른 스페이서는 절연체와 반도체성 산화물질의 혼합상을 더 포함할 수 있다. Furthermore, as described above, it is also possible to adjust the resistance value of the spacer by adjusting the amount of the metal component to be mixed in the insulator, but in the present invention, the semiconductor oxidation is particularly performed together with the conductive solution or paste including the metal component in the insulator powder. It is possible to further adjust the resistance of the spacer by further including a substance. The semiconducting oxide material used in the present invention is useful because the conductivity of the spacer is not small or extremely large, so that the resistivity of the spacer or the secondary electron emission coefficient can be precisely adjusted even with a small amount. According to this, the spacer according to the present invention may further include a mixed phase of an insulator and a semiconductor oxide material.
한편, 본 발명에서는 상기한 절연체와 금속 분말을 포함하는 전도성 용액 또는 페이스트 및 반도체성 산화물질 이외에, 각종 솔벤트(Solvent), 바인더(Binder), 계면활성제(Surfactant), 가소제(plasticizer) 등을 하기의 표 1에 나타난 비율로 혼합하여, Tape casting 법에 의해 스페이서를 위한 그린시트(Green sheet)를 제조할 수 있다. Meanwhile, in the present invention, various solvents, binders, surfactants, plasticizers, and the like, in addition to the conductive solution or paste containing the insulator and the metal powder and the semiconductor oxide, By mixing at the ratios shown in Table 1, a green sheet for a spacer can be produced by a tape casting method.
[표 1: 스페이서의 성분 및 조성]Table 1: Composition and Composition of Spacer
상기한 표 1에 나타난 바와 같이, 본 발명에 따라 스페이서 제작을 위한 그린시트는 절연체와 금속 성분을 포함하는 전도성 용액 또는 페이스트(반도체성 산화물질을 포함하는 것도 가능)의 혼합액 40~80wt%를 기준으로, 솔벤트가 상기 금속 성분의 극성 및 용해도를 고려하여 30~50wt% 범위 내로 추가 될 수 있고, 계면활성제가 입자의 분산 정도에 따라 2~5wt%로 추가될 있으며, 바인더는 슬러리의 점도, 유동성, 가소성 및 강도에 따라 2~11wt%로 그리고 가소제는 바인더의 기능 활성화를 위하여 3~5wt%로 추가될 수 있다. As shown in Table 1, the green sheet for manufacturing a spacer according to the present invention is based on a mixture of 40 ~ 80wt% of a conductive solution or paste (possibly including a semiconductor oxide) containing an insulator and a metal component As a solvent, the solvent may be added within the range of 30 to 50 wt% in consideration of the polarity and solubility of the metal component, the surfactant may be added at 2 to 5 wt% according to the degree of dispersion of the particles, and the binder may have a viscosity and fluidity of the slurry. Depending on the plasticity and strength, the plasticizer may be added in an amount of 2 to 11 wt% and 3 to 5 wt% for the activation of the binder.
상술한 바와 같은 조성을 가지는 스페이서를 위한 그린시트용 슬러리(802)는 도 6에 나타난 바와 같은 roll-to-roll 타입의 tape caster(604)를 이용하여 이형필름(603)과 함께 그린시트(601)로 제작될 수 있다. 이어서, 이렇게 제조된 그린시트(701)는 도 7에 도시된 것처럼 Vacuum micro scope cutting 장치를 이용하여 패 널(panel)에 적용 가능한 범위의 크기로 컷팅(cutting)(702)하여 구조물을 만들고, 온도 profile을 정확하게 제어하여 소성하는 과정을 거침으로써, 스페이서(703) 제작을 완료한다. 또한, 절연시트, 전도성 시트와 같이 서로 다른 전도특성을 가진 2~5장의 시트를 여러장 적층하여 전도성을 조절할 수 있다.The green sheet slurry 802 for the spacer having the composition as described above is the
그린시트 형태로 제조하는 미세 스페이서는 소결공정에서 발생하는 결점(defect)이 구조물의 강도와 같은 물성에 많은 영향을 미치기 때문에 소결 공정이 매우 중요하다. 본 발명자들은 이러한 소결 공정을 바인더 분해-저융점 온도 물질 안정화-완전 소성의 3단계의 형태로 진행하였다. The micro spacers manufactured in the form of green sheets are very important because defects generated in the sintering process have a great influence on physical properties such as the strength of the structure. We proceeded this sintering process in the form of three stages: binder decomposition-low melting point temperature material stabilization-complete firing.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.
이러한 본 발명에 의하는 경우, 쉽게 대전 되지 않으면서 내부에 전자가 이동할 수 있는 최소한의 경로를 가진 스페이서를 통하여, 상기 스페이서에 대전된 전하의 외부이동을 가능하게 할 수 있다. 또한, 이차전자의 방출이 1에 가까우며 물리적 강도가 높은 스페이서를 복잡하고 비용이 많이 소요되는 후 공정 없이 대량으로 생산할 수 있으며, 스페이서가 적용될 평판 표시 소자의 특성에 맞게 다양한 형태로 제조 할 수 있는 효과가 있다. According to the present invention, it is possible to enable the external movement of the charge charged to the spacer through the spacer having a minimum path through which electrons can move inside without being easily charged. In addition, it is possible to produce a large amount of spacers with a high physical strength of secondary electron emission close to 1 without complex and costly post-processing, and to produce a variety of shapes according to the characteristics of the flat panel display device to which the spacer is applied. There is.
도 1은 종래의 마이크로 팁형 전계 방출 디스플레이에 적용된 FED 패널의 개략적인 단면도이고,1 is a schematic cross-sectional view of a FED panel applied to a conventional micro tip type field emission display,
도 2는 상기 도 1의 A부를 확대한 단면도이고,FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1;
도 3은 본 발명의 바람직한 일 실시예에 따른 스페이서를 가지는 FED 패널의 개략적인 단면도이고,3 is a schematic cross-sectional view of an FED panel having a spacer according to an embodiment of the present invention,
도 4는 본 발명의 일례에 따른 전계 방출 디스플레이의 캐소드 플레이트를 나타내는 확대 단면도이고,4 is an enlarged cross-sectional view showing a cathode plate of a field emission display according to an example of the present invention;
도 5a 및 도 5b는 각각 본 발명의 일례에 따른 스페이서의 혼합상을 나타내는 현미경 사진이고, 5A and 5B are micrographs each showing a mixed phase of a spacer according to an example of the present invention,
도 6 및 도 7은 본 발명의 일례에 따른 스페이서를 제작하기 위한 그린시트(green sheet)와 이로부터 스페이서를 제조하는 과정을 나타내는 모식도이고,6 and 7 are schematic views showing a green sheet for manufacturing a spacer according to an example of the present invention and a process of manufacturing the spacer therefrom;
도 8은 본 발명의 일례에 따른 전도성 잉크에 함유되는 은나노 입자의 현미경 사진이다.8 is a micrograph of silver nanoparticles contained in a conductive ink according to an example of the present invention.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070066020A KR100891619B1 (en) | 2007-07-02 | 2007-07-02 | Method for manufacturing spacer for field emission device and field emission device accordingly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070066020A KR100891619B1 (en) | 2007-07-02 | 2007-07-02 | Method for manufacturing spacer for field emission device and field emission device accordingly |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090002564A KR20090002564A (en) | 2009-01-09 |
KR100891619B1 true KR100891619B1 (en) | 2009-04-02 |
Family
ID=40485547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070066020A Active KR100891619B1 (en) | 2007-07-02 | 2007-07-02 | Method for manufacturing spacer for field emission device and field emission device accordingly |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100891619B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011139092A2 (en) | 2010-05-07 | 2011-11-10 | Lg Electronics Inc. | Clothes treating apparatus and filter technology |
KR102174944B1 (en) | 2018-03-16 | 2020-11-05 | 주식회사 홀로홀릭 | Fan device with fan display |
KR102162981B1 (en) | 2018-03-16 | 2020-10-07 | 주식회사 홀로홀릭 | Fan display for noise reduction |
DE102022114212A1 (en) | 2021-06-09 | 2022-12-15 | Electronics And Telecommunications Research Institute | high voltage driving device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040045277A (en) * | 2002-11-21 | 2004-06-01 | 가부시키가이샤 히타치세이사쿠쇼 | Display device |
KR20040069151A (en) * | 2003-01-28 | 2004-08-04 | 엘지전자 주식회사 | Spacer for fed panel and fabrication method thereof |
KR20050075809A (en) * | 2004-01-16 | 2005-07-22 | 엘지전자 주식회사 | Spacer manufacturing method for field emission device |
JP2006344603A (en) | 2004-01-22 | 2006-12-21 | Canon Inc | Antistatic film as well as spacer and image display device using the same |
KR20070014840A (en) * | 2005-07-29 | 2007-02-01 | 삼성에스디아이 주식회사 | Electronic emission display device using low resistance spacer |
-
2007
- 2007-07-02 KR KR1020070066020A patent/KR100891619B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040045277A (en) * | 2002-11-21 | 2004-06-01 | 가부시키가이샤 히타치세이사쿠쇼 | Display device |
KR20040069151A (en) * | 2003-01-28 | 2004-08-04 | 엘지전자 주식회사 | Spacer for fed panel and fabrication method thereof |
KR20050075809A (en) * | 2004-01-16 | 2005-07-22 | 엘지전자 주식회사 | Spacer manufacturing method for field emission device |
JP2006344603A (en) | 2004-01-22 | 2006-12-21 | Canon Inc | Antistatic film as well as spacer and image display device using the same |
KR20070014840A (en) * | 2005-07-29 | 2007-02-01 | 삼성에스디아이 주식회사 | Electronic emission display device using low resistance spacer |
Also Published As
Publication number | Publication date |
---|---|
KR20090002564A (en) | 2009-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101143656B1 (en) | Plasma display panel | |
KR101159787B1 (en) | ZnO-based glass frit composition and aluminium paste composition for rear contacts of solar cell using the same | |
US7105200B2 (en) | Method of producing thick-film sheet member | |
KR100891619B1 (en) | Method for manufacturing spacer for field emission device and field emission device accordingly | |
KR100554248B1 (en) | Glass ceramic composition and thick-film glass paste composition | |
KR20050019289A (en) | Plasma display panel and manufacturing method thereof | |
JP2633389B2 (en) | Gas discharge type display panel | |
US11518892B2 (en) | Solar cell and paste composition for electrode of solar cell | |
KR100850562B1 (en) | Field emission display | |
CN101777479B (en) | Printing type field emission display and making method thereof | |
KR20090046274A (en) | Electron emitting device employing arcing and charging protective film composition and arcing and charging protective film formed therefrom | |
KR100390345B1 (en) | Electrode paste for rear panel of plasma display panel | |
KR20130052543A (en) | Manufacturing method for plasma display panel | |
KR100524777B1 (en) | Manufacturing method for plasma display panel | |
KR100573617B1 (en) | Phosphor paste for plasma display panel to which metal oxide is added and manufacturing method thereof | |
KR100511260B1 (en) | Fabricating method for a spacer of fed panel and spacer fabricated thereby | |
KR100504789B1 (en) | Spacer for fed panel and fabrication method thereof | |
KR101100544B1 (en) | Manufacturing Method Of Plasma Display Panel | |
KR101137605B1 (en) | Method for manufacturing plasma display panel | |
KR100860277B1 (en) | Plasma Display Panel Dielectric Composition And Plasma Display Panel Including The Same | |
KR100790864B1 (en) | Dispersant, Paste Composition Comprising The Same, Inorganic Device Made Using The Same, And Display Device Employing The Same | |
KR100315221B1 (en) | Field emission display | |
KR101101667B1 (en) | Manufacturing Method Of Plasma Display Panel | |
EP1786017A1 (en) | Image display device | |
KR20050075809A (en) | Spacer manufacturing method for field emission device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070702 |
|
PA0201 | Request for examination | ||
N231 | Notification of change of applicant | ||
PN2301 | Change of applicant |
Patent event date: 20071116 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080418 Patent event code: PE09021S01D |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20081020 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20090320 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20090327 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20090327 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20120106 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20130108 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140225 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20140225 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20160128 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20170119 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180125 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20180125 Start annual number: 10 End annual number: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190827 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20190827 Start annual number: 11 End annual number: 11 |
|
FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20200116 Start annual number: 12 End annual number: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20210421 Start annual number: 13 End annual number: 13 |
|
PR1001 | Payment of annual fee |
Payment date: 20220413 Start annual number: 14 End annual number: 14 |
|
PR1001 | Payment of annual fee |
Payment date: 20221228 Start annual number: 15 End annual number: 15 |
|
PR1001 | Payment of annual fee |
Payment date: 20240118 Start annual number: 16 End annual number: 16 |