KR100888580B1

KR100888580B1 - Active element embedded printed circuit board with self defect inspection

Info

Publication number: KR100888580B1
Application number: KR1020070093352A
Authority: KR
Inventors: 김상진; 송슬아
Original assignee: 대덕전자 주식회사
Priority date: 2007-09-14
Filing date: 2007-09-14
Publication date: 2009-03-12

Abstract

본 발명은 능동 소자 내장형 인쇄 회로 기판에 관한 것으로, 특히 인쇄 회로 기판에 내장된 능동 소자의 불량 여부를 검사하기 위는 방법에 관한 것이다. 본 발명에 따른 검사 방법을 능동 소자 내장형 인쇄 회로 기판 제조 공법에 적용하는 경우, 기판을 파괴 검사하지 않고도 소자의 불량 여부를 판단할 수 있으며, 더욱이 별도의 고가 반도체 검사 설비를 제작하지 않고도 기존의 PCB 업계가 가지고 있는 검사 장비를 이용해서 칩 결함 발생 여부를 검출할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active element embedded printed circuit board, and more particularly, to a method for inspecting a defective active element embedded in a printed circuit board. When the inspection method according to the present invention is applied to an active element embedded printed circuit board manufacturing method, it is possible to determine whether a device is defective without destroying the substrate, and furthermore, the existing PCB may be manufactured without a separate expensive semiconductor inspection facility. Inspection equipment in the industry can be used to detect chip defects.

Description

ACTIVE DEVICE EMBEDDED PRINTED CIRCUIT BOARD WITH SELF FAILURE TEST CAPABILITY}

본 발명은 능동 소자(active device) 내장형 인쇄 회로 기판(embedded PCB)에 관한 것으로, 특히 인쇄 회로 기판에 내장된 능동 소자의 불량 여부를 검사하는 기능이 탑재된 기판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active device embedded printed circuit board (PCB), and more particularly, to a board equipped with a function of inspecting whether an active device embedded in a printed circuit board is defective.

또한, 본 발명은 제안하는 능동 소자 불량 발생 유무를 검사하는 기능을 실현하기 위하여 능동 소자에 검사용 더미(dummy) 회로를 배치하는 기술에 관한 것이다.The present invention also relates to a technique for arranging a dummy circuit for inspection in an active element in order to realize a function for inspecting whether an active element failure occurs.

전자 제품이 소형화, 경량화 및 박형화되어감에 따라 저항(resistor), 캐패시터(capacitor) 또는 인턱터 코일(inductor coil) 등의 수동 소자뿐 아니라 반도체 칩 등의 능동 소자를 웨이퍼 레벨에서 기판에 실장하는 기술이 적용되고 있다. 기판에 능동 소자를 내장하는 방법은 일반적으로 기판에 캐비티(cavity)를 형성하고, 기판의 캐비티에 능동 소자를 고정한 후에 마이크로 비아 가공 기술과 도금 기술을 이용해서 기판과 능동 소자를 전기적으로 접속하는 방법이 적용되고 있다. 그런데, 기판에 능동 소자를 실장하는 과정에서 가압 가열 프로세스가 진행되므로 능동 소자에 크랙이 발생하는 등의 불량이 발생할 개연성이 있다. As electronic products become smaller, lighter, and thinner, technology for mounting active devices, such as semiconductor chips, as well as passive devices such as resistors, capacitors, or inductor coils, on the substrate at the wafer level Is being applied. In general, a method of embedding an active element in a substrate is a method of forming a cavity in the substrate, fixing the active element in the cavity of the substrate, and then electrically connecting the substrate and the active element using a micro via processing technique and a plating technique. This is being applied. However, since the pressurized heating process is performed in the process of mounting the active element on the substrate, there is a possibility that a defect such as cracking occurs in the active element.

따라서, 당업계에서는 능동 소자가 실장된 기판의 소자 상태를 검사하기 위하여, 기판의 단면을 작업자가 육안으로 일일이 검사하는 외관 검사 방법 또는 내장된 반도체 칩 전용의 반도체 검사 장비를 제작하여 기능을 테스트하는 방법이 주로 사용되어 왔다. 그런데, 종래 기술은 파괴적 검사 방법에 의존하므로 실장된 능동 소자의 불량 유무를 검사하기 위해서 제품을 손상시켜야 하는 문제가 있고, 단면을 관찰하기 위해서는 연마(polish)를 해야하기 때문에 검사 시간이 상당 시간 소요되고, 더욱이 전용 검사 장비를 제작하는데 고비용이 요구되는 단점이 있다.Therefore, in the art, in order to test the device state of a board on which an active device is mounted, an operator can visually inspect a cross section of the board by a human eye, or a semiconductor test equipment for built-in semiconductor chips can be manufactured to test functions. The method has been mainly used. However, since the prior art relies on the destructive inspection method, there is a problem of damaging the product in order to inspect the failure of the mounted active element, and the inspection time takes a considerable time because polishing is required to observe the cross section. In addition, there is a disadvantage that a high cost is required to produce a dedicated inspection equipment.

따라서, 본 발명의 제1 목적은 능동 소자가 실장된 인쇄 회로 기판에 있어서 능동 소자의 불량을 검출할 수 있는 비파괴적 검사 방법을 제공하는 데 있다.Accordingly, a first object of the present invention is to provide a non-destructive inspection method capable of detecting a defect of an active element in a printed circuit board on which an active element is mounted.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 기판을 파괴 검사하거나 별도의 전용 반도체 검사 설비를 제작하지 않고, 기존의 인쇄 회로 기판 검사 공정에서 사용하고 있는 오픈/단락(open/short) 검사 장비인 BBT(bare board tester)를 이용하여 소자 불량 유무를 감별할 수 있는 회로 배치 방법을 제공하는데 있다.The second object of the present invention is, in addition to the first object, an open / short used in an existing printed circuit board inspection process without breaking the substrate or making a separate dedicated semiconductor inspection facility. The present invention provides a circuit arrangement method for discriminating device defects using a bare board tester (BBT).

본 발명은 실장된 능동 소자에 회로를 형성하되, 회로의 패드(pad) 부위를 최외층과 연결하여 연결 지점에 전류를 흘려 능동 소자의 파손 여부를 파악하는데 기초를 두고 있다. 이때에 검사용 회로의 구성은 칩에 크랙이 발생하는 경우 칩 전체에 걸쳐 균열이 생길 것이므로, 칩 전체 외곽 둘레를 에워싸도록 배선을 배치하거나 대각선 방향으로 연결되도록 배치하는 것이 바람직하다. 만일, 기판 실장 공정 과정에 문제가 없었다면 BBT 검사 과정에 단락 상태를 유지하므로 전류가 도통하여 흐르게 되고, 그 반대로 능동 소자에 문제가 발생했다면 오픈되어 전류는 흐르지 않게 된다. 이는 능동 소자가 단결 정체로 제작되므로 본 발명의 양호한 실시예가 제공하는 레이아웃의 회로를 형성하면 소자의 어떤 부위에서 크랙(crack)이 발생하더라도 외부에서 프로브(probe)를 하면 전류가 개방 상태로 측정된다. 이와 같이, 기존의 BBT 검사 방식으로 전류의 개방/단락 여부를 파악함으로써 기판 소자의 불량을 검사할 수 있다.The present invention is based on determining whether the active device is damaged by forming a circuit in the mounted active element, connecting a pad portion of the circuit with the outermost layer, and applying a current to the connection point. At this time, the configuration of the inspection circuit is because cracks will occur throughout the chip when a crack occurs in the chip, it is preferable to arrange the wiring so as to surround the entire outer periphery of the chip or to be connected in a diagonal direction. If there is no problem in the process of mounting the substrate, the short-circuit state is maintained in the BBT inspection process, so that current flows through the current, and conversely, if a problem occurs in the active device, the current is opened and no current flows. This is because the active element is manufactured in unity, and when the circuit of the layout provided by the preferred embodiment of the present invention is formed, the current is measured in an open state when the probe is probed from the outside even if a crack occurs at any part of the element. . As described above, defects of the substrate element can be inspected by determining whether the current is opened or shorted by the conventional BBT inspection method.

본 발명에 따른 검사 방식을 능동 소자 실장형 기판에 적용할 경우, 기판을 파괴 검사하거나 별도의 전용 반도체 검사 설비를 제작하지 아니하고도, 기존의 PCB 공정에서 사용하고 있던 BBT 장비와 같은 개방(open) 또는 단락(short) 검사 장비를 이용해서 내장 반도체 칩의 결함 여부를 쉽게 비파괴적으로 검출할 수 있다.When the inspection method according to the present invention is applied to an active element-mounted substrate, the substrate is open like the BBT equipment used in the existing PCB process without destroying the substrate or making a separate dedicated semiconductor inspection facility. Alternatively, short inspection equipment can be used to easily detect whether an embedded semiconductor chip is defective.

이하에서는 첨부도면 도1 및 도2를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings Figures 1 and 2 will be described in detail a preferred embodiment of the present invention.

도1은 본 발명의 양호한 실시에에 따라 능동 소자가 내장된 기판을 개방/단락 검사하는 과정을 나타낸 도면이다. 도1을 참조하면, 본 발명에 따른 기판 검사 방법을 기존의 BBT(bare board tester)와 같은 장비를 이용해서 한 쌍의 동박 패드 사이에 프로브(300)로 전원을 인가하여 동박 패드(110, 120) 사이에 전류가 도통되고 있는지 또는 개방되어 있는지 여부를 판단한다.1 is a view showing a process of opening / short-circuit inspection of a substrate with an active element according to a preferred embodiment of the present invention. Referring to FIG. 1, the method for inspecting a substrate according to the present invention may be performed by applying power to the probe 300 between a pair of copper foil pads by using a conventional equipment such as a bare board tester (BBT). It is determined whether the current is conducting or is open between

이때에, 기판의 동박 패드(110, 120)는 반도체 칩의 패드와 전기적으로 연결되는데, 반도체 칩의 해당 패드는 본 발명의 양호한 실시예가 제안하는 방법으로 기존의 I/O 패드 외에 추가로 불량검출을 위한 도통 회로용 패드 한 쌍을 배치 구성한다.At this time, the copper foil pads 110 and 120 of the substrate are electrically connected to the pads of the semiconductor chip, and the corresponding pads of the semiconductor chip are additionally detected in addition to the existing I / O pads in a manner suggested by the preferred embodiment of the present invention. A pair of pads for the conducting circuit is arranged.

도2a 내지 도2b는 본 발명의 양호한 실시예에 따라 반도체 칩에 불량 검출용 회로를 레이아웃 한 모습을 나타낸 도면이다. 도2a를 참조하면, 반도체 칩의 크랙 발생 여부를 감지하기 위하여 패드를 인접하게 위치하고 검사용 더미(dummy) 회로가 칩의 외곽 둘레를 따라 코어 기능 회로를 가운데 두고 외주하는 방식으로 루프를 형성하고 있다.2A to 2B are views showing a layout of a defect detection circuit on a semiconductor chip according to a preferred embodiment of the present invention. Referring to FIG. 2A, a loop is formed in such a manner that the pads are adjacent to each other and a test dummy circuit is circumferentially centered around the periphery of the chip in order to detect cracking of the semiconductor chip. .

도2b를 참조하면, 본 발명의 또 다른 실시예로서 불량 검출용 회로는 칩의 대각선 방향의 모서리에 패드를 각각 한 쌍 두고, 패드를 잇는 회로가 칩 둘레를 따라 형성되어 있다. 도2c를 참조하면, 본 발명의 제3 실시예는 불량 검출용 회로의 패드를 칩의 대각선 방향 모서리에 두고 서로 대각선을 따라 회로 배선에 연결되어 있다.Referring to FIG. 2B, in another embodiment of the present invention, in the defect detection circuit, a pair of pads are provided at diagonal edges of the chip, and a circuit connecting the pads is formed along the chip circumference. Referring to FIG. 2C, in a third embodiment of the present invention, a pad of a defect detection circuit is placed at a diagonal corner of a chip and connected to circuit wiring along diagonal lines.

이와 같이, 반도체 칩에 한 쌍의 패드를 위치시키고 이를 서로 잇는 회로 배선을 구성한 뒤, 능동 소자 실장 공정을 진행한 후에 회로 배선의 개방 여부를 테스트함으로써 반도체 칩의 파손 여부를 검사할 수 있게 된다.As described above, after the pair of pads are placed on the semiconductor chip and the circuit wirings are connected to each other, an active element mounting process is performed, and then the circuit wiring can be opened to test whether the semiconductor chip is damaged.

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어 질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.

이상과 같이, 본 발명에 따른 검사 방법을 능동 소자 내장형 인쇄 회로 기판 제조 공법에 적용하는 경우, 기판을 파괴 검사하지 않고도 소자의 불량 여부를 판단할 수 있으며, 더욱이 별도의 고가 반도체 검사 설비를 제작하지 않고도 기존의 PCB 업계가 가지고 있는 검사 장비를 이용해서 칩 결함 발생 여부를 검출할 수 있다.As described above, when the inspection method according to the present invention is applied to a method for manufacturing an active device-embedded printed circuit board, it is possible to determine whether a device is defective without destroying the substrate, and further, a separate expensive semiconductor inspection facility is not manufactured. The inspection equipment of the existing PCB industry can be used to detect the occurrence of chip defects.

도1은 본 발명에 따른 능동 소자가 내장된 기판을 개방/단락 검사하는 과정을 나타낸 도면.1 is a view showing a process of opening / short-circuit inspection of the substrate in which the active element is embedded according to the present invention.

도2a 내지 도2c는 본 발명에 따른 반도체 칩에 불량 검출용 회로 레이아웃의 실시예를 나타낸 도면.2A to 2C show an embodiment of a circuit layout for defect detection in a semiconductor chip according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110, 120 : 동박 패드110, 120: copper foil pad

200 : 반도체 칩 200: semiconductor chip

300 : 프로브 300 probe

Claims

A printed circuit board having a semiconductor chip mounted on a substrate, wherein the semiconductor chip further includes a pair of output pads in addition to the input / output I / O pads, and the pair of output pads are positioned around an edge on a chip pad layout. The wiring connecting the pair of output pads to each other is arranged so as to be located along the periphery of the rectangular outer periphery of the semiconductor chip so as to surround the core circuit of the semiconductor chip, and the printed circuit electrically connected to the pair of output pads, respectively. A printed circuit board having a semiconductor chip built thereon so as to determine whether a chip is damaged by measuring an electrical short or open between copper foil pads of a substrate.

In a printed circuit board having a semiconductor chip mounted on a substrate, the semiconductor chip further includes a pair of output pads in addition to the input / output I / O pads, wherein the pair of output pads are diagonal to each other on the periphery of the edge on the chip pad layout. Lay out to be positioned in position, and the wiring connecting the output pads are formed along the edges of the semiconductor chip or arranged in a diagonal direction, and electrically connected to the pair of output pads, respectively. The semiconductor chip embedded printed circuit board is configured to determine whether the chip is damaged by measuring the electrical short (short) or open (open) between the copper foil pad of the printed circuit board.