[go: up one dir, main page]

KR100881735B1 - Capacitor Manufacturing Method of Semiconductor Device - Google Patents

Capacitor Manufacturing Method of Semiconductor Device Download PDF

Info

Publication number
KR100881735B1
KR100881735B1 KR1020020086475A KR20020086475A KR100881735B1 KR 100881735 B1 KR100881735 B1 KR 100881735B1 KR 1020020086475 A KR1020020086475 A KR 1020020086475A KR 20020086475 A KR20020086475 A KR 20020086475A KR 100881735 B1 KR100881735 B1 KR 100881735B1
Authority
KR
South Korea
Prior art keywords
film
thin film
capacitor
dielectric thin
metal
Prior art date
Application number
KR1020020086475A
Other languages
Korean (ko)
Other versions
KR20040059967A (en
Inventor
조광준
길덕신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086475A priority Critical patent/KR100881735B1/en
Publication of KR20040059967A publication Critical patent/KR20040059967A/en
Application granted granted Critical
Publication of KR100881735B1 publication Critical patent/KR100881735B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터의 전극막과 유전체박막사이의 계면에 산화막의 생성을 억제하여 캐패시턴스의 저하 및 전기적특성 열화를 방지할 수 있는 캐패시터 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 하부전극용 도전막을 형성하는 단계; 상기 도전막상에 유전체 박막용 금속을 형성하는 단계; 양극산화공정으로 상기 금속을 산화시켜 유전체 박막을 형성하는 단계; 및 상기 유전체 박막 상에 상부전극용 도전막을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법를 제공한다.The present invention is to provide a method for manufacturing a capacitor that can suppress the reduction of capacitance and deterioration of electrical characteristics by suppressing the formation of an oxide film at the interface between the electrode film and the dielectric thin film of the capacitor. Forming a conductive film for an electrode; Forming a metal for a dielectric thin film on the conductive film; Oxidizing the metal to form a dielectric thin film by anodizing; And forming a conductive film for the upper electrode on the dielectric thin film.

반도체, 실리콘산화막, 캐패시터, 양극산화, 산화물.  Semiconductor, silicon oxide film, capacitor, anodization, oxide.

Description

반도체장치의 캐패시터 제조방법{Method for fabricating capacitor in semiconductor device} Method for fabricating capacitor in semiconductor device             

도1a 및 도1b는 종래기술에 의한 실린더형 캐패시터 제조방법을 나타내는 공정단면도.1A and 1B are cross-sectional views showing a method of manufacturing a cylindrical capacitor according to the prior art.

도2a 내지 도2d는 본 발명의 바람직한 실시예에 따른 반도체 캐패시터 제조방법을 나타내는 공정단면도.
2A through 2D are cross-sectional views illustrating a method of manufacturing a semiconductor capacitor in accordance with a preferred embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

20 : 기판20: substrate

21 : 활성영역21: active area

22 : 층간절연막22: interlayer insulating film

23 : 콘택플러그23: Contact Plug

24 : 캐패시터 형성용 절연막24: insulating film for capacitor formation

25 : 캐패시터 형성용 홀25: hole for capacitor formation

26 : 하부전극26: lower electrode

27 : 유전체 박막용 금속 27: metal for dielectric thin film                 

28 : 유전체 박막28: dielectric thin film

29 : 상부전극
29: upper electrode

본 발명은 반도체 제조기술에 관한 것으로, 특히 반도체 소자의 캐패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of manufacturing a capacitor of a semiconductor device.

반도체 소자, 특히 DRAM(Dynamic Random Access Memory)의 반도체 메모리의 집적도가 증가함에 따라 정보 기억을 위한 기본 단위인 메모리 셀의 면적이 급격하게 축소되고 있다.As the degree of integration of semiconductor devices, in particular DRAM (Dynamic Random Access Memory) semiconductor memories, increases, the area of memory cells, which are basic units for information storage, is rapidly being reduced.

이러한 메모리 셀 면적의 축소는 셀 캐패시터의 면적 감소를 수반하여, 센싱 마진과 센싱 속도를 떨어뜨리고, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성이 저하되는 문제점을 유발하게 된다. 따라서, 제한된 셀 면적에서 충분한 정전용량을 확보할 수 있는 방안이 필요하게 되었다.Such a reduction in the memory cell area is accompanied by a reduction in the area of the cell capacitor, thereby lowering the sensing margin and the sensing speed, and causes a problem that the durability against soft errors caused by α-particles is degraded. Accordingly, there is a need for a method capable of securing sufficient capacitance in a limited cell area.

캐패시터의 정전용량(C)은 하기의 수학식 1과 같이 정의된다.The capacitance C of the capacitor is defined as in Equation 1 below.

C=ε·As/dC = ε · As / d

여기서, ε은 유전률, As는 전극의 유효 표면적, d는 전극간 거리를 각각 나타낸 것이다. Is the dielectric constant, As is the effective surface area of the electrode, and d is the distance between the electrodes.                         

따라서, 캐패시터의 정전용량을 늘리기 위해서는 전극의 표면적을 넓히거나, 유전체 박막의 두께를 줄이거나, 유전률을 높여야 한다. Therefore, in order to increase the capacitance of the capacitor, it is necessary to increase the surface area of the electrode, reduce the thickness of the dielectric thin film, or increase the dielectric constant.

이 중에서 전극의 표면적을 넓히는 방안이 제일 먼저 고려되어 왔다. 컨케이브 구조, 실린더 구조, 다층 핀 구조 등과 같은 3차원 구조의 캐패시터는 모두 제한된 레이아웃 면적에서 전극의 유효 표면적을 증대시키기 위하여 제안된 것이다. 그러나, 이러한 방법은 반도체 소자가 초고집적화 되면서 전극의 유효 표면적을 증대시키는데 한계를 보이고 있다.Among these, the first method of increasing the surface area of the electrode has been considered. Capacitors of three-dimensional structures, such as concave structures, cylinder structures, multilayer fin structures, and the like, are all proposed to increase the effective surface area of the electrode in a limited layout area. However, this method has a limitation in increasing the effective surface area of the electrode as the semiconductor device is very high integration.

그리고, 전극간 거리(d)를 최소화하기 위해 유전체 박막의 두께를 감소시키는 방안은 유전체 박막의 두께가 감소함에 따라 누설전류가 증가하는 문제 때문에 역시 그 한계에 직면하고 있다.In addition, the method of reducing the thickness of the dielectric thin film to minimize the distance between the electrodes (d) also faces the limitation because of the problem that the leakage current increases as the thickness of the dielectric thin film is reduced.

따라서, 근래에 들어서는 주로 유전체 박막의 유전율의 증대를 통한 캐패시터의 정전용량 확보에 초점을 맞추어 연구, 개발이 진행되고 있다. 전통적으로, 실리콘산화막이나 실리콘질화막을 유전체 박막 재료로 사용한 소위 NO(Nitride-Oxide) 구조의 캐패시터가 주류를 이루었으나, 최근에는 Ta2O5, Al2O3,HfO2,Al2O3/HfO2,Al2O 3/Ta2O5,Ta2O5, (Ba,Sr)TiO3(이하 BST라 함) 등의 고유전체 물질이나, (Pb,Zr)TiO3(이하 PZT라 함), (Pb,La)(Zr,Ti)O3(이하 PLZT라 함), SrBi2Ta2O9(이하 SBT라 함), Bi4-xLaxTi3O12(이하, BLT라 함) 등의 강유전체 물질을 유전체 박막 재료로 적용하고 있다.Therefore, in recent years, research and development have been focused on securing capacitance of a capacitor mainly by increasing the dielectric constant of a dielectric thin film. Traditionally, so-called NO-nitride (NO) -capacitors using silicon oxide or silicon nitride as the dielectric thin film have become mainstream, but recently, Ta 2 O 5 , Al 2 O 3 , HfO 2 , Al 2 O 3 / High dielectric materials such as HfO 2 , Al 2 O 3 / Ta 2 O 5 , Ta 2 O 5 , (Ba, Sr) TiO 3 (hereinafter referred to as BST), or (Pb, Zr) TiO 3 (hereinafter referred to as PZT) ), (Pb, La) (Zr, Ti) O 3 (hereinafter referred to as PLZT), SrBi2Ta2O 9 (hereinafter referred to as SBT), Bi 4-x La x Ti 3 O 12 (hereinafter referred to as BLT) The material is applied as a dielectric thin film material.

이러한 고유전체 물질 또는 강유전체 물질을 유전체 박막 재료로 사용하는 고유전체 캐패시터 또는 강유전체 캐패시터를 제조함에 있어서, 고유전체 물질 또는 강유전체 물질 특유의 유전 특성을 구현하기 위해서는 유전체 주변 물질 및 공정의 적절한 제어가 수반되어야 한다.In the manufacture of high dielectric capacitors or ferroelectric capacitors using such high dielectric materials or ferroelectric materials as dielectric thin film materials, proper control of dielectric surrounding materials and processes must be accompanied to realize dielectric properties specific to the high dielectric materials or ferroelectric materials. do.

일반적으로, 고유전체 캐패시터나 강유전체 캐패시터의 상, 하부전극 물질로서 노블메탈(noble metal) 또는 이들의 화합물, 예컨대 백금(Pt), 이리듐(Ir), 루세늄(Ru), 이리듐옥사이드(RuO2) 또는 루세늄옥사이드(IrO2)등의 금속을 사용한다. Generally, noble metals or compounds thereof, such as platinum (Pt), iridium (Ir), ruthenium (Ru), and iridium oxide (RuO 2 ), are used as the upper and lower electrode materials of the high dielectric capacitor or the ferroelectric capacitor. Or a metal such as ruthenium oxide (IrO 2 ) is used.

도1a 및 도1b는 종래기술에 의한 캐패시터 제조방법을 나타내는 공정단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a capacitor according to the prior art.

먼저 도1a에 도시된 바와 같이, 활성영역(11)이 형성된 반도체기판(10)상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 반도체기판(10)의 활성영역(11)과 연결되는 콘택홀을 형성한다. 콘택홀을 도전성 물질로 매립하여 콘택플러그(13)를 형성한다. 이어서 캐패시터가 형성될 크기만큼 캐패시터 형성용 절연막(14)을 형성한다. 이어서 캐패시터 형성용 절연막(14)을 선택적으로 제거하여 콘택플러그(13)가 노출되도록 하는 캐패시터 형성용 홀(15)을 형성한다.First, as shown in FIG. 1A, the interlayer insulating film 12 is formed on the semiconductor substrate 10 on which the active region 11 is formed, and then penetrates the interlayer insulating film 12 to form an active region ( A contact hole connected to 11) is formed. A contact plug 13 is formed by filling the contact hole with a conductive material. Subsequently, the insulating film 14 for forming a capacitor is formed as large as the capacitor is to be formed. Subsequently, the capacitor forming insulating film 14 is selectively removed to form the capacitor forming hole 15 through which the contact plug 13 is exposed.

이어서 도1b에 도시된 바와 같이, 캐패시터 형성용 홀(15)의 내부에 도전성 막으로 하부전극(16)을 형성한다.Subsequently, as shown in FIG. 1B, the lower electrode 16 is formed of a conductive film in the capacitor forming hole 15.

이이서 하부전극(16)상에 유전체 박막(16)을 형성하고 그 상부에 상부전극(미도시)을 형성한다. 이전에는 유전체박막으로 실리콘계열의 유전체를 사용하였으나, 반도체 장치가 고집화되면서 일정용량이상의 캐패시턴스를 확보하기 위해 Ta2O5 막, Al2O3막, HfO2막등의 고유전체를 사용한다. Next, the dielectric thin film 16 is formed on the lower electrode 16 and the upper electrode (not shown) is formed thereon. Previously, a silicon-based dielectric was used as the dielectric thin film. However, in order to secure a capacitance of more than a predetermined capacity as a semiconductor device becomes high, a high dielectric material such as a Ta 2 O 5 film, an Al 2 O 3 film, and an HfO 2 film is used.

또한, 표면적을 높이기위해 도시된 바와 같이 하부전극을 3차원형태로 형성하게 되고, 유전체 박막의 스텝커버리지(step coverage)를 확보하기 위해 Ta2O5막, Al2O3막, HfO2막등의 유전체 박막을 화학기상증착법 또는 원자층증착법을 이용하여 하부전극(16)상에 형성하게 된다.In addition, as shown in order to increase the surface area, the lower electrode is formed in a three-dimensional shape, and in order to secure step coverage of the dielectric thin film, such as a Ta 2 O 5 film, an Al 2 O 3 film, an HfO 2 film, and the like. A dielectric thin film is formed on the lower electrode 16 by chemical vapor deposition or atomic layer deposition.

그러나 원자층증착법 또는 화학기상증착법을 이용하여 유전체박막(16)을 형성할 때에 유기금속소스(organic metal source)와 함께 H2O, O2,O3등의 산소를 포함한 반응가스를 반응물로 사용하기 때문에 유전체 박막(16)을 형성하는 공정에서 산소가 하부전극(17)와 유전체 박막(16)의 계면에 침투하게 된다.However, when forming the dielectric thin film 16 using atomic layer deposition or chemical vapor deposition, a reaction gas containing oxygen such as H 2 O, O 2 , O 3 together with an organic metal source is used as a reactant. Therefore, oxygen penetrates the interface between the lower electrode 17 and the dielectric thin film 16 in the process of forming the dielectric thin film 16.

이 때 침투된 산소는 후속 열공정에서 하부전극으로 사용된 물질과 반응하여 계면산화막(예컨대 하부전극이 폴리실리콘막일 경우는 SiO2, TiN막인 경우는 TiO2등)으로 형성하고, 또한 금속하부전극과 실리콘막의 콘택플러그간의 상호확산을 방지하기 위해 콘택플러그상부에 상부에 형성되는 산화방지막(미도시)를 산화시키게 되는데, 산화막의 형성은 콘택플러그의 산화에 따른 콘택저항의 증가, 상변화에 따른 박막의 부피변화로 인한 캐패시터 구조의 불안정성 증가, 낮은 캐패시턴스를 가지는 직렬 캐패시터의 형성으로 인해 전체적인 캐패시터의 캐패시턴스를 낮추게 되고, 누설전류특성 열화등의 전기적 특성 열화를 증대시키게 된다.
At this time, the infiltrated oxygen reacts with the material used as the lower electrode in a subsequent thermal process to form an interfacial oxide film (for example, SiO 2 when the lower electrode is a polysilicon film, TiO 2, etc. when the TiN film is a polysilicon film), and a metal lower electrode In order to prevent the interdiffusion between the contact plug of the silicon film and the silicon film, an oxide film (not shown) formed on the contact plug is oxidized. The formation of the oxide film is caused by an increase in contact resistance and oxidation due to oxidation of the contact plug. Increased instability of the capacitor structure due to the volume change of the thin film, the formation of a series capacitor having a low capacitance lowers the capacitance of the overall capacitor, and increases the deterioration of electrical characteristics such as leakage current characteristics deterioration.

본 발명은 캐패시터의 전극막과 유전체박막사이의 계면에 산화막의 생성을 억제하여 캐패시턴스의 저하 및 전기적특성 열화를 방지할 수 있는 캐패시터 제조방법을 제공함을 목적으로 한다.
An object of the present invention is to provide a method of manufacturing a capacitor capable of preventing the formation of an oxide film at an interface between an electrode film and a dielectric thin film of a capacitor, thereby preventing a decrease in capacitance and deterioration of electrical characteristics.

상기의 목적을 달성하기 위해 본 발명은 기판상에 하부전극용 도전막을 형성하는 단계; 상기 도전막상에 유전체 박막용 금속을 형성하는 단계; 양극산화공정으로 상기 금속을 산화시켜 유전체 박막을 형성하는 단계; 및 상기 유전체 박막 상에 상부전극용 도전막을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법를 제공한다.In order to achieve the above object, the present invention comprises the steps of forming a conductive film for the lower electrode on the substrate; Forming a metal for a dielectric thin film on the conductive film; Oxidizing the metal to form a dielectric thin film by anodizing; And forming a conductive film for the upper electrode on the dielectric thin film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2a 내지 도2d는 본 발명에 의한 바람직한 실시예에 따른 실린더형 캐패시터 제조방법을 나타내는 도면이다.Figure 2a to 2d is a view showing a cylindrical capacitor manufacturing method according to a preferred embodiment of the present invention.

먼저 도2a에 도시된 바와 같이, 활성영역(21)이 형성된 반도체기판(20)상에 층간절연막(22)을 형성한 후, 층간절연막(22)을 관통하여 반도체기판(20)의 활성영역(21)과 연결되는 콘택홀을 형성한다. 콘택홀을 도전설 물질로 매립하여 콘택플러 그(23)를 형성한다. First, as shown in FIG. 2A, the interlayer insulating film 22 is formed on the semiconductor substrate 20 on which the active region 21 is formed, and then penetrates the interlayer insulating film 22 to form the active region of the semiconductor substrate 20 ( A contact hole connected to 21 is formed. The contact hole is filled with a conductive material to form the contact plug 23.

이어서 콘택플러그(23)상부의 일정부분을 리세스(recess)시고, 리세스시킨 영역에 티타늄실리사이드막(미도시)을 형성하고, 그 상부에 베리어메탈(미도시)을 형성한다. 베리어메탈은 통상 티타늄나이트라이드막을 이용하여 형성하게 되는데, 하부전극으로 사용되는 물질과 콘택플러그로 사용된 물질간의 상호확산방지막이다. Subsequently, a portion of the upper portion of the contact plug 23 is recessed to form a titanium silicide film (not shown) in the recessed region, and a barrier metal (not shown) is formed thereon. Barrier metal is usually formed by using a titanium nitride film, which is an anti-diffusion film between a material used as a lower electrode and a material used as a contact plug.

이어서 캐패시터가 형성될 높이만큼 캐패시터 형성용 절연막(24)을 형성한다. 이어서 캐패시터 형성용 절연막(24)을 선택적으로 제거하여 콘택플러그(22)가 노출되는 캐패시터 형성용 홀(25)를 형성한다.Subsequently, an insulating film 24 for forming a capacitor is formed to a height at which the capacitor is to be formed. Subsequently, the capacitor forming insulating film 24 is selectively removed to form the capacitor forming hole 25 through which the contact plug 22 is exposed.

이어서 도2b에 도시된 바와 같이, 캐패시터 형성용 홀(25)의 내부에 하부전극(26)을 형성한다. 하부전극은 전도성실리콘, 백금, 이리듐, 루세늄, 이리듐옥사이드, 루세늄옥사이드, 티타늄나이트라이드(TiN)등을 이용하여 50 ~ 500Å 두께로 원자층증착법 또는 화학기상증착법을 이용한다.Subsequently, as shown in FIG. 2B, the lower electrode 26 is formed in the capacitor forming hole 25. The lower electrode uses atomic layer deposition or chemical vapor deposition using a conductive silicon, platinum, iridium, ruthenium, iridium oxide, ruthenium oxide, titanium nitride (TiN) and the like to have a thickness of 50 to 500 μm.

이어서 하부전극(26) 상부에 원자층증착법 또는 화학기상증착법을 이용하여 30 ~ 300Å 두께로 유전체 박막용 금속(27)을 형성한다. 유전체 박막용 금속(27)으로는 Al,Hf,Ta등을 사용한다.Subsequently, the dielectric thin film metal 27 is formed on the lower electrode 26 by using atomic layer deposition or chemical vapor deposition. Al, Hf, Ta, etc. are used as the dielectric thin film 27.

이어서 도2c에 도시된 바와 같이, 양극산화(anodic oxidation)공정을 사용하여 Al2O3, HfO2, Ta2O5등의 산화물을 형성시켜 유전체 박막(28)을 형성한다. 양극산화 공정은 웨이퍼온도를 상온에서 350 ℃ 까지 유지하면서 전해약으로 촉매등을 포함한 수용액을 사용하고, 전압은 0.1V ~ 1MV, 전류는 0.1A ~ 1kA에서 진행하도록 한다. 음극은 사용가능한 모든 금속을 사용한다. 예컨대 HfO2막을 형성하는 경우에는 웨이퍼상의 Hf가 양극이고. 음극에는 Pt를 사용하고 전해액은 암모니움 팬다보레이트(ammonium pentaborate)를 사용할 수 있다.Subsequently, as shown in FIG. 2C, an oxide of Al 2 O 3 , HfO 2 , Ta 2 O 5, and the like is formed using an anodizing process to form the dielectric thin film 28. In the anodizing process, an aqueous solution including a catalyst is used as an electrolyte while maintaining the wafer temperature at 350 ° C. at a temperature of 0.1 V to 1 MV and a current of 0.1 A to 1 kA. The cathode uses all available metals. For example, when forming an HfO 2 film, Hf on the wafer is an anode. Pt may be used as the negative electrode and ammonium pentaborate may be used as the electrolyte.

이어서 유정체 박막의 결정화 및 유전율 향상을 위한 로 열처리 또는 급속열처리 공정을 진행한다.Subsequently, a furnace heat treatment or rapid heat treatment process is performed to improve the crystallization and permittivity of the thin film.

이어서 도2d에 도시된 바와 같이, 유전체 박막상에 도전성막으로 상부전극(29)을 50 ~ 1000Å 범위에서 형성한다.Next, as shown in FIG. 2D, an upper electrode 29 is formed on the dielectric thin film with a conductive film in a range of 50 to 1000 Å.

전술한 바와 같이, 본 발명에 의해 캐패시터는 유전체 박막을 형성할 때에서 먼저 유전체 박막에 사용되는 금속을 원자층증착법 또는 화학기상증착법등을 이용하여 증착하고, 전해질 용액에 웨이퍼를 양극(어노드;anode)로 하는 전기화학적 반등을 이용하여 전해질내의 산소와 양극의 금속을 반응시켜 산화막을 형성하여 유전체박막을 완성하는 것이다. 양극산화 공정은 유전체박막을 형성할 때 산소의 침투(파일업;pileup)가 발생하지 않으며 또는 저온에서 산화막을 형성함으로써 유전체 박막과 하부전극간의 계면산화막 형성을 억제할 수 있는 것이다.As described above, according to the present invention, when forming a dielectric thin film, a capacitor first deposits a metal used for the dielectric thin film using atomic layer deposition or chemical vapor deposition, and then deposits a wafer in an electrolyte solution (anode; Using an electrochemical rebound as an anode, an oxide film is formed by reacting oxygen in an electrolyte with a metal of an anode to complete a dielectric thin film. In the anodization process, oxygen penetration does not occur when the dielectric thin film is formed, or an oxide film is formed at a low temperature to suppress the formation of an interfacial oxide film between the dielectric thin film and the lower electrode.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명에 의해서 캐패시터의 유전체 박막과 전극막사이에 계면산화막을 억제하여 높은 캐패시턴스를 가지는 캐패시터를 제조하여 반도체 장치의 신뢰성을 향상시킬 수 있다.
According to the present invention, it is possible to manufacture a capacitor having a high capacitance by suppressing an interfacial oxide film between the dielectric thin film of the capacitor and the electrode film, thereby improving the reliability of the semiconductor device.

Claims (5)

기판상에 하부전극용 도전막을 형성하는 단계;Forming a conductive film for the lower electrode on the substrate; 상기 도전막상에 유전체 박막용 금속을 형성하는 단계;Forming a metal for a dielectric thin film on the conductive film; 양극산화공정으로 상기 금속을 산화시켜 유전체 박막을 형성하는 단계; 및Oxidizing the metal to form a dielectric thin film by anodizing; And 상기 유전체 박막 상에 상부전극용 도전막을 형성하는 단계Forming an upper electrode conductive film on the dielectric thin film 를 포함하는 반도체 장치의 캐패시터 제조방법.Capacitor manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 금속은The metal is Al, Hf 또는 Ta 중에서 선택된 하나인 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.Capacitor manufacturing method of a semiconductor device, characterized in that one selected from Al, Hf or Ta. 제 1 항에 있어서,The method of claim 1, 상기 양극산화 공정은 The anodization process 상기 금속을 양극으로 하고, 웨이퍼온도를 상온에서 350 ℃ 까지 유지하면서 전압은 0.1V ~ 1MV, 전류는 0.1A ~ 1kA에서 진행하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The metal is used as an anode, and the wafer temperature is maintained at 350 ° C. at room temperature while the voltage is 0.1V to 1MV, and the current proceeds at 0.1A to 1kA. 제 1 항에 있어서,The method of claim 1, 상기 유전체 박막의 결정화를 위해 로열처리 또는 급속열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device, characterized in that further comprising the step of thermal treatment or rapid heat treatment for crystallization of the dielectric thin film. 제 1 항에 있어서,The method of claim 1, 상기 금속은 30 ~ 300Å 범위에서 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The metal is a capacitor manufacturing method of the semiconductor device, characterized in that formed in the range of 30 ~ 300Å.
KR1020020086475A 2002-12-30 2002-12-30 Capacitor Manufacturing Method of Semiconductor Device KR100881735B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086475A KR100881735B1 (en) 2002-12-30 2002-12-30 Capacitor Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086475A KR100881735B1 (en) 2002-12-30 2002-12-30 Capacitor Manufacturing Method of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20040059967A KR20040059967A (en) 2004-07-06
KR100881735B1 true KR100881735B1 (en) 2009-02-06

Family

ID=37351922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086475A KR100881735B1 (en) 2002-12-30 2002-12-30 Capacitor Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100881735B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689678B1 (en) * 2005-06-30 2007-03-09 주식회사 하이닉스반도체 Capacitor and Method of Manufacturing the Same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164516A (en) * 2000-11-22 2002-06-07 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2002289810A (en) * 2001-03-28 2002-10-04 Toshiba Corp Semiconductor device and its manufacturing method
JP2002343889A (en) 2001-04-30 2002-11-29 Hynix Semiconductor Inc Semiconductor device capacitor and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164516A (en) * 2000-11-22 2002-06-07 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2002289810A (en) * 2001-03-28 2002-10-04 Toshiba Corp Semiconductor device and its manufacturing method
JP2002343889A (en) 2001-04-30 2002-11-29 Hynix Semiconductor Inc Semiconductor device capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20040059967A (en) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100190111B1 (en) Capacitor Manufacturing Method of Semiconductor Device
US5834357A (en) Fabricating method of making a fin shaped capacitor
US20020036313A1 (en) Memory cell capacitor structure and method of formation
KR20030025671A (en) Method for fabricating capacitor
KR100293714B1 (en) Method for manufacturing capacitor with platinum electrode
KR100881735B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR101075528B1 (en) Method for fabricating capacitor in semiconductor device
KR100614576B1 (en) Capacitor Manufacturing Method
KR100886626B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100744038B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100875663B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100582404B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100858880B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100582352B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR20040003967A (en) Method for fabricating capacitor in semiconductor device
KR20030057604A (en) Method for fabricating capacitor
KR100636661B1 (en) High reliability capacitor manufacturing method
KR20040059848A (en) Method for fabricating capacitor in semiconductor device
KR20040001902A (en) Method for fabricating capacitor in semiconductor device
KR20040008719A (en) Method for fabricating capacitor in semiconductor device
KR20040059973A (en) Method for fabricating capacitor in semiconductor device
KR20030058248A (en) Method for fabricating capacitor
KR20030059448A (en) Method for fabricating capacitor
KR20010064097A (en) A method for forming high dielectrics capacitor in semiconductor device
KR20040001891A (en) Method for fabricating capacitor in semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021230

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070921

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20021230

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080718

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090112

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee