[go: up one dir, main page]

KR100881472B1 - 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 - Google Patents

소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 Download PDF

Info

Publication number
KR100881472B1
KR100881472B1 KR1020000005304A KR20000005304A KR100881472B1 KR 100881472 B1 KR100881472 B1 KR 100881472B1 KR 1020000005304 A KR1020000005304 A KR 1020000005304A KR 20000005304 A KR20000005304 A KR 20000005304A KR 100881472 B1 KR100881472 B1 KR 100881472B1
Authority
KR
South Korea
Prior art keywords
patterned mask
plasma
mask
depositing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000005304A
Other languages
English (en)
Other versions
KR20000057897A (ko
Inventor
남훈 김
제프리 디. 친
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20000057897A publication Critical patent/KR20000057897A/ko
Application granted granted Critical
Publication of KR100881472B1 publication Critical patent/KR100881472B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조에 이용되는 패턴화된 마스킹 재료의 표면 상에 적층 구조물을 증착하기 위한 방법에 관한 것이다. 상기 적층 구조물은 제조 장치에서 임계 치수를 달성하는데 유용하다. 제조되어질 적층 구조물의 조성은 하부 기판의 에칭중에 이용되는 플라즈마 에칭제 및 마스킹 재료의 하부에 직접적으로 놓여진 기판 재료의 조성에 따라 달라진다. 패턴화된 마스크가 하부 폴리실리콘 층에 패턴을 전사하기 위해 이용될 때, 폴리실리콘은 Cl2, HBr, 및 선택적으로 O2의 조합인 플라즈마 공급 가스를 이용하여 에칭된다. 대안의 에칭제 플라즈마는 SF6, Cl2, 및 N2의 조합인 플라즈마 공급 가스를 이용한다. 본 발명자는 폴리실리콘 플라즈마 에칭제가 성분 HBr을 포함하고 있느냐에 따라 달라지는 적층 구조물을 증착하기 위한 대안의 방법을 개발하였다. 패턴화된 마스크 표면 상에 적층 구조물을 증착하기 위한 방법은 (a) 패턴화된 마스크 표면을 제공하는 단계로서, 패턴화된 마스크는 하부 기판 상에 놓여져 있는 단계와, 그리고 (b) 접촉된 표면의 물리적인 충격을 제공하는 비활성 가스, 불소를 함유하는 화합물, 및 Cl2 를 포함하는 공급 가스로부터 형성된 플라즈마를 이용하여 패턴화된 마스크 표면의 적어도 일부분 위로 중합체 적층 구조물을 증착하는 단계를 포함한다. 이러한 방법은 폴리실리콘 플라즈마 에칭제 공급 가스가 HBr을 포함하고 있는지의 여부에 따라 이용될 수 있다.

Description

소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 {A METHOD FOR DEPOSITING BUILT-UP STRUCTURES UPON A PATTERNED MASK SURFACE RESTING ON A PREDETERMINED SUBSTRATE}
도 1은 패턴이 전사된 폴리실리콘 층 위에 놓여진 패턴화된 포토레지스트 마스크를 포함하는, 전형적인 에칭 적층물을 개략적으로 도시한 횡단면도이다.
도 2는 패턴화된 포토레지스트 마스크의 표면 상에 적층 구조물이 조성된 이후의, 도 1에 도시된 에칭 적층물을 개략적으로 도시한 횡단면도이다.
도 3은 패턴화된 포토레지스트 마스크의 표면 상에 적층 구조물의 형성을 초래하는 메카니즘을 포함하는, 도 2에 도시된 에칭 적층물을 개략적으로 도시한 횡단면도이다.
도 4는 ("y"축 상에서)대형 패드의 단부 사이의 거리, 및 ("x"축 상에서) 대형 패드 자체의 좁은 폭을 가로지른 거리를 도시한 에칭된 폴리실리콘 패드를 개략적으로 도시한 평면도로서, 상기 거리는 각각 마스크 표면 상에 적층 구조물없이 생성된 폴리실리콘 패드, 및 마스크 표면 상에 적층 구조물의 존재하에서 생성된 폴리실리콘 패드로 측정되며, 상기 거리들 사이의 비교는 패드 사이의 거리 및 폴리실리콘 패드 자체의 치수를 제어함으로써 적층 구조물의 효과를 도시하고 있다.
도 5는 적층 구조물의 증착이 불충분하고 반점이 많은 적층 결과를 초래하는 에칭된 폴리실리콘 패드를 개략적으로 도시한 평면도이다.
도 6은 조립 구조 재료의 증착이 과다하고 패드의 적절한 에칭을 방해하는 패드 사이에 폴리실리콘 에칭이 불완전한, 에칭된 폴리실리콘 패드를 개략적으로 도시한 평면도이다.
도 7은 소정의 치수를 갖는 에칭된 패드를 생성하기 위해 증착이 적절히 제어된 에칭된 폴리실리콘 패드를 개략적으로 도시한 평면도이다.
도 8은 적층 구조물의 제조 및 에칭 공정을 수행하기 위해 이용되는 플라즈마 처리 장치를 개략적으로 도시한 도면이다.
도 9 내지 도 13은 CD "X" 바이어스 상에 공정 변수의 효과를 도시한 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 에칭 적층물 110 : 패턴화된 하드 마스크
102 : 기판 104 : 절연층
106 : 폴리실리콘 층 108 : 반사 방지 피복(ARC)층
본 발명의 반도체 제조에 이용되는 패턴화된 마스킹 재료의 표면 상에 조립 구조물(built-up structure)을 선택적으로 조성하는 방법에 관한 것이다. 본 발명에 방법에 대한 바람직한 적용예중 하나는 소정의 임계 수치를 제공하기 위해 패턴 화된 개구의 칫수를 축소시키는 것이다.
본 발명의 반도체 제조에 이용되는 패턴화된 마스킹 재료의 표면 상에 적층 구조물(built-up structure)을 선택적으로 구축하는 방법에 관한 것이다. 본 발명의 바람직한 용도중 하나는 소정의 임계 수치를 제공하기 위해 패턴화된 개구의 치수(dimension)를 감소시키는 것이다.
반도체 소자 제조에 있어서, 소자의 크기를 축소시키기 위한 꾸준한 노력들이 있어 왔으며, 보다 작은 피쳐(feature) 크기를 패턴화할 수 있도록 신규한 기술들이 계속적으로 개선되어져 왔다. 종래의 또는 소위 I-라인 포토레지스트보다 작은 치수로 패턴화할 수 있는 보다 짧은 파장의 자외선 복사를 전자 및 광학 장치가 이용할 수 있게 하는 원자외선(DUV; deep ultra violet) 포토레지스트가 개발되어졌다. 일반적으로, 계속되는 처리 단계에서 패턴화될 수 있는 다양한 재료 층의 적층물 위로 포토레지스트가 도포된다. 적층된 층의 일부는, 포토레지스트의 노출중에 상 복사선(imaging radiation)의 반사를 초래하여 문제점을 초래할 수 있다. 포토레지스트의 공간 해상도(spacial resolution)를 이용하기 위해서는, 포토레지스트 노출 중에 적층물 내의 다른 층의 반사를 억제하기 위해 포토레지스트 하부에 놓여진 반사 방지 피복(ARC:anti-reflective coating) 을 이용하는 것이 필요하다. 따라서, 반사 방지 피복층은 포토레지스트의 패턴화를 가능하게 하여 정확한 패턴 복제를 제공한다.
가장 흔히 이용되는 반사 방지 피복 재료는 티타늄 질화물이며, 다수의 또 다른 재료가 DUV 포토레지스트와 결합되어 이용되도록 제안되어져 왔다. 예를 들어, 1995년 8월 15일자로 타프트(Taft) 등에게 허여된 미국 특허 제 5,441,914호는 실리콘 질화물 반사 방지층의 이용을 기술하고 있으며, 1996년 6월 11일자로 매니아(Maniar)등에 의해 허여된 미국 특허 제 5,525,542호는 알루미늄 질화물 반사 방지층의 이용을 기술하고 있으며, 1996년 7월 23일자로 로만(Roman)등에 의해 허여된 미국 특허 제 5,539,249호는 실리콘 부화(silicon-rich) 실리콘 질화물로 이루어진 반사층의 이용에 대해 기술하고 있다. 1997년 6월 3일 조쉬(Joshi)등에 의해 허여된 미국 특허 제 5,635,338호는 자외선 및 원자외선에 대해 특정 감도를 나타냄으로써 복사선에 의한 유리 화합물로의 변환으로 패턴을 형성하는 실리콘 함유 재료의 종류를 기술하고 있다. 1997년 5월 27일 양(Yang)등에 의해 허여된 미국 특허 제 5,633,210호는 티타늄 질화물 재료, 실리콘 산화물 재료, 및 실리콘 산화 질화물 재료로부터 선택된 반사 방지 피복 재료를 기술하고 있다.
도 1은 패턴 전사가 적용되며 폴리실리콘(polysilicon)을 포함하는 재료의 각각의 적층물(100)을 개략적으로 도시한 횡단면도로서, 각각의 스택은, 아래에서 부터, 장치가 요구하는 기능에 따라 달라지는 하부에 놓여진 기판(102), 하부의 소자 층으로부터 폴리실리콘 층(106)을 분리하는데 이용되는 절연층(104)(일반적으로, 실리콘 산화물), 반사 방지 피복 (선택층)(108) 및 패턴화된 포토레지스트 또는 패턴화된 하드 마스크(110)를 포함한다. 마스크(110)를 구성하는데 이용되는 재료가 DUV 포토레지스트일 때, ARC(108)가 이용되며, 보다 바람직한 ARC중의 하나는 실리콘 산화질화물이다.
도 1은 라인(110a,110b,110c), 및 공간(112a,112b,112c)의 패턴을 갖는 마스크(110)를 도시하고 있다. 라인(110a,110b) 사이의 공간 치수 "d1"은 ARC(108) 및 다른 하부에 놓여진 층으로 직접적으로 전사(transfer)되어질 것이며, 필요하다면, 에칭 공정중에 전사된다. 금속 산화 실리콘 전계 효과 트랜지스터(MOSFETs)에서, 특정 패턴 내의 다양한 크기의 폴리실리콘 "패드"는 폴리실리콘층(106) 표면 내부로의 에칭에 의해 형성된다. 소정의 패드 크기는, 패드를 둘러싼 공간의 크기를 조절하는 패턴화된 마스크 내의 개구의 크기를 조절함으로써 결정된다. 이 때, 포토리소그래피는 대략 0.35㎛ 범위의 치수 d1를 갖는 패턴의 형성을 가능하게 한다. 그러나, 예를 들어 치수 d1의 축소를 요구하는, 소자 크기의 축소에 대해 계속적인 요구가 있어왔다. 현재, 이러한 요구는 패턴의 가장 작은 치수, 일반적으로 대략 0.15㎛의 범위 내에 놓여진 "임계 치수" 또는 "CD(critical dimension)"로 지칭되는 최소 수치의 패턴에 대한 것이다.
본 발명은 반도체 소자 제조에 이용되는 패턴화된 마스킹 재료의 표면 상에 적층 구조물을 증착하기 위한 방법에 관한 것이다. 이러한 적층 구조물은 제조된 소자 내에서 임계 치수를 달성하는데 유용하다. 제조되어질 적층 구조물의 조성은 하부에 놓여진 기판의 에칭중에 이용되는 플라즈마 에칭제 및 마스킹 재료 하부에 직접 놓여진 기판 재료의 조성에 따라 달라진다. 적층 구조물의 조성이 후속 에칭 단계중에 이용되는 플라즈마 에칭제를 견디기에 불충분하다면, 마스킹 층의 측면 에칭 및 언더커팅이 발생되어 패턴화된 마스킹 층으로부터 소정의 임계 치수를 갖는 장치를 얻을 수 없다.
일반적으로, 폴리실리콘은 Cl2, HBr, 및 선택적으로 O2의 조합인 플라즈마 공급 가스를 이용하여 에칭된다. 본 발명자는 폴리실리콘 플라즈마 에칭제가 성분 HBr을 포함하고 있을 때 이용가능한 적층 구조물 증착 방법을 개발했다. 보다 최근에, 폴리실리콘용 신규한 플라즈마 에칭제가 SF6, Cl2, 및 N2의 조합으로 개발되었다. 본 발명자는 폴리실리콘 플라즈마 에칭제가 성분 HBr을 포함하지 않을 때 이용할 수 있는 대안적인 적층 구조물 증착 방법을 개발하였다.
패턴화된 마스크 표면 상에 적층 구조물을 증착하기 위한 방법은: 소정 하부 기판상에 패턴화된 마스크 표면을 제공하는 단계; 및 플라즈마에 의해 접촉되는 표면의 물리적인 충격(bombardment)을 제공하는 비활성 가스, 불소를 포함하는 화합물, 및 Cl2 를 포함하는 공급 가스로부터 형성된 플라즈마를 이용하여 패턴화된 마스크 표면의 적어도 일부분 상에 중합체 적층 구조물을 증착하는 단계를 포함한다.
불소를 포함하는 화합물은 바람직하게 탄소를 포함한다. 보다 바람직하게, 상기 화합물은 CxHyFz 로 구성되며, x는 1 내지 5에서 변화되며, y는 0 내지 11에서 변화되며, z는 1 내지 10에서 변화된다. 탄소 및 불소를 포함하는 화합물은 또한 염소를 포함하고 있을 것이다. 보다 바람직하게 염소를 포함하는 실시예의 일부는 CF4, CHF3, CH2F2, CH3F, 및 CF3Cl으로서, 상기 예로 제한된 것은 아니다.
불소를 포함하는 화합물은 바람직하게 탄소를 포함한다. 보다 바람직하게, 상기 화합물은 CxHyFz 로 구성되며, 이때 x는 1 내지 약 5이고, y는 0 내지 약 11이며, z는 1 내지 약 10이다. 탄소 및 불소를 포함하는 화합물은 또한 염소를 포함할 수 있다. 보다 바람직하게 염소를 포함하는 실시예의 일부는 예를 들어 CF4, CHF3, CH2F2, CH3F, 및 CF3Cl 이다.
패턴화된 마스크는 무기성 마스킹 재료, 유기성 마스킹 재료, 탄화수소 재료, 또는 그 조합을 포함할 수 있다.
패턴화된 마스크는 무기질 마스킹 재료, 유기질 마스킹 재료, 탄화수소 재료, 또는 그들의 조합을 포함할 수 있다.
플라즈마에 의해 접촉되어진 표면에 바람직한 물리적인 충격을 달성하기 위해서는, 패턴화된 마스크 및 하부 기판에 바이어스를 인가하는 것이 빈번하게 필요하다. 인가된 바이어스의 양은 바람직하게 마스크의 표면상에 대략 -200V 내지 -600V 범위의 바이어스 전압을 발생시키기에 충분한 양이다. 패턴화된 마스크 아래의 하부 기판으로서 실리콘 및 산소를 포함하는 기판을 이용하는 것이 바람직하다. 실리콘, 산소, 및 질소를 함유하는 하부 기판은 이미 공지되어 있다.
폴리실리콘 에칭중에 이용되는 공급 가스가 적층의 형성중에 이용되는 공급 가스로부터의 잔류물과 부반응을 초래할 때, 조립 층의 형성중에 이용되는 공급 가스를 변경시키는 것이 바람직하다. 예를 들어, HBr이 폴리실리콘 에칭 공급 가스의 성분일 때, 패턴화된 마스크 표면 상에 적층 구조물을 증착하기 위한 바람직한 방법은: 소정 하부 기판 상에 놓여져 있는 패턴화된 마스크 표면을 제공하는 단계; 그리고 플라즈마에 의해 접촉되는 표면의 물리적인 충격을 제공하는 비활성 가스, NH3, 및 Cl2 를 포함하는 공급 가스로부터 형성된 플라즈마를 이용하여 패턴화된 마스크 표면의 적어도 일부분 상에 중합 적층 구조물을 증착하는 단계를 포함한다. 패턴화된 마스크 아래에 놓여진 소정 기판은 바람직하게, 실리콘 및 산소를 포함한다. 실리콘, 산소, 및 질소를 포함하는 하부 기판은 양호하게 작용하는 것으로 알려져 있다.
패턴화된 마스크는 무기성 마스킹 재료, 유기성 마스킹 재료, 탄화수소 재료, 또는 그 조합으로 선택될 수 있다.
패턴화된 마스크는 무기질 마스킹 재료, 유기질 마스킹 재료, 탄화수소 재료, 또는 그들의 조합으로 선택될 수 있다.
본 발명은 반도체 장치 제조에 이용되는 패턴화된 마스크의 표면상에 조립 구조물을 증착하기 위한 방법에 관한 것이다. 조립 구조물은 제조된 장치의 임계 치수를 달성하기 위해 유용하다. 특히, 본 발명에 따른 방법은 복사를 이용하여 패턴이 발생된 패턴화된 마스크로부터 반도체 장치 내에서 최소 치수를 갖도록 개선된다. 이러한 조립 구조물은 소형 칫수의 특성물을 마스크의 형성이 가능하도록, 패턴화된 포토레지스트(또는 무기성 하드 마스킹 재료 등의 다른 마스킹 재료)의 표면 상에 선택적으로 증착될 수 있다.
본 발명은 반도체 소자 제조에 이용되는 패턴화된 마스크의 표면상에 적층 구조물을 증착하기 위한 방법에 관한 것이다. 적층 구조물은 제조된 소자의 임계 치수를 달성하는데 유용하다. 특히, 본 발명에 따른 방법은 복사선을 이용하여 패턴이 생성된 패턴화된 마스크로부터 반도체 소자 내에서 달성될 수 있는 최소 치수를 상당히 개선한다. 보다 작은 치수의 피쳐를 가지는 마스크의 형성이 가능하도록, 패턴화된 포토레지스트(또는 무기질 하드 마스킹 재료와 같은 다른 마스킹 재료)의 표면 상에 적층 구조물이 선택적으로 증착될 수 있다.
후술하는 예에서 기술된 바람직한 실시예는 실리콘 산화질화물 ARC 층의 표면 상에 놓여져 있는 패턴화된 DUV 포토레지스트 상에 선택적인 측벽을 적층하는 것에 관한 것이다. 그러나, 상기 방법은 반도체 제조 기술에서 공지된 유사 재료로 구성된 다른 반도체 구조물에도 적용가능하다.
이러한 방법은 0.13 ± 0.02 ㎛의 임계 치수를 갖는 장치 구조물의 형성을 허용하고 있다. 이러한 임계 치수는 적어도 하나의 마스크 표면 상에 적층 구조물을 증착시킴으로써 패턴화된 마스크 내에 적어도 하나의 개구 치수를 축소시킴으로써 달성된다. 마스크를 통해 하부 기판까지 연장하는 개수의 표면 상에 증착된 중합체 종(species)을 발생시키는 플라즈마를 이용하여 적층 구조물을 생성한다. 형성된 적층 구조물의 조성은 적층 구조물의 증착중에 나타나는 플라즈마 공급 가스 및 적층 구조물의 증착중에 플라즈마로부터 고 에너지 종에 의해 물리적으로 충격을 받은 재료에 따라 달라진다. 예를 들어, 패턴화된 마스크 자체는 고 에너지 종에 의해 충격을 받아서 마스크 표면으로부터 원자를 스퍼터링하고 표면의 일부분이 보다 반응성을 갖게 된다. 패턴화된 마스크 아래의 기판 재료의 표면은 마스크를 통해 개구에 놓여져 있는 하부 재료의 표면 영역에서 충격을 받는다. 하부 재료로부터 스퍼터링되어진 종은 마스크 개구의 측벽에 대해 튀어오르는 경향이 있다. 플라즈마 공급 가스, 마스킹 재료, 및 하부 기판 재료로부터의 고 에너지 원자종의 조합이 마스크 개구의 측벽 상에 적층 구조물을 형성한다. 적층 구조물은 보다 작은 개구를 갖는 마스크의 생성을 가능하게 하며, 이는 보다 작은 소자 임계 치수의 형성을 가능하게 한다.
보다 작은 소자 임계 치수를 위해서는, 제조 방법이 적층 구조물을 증착할 수 있어야 할 뿐만 아니라, 그 적층 구조물은 마스크로부터 그 마스크 하부에 놓여진 소정의 기판 층을 통해 패턴을 전사하는데 사용되는 에칭 플라즈마를 견딜수 있어야 한다. 이는 적층 구조물의 조성이 기판 에칭제 플라즈마의 조성을 고려하여 설계되어져야 함을 의미한다.
더욱이, 마스킹 재료, 하부 기판 재료, 및 적층 구조물을 형성하기 위해 이용되는 플라즈마로부터 종 사이의 화학 반응은, 불용성 염 등의 유해 미립자가 마스크 표면, 공정 챔버의 표면, 또는 기판 표면 자체에 형성되지 않도록 하여야 한다.
본 발명자는 하부 폴리실리콘 기판의 에칭중에 패턴을 전사하기 위해 이용되는 패턴화된 마스크의 표면 상에 적층 구조물을 형성하기 위해 이용가능한 특정 플라즈마 공급 가스 조성을 발견하였다. 적층 구조물의 형성중에 이용되는 플라즈마 공급 가스는 하부 폴리실리콘 층 내부로 패턴을 에칭하기 위해 이용되는 플라즈마 공급 가스에 따라 달라진다.
특히, 본 발명자는 폴리실리콘을 에칭하기 위한 플라즈마 공급 가스가 HBr을 함유하고 있을 때, 적층 구조물의 형성중에 이용되는 플라즈마 공급 가스는 HBr과 반응하여 염을 형성할 수 있는 NH3 또는 다른 화합물을 함유해서는 안된다는 것을 발견하였다. 폴리실리콘을 에칭하기 위한 플라즈마 공급 가스가 HBr을 함유하지 않을 때, 적층 구조물의 조성중에 이용되는 플라즈마 공급 가스는 NH3 를 포함한 다수의 화합물로부터 선택될 수 있다.
본 발명자는 적층 구조물의 형성중에 기판에 바이어스를 인가시키고, 마스크의 바닥을 향하는 마스크 개구 표면의 물리적인 충격을 증가시켜, 전체 마스크 개구 표면 상에 걸쳐 적층 구조물을 보다 균일하게 증착하는 것이 유용함을 밝혀냈다. 마스크를 통한 개구가 존재하는 영역에서 마스크 하부의 기판에 대한 물리적인 충격의 증가가 요구될 때, 기판에 인가되는 바이어스는 보다 증가되어질 필요가 있다. 그러나, 기판 표면의 바이어스가 너무 많이 예를 들어, 대략 -1000V 이상 이용되면, 이는 적층 구조물의 증착을 위한 중합체 형성에서 바람직하지 못한 부반응(side reaction)을 초래하며, 하부 기판 및 하부 장치에 손상을 가할 수 있다. 본 발명자는 기판 표면의 바이어스를 대략 -600V로 설정하여 실험하였으며, 상기 수치가 수용가능함을 밝혔다.
본 발명의 바람직한 실시예의 상세한 설명의 서두로서, 명세서 및 첨부된 청구범위에서 사용되어진 바와 같이, 단일물에는 "a","an"을 사용하고, 명세서 내에서 상세히 기술되어 있지 않은 경우에 "the"는 복수의 지시 대상물을 가리킨다. 따라서, 예를 들어, 상기 용어 "반도체(a semiconductor)"는 반도체의 동작 특성을 갖는 공지된 다양한 상이한 재료를 포함한다.
본 발명의 바람직한 실시예의 상세한 설명의 서두로서, 명세서 및 첨부된 청구범위에서 사용되어진 바와 같이, 명세서 내에서 상세히 기술되어 있지 않은 경우에, 단일물에는 "a","an"을 사용하고, "the"는 복수의 지시 대상물을 가리킨다. 따라서, 예를 들어, 상기 용어 "반도체(a semiconductor)"는 반도체의 동작 특성을 갖는 공지된 다양한 재료를 포함한다.
본 명세서에서 사용되는 용어 "인가된 바이어스 전력(applied bias power)"은 기판 표면 상에 바이어스를 발생시키기 위해 기판 받침대에 인가된 전력을 지칭하나, 이것으로 제한되는 것은 아니다.
본 명에서에서 사용되는 용어 "임계 치수(critical dimension)"는 장치가 적절히 작동되도록 제어되어야 하는 치수를 지칭한다.
본 명세서에서 사용되는 용어 "임계 치수(critical dimension)"는 예를 들어 소자의 적절한 작동을 위해 제어되어야 하는 치수를 지칭한다.
본 명세서에서 사용되는 용어 "피쳐(feature)"는 절연층 내의 금속 라인, 금속 접촉 플러그, 트렌치, 및 개구등의 소자 구성요소, 및 반도체 소자의 표면 형태(topography)를 구성하는 기타 구조물을 지칭하는 것으로서 이것으로 제한되는 것은 아니다. "피쳐의 크기(feature size)"는 주어진 소자 구조물의 최소 치수를 지칭하며, 주어진 소자 구조물의 피쳐 크기 및 임계 치수는 동일할 수 있으나, 항상 그런 것은 아니다.
본 명세서에서 사용되는 용어 "물리적인 충격(physical bombardment)"은 중성 원자, 이온, 및 기타 종과 표면과의 충돌을 지칭하는 것으로, 이것으로 제한되는 것은 아니다.
본 명세서에서 사용되는 용어 "선택도(selectivity)"는 a) 두 재료의 에칭 속도의 비, 및 b) 하나의 재료의 에칭 속도가 다른 재료의 에칭 속도에 비해 클 때 에칭 중에 얻어진 상태를 지칭한다.
본 명세서에서 사용되는 용어 "수직 프로파일(vertical profile)"은 특성물의 프로파일 또는 마스크 개구 프로파일을 지칭하는 것으로서, 특성물 또는 마스크 개구의 횡단면은 특성물 또는 마스크가 놓여진 표면에 수직인 측벽을 나타낸다. 선택적으로, "포지티브 프로파일(positive profile)"은 특성물의 횡단면의 폭이 특성물이 기판 표면으로부터 떨어진 거리에 놓여져 있는 기판에서 더 큰 경우를 지칭하며, "네가티브 프로파일(negative profile)"은 특성물의 횡단면의 폭이 특성물이 기판 표면으로부터 떨어진 거리에 놓여져 있는 기판에서 더 작은 경우를 지칭한다.
본 명세서에서 사용되는 용어 "수직 프로파일(vertical profile)"은 예를 들어 피쳐 프로파일 또는 마스크 개구 프로파일을 지칭하는 것으로서, 피쳐 또는 마스크 개구의 횡단면은 피쳐 또는 마스크가 놓여진 표면에 수직인 측벽을 나타낸다. "포지티브 프로파일(positive profile)"은 피쳐가 놓여진 기판 표면에서의 피쳐의 횡단면의 폭이 상기 기판 표면으로부터 떨어진 거리에서의 횡단면의 폭 보다 큰 경우를 지칭하며, "네가티브 프로파일(negative profile)"은 피쳐가 놓여진 기판 표면에서의 피쳐의 횡단면의 폭이 상기 기판 표면으로부터 떨어진 거리에서의 횡단면의 폭 보다 작은 경우를 지칭한다.
본 발명에 따른 조립 구조물을 형성하기 위해 기술된 바람직한 공정은 미국 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스 인코포레이티드로부터 이용가능한 Centura
Figure 112000002058201-pat00001
DPS™ 처리 시스템 내에서 수행되어져 왔다. 이러한 종류의 시스템은 참고로 기술되어 있는 미국 특허 제 5,186,718호에 도시되어져 있으며 기술되어져 있다. 바람직하게, 이러한 설비는 플라즈마 공급 전력 및 기판 바이어스 전력의 독립적인 제어를 제공한다. 독립적인 전력 제어를 위해 제공되는 설비는 1996년 5월 7일 제 11회 플라즈마 처리 국제 심포지엄에서 예, 얀(Ye, Yan)에 의해 기술되어졌으며, Electrochemical Society Proceedings 96-12장, 222 내지 233 쪽(1996)에 출판되어져 있다. 플라즈마 처리 챔버는 200 mm(8 inch) 직경의 실리콘 웨이퍼의 처리를 가능하게 한다.
본 발명에 따른 적층 구조물을 형성하기 위해 기술된 바람직한 공정은 미국 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스 인코포레이티드로부터 이용가능한 Centura
Figure 112004060849319-pat00001
DPS™ 처리 시스템 내에서 수행되었다. 이러한 종류의 시스템은 미국 특허 제 5,186,718호에 기술되어져 있다. 바람직하게, 이러한 설비는 플라즈마 공급 전력 및 기판 바이어스 전력의 독립적인 제어를 제공한다. 독립적인 전력 제어를 위해 제공되는 설비는 1996년 5월 7일 제 11회 플라즈마 처리 국제 심포지엄에서 예, 얀(Ye, Yan)에 의해 기술되어졌으며, Electrochemical Society Proceedings 96-12장, 222 내지 233 쪽(1996)에 출판되어져 있다. 플라즈마 처리 챔버는 200 mm(8 inch) 직경의 실리콘 웨이퍼의 처리를 가능하게 한다.
도 8에는 에칭 공정 챔버(810)가 처리 챔버로서 개략적으로 도시되어 있다. 에칭 공정 챔버(810)는 상기 챔버(810)의 외부에 위치되어 있으며 RF 전력 발생기(818)(상이한 플라즈마 조건에서 임피던스 매칭을 위해 12.56MHZ 부근의 변조가능한 주파수를 갖는 공급 전력 발생기)에 연결된 적어도 하나의 유도 코일 안테나(812)를 포함하도록 구성되어 있다. 공정 챔버의 내부에는 임피던스 매칭 네트워크(824)를 통해 RF 주파수 전력 발생기(822)(13.56MHZ 주파수로 고정된 바이어스 전력 발생기)에 연결되어 있는 기판(814) 지지 받침대(음극:816), 및 전기 접지물(834)로서 제공되는 도전성 챔버 벽(830)이 존재한다.
반도체 기판(814)은 지지 받침대(816) 상에 위치되며 가스상 성분은 입구 포오트(826)를 통해 공정 챔버 내부로 공급된다. 플라즈마는 RF전력(818,822)을 인가함으로써 공정 챔버(810) 내에서 점화(ignite)된다. 에칭 공정 챔버(810) 내부의 압력은 (도시되지 않은) 진공 펌프를 이용하여 제어되며, 트로틀 밸브(827)는 공정 챔버(810)와 진공 펌프 사이에 위치된다. 에칭 챔버 벽의 표면 상의 온도는 에칭 챔버(810)의 벽 내에 위치된 (도시되지 않은) 액체 함유 도관을 이용하여 제어된다. 반도체 기판의 온도는 지지 받침대의 온도를 안정화시키고 받침대(816) 표면상에 위치된 (도시되지 않은) 홈 및 기판의 후면에 의해 형성된 채널 내로 헬륨 가스를 유동시킴으로써 제어된다. 헬륨 가스는 기판 및 받침대 사이의 열 전달을 용이하게 하기 위해 이용된다. 에칭 공정중에, 기판 표면은 공정 조건에 따라 기판 지지 플레이튼 온도보다 대략 25 내지 40℃ 높은 정상 상태의 온도로 플라즈마에 의해 점차적으로 가열된다. 기판 표면의 온도는 대부분의 실시예중에 대략 75℃로 추정된다. 에칭 챔버(810) 벽의 표면은 전술한 냉각 도관을 이용하여 대략 80℃의 온도로 유지된다.
III. 패턴화된 마스크의 표면 상에 적층 구조물을 형성하기 위한 예
도 2는 도 1의 에칭 적층물을 개략적으로 도시한 횡단면도를 이용하여 패턴화된 마스크의 표면 상에 적층 구조물이 형성된 본 발명의 바람직한 실시예를 도시하고 있다. 적층 구조물은 도면에 도시된 마스크(100) 개구 치수를 일반적인 마스크 상 및 패턴 기술을 이용하여 얻어진 0.35㎛ 보다 작은 d1으로 도시함으로써 보다 작은 임계 치수(CD)를 제공한다. 도 2는 라인(110a)의 측벽(120a2)상에 층(113a2), 라인(110b)의 측벽(120b1)상에 층(113b1), 라인(110b)의 측벽(120b2)상에 층(113b2),및 라인(110c)의 측벽(120c1)상에 층(113c1)의 형성을 도시하고 있다. 이러한 적층은 패턴화된 마스크(110)의 표면 상에 무기질계 또는 유기질계 재료의 증착에 의해 형성될 수 있다. 마스크(110)가 포토레지스트일 때, 층(113)을 형성하기 위해 이용되는 재료는 일반적으로 유기질 중합 재료이다. 측벽(120) 상에 조립층(113)의 형성으로 원래의 마스크 개구 치수 "d1"를 새로운 치수"d2"로 감소시킨다. 치수(d2)는, 적층(113)을 형성하는 중합체 증착의 두께 균일도에 따라, 마스크 개구의 상부로부터 마스크 개구의 바닥까지 달라질 것이다. 층(113b1, 113b2)의 표면을 따른 접선(115b1, 115b2)은 마스크(110) 개구(112)의 기저부를 따라 수평으로 유도되는 라인(121)에 대해 각각 각(θ)(117b1, 117b2)을 형성한다. 바람직하게 각(θ)은 70°이상이다. 최적의 각도는 90°이다. 이를 위한 최선의 해결 방법은 마스크(110)의 측벽(120) 표면 상에 선택적으로 적층(113)을 증착하는 것으로서, 1) 각(θ)이 적어도 70°가 되도록 상부로부터 바닥에 이르기까지 측벽(120)의 길이를 따라 증착된 층(113)의 두께의 균일도에 대해 제어할 수 있게 하며, 2) (개구를 통한 에칭을 용이하게 하기 위해) 개구(112)의 바닥 기저부(119)에서 중합체가 본질적으로 존재하지 않도록 하며, 3) 마스크(110)의 외부 엣지로부터 마스크(110)의 중심부까지 모든 측벽 표면(120) 상의 적층(113)의 두께(도시된 조립층의 두께;113a2,113b1,113b2,113c1,등) 균일도에 대해 제어할 수 있게 하여 최종적으로 에칭된 패턴이 전체 기판을 통해 균일하도록 하며; 이때 마스크(110)로부터 하부의 폴리실리콘 층(106)(및 선택적으로 존재시에 ARC층(108))을 통해 패턴을 전사하기 위해 이용되는 플라즈마 에칭제를 견딜 수 있는 적층을 동시에 제공한다.
약 0.15㎛의 임계 치수에 대해, 마스크 엣지로부터 마스크 중심까지의 측벽(113) 두께 변동은 약 0.008㎛이하가 되어야 한다. 일반적인 요구 사항은 공칭값(nominal value)의 ±5%이다.
예 1
도 3은 패턴화된 마스크의 개방된 표면 상에서의 적층 구조물의 형성을 제어하기 위한 메카니즘을 도시하고 있다. 도 3은 각각 공간(112b,112c)에 의해 분리된 라인(110a,110b,110c)을 갖는 패턴화된 마스크(110)를 개략적으로 도시한 횡단면도이다. 패턴화된 마스크(110)는 ARC 층(108)을 덮고 있으며, 상기 층(108)은 폴리실리콘 층(106)을 덮고 있다. 예를 들어, 패턴화된 마스크(110) 측벽(120a2,120b1,120b2,120c1)상에 적층 구조물(113a2,113b1,113b2,113c1)을 형성하기 위해서는, 중합체 형성 플라즈마 종(315)을 인가하고, 중합체 형성 플라즈마 종(315)의 인가 중에 측벽(120)에 물리적으로 충격(312)을 가하는 것이 필요하다.
본 발명자는 적층 구조물이 적절하게 성장하고 형성되어 적층 구조물(순차적으로, 316;318;320;322)에 이르도록(모두 113을 구성) 하기 위해서는 중합체 형성 플라즈마 종(315)의 부가와 동시에 하부의 ARC 층(108)에 에칭제(310)를 인가하는 것이 필요하다는 것을 발견했다. 하부 ARC 층(108)(또는 다른 하부 층)의 에칭에 의해 발생된 종의 존재가 없다면, 적층 구조물의 형성은 관찰되지 않는다. 적층 구조물을 제공하는 중합체의 형성은 ARC층(108)으로부터의 원자(314)의 존재를 필요로 한다. (하부 기판의 스퍼터링에 의해 현재 제공된) 원자의 제공을 위한 또 다른 방법이 개발되더라도, ARC층(108)을 에칭하는 중에 적층 구조물(113)을 형성하는 것이 처리 시간의 관점에서 보다 경제적이다. 영역(307b,307c)은 적층 구조물(113)의 형성과 동시에 행해지는 ARC층(108)의 에칭을 도시하고 있다.
적층 구조물(113)의 형성이 ARC 층(108)으로부터의 원자(314)의 존재에 따라 영향을 받기 때문에, 적층 구조물(113)이 측벽(120a2)의 기저부에서 보다 신속하게 형성되고, 패턴화된 마스크(110)의 상부를 향해 계속 형성되어, 이전의 증착물 위에 적층이 부가되어 순차적으로 부분 적층 구조물(316a2)로부터, 적층 구조물(318a2), 적층 구조물(320a2), 및 적층 구조물(322a2)에 이른다. 다양한 형성 단계의 적층 구조물은 측벽(120b1,,120b2,,120c1)으로 도시하였다. 본 발명자에 의한 테스트는 현재 반도체 산업에서 통상적으로 이용되는 임의의 ARC 재료를 이용하여 적층 구조물이 형성됨을 나타내고 있다.
예 2
라인 및 공간 패턴을 갖는 패턴화된 마스크가 도 1 내지 도 3에 예시되었지만, 폴리실리콘 에칭 패턴은 일반적으로 "메사(mesas)" 또는 "패드(pad)"의 형태를 취하고 있으며, 일반적으로 원형 또는 타원 형상이다. 도 4는 폴리실리콘 에칭 공정 평가중에 빈번하게 이용되는 패턴의 평면도이다. "x"-"y"축 상에서의 치수의 측정은 패턴화된 마스크의 기저부에서 2차원적 표면 영역을 나타낸다. 이러한 치수는 마스크를 통한 개구의 치수 및 마스크를 이용하여 얻어질 에칭되어진 폴리실리콘 패드의 치수와 직접 관련되어 있다. 도 4에서, "x"축은 도면의 상부 및 바닥 엣지에 평행한 방향으로 도시되어 있으며, "y"축은 도면의 측면 엣지에 평행한 방향으로 도시되어 있다. 예시의 목적으로, 패턴(400)에는, 원형 형상의 마스크 패드(401) 및 타원형상의 마스크 패드(403)가 존재한다. 실험중에 측정된 치수는 타원 형상의 마스크 패드(403)의 길이 방향 단부들 사이의 "y" 축 상의 간극(402), 및 타원 형상의 마스크 패드(403)의 보다 좁은 폭에 걸친 "x"축 상에서의 간극(404)이다. 필요하다면, 측정 목적에 따라 다른 치수가 이용될 수 있다.
적층의 제어된 증착을 제공하기 위해서는, 이용되는 특정 공정 장치에 맞게 공정 변수가 조정되어야 한다. 당업자들은 본 명세서를 고려하여 최소한의 실험으로 이러한 조정을 행할 수 있다. 예를 들어, 도 5는 일부 ARC(106) 잔류물이 남아있는 폴리실리콘 층(108)을 갖춘 하부 기판을 갖는 패턴화된 마스크 층(110)을 도시하고 있다. 이러한 경우에, 패턴화된 마스크 패드(501,503)는 얼룩지고 불규칙한 형태의 외부에 놓여진 중합 증착 영역(505)을 포함한다. 표 1에 기술된 방법으로 형성된 상기 중합 증착물은 충분한 적층 구조물을 제공하지 못하며, "적층 구조물의 증착"은 "희박(rare)"으로 표시된다. 타원 마스크 패드(603) 사이의 "y"축 간극(502)은 효과적으로 감소되지 않았다. 동시에, 약간의 ARC(106) 잔류물을 갖는 폴리실리콘층(108)을 구비한 하부 기판을 갖춘 패턴화된 마스크 층(110)을 도시한 도 6에 도시되어진 것처럼, 과다한 중합체 증착물의 제공이 가능하다. 후자의 도 6의 경우에서, 도면부호 604로 표시된 증가된 치수, 및 감소된 "y"축 간극(602)을 갖는 패턴화된 마스크 패드(601,603)가 존재한다. 그러나, (도시되지 않은) 마스크 측벽 표면 상의 위치에서 그리고 마스크 개구의 기저부에서 과다한 중합체 적층물이 또한 다량 존재한다. 과다한 중합체 적층을 발생시키는 공정 조건은 표 1에서 "적층 구조물의 증착"이 "과다(too much)"로 기재되어 있다.
도 7은 약간의 ARC(106) 잔류물을 갖는 폴리실리콘 층(108)을 구비한 하부 기판을 갖춘 패턴화된 마스크 층(110)을 도시하고 있다. 이러한 경우에, (적층 구조물의 선택적인 도포로 인해) (704)로 표시된 증가된 치수, 및 감소된 "y"축 간극(702)을 갖는 패턴화된 마스크 패드(701,703)로 존재한다. 소정의 패턴화된 마스크 치수를 제공하는 적층 구조물을 제공하기 위해, 중합체 증착물이 선택적으로 조성된다. "y"축 간극의 감소는 DUV 포토레지스트 및 현재 이용가능한 패턴 상(imaging) 기술을 이용하여 얻을 수 있는 피쳐의 임계 치수의 감소를 나타낸다.
증가된 치수(704)가 제공된 적층 구조물을 갖는 마스크 패드의 현미경 사진은 우수한 마스크 패드의 횡단면 프로파일을 도시하고 있으며, 도 2에 도시된 각(θ)은 대략 87°로 추정된다. 대략 70°보다 큰 각(θ)이 수용가능한 것으로 여겨진다.
표 1에 나타난 데이터는 도 4내지 도 7에 도시된 종류의 폴리실리콘 패드를 에칭하기 위해 이용가능한 DUV 포토레지스트 패턴화된 마스크에 대한 데이터이다. 패턴화된 마스크의 측벽 표면은 (에칭된 폴리실리콘 패드 사이의 간극을 결정하는) 마스크 개구의 임계 치수를 감소시키기 위해 적층 구조물을 선택적으로 도포함으로서 변경된다. 적층 구조물의 형성중에 (그리고 하부 실리콘 산화질화물 ARC 층의 동시 에칭중에) 플라즈마 공급 가스는 NH3, Cl2, 및 아르곤의 조합이다. 초기 에칭 적층물은 바닥으로부터 상부에 이르기까지 1000Å 두께의 실리콘 산화물 상부층, 3000Å 두께의 폴리실리콘 상부층; 600Å 두께의 실리콘 산화질화물 ARC; 7300Å두께의 패턴화된 DUV 마스크인 기판을 포함한다. DUV 재료는 일본 제조업자로부터 구할수 있는 TOK
Figure 112004060849319-pat00002
이다.
적층 구조물의 형성중에 플라즈마 공급 가스에 대한 잔류 시간은 V/S를 기초로 하여 계산되며, 이때 V는 공정 챔버의 체적(대략 35,000 cc)이며, S는 공정 챔버로부터 가스 제거를 위한 유효 펌프 속도이다. 잔류 시간이 너무 짧을 때, 중합체 형성에 필요한 시간은 충분하지 못하다. 이는, 중합체 형성 공급 가스가 적층 구조물을 형성하기 위해 패턴화된 마스크의 하부의 기판 또는 ARC로부터 또는 마스킹 재료로부터 스퍼터링되어진 종과 반응하여야 하기 때문에 특히 그러하다.
낮은 기판 바이어스는 패턴화된 마스크의 기저부에서 개구로부터 중합체를 제거하기 위한 기판 표면에서의 충분한 이온 에너지를 제공하지 못하기 때문에, 기판 바이어스는 또한 조심스럽게 제어되어져야 한다. 너무 높은 이온 에너지는 기판 표면을 손상시킨다.
표 1에는 패턴화된 마스크 측벽 상의 적층 구조물 및 마스크 개구의 임계 치수의 최종 변화에 관한 데이터가 기재되어 있지만, 폴리실리콘 층을 에칭하기 위해 이용되는 에칭 조건하에서 적층 구조물이 만족스럽게 기능하는지를 확인하기 위해 상기 마스크를 하부 폴리실리콘 층의 에칭에 계속 이용하였다. 적층 구조물의 형성 및 폴리실리콘 패드의 에칭은 미국 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스 인코포레이티드에 의해 제공된 CENTURA
Figure 112004060849319-pat00003
에칭 시스템에서 수행되어졌다. 에칭 챔버에 제공된 기본 부재들은 도 8에 도시되어 있으며, 공급 전력, 바이어스 전력, 음극 온도, 및 다른 공정 변수에 대한 참고 사항은 도 8에 도시된 부재를 기초로 한다.
실험 개시부에서의 목적은 약 0.13±0.02㎛의 임계 치수로 제어하고, 적어도 70°의 프로파일 각(θ)을 가지며, 그리고 약 100초 이하의 공정 시간을 갖는 것이다. 또한, 폴리실리콘 에칭의 시작시에 포토레지스트가 적절히 남아 있도록 포토레지스트 와 ARC 층 사이의 선택도를 유지하는 것이 바람직하다.
이하의 표 1은 NH3, Cl2, 및 아르곤을 함유한 플라즈마 공급 가스를 이용한 적층 구조물의 형성에 관한 것이다.
Figure 112004060849319-pat00004
삭제
삭제
삭제
큰 CD "X" 바이어스 수치는 마스크 패턴의 폭을 가로지른 치수가 커졌다는 것을 의미한다(도 4 참조). 이는, 패턴화된 마스크 측벽 상의 적층 구조물의 두께의 증가로 인해, 실리콘 층의 에칭을 위한 마스크 내의 개구가 작아졌다는 것을 의미한다. 따라서, 큰 CD "X" 바이어스 수치는 실질적으로 에칭된 폴리실리콘 패드들 사이의 간극의 임계 치수가 보다 작다는 것을 나타낸다.
"p"는 공정 챔버 압력(mT)을 나타낸다. "Ws"는 플라즈마 공급 전력(와트)을 나타낸다. "Wb"는 기판의 바이어스 전력(와트)을 나타내는 반면에, "V"는 기판 표면 상의 실제적인 바이어스 전압을 나타낸다. "t"는 적층 구조물의 형성시간(초)을 나타낸다. "τ"는 잔류 시간(millisecond)을 나타낸다. "T"는 (기판이 놓여진 기판 지지 플래튼)음극의 온도를 나타낸다. 일반적으로, 실제 기판 온도는 대략 음극 온도와 대략적으로 동일하다.
전술한 공정 조건을 이용하여, 본 발명자는 약 0.7㎛의 두께를 가지며 패턴화된 마스크의 측벽 상에 놓여진 적층 구조물을 얻을 수 있었으며, 이는 마스크 개구 임계 치수를 약 0.35㎛ 로부터 약 0.21㎛ 까지 감소시킨다. 패턴화된 마스크의 기저부에서 프로파일 각(θ)은 약 80°이다. 더욱이, 샘플 3,5,6에 대해, 본 발명자는 적층 구조물이 폴리실리콘 에칭 중에 패턴화된 마스크의 일부분으로 작용하며, 폴리실리콘의 에칭이 완료된 이후에 남아있는 적절한 두께의 포토레지스트가 잔류한다는 것을 발견하였다. 일반적으로, 포토레지스트의 두께는 적층의 형성중에 약 7300Å 으로부터 5700Å로 감소되며, 실리콘 산화질화물 ARC: DUV 포토레지스트의 에칭 속도 비는 약 6:1이다.
도 9 내지 도 13은 CD "X" 바이어스에 미치는 공정 변수의 영향을 나타내고 있으며, 전술한 바와 같이, 증가된 CD"X" 바이어스는 실제적으로 에칭된 폴리실리콘에서의 보다 작은 임계 치수를 나타낸다. 주어진 도면을 참고하여 기술되어진 변경된 조건 이외의 공정 조건은 표 1에 "기준(baseline)"으로 기술된 샘플 ID #6로 제공된 공정 조건이다. 하기에 나타난 특정 수치들이 장치에 따라 달라질 수 있고 그리고 CENTURA
Figure 112004060849319-pat00005
에칭 장치에 적용되었지만, 주어진 공정 변수의 변화로 나타난 경향은 또한 다른 반도체 처리 장치에 적용가능하다.
도 9는 축(904)상의 기판 바이어스 전력(와트)에 대한 플라즈마 공급 전력(와트) 비율의 함수로서, 축(902)상의 CD "X" 바이어스를 도시한 그래프(900)이다. 곡선(906)은 소형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타내고, 곡선(908)은 대형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타낸다.
도 10은 축(1004)상의 공정 챔버 압력(mT)의 함수로서, 축(1002)의 CD "X" 바이어스를 도시한 그래프(1000)이다. 곡선(1006)은 소형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타내고, 곡선(1008)은 대형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타낸다.
도 11은 축(1104)상의 다양한 공급 가스 조합 및 유량(sccm)의 함수로서, 축(1002)상의 CD "X" 바이어스를 도시한 그래프(1100)이다. 곡선(1106)은 소형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타내고, 곡선(1108)은 대형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타낸다.
도 12는 축(1204)상의 아르곤 유량(sccm)의 함수로서, 축(1202) 상의 CD "X" 바이어스를 도시한 그래프(1200)이다. 곡선(1206)은 소형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타내고, 곡선(1208)은 대형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타낸다. (인가된 기판 바이어스의 크기와 조합하여) 아르곤의 유량은 플라즈마에 의해 접촉되는 표면의 물리적인 충격량을 결정한다.
도 13은 축(1304)상의 기판(웨이퍼) 위치의 함수로서, 축(1302)상의 CD "X" 바이어스를 도시한 그래프(1100)이다. 곡선(1306)은 소형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타내고, 곡선(1308)은 대형 폴리실리콘 패드 피쳐에 대한 CD "X" 바이어스를 나타낸다.
예 3
표 2에 도시된 데이터는 예 2에 기술되어진 것과 동일한 에칭 적층물 및 DUV 포토레지스트 패턴화된 마스크에 대한 것이다. 그러나, 적층 구조물의 형성중에 (그리고 하부 실리콘 산화질화물 ARC 층의 동시 에칭중에) 플라즈마 공급 가스는 CH2F2, Cl2, 및 Ar의 조합이다. 표 2에 기술된 공정 변수는 예 2를 참조하여 기술된 것과 동일한 공정 변수이며, 공정 장치는 동일하다.
이하의 표 2는 CH2F2, Cl2, 및 Ar을 함유한 플라즈마 공급 가스를 이용하여 구조물의 형성에 관한 것이다.
Figure 112004060849319-pat00006
큰 CD "X" 바이어스 수치는 마스크 패턴의 폭을 가로지른 치수가 커졌다는 것을 의미한다(도 4 참조). 이는, 패턴화된 마스크 측벽 상의 적층 구조물의 두께의 증가로 인해, 실리콘 층의 에칭을 위한 마스크 내의 개구가 작아졌다는 것을 의미한다. 따라서, 큰 CD "X" 바이어스 수치는 실질적으로 에칭된 폴리실리콘 패드들 사이의 간극의 임계 치수가 보다 작다는 것을 나타낸다.
삭제
삭제
삭제
"p"는 공정 챔버 압력(mT)을 나타낸다. "Ws"는 플라즈마 공급 전력(와트)을 나타낸다. "Wb"는 기판의 바이어스 전력(와트)을 나타내는 반면에, "V"는 기판 표면 상의 실제적인 바이어스 전압을 나타낸다. "t"는 적층 구조물의 형성시간(초)을 나타낸다. "τ"는 잔류 시간(millisecond)을 나타낸다. "T"는 (기판이 놓여진 기판 지지 플래튼)음극의 온도를 나타낸다. 일반적으로, 실제 기판 온도는 대략 음극 온도와 대략적으로 동일하다.
삭제
마스크의 기저부에서 적층 구조물을 포함하는 패턴화된 마스크에 대한 프로파일 각(θ)은 87°이다. 우수한 수직 프로파일이 얻어진다.
이하의 표 3은 패턴화된 마스크 표면 상에 적층 구조물이 형성된 이후의 폴리실리콘 에칭에 관한 것이다.
Figure 112004060849319-pat00007
삭제
삭제
삭제
"BT"는 폴리실리콘의 표면 상에 잔류하는 천연 산화물 및 ARC의 "돌파(breakthrough through)"를 나타낸다. "PSE"는 폴리실리콘 에칭 단계를 나타낸다. "BARC"는 바닥 ARC 층의 돌파를 나타낸다. 모든 가스 유량은 sccm이다. "Ws"는 플라즈마 공급 전력(와트)을 나타낸다. "Wb"는 기판 바이어스 전력(와트)을 나타낸다. "t"는 에칭 시간(초)을 나타낸다. "T"는 (기판이 놓여진 기판 지지 플래튼)음극의 온도를 나타낸다. 일반적으로, 폴리실리콘 에칭 중에, 실제 기판 온도는 음극 온도보다 약 20내지 45℃ 높다.
폴리실리콘 에칭 단계중에 적층 구조물이 패턴화된 마스크의 일체부로 형성되었는지를 확인하기 위해, 현미경을 이용하여 대형으로 에칭된 폴리실리콘 패드에 대한 내부 엣지 간극 "y"를 측정하였다. 폴리실리콘의 에칭 이전에 적층 구조물이 패턴화된 마스크에 도포되지 않을 때, "Y"수치는 약 0.49㎛이며, 적층 구조물이 도포되었을 때, "y" 수치는 약 0.31㎛로 0.18㎛ 만큼 감소된다.
"y" 수치의 우수한 감소는 적층 구조물의 형성중에 NH3, Cl2, Ar, 또는 CH2F2, Cl2, 및 Ar 플라즈마 공급 가스 시스템을 이용하여 얻어질 수 있다. 그러나, HBr이 폴리실리콘 에칭중에 이용되면, 공정 챔버 및 보조 가스 라인의 오염을 방지하기 위해 CH2F2 를 이용한 플라즈마 공급 가스 시스템이 이용되어야 한다.
상기 설명에서는 본 발명의 바람직한 실시예를 참조하여 본 발명을 상세하게 설명하였지만, 본 기술 분야의 숙련된 당업자들은 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
반도체 제조에 이용되는 패턴화된 마스킹 재료의 표면 상에 적층 구조물을 증착하는 본 발명에 따라, 임계 치수의 패턴을 이용할 수 있다.

Claims (21)

  1. 하부의 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법에 있어서,
    (a) 상기 하부의 소정 기판 상에 놓여져 있는 상기 패턴화된 마스크 표면을 제공하는 단계,
    (b) 비활성 가스, 불소를 함유하는 화합물, 및 Cl2을 함유하는 공급 가스로부터 형성된 플라즈마를 이용하여 상기 패턴화된 마스크 표면의 일부 또는 전부 위로 중합체 적층 구조물을 증착하는 단계, 및
    (c) HBr을 함유하는 플라즈마 에칭제 공급 가스를 이용하여 상기 패턴화된 마스크 표면 하부의 폴리실리콘 층을 에칭하는 단계를 포함하는 증착 방법.
  2. 삭제
  3. 제 1항에 있어서, 불소를 함유하는 상기 화합물은 탄소를 포함하는 증착 방법.
  4. 제 3항에 있어서, 불소를 함유하는 상기 화합물은 CxHyFz 이며, 여기서 x는 1 내지 5, y는 0 내지 11, 및 z는 1 내지 10의 범위를 갖는 증착 방법.
  5. 제 4항에 있어서, 탄소 및 불소를 함유한 상기 화합물은 염소를 더 포함하는 증착 방법.
  6. 제 4항에 있어서, 상기 불소 함유 화합물은 CF4, CHF3, CH2F2, CH3F, 및 CF3Cl로 구성되는 군으로부터 선택되는 증착 방법.
  7. 제 1항에 있어서, 상기 비활성 가스는 헬륨, 질소, 아르곤, 크립톤, 및 크세논으로 구성되는 군으로부터 선택되는 증착 방법.
  8. 제 7항에 있어서, 상기 비활성 가스는 아르곤, 크립톤, 및 크세논으로 구성되는 군으로부터 선택되는 증착 방법.
  9. 제 1 항에 있어서, 상기 패턴화된 마스크는 무기질 마스킹 재료, 유기질 마스킹 재료, 탄화수소 재료, 또는 그들의 조합으로 구성되는 증착 방법.
  10. 제 1 항에 있어서, 상기 하부의 소정 기판에 바이어스가 인가되는 증착 방법.
  11. 제 10항에 있어서, 인가된 바이어스의 양은 상기 마스크의 표면상에 -200V 내지 -600V 범위의 전압을 발생시키는 증착 방법.
  12. 제 1 항에 있어서, 상기 하부의 소정 기판은 실리콘 및 산소를 포함하는 증착 방법.
  13. 제 12항에 있어서, 상기 하부의 소정 기판은 질소를 더 포함하는 증착 방법.
  14. 하부의 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법으로서, 상기 적층 구조물은 HBr을 포함하는 공급 가스로부터 형성된 플라즈마에 후속하여 노출되지 않으며,
    (a) 상기 하부의 소정 기판 상에 놓여져 있는 상기 패턴화된 마스크 표면을 제공하는 단계, 및
    (b) 비활성 가스, NH3, 및 Cl2 함유 공급 가스로부터 형성된 플라즈마를 이용하여 상기 패턴화된 마스크 표면의 일부 또는 전부 위로 중합체 적층 구조물을 증착하는 단계를 포함하는 증착 방법.
  15. 제 14항에 있어서, 상기 하부의 소정 기판은 실리콘 및 산소를 포함하는 증착 방법.
  16. 제 15항에 있어서, 상기 하부의 소정 기판은 질소를 더 포함하는 증착 방법.
  17. 제 1항에 있어서, 상기 비활성 가스는 헬륨, 질소, 아르곤, 크립톤, 및 크세논으로 구성되는 군으로부터 선택되는 증착 방법.
  18. 제 17항에 있어서, 상기 비활성 가스는 아르곤, 크립톤, 및 크세논으로 구성되는 군으로부터 선택되는 증착 방법.
  19. 제 1 항에 있어서, 상기 패턴화된 마스크는 무기질 재료, 유기질 재료, 탄화수소 재료, 또는 그들의 조합으로 구성된 군으로부터 선택된 재료를 포함하는 증착 방법.
  20. 제 1 항에 있어서, 상기 패턴화된 마스크 및 상기 하부의 소정 기판에 바이어스가 인가되는 증착 방법.
  21. 제 19항에 있어서, 인가된 바이어스의 양은 상기 마스크의 표면상에 -200V 내지 -600V 범위의 전압을 발생시키기에 충분한 증착 방법.
KR1020000005304A 1999-02-04 2000-02-03 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 Expired - Fee Related KR100881472B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24397099A 1999-02-04 1999-02-04
US9/243,970 1999-02-04
US09/243,970 1999-02-04

Publications (2)

Publication Number Publication Date
KR20000057897A KR20000057897A (ko) 2000-09-25
KR100881472B1 true KR100881472B1 (ko) 2009-02-05

Family

ID=22920849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000005304A Expired - Fee Related KR100881472B1 (ko) 1999-02-04 2000-02-03 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법

Country Status (2)

Country Link
US (1) US6620575B2 (ko)
KR (1) KR100881472B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142709B1 (ko) * 2004-03-31 2012-05-03 도쿄엘렉트론가부시키가이샤 마스크 에칭 시스템 및 방법
KR101514681B1 (ko) * 2014-04-09 2015-04-23 울산대학교 산학협력단 금속 기지 복합 재료 마찰교반 점접합부 제조 방법
KR20150130920A (ko) * 2014-05-14 2015-11-24 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881472B1 (ko) * 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법
ITMI20020931A1 (it) * 2002-05-02 2003-11-03 St Microelectronics Srl Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore
EP1387395B1 (en) * 2002-07-31 2016-11-23 Micron Technology, Inc. Method for manufacturing semiconductor integrated circuit structures
TW200414344A (en) * 2002-09-06 2004-08-01 Tokyo Electron Ltd Method and apparatus for etching Si
US7446050B2 (en) * 2003-08-04 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and plasma treatment process to improve a gate profile
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
US7468227B2 (en) * 2004-11-16 2008-12-23 Applied Materials, Inc. Method of reducing the average process bias during production of a reticle
FR2934709B1 (fr) * 2008-08-01 2010-09-10 Commissariat Energie Atomique Structure d'echange thermique et dispositif de refroidissement comportant une telle structure.
JP5203340B2 (ja) * 2009-12-01 2013-06-05 東京エレクトロン株式会社 半導体装置の製造方法
US11587865B2 (en) * 2020-06-15 2023-02-21 Semiconductor Device Including Capacitor And Resistor Semiconductor device including capacitor and resistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4741799A (en) * 1985-05-06 1988-05-03 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
KR19980026078A (ko) * 1996-10-07 1998-07-15 김광호 포토레지스트 패턴 측벽의 폴리머 부착방법
KR19980040333A (ko) * 1996-11-29 1998-08-17 김영환 반도체 소자의 금속 배선 형성방법
KR19980039359A (ko) * 1996-11-27 1998-08-17 김광호 반도체장치 제조방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392932A (en) * 1981-11-12 1983-07-12 Varian Associates, Inc. Method for obtaining uniform etch by modulating bias on extension member around radio frequency etch table
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
US5166757A (en) 1989-03-31 1992-11-24 Nippon Steel Corporation Dry-etched amorphous silicon device with recessed electrode
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
JPH04199824A (ja) * 1990-11-29 1992-07-21 Nisshin Hightech Kk ドライエッチング方法
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
US5166091A (en) 1991-05-31 1992-11-24 At&T Bell Laboratories Fabrication method in vertical integration
US5668019A (en) * 1992-01-30 1997-09-16 Mitsubishi Denki Kabushiki Kaisha Method of fabricating thin film transistor
CA2091309A1 (en) 1992-03-26 1993-09-27 Frederic H. Jung Antibiotic compounds
US5635338A (en) 1992-04-29 1997-06-03 Lucent Technologies Inc. Energy sensitive materials and methods for their use
JP3326868B2 (ja) 1993-04-30 2002-09-24 ソニー株式会社 アルミニウム系パターンの形成方法
US5378659A (en) 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
JP2701730B2 (ja) 1994-02-24 1998-01-21 日本電気株式会社 半導体装置およびその製造方法
US5599743A (en) 1994-04-07 1997-02-04 Matsushita Electronics Corporation Method of manufacturing a semiconductor device
US5441914A (en) 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
JP3259000B2 (ja) 1994-09-08 2002-02-18 三菱電機株式会社 高融点金属含有膜のエッチング方法及び薄膜キャパシタの製造方法
US5525542A (en) 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating
US5665203A (en) 1995-04-28 1997-09-09 International Business Machines Corporation Silicon etching method
JPH0982687A (ja) 1995-09-19 1997-03-28 Mitsubishi Electric Corp 半導体装置の製造方法
US5728608A (en) 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US5952244A (en) * 1996-02-15 1999-09-14 Lam Research Corporation Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer
US5633210A (en) 1996-04-29 1997-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming damage free patterned layers adjoining the edges of high step height apertures
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
US5843226A (en) 1996-07-16 1998-12-01 Applied Materials, Inc. Etch process for single crystal silicon
US5976986A (en) 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
US6065481A (en) 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
US5856239A (en) * 1997-05-02 1999-01-05 National Semiconductor Corporaton Tungsten silicide/ tungsten polycide anisotropic dry etch process
FR2765394B1 (fr) 1997-06-25 1999-09-24 France Telecom Procede d'obtention d'un transistor a grille en silicium-germanium
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US5973387A (en) 1997-12-18 1999-10-26 Advanced Micro Devices, Inc. Tapered isolated metal profile to reduce dielectric layer cracking
KR100881472B1 (ko) * 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4741799A (en) * 1985-05-06 1988-05-03 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
KR19980026078A (ko) * 1996-10-07 1998-07-15 김광호 포토레지스트 패턴 측벽의 폴리머 부착방법
KR19980039359A (ko) * 1996-11-27 1998-08-17 김광호 반도체장치 제조방법
KR19980040333A (ko) * 1996-11-29 1998-08-17 김영환 반도체 소자의 금속 배선 형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142709B1 (ko) * 2004-03-31 2012-05-03 도쿄엘렉트론가부시키가이샤 마스크 에칭 시스템 및 방법
KR101514681B1 (ko) * 2014-04-09 2015-04-23 울산대학교 산학협력단 금속 기지 복합 재료 마찰교반 점접합부 제조 방법
WO2015156493A1 (ko) * 2014-04-09 2015-10-15 울산대학교 산학협력단 금속 기지 복합 재료 마찰교반 점접합부 제조 방법
KR20150130920A (ko) * 2014-05-14 2015-11-24 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
KR101863992B1 (ko) * 2014-05-14 2018-06-01 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법

Also Published As

Publication number Publication date
KR20000057897A (ko) 2000-09-25
US20010041309A1 (en) 2001-11-15
US6620575B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
US6015760A (en) Method for enhancing oxide to nitride selectivity through the use of independent heat control
US6541164B1 (en) Method for etching an anti-reflective coating
US6599437B2 (en) Method of etching organic antireflection coating (ARC) layers
US6013582A (en) Method for etching silicon oxynitride and inorganic antireflection coatings
US7504338B2 (en) Method of pattern etching a silicon-containing hard mask
US5843226A (en) Etch process for single crystal silicon
TWI527117B (zh) 橫向修整硬遮罩的方法
US7361607B2 (en) Method for multi-layer resist plasma etch
US6093655A (en) Plasma etching methods
WO2003052808A2 (en) Self-aligned contact etch with high sensitivity to nitride shoulder
US6291361B1 (en) Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
US20040038537A1 (en) Method of preventing or suppressing sidewall buckling of mask structures used to etch feature sizes smaller than 50nm
KR20050028781A (ko) 선택적 측벽 폴리머 증착에 의해 포토레지스트 트리밍공정의 임계크기 미세로딩을 제어하는 방법
KR100881472B1 (ko) 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법
WO2000072370A1 (en) Method for etching silicon oxynitride and dielectric antireflection coatings
KR20030022361A (ko) 티타늄 질화물 에칭방법
JP2008505497A (ja) 二層レジストプラズマエッチングの方法
EP0820093A1 (en) Etching organic antireflective coating from a substrate
US6383941B1 (en) Method of etching organic ARCs in patterns having variable spacings
WO2004042813A1 (en) Method of etching a silicon-containing dielectric material
KR20010080994A (ko) 알루미늄 및 알루미늄 합금의 잔류물 없는 이방성 에칭방법
Mautz et al. COMPARISON OF POLYSILICON ETCH PROCESSES USING SINGLE WAFER AND BATCH REACTORS

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000203

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20041223

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000203

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060227

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070123

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070817

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090123

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20111228

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee