KR100876805B1 - 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법 - Google Patents
나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100876805B1 KR100876805B1 KR1020070046692A KR20070046692A KR100876805B1 KR 100876805 B1 KR100876805 B1 KR 100876805B1 KR 1020070046692 A KR1020070046692 A KR 1020070046692A KR 20070046692 A KR20070046692 A KR 20070046692A KR 100876805 B1 KR100876805 B1 KR 100876805B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- template
- lithography process
- forming
- interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000001127 nanoimprint lithography Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims abstract description 50
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 125000006850 spacer group Chemical group 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 15
- 239000011651 chromium Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 description 7
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
Abstract
본 발명은 나노 임프린트 리소그라피 공정용 템플릿의 제조 방법에 관한 것으로, 기판 상에 크롬층, 중간막 및 포토레지스트막을 순차적으로 형성하는 단계와, 상기 포토레지스트막에 노광 마스크를 이용한 사진 식각 공정을 수행하여 포토레지스트막 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 하여 중간막 패턴을 형성하는 단계와, 상기 중간막 패턴의 측벽에 스페이서를 형성하는 단계와, 상기 중간막 패턴과 상기 스페이서 간의 식각 선택비를 이용하여 상기 중간막 패턴을 제거하는 단계와, 상기 스페이서를 식각 마스크로 하여 상기 크롬층 및 기판을 식각하여 템플릿 패턴을 형성하는 단계를 포함한다.
Description
도 1a 내지 도 1d 는 종래 기술에 따른 나노 임프린트 리소그라피 공정을 이용한 반도체 소자의 패턴 형성 방법을 도시하는 단면도이다.
도 2a 내지 도 2c 는 종래 기술에 따른 나노 임프린트 리소그라피 공정용 템플릿의 제조 방법을 도시하는 단면도이다.
도 3a 내지 도 3f 는 본 발명에 따른 나노 임프린트 리소그라피 공정용 템플릿의 제조 방법을 도시하는 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 반도체 기판 12 : 폴리머층
12a : 폴리머층 패턴 20, 30 : 템플릿
22, 32 : 석영 기판 24, 34 : 크롬층
36 : 중간막 36a : 중간막 패턴
28, 38 : 포토레지스트막 28a, 38a : 포토레지스트 패턴
40 : 스페이서
본 발명은 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자 제조 공정에 적용중인 스페이서 패터닝 기술 (spacer patterning technololy)을 이용하여 차세대 리소그라피 공정으로 개발 중인 나노 임프린트 리소그라피 공정용의 템플릿을 제조하고, 이를 이용하여 미세 패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법에 관한 것이다.
종래 기술에 따른 나노 임프린트 리소그라피 공정을 이용한 반도체 소자의 패턴 형성 방법을 도 1a 내지 도 1d 를 통해 살펴보면 다음과 같다.
도 1a 를 참조하면, 반도체 기판(10) 상부에 나노 임프린트용 폴리머를 도포하여 폴리머층(12)을 형성한다.
도 1b 내지 도 1d 를 참조하면, 형성하고자 하는 패턴이 새겨진 템플릿(20)을 이용하여 반도체 기판(10) 상의 폴리머층(12)에 찍어 원하는 폴리머층 패턴(12a)을 형성한 후 소정 시간 경화시킨 다음, 폴리머층 패턴(12a)으로부터 템플릿(20)을 제거한다.
한편, 종래 기술에 따른 나노 임프린트 리소그라피 공정용 템플릿(20)의 제조 방법은 도 2a 내지 도 2c 를 통해 살펴보면 다음과 같다.
도 2a 를 참조하면, 석영 기판(22) 상에 크롬층(24)을 형성하고, 크롬층(24) 상에 포토레지스트막(28)을 형성한다.
도 2b 를 참조하면, 노광 마스크(미도시)를 이용한 사진 식각공정으로 포토레지스트막(28)을 선택적으로 식각하여 1 : 1 크기 비율의 라인 패턴 및 스페이스 패턴의 형태를 갖는 포토레지스트막 패턴(28a)을 형성한다.
도 2c 를 참조하면, 포토레지스트막 패턴(28a)을 식각 마스크로 하여 하부의 크롬층(24) 및 석영 기판(22)을 식각하여 1 : 1 크기 비율의 라인 패턴 및 스페이스 패턴의 형태를 갖는 템플릿(20)을 제조한다.
그런데, 나노 임프린트 리소그라피 공정은 30㎚ 이하의 패턴 형성을 위한 공정이 가능한 장점을 가지고 있으나, 마스크 역할을 하는 템플릿이 1배 배율이기 때문에, 상술한 바와 같이 템플릿 제조시에 실제 구현하고자 하는 패턴 크기와 동일한 크기로 형성해야 하므로, 해상력에 한계를 가질 수 밖에 없다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 스페이서 패터닝 기술을 이용하여 1배 비율의 마스크 역할을 하는 템플릿의 해상력을 향상, 개선시킴으로써, 고집적 반도체 소자의 개발을 가능하게 하는 나노 임프린트 리소그라피 공정용의 템플릿 제조 방법을 제공하는 것을 목적으로 한다.
나아가, 본 발명은 상기에서 제조된 나노 임프린트 리소그라피 공정용의 템플릿을 이용하여 미세 패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는 하기 단계를 포함하는 나노 임프린트 리소그라피 공정용 템플릿 제조 방법을 제공한다.
기판 상에 크롬층, 중간막 및 포토레지스트막을 순차적으로 형성하는 단계와,
상기 포토레지스트막에 노광 마스크를 이용한 사진 식각 공정을 수행하여 포토레지스트막 패턴을 형성하는 단계와,
상기 포토레지스트 패턴을 식각 마스크로 하여 중간막 패턴을 형성하는 단계와,
상기 중간막 패턴의 측벽에 스페이서를 형성하는 단계와,
상기 중간막 패턴과 상기 스페이서 간의 식각 선택비를 이용하여 상기 중간막 패턴을 제거하는 단계와,
상기 중간막 패턴을 제거한 후 상기 스페이서 사이에 추가 물질층을 형성하는 단계와,
상기 스페이서를 제거하여 물질층 패턴을 형성하는 단계와,
상기 중간막 패턴을 제거한 후 상기 스페이서 사이에 추가 물질층을 형성하는 단계와,
상기 스페이서를 제거하여 물질층 패턴을 형성하는 단계와,
상기 물질층 패턴을 식각 마스크로 하여 상기 크롬층 및 기판을 식각하여 템플릿 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 단계를 포함하는 나노 임프린트 리소그라피 공정용 템플릿 제조 방법에 있어서,
상기 포토레지스트 패턴은 1 : 3 크기 비율의 라인 패턴 및 스페이스 패턴의 형태를 갖고,
상기 중간막은 플라즈마 인핸스드 테트라에틸 오르소실리케이트 (PE TEOS) 산화막이고, 그 두께는 100Å 내지 10000Å 이며,
상기 식각 선택비는 상기 스페이서의 식각비에 대한 상기 중간막 패턴의 식각비가 5배 내지 20배이고, 상기 중간막 패턴을 제거하는 공정은 HF 용액을 이용하는 딥 아웃 공정을 수행하고,
상기 포토레지스트 패턴간의 피치는 A 이고, 상기 템플릿 패턴간의 피치는 A/2 인 것과,
상기 중간막 패턴을 제거한 후 상기 스페이서를 포함하는 전체 상부에 추가 물질층을 형성하는 단계와,
상기 스페이서를 제거하여 물질층 패턴을 형성하는 단계와,
상기 물질층 패턴을 식각 마스크로 하여 상기 크롬층 및 기판을 식각하여 템플릿 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 중간막 패턴을 제거한 후 상기 스페이서를 포함하는 전체 상부에 추가 물질층을 형성하는 단계와,
상기 스페이서를 제거하여 물질층 패턴을 형성하는 단계와,
상기 물질층 패턴을 식각 마스크로 하여 상기 크롬층 및 기판을 식각하여 템플릿 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에서는 상기 방법에 의해 제조된 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 나노 임프린트 리소그라피 공정을 수행하여 반도체 소자의 미세 패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
상기 반도체 소자 제조 방법은 하부 구조를 갖는 반도체 기판 상에 피식각층을 형성하는 단계; 및 상기 템플릿을 이용하여, 상기 층간 절연막 또는 금속막 등의 피식각층에 나노 임프린트 리소그라피 공정을 수행함으로써, 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 반도체 소자 제조 방법은 상기 템플릿을 이용하여, 반도체 기판에 리세스 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시 형태를 설명하면 다음과 같다.
도 3a 내지 도 3f 는 본 발명에 따른 나노 임프린트 리소그라피 공정용 템플릿의 제조 방법을 도시하는 단면도이다.
도 3a 를 참조하면, 석영 기판(32) 상에 크롬층(34)을 형성하고, 크롬층(34) 상에 PE TEOS 산화막을 100Å 내지 10000Å 의 두께로 증착하여 중간막(36)을 형성한다.
다음, 중간막(36) 상부에 포토레지스트막(38)을 형성한다.
도 3b 를 참조하면, 노광 마스크(미도시)를 이용한 사진 식각공정으로 포토 레지스트막(38)을 선택적으로 식각하여 1 : 3 크기 비율의 라인 패턴 및 스페이스 패턴의 형태를 갖는 포토레지스트막 패턴(38a)을 형성한다.
도 3c 를 참조하면, 포토레지스트막 패턴(28a)을 식각 마스크로 하여 하부의 중간막(36)을 식각하여 1 : 3 크기 비율의 라인 패턴 및 스페이스 패턴의 형태를 갖는 중간막 패턴(36a)을 제조한다.
도 3d 를 참조하면, 중간막 패턴(36a)을 포함하는 상기 결과물의 전면에 질화막 또는 산화막을 증착한 후, 전면 식각 공정을 수행하여 중간막 패턴(36a)의 측벽에 스페이서(40)를 형성한다.
도 3e 를 참조하면, 중간막 패턴(36a)과 스페이서(40) 간의 식각 선택비를 이용하여 중간막 패턴(36a)을 제거한다.
여기서, 상기 식각 선택비는 스페이서(40)의 식각비에 대한 중간막 패턴(36a)의 식각비가 5배 이상, 바람직하게는 5배 내지 20배인 것이 바람직한데, 이를 구현하기 위해 HF 용액을 이용한 딥 아웃 공정을 수행하여 중간막 패턴(36a)을 제거하는 것이 바람직하다.
도 3f 를 참조하면, 스페이서(40)를 식각 마스크로 하여 크롬층(34) 및 석영 기판(36)을 식각하여 템플릿 패턴을 형성함으로써, 1 : 1 크기 비율의 라인 패턴 및 스페이스 패턴의 형태를 갖는 템플릿(30)을 제조한다.
이때, 포토레지스트 패턴(38a)간의 피치를 A 라고 하는 경우, 템플릿(30)에 형성된 패턴간의 피치는 A/2 가 된다.
다시 말해, 본 실시 형태에 따르면 본 발명에서는 1배 비율의 마스크 역할을 하는 템플릿의 해상력을 2배로 향상시킬 수 있음을 알 수 있다.
상기한 본 발명의 나노 임프린트 리소그라피 공정용 템플릿을 제조하는 방법은 100㎚ 이하의 크기를 갖는 패턴에 적용이 가능하다.
또한, 상기 공정 중 스페이서(40)를 형성한 후 스페이서(40) 사이에 추가의 물질층을 형성하고 나서, 스페이서(40)를 제거하여 추가의 물질층 패턴을 형성한다.
그 다음, 상기 남겨진 추가의 물질층 패턴을 마스크로 크롬층(34) 및 석영 기판(36)을 식각하여 템플릿 패턴을 형성하는 방법인 네거티브 스페이서 패터닝 기술을 이용할 수도 있다.
그 다음, 상기 남겨진 추가의 물질층 패턴을 마스크로 크롬층(34) 및 석영 기판(36)을 식각하여 템플릿 패턴을 형성하는 방법인 네거티브 스페이서 패터닝 기술을 이용할 수도 있다.
또한, 본 발명의 나노 임프린트 리소그라피 공정용 템플릿을 제조시 추가 마스크 공정을 더 수행함으로써, 주변회로 영역 혹은 2차원 패턴을 형성하는 것이 가능하다.
또한, 본 발명에서는 상기 방법에 의해 제조된 나노 임프린트 리소그라피 공정용 템플릿을 이용하여 나노 임프린트 리소그라피 공정을 수행함으로써, 반도체 소자의 미세 패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
다시 말해, 본 발명에서는 상기 방법에 의해 제조된 나노 임프린트 리소그라피 공정용 템플릿을 이용함으로써, 층간 절연막을 패터닝하거나 금속 패턴 형성을 위한 공정시 패턴의 크기 축소가 가능하다.
구체적으로, 상기 반도체 소자 제조 방법은 소정의 하부 구조를 갖는 반도체 기판 상에 피식각층을 형성하는 단계와, 상기 템플릿을 이용하여 상기 층간 절연막 또는 금속막 등의 피식각층에 나도 임프린트 리소그라피 공정을 수행하여 패턴 크기가 축소된 피식각층 패턴을 형성할 수 있다.
또한, 상기 반도체 소자 제조 방법은 상기 템플릿을 이용하여, 반도체 기판 의 소정 영역에 패턴 크기가 축소된 리세스 패턴을 형성할 수 있다.
한편, 본 발명의 바람직한 실시 형태는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이 스페이서 패터닝 기술을 이용하는 본 발명에 따른 나노 임프린트 리소그라피 공정용 템플릿을 제조하는 방법에 의하면, 나노 임프린트 리소그라피 공정의 단점 중 하나인 1배 비율의 마스크 역할을 하는 템플릿의 해상력을 향상, 개선시킬 수 있어, 고집적 반도체 소자의 개발을 가능하게 한다.
Claims (12)
- 기판 상에 크롬층, 중간막 및 포토레지스트막을 순차적으로 형성하는 단계;상기 포토레지스트막에 노광 마스크를 이용한 사진 식각 공정을 수행하여 포토레지스트막 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 하여 중간막 패턴을 형성하는 단계;상기 중간막 패턴의 측벽에 스페이서를 형성하는 단계;상기 중간막 패턴과 상기 스페이서 간의 식각 선택비를 이용하여 상기 중간막 패턴을 제거하는 단계;상기 중간막 패턴을 제거한 후 상기 스페이서 사이에 추가 물질층을 형성하는 단계;상기 스페이서를 제거하여 물질층 패턴을 형성하는 단계; 및상기 물질층 패턴을 식각 마스크로 하여 상기 크롬층 및 기판을 식각하여 템플릿 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 나노 임프린트 리소그라피 공정용 템플릿을 제조하는 방법.
- 제 1 항에 있어서,상기 포토레지스트 패턴은 1 : 3 크기 비율의 라인 패턴 및 스페이스 패턴의 형태를 갖는 것을 특징으로 하는 나노 임프린트 리소그라피 공정용 템플릿 제조 방법.
- 제 1 항에 있어서,상기 중간막은 플라즈마 인핸스드 테트라에틸 오르소실리케이트 산화막인 것을 특징으로 하는 나노 임프린트 리소그라피 공정용 템플릿 제조 방법.
- 제 1 항에 있어서,상기 중간막의 두께는 100Å 내지 10000Å 인 것을 특징으로 하는 나노 임프린트 리소그라피 공정용 템플릿 제조 방법.
- 제 1 항에 있어서,상기 식각 선택비는 상기 스페이서의 식각비에 대한 상기 중간막 패턴의 식각비가 5배 내지 20배인 것을 특징으로 하는 나노 임프린트 리소그라피 공정용 템플릿 제조 방법.
- 제 5 항에 있어서,상기 중간막 패턴을 제거하는 공정은 HF 용액을 이용하는 딥 아웃 공정을 수행하는 것을 특징으로 하는 나노 임프린트 리소그라피 공정용 템플릿 제조 방법.
- 제 1 항에 있어서,상기 포토레지스트 패턴간의 피치는 A 이고, 상기 템플릿 패턴간의 피치는 A/2 인 것을 특징으로 나노 임프린트 리소그라피 공정용 템플릿 제조 방법.
- 제 1 항 기재의 방법에 의해 제조된 나노 임프린트 리소그라피 공정용 템플릿.
- 제 1 항 기재의 방법에 의해 제조된 템플릿을 이용한 나노 임프린트 리소그라피 공정을 수행하여 반도체 소자의 미세 패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
- 제 9 항에 있어서, 상기 방법은하부 구조를 갖는 반도체 기판 상에 피식각층을 형성하는 단계; 및상기 제 1 항 기재의 방법에 의해 제조된 템플릿을 이용하여, 상기 피식각층에 나도 임프린트 리소그라피 공정을 수행하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 10 항에 있어서,상기 피식각층은 층간 절연막 또는 금속막인 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 9 항에 있어서,상기 방법은 제 1 항 기재의 방법에 의해 제조된 템플릿을 이용하여, 반도체 기판에 리세스 패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070046692A KR100876805B1 (ko) | 2007-05-14 | 2007-05-14 | 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법 |
| US11/866,223 US20080286449A1 (en) | 2007-05-14 | 2007-10-02 | Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070046692A KR100876805B1 (ko) | 2007-05-14 | 2007-05-14 | 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080100690A KR20080100690A (ko) | 2008-11-19 |
| KR100876805B1 true KR100876805B1 (ko) | 2009-01-09 |
Family
ID=40027772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070046692A Expired - Fee Related KR100876805B1 (ko) | 2007-05-14 | 2007-05-14 | 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080286449A1 (ko) |
| KR (1) | KR100876805B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8358010B2 (en) * | 2005-02-28 | 2013-01-22 | Stmicroelectronics S.R.L. | Method for realizing a nanometric circuit architecture between standard electronic components and semiconductor device obtained with said method |
| EP1772773B1 (en) * | 2005-10-06 | 2011-06-29 | STMicroelectronics Srl | Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould |
| TWI493598B (zh) * | 2007-10-26 | 2015-07-21 | Applied Materials Inc | 利用光阻模板遮罩的倍頻方法 |
| US8101481B1 (en) * | 2008-02-25 | 2012-01-24 | The Regents Of The University Of California | Spacer lithography processes |
| KR101532058B1 (ko) * | 2008-09-26 | 2015-06-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 제조용 절연막 패턴, 이의 제조 방법 및 이를 이용한 박막 트랜지스터 기판 제조 방법 |
| JP4825891B2 (ja) * | 2009-03-31 | 2011-11-30 | 株式会社東芝 | 半導体装置の製造方法およびテンプレート |
| WO2011033584A1 (ja) | 2009-09-18 | 2011-03-24 | 株式会社 東芝 | モールド |
| KR101215304B1 (ko) * | 2009-11-03 | 2012-12-26 | 한국전자통신연구원 | 나노 임프린트 리소그라피 공정용 템플릿 및 그 제조 방법 |
| JP5337207B2 (ja) * | 2011-07-29 | 2013-11-06 | 株式会社東芝 | パターン検査データの作成方法 |
| RU2476917C1 (ru) * | 2011-08-12 | 2013-02-27 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Способ изготовления штампа для наноимпринт литографии |
| JP6089451B2 (ja) * | 2012-05-30 | 2017-03-08 | 大日本印刷株式会社 | ナノインプリントモールドおよびその製造方法 |
| JP6357753B2 (ja) * | 2012-10-30 | 2018-07-18 | 大日本印刷株式会社 | ナノインプリントモールドの製造方法 |
| JP5673900B2 (ja) * | 2012-12-28 | 2015-02-18 | 大日本印刷株式会社 | ナノインプリントモールドの製造方法 |
| JP6171453B2 (ja) * | 2013-03-25 | 2017-08-02 | 大日本印刷株式会社 | ナノインプリントモールドの製造方法 |
| US9812506B1 (en) | 2016-04-13 | 2017-11-07 | Western Digital Technologies, Inc. | Nano-imprinted self-aligned multi-level processing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050019557A (ko) * | 2003-08-19 | 2005-03-03 | 엘지전자 주식회사 | 나노 임프린트 방법 및 이에 이용되는 고분자 조성물 |
| KR20050072877A (ko) * | 2004-01-07 | 2005-07-12 | 엘지전자 주식회사 | 나노 임프린트 리소그래피의 2-스텝 실리콘 옥사이드 에칭공정 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904573A (en) * | 1996-03-22 | 1999-05-18 | Taiwan Semiconductor Manufacturing Company,Ltd. | PE-TEOS process |
| US7776744B2 (en) * | 2005-09-01 | 2010-08-17 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US7696101B2 (en) * | 2005-11-01 | 2010-04-13 | Micron Technology, Inc. | Process for increasing feature density during the manufacture of a semiconductor device |
| US7795149B2 (en) * | 2006-06-01 | 2010-09-14 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
-
2007
- 2007-05-14 KR KR1020070046692A patent/KR100876805B1/ko not_active Expired - Fee Related
- 2007-10-02 US US11/866,223 patent/US20080286449A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050019557A (ko) * | 2003-08-19 | 2005-03-03 | 엘지전자 주식회사 | 나노 임프린트 방법 및 이에 이용되는 고분자 조성물 |
| KR20050072877A (ko) * | 2004-01-07 | 2005-07-12 | 엘지전자 주식회사 | 나노 임프린트 리소그래피의 2-스텝 실리콘 옥사이드 에칭공정 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080286449A1 (en) | 2008-11-20 |
| KR20080100690A (ko) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100876805B1 (ko) | 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법 | |
| US9466486B2 (en) | Method for integrated circuit patterning | |
| US9064813B2 (en) | Trench patterning with block first sidewall image transfer | |
| US9069249B2 (en) | Self aligned patterning with multiple resist layers | |
| CN107168010B (zh) | 光刻掩膜版的制造方法 | |
| JP6311772B2 (ja) | ナノインプリント用テンプレートの製造方法 | |
| US7361453B2 (en) | Method for creating a pattern in a material and semiconductor structure processed therewith | |
| TW200913012A (en) | Method for forming micropatterns in semiconductor device | |
| JP2010050384A (ja) | 半導体装置の製造方法 | |
| CN109786220A (zh) | 半导体结构的形成方法 | |
| CN102591139A (zh) | 微细结构的光刻方法 | |
| US8227176B2 (en) | Method for forming fine pattern in semiconductor device | |
| TW200847235A (en) | Method for forming fine patterns in semiconductor device | |
| CN101345190A (zh) | 图案的形成方法 | |
| JP6357753B2 (ja) | ナノインプリントモールドの製造方法 | |
| CN102760645A (zh) | 在半导体器件中制造孔图案的方法 | |
| JP6089451B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
| US20090061635A1 (en) | Method for forming micro-patterns | |
| JP2014096494A (ja) | パターン形成方法 | |
| CN102915950B (zh) | 在半导体器件上同时制作通孔和沟槽的方法 | |
| CN103035510A (zh) | 接触通孔刻蚀方法 | |
| JP6015140B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
| JP6346132B2 (ja) | パターン形成方法 | |
| CN106298461A (zh) | 制作不连续直线图案的方法与不连续直线图案结构 | |
| JP2014053536A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070514 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080320 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20080919 Patent event code: PE09021S02D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20081128 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20081223 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20081223 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111121 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |