[go: up one dir, main page]

KR100868585B1 - 서지 흡수기 및 그의 제조방법 - Google Patents

서지 흡수기 및 그의 제조방법 Download PDF

Info

Publication number
KR100868585B1
KR100868585B1 KR1020070051852A KR20070051852A KR100868585B1 KR 100868585 B1 KR100868585 B1 KR 100868585B1 KR 1020070051852 A KR1020070051852 A KR 1020070051852A KR 20070051852 A KR20070051852 A KR 20070051852A KR 100868585 B1 KR100868585 B1 KR 100868585B1
Authority
KR
South Korea
Prior art keywords
gap electrode
gap
sheets
via hole
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070051852A
Other languages
English (en)
Inventor
이준석
홍경표
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020070051852A priority Critical patent/KR100868585B1/ko
Application granted granted Critical
Publication of KR100868585B1 publication Critical patent/KR100868585B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

내충격성이 양호하고 갭 전극간의 갭을 원하는 수치로 쉽게 구현할 수 있도록 한 서지 흡수기 및 그의 제조방법을 제시한다. 제시된 서지 흡수기는 다수의 시트가 적층되어 이루어지고 양 외측면에 외부 단자가 형성된 소체; 소체의 내부에 선단부가 상호 이격되게 형성되어 소정의 갭을 유지하고 각각의 일단이 대향된 어느 한 외부 단자에 접속된 제 1 갭 전극 및 제 2 갭 전극; 및 소체의 다른 외측면으로 노출되고 제 1 갭 전극 및 제 2 갭 전극을 노출시키도록 형성된 비아 홀내에 충진된 충전물질층을 포함한다.

Description

서지 흡수기 및 그의 제조방법{Surge absorber and method of manufacturing the surge absorber}
도 1은 종래의 서지 흡수기의 일 예를 나타낸 단면도이다.
도 2는 종래의 서지 흡수기의 다른 예를 나타낸 단면도이다.
도 3은 종래의 서지 흡수기의 또 다른 예를 나타낸 단면도이다.
도 4는 종래의 서지 흡수기의 또 다른 예를 나타낸 단면도이다.
도 5는 본 발명의 제 1실시예에 따른 서지 흡수기를 설명하기 위한 단면도이다.
도 6은 도 5의 서지 흡수기의 제조과정 설명에 채용되는 도면이다.
도 7은 도 5의 서지 흡수기를 제조하는 방법을 설명하기 위한 플로우차트이다.
도 8은 본 발명의 제 2실시예에 따른 서지 흡수기를 설명하기 위한 단면도이다.
도 9는 도 8의 서지 흡수기를 제조하는 방법을 설명하기 위한 플로우차트이다.
< 도면의 주요부분에 대한 부호의 설명 >
32, 34 : 갭 전극 36 : 충전물질
38, 40 : 외부 단자
50, 52, 54, 56, 58, 60 : 성형 시트
70 : 소체
본 발명은 서지 흡수기 및 그의 제조방법에 관한 것으로, 보다 상세하게는 갭 전극간의 갭 형성이 쉬운 서지 흡수기 및 그의 제조방법에 관한 것이다.
전자기기가 디지털화되면서 외부에서 유입되는 이상전압에 의해 회로가 파손되는 경우가 종종 발생된다. 이러한 이상정압의 원인으로는 낙뢰, 인체에 대전된 정전기 방전, 회로내에서 발생하는 스위칭 전압 등 다양하다.
최근 반도체 산업의 급격한 발전으로 인해 단위소자의 소형화 및 고성능화를 위한 초고집적화를 추구하고 있다. 이에 따라, 전자기기 등의 동작전압은 점점 낮아지는 추세인데 반해, 서지(surge)전압의 유입에 대한 대처능력이 현격히 떨어지고 있다. 따라서, 반도체 소자를 내장한 장비들은 서지 전압에 매우 약해서 과도전압 유입시에도 소자가 파괴되거나 열화되어 수명 단축 내지 기능이 저하된다.
서지전압 등의 이상전압으로부터 회로를 보호하기 위해 통상적으로 바리스터(varistor)를 사용한다. 바리스터는 인가전압에 따라 저항이 변하기 때문에 과전압(서지 전압) 및 정전기로부터 중요 전자 부품과 회로를 보호하는 보호용 소자로 널리 사용되고 있다. 평소 회로내에 배치된 바리스터에는 전류가 흐르지 않는다. 그러나, 특정한 전압 이상의 과전압 등에 의하여 바리스터의 양단에 과전압이 걸리면 바리스터의 저항이 급격히 감소하여 거의 모든 전류가 바리스터에 흐르게 되고, 다른 소자에는 전류가 흐르지 않게 되어, 바리스터가 배치된 회로는 과전압으로부터 보호된다.
바리스터 이외로 과전압(서지 전압) 및 정전기를 제거하는 소자로는 서지 흡수기(absorber)가 있다. 통상적으로, 서지 흡수기는 양 극판 사이에 소정의 빈 공간(방전 공간)을 배치하여 비교적 에너지가 큰 서지 전압이나 서지 전류를 차단한다.
도 1은 종래의 서지 흡수기의 일 예를 나타낸 단면도이다. 도 1의 서지 흡수기는 소체(10); 소체(10)의 상면에 서로 소정거리 이격되어 형성된 갭 전극(12a, 12b); 갭 전극(12a)과 갭 전극(12b) 사이의 갭(gap)(방전공간이라고 할 수 있음)에 충전되는 유전체(14); 및 소체(10)의 양측면에 형성되되 갭 전극(12a, 12b)의 일단과 연결된 전극(16a, 16b)으로 구성된다. 통상적으로, 갭 전극(12a, 12b) 및 유전체(14)의 상면에는 보호층(더미 시트 또는 오버글레이징층)이 형성될 것이나, 이는 동종업계에 종사하는 자라면 누구라도 쉽게 알 수 있는 내용이라 도면에는 도시하지 않았다.
소체(10)는 알루미나 등을 주성분으로 하는 다수의 세라믹 시트 또는 바리스터 시트, 고온동시소성세라믹(HTCC; High Temperature Co-fired Ceramic) 등으로 구성된다. 갭 전극(12a, 12b)은 소체(10)의 최상위 세라믹 시트(즉, 도시하지 않은 보호층을 제외한 경우임)위에 스퍼터링 등에 의해 소정의 패턴으로 형성된다. 즉, 도 1에서는 박막 공정에 의해 갭 전극(12a, 12b)이 형성되고, 그러한 갭 전극(12a, 12b)에 의해 갭(gap)이 형성된다.
유전체(14)는 Al, Ag, Pt 등의 금속물질과 Al2O3, SiO2 의 절연체 및 에폭시(또는 실리콘)가 혼합되어 이루어진다. 유전체(14)는 갭 전극(12a)과 갭 전극(12b) 사이의 갭에만 충전되어도 되고, 도 1에서와 같이 갭 전극(12a)과 갭 전극(12b) 사이의 갭 뿐만 아니라 그 주변으로까지 형성되어도 된다.
도 2는 종래의 서지 흡수기의 다른 예를 나타낸 단면도이다. 도 1과 비교하여 보면 소체(10)의 상면에 형성되는 갭 전극(12a, 12b)의 형상에서 차이난다. 그로 인해 유전체(14)의 충전 형태에서도 차이난다.
도 2에서는 갭 전극(12a)의 일측부와 갭 전극(12b)의 일측부가 서로 소정 간격으로 이격되고 상호 대면되도록 형성된다. 도 2의 갭 전극(12a, 12b)은 후막인쇄방식으로 형성된다. 갭 전극(12a)과 갭 전극(12b) 사이에 유전체(14)가 충전된다.
상술한 도 1과 도 2를 살펴보면, 갭 전극(12a, 12b)을 형성하는 방법으로 도 1에서는 박막 형성 공정을 이용하였고 도 2에서는 후막 형성 공정을 이용하였다. 즉, 도 1에서는 박막 형성 공정을 수행하기 위해 고가의 공정 설비가 필요하고, 도 2에서는 후막 형성 공정을 이용하였으므로 도 1의 박막 형성 공정에 비해 정밀한 갭 형성이 어려울 뿐만 아니라 인쇄 정밀도에서도 상당한 차이가 난다.
한편, 도 1 및 도 2에서의 유전체(14)는 소체(10)와 동시소성을 할 수 없어 서 유전체(14)로 사용할 수 있는 재료가 매우 한정적이다. 그리고, 갭 전극(12a, 12b)과 외부 전극(16a, 16b)을 형성시킨 소체(10)를 먼저 소성한 이후에 갭 전극(12a, 12b) 사이에 유전체(14)를 충전시켜서 재차 열처리에 의해 경화시켜야 되는 번거러움이 발생한다.
특히, 도 1 및 도 2의 소체(10)는 소성을 하게 되면 수축하기 때문에 수축률을 정확히 고려하여 갭 전극(12a, 12b)을 형성해야만이 갭 전극(12a, 12b)간의 갭을 원하는 수치로 할 수 있다. 그런데, 소체(10)의 수축률을 정확히 고려하기 어려운 실정이고 갭 전극(12a, 12b)의 수축률도 고려해야 되므로, 박막 형성 공정 또는 후막 형성 공정으로 형성시킨 갭 전극(12a, 12b)으로는 원하는 갭(예컨대, 대략 10ｕm 정도)을 얻기가 매우 어렵다.
도 3은 종래의 서지 흡수기의 또 다른 예를 나타낸 단면도이다. 도 3에서는 대부분의 구성요소가 도 1 및 도 2와 대동소이하고, 유전체(24)가 소체(20)의 내부에 내장된 것이 차이난다. 도 3의 구성요소에 대한 참조부호가 도 1 및 도 2에서의 참조부호와 다르지만 동종업계에 종사하는 자라면 대응되는 구성요소를 쉽게 파악할 수 있다.
도 4는 종래의 서지 흡수기의 또 다른 예를 나타낸 단면도이다. 도 3과 비교하여 보면 소체(20)의 내부에 내장되는 유전체(24)의 면적에서 차이난다. 도 3에서는 상하로 대향되게 배치된 갭 전극(22a)과 갭 전극(22b) 사이의 일정 부분(방전 공간)에 유전체(24)를 충전시켰으나, 도 4에서는 상하로 대향되게 배치된 갭 전 극(22a)과 갭 전극(22b) 사이를 유전체(24)로 충전시켰다.
도 3 및 도 4의 소체(20)는 알루미나 등을 주성분으로 하는 다수의 세라믹 시트 또는 바리스터 시트, LTCC 등으로 구성된다. 도 3 및 도 4에서의 유전체(24)는 Ru, Pt 등의 금속물질과 Al2O3, SiO2 의 절연체 및 유리가 혼합되어 이루어진다.
도 3 및 도 4에서는 소체(20)와 유전체(24)가 동시소성된다. 이로 인해 도 1 및 도 2에 비해 제조공정이 간단하다.
그런데, 도 3 및 도 4의 경우에는 동시소성시 충전공간(방전공간)에 충전된 유전체(24)에 포함되어 있는 솔벤트 등이 기화하게 된다. 기화되어 소체(20)의 외부로 나오기까지의 기화물질이 소체(20)에 악영향을 끼친다. 예를 들어, 기화되는 솔벤트 등으로 인해 갭 전극(22a, 22b)과 유전체(24) 사이의 계면에서 박리현상(균열, 미부착성 등)이 발생하고, 기화되는 솔벤트 등으로 인해 동시소성중에 소체(20)가 비틀려지기도 한다. 따라서, 도 3 및 도 4의 구조를 동시소성하게 되면 내충격성이 약할 뿐만 아니라 제품 양산율에도 문제가 발생하게 된다. 특히, 이러한 문제들로 인해 갭 전극(22a)과 갭 전극(22b)간의 갭을 원하는 수치로 구현하기가 어렵게 된다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 내충격성이 양호하고 갭 전극간의 갭을 원하는 수치로 쉽게 구현할 수 있도록 한 서지 흡수기 및 그의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 서지 흡수기는, 소체의 내부에서 선단부가 서로 이격되게 형성되어 소정의 갭을 유지하는 제 1 갭 전극 및 제 2 갭 전극; 및 소체의 일 외측면으로 노출되고 제 1 갭 전극 및 제 2 갭 전극을 노출시키도록 형성된 비아 홀내에 충진된 충전물질층을 포함한다.
본 발명의 다른 실시예에 따른 서지 흡수기는, 다수의 시트가 적층되어 이루어지고 양 외측면에 외부 단자가 형성된 소체; 소체의 내부에 선단부가 상호 이격되게 형성되어 소정의 갭을 유지하고 각각의 일단이 대향된 어느 한 외부 단자에 접속된 제 1 갭 전극 및 제 2 갭 전극; 및 소체의 다른 외측면으로 노출되고 제 1 갭 전극 및 제 2 갭 전극을 노출시키도록 형성된 비아 홀내에 충진된 충전물질층을 포함한다.
제 1 갭 전극 및 제 2 갭 전극은 서로 다른 시트상에 형성되거나 동일 시트상에 형성된다.
충전물질층은 Al, Ag, Pt, Ru, Cu, W의 금속물질 및 절연체를 주원료로 한 충전물질을 포함한다.
본 발명의 실시예에 따른 서지 흡수기의 제조방법은, 다수의 시트를 제작하는 과정; 다수의 시트중 일부에 비아 홀을 형성하는 과정; 다수의 시트중 일부에 제 1 갭 전극 패턴과 제 2 갭 전극 패턴을 형성하되, 제 1 및 제 2갭 전극 패턴중 적어도 하나를 비아 홀이 형성된 일부의 시트중 한 시트의 비아 홀에 노출되게 형성하는 과정; 다수의 시트를 적층하여 소체를 형성하되, 제 1 및 제 2 갭 전극 패턴이 소체의 내부에서 소정의 갭을 유지하고 각각의 일단이 소체의 양 외측면으로 노출되게 적층하고, 비아 홀이 소체의 다른 외측면으로 노출되게 적층하는 과정; 소체를 소성하는 과정; 소성된 소체의 양 외측면에 외부 단자를 형성하되, 어느 한 외부 단자를 제 1 및 제 2 갭 전극 패턴중 하나에 접속시키고 다른 외부 단자를 나머지 하나의 갭 전극 패턴에 접속시키는 과정; 및 비아 홀내에 충전물질을 충진하고 경화시키는 과정을 포함한다.
본 발명의 다른 실시예에 따른 서지 흡수기의 제조방법은, 다수의 시트를 제작하는 과정; 다수의 시트중 일부에 비아 홀을 형성하는 과정; 다수의 시트중 일부에 제 1 갭 전극 패턴과 제 2 갭 전극 패턴을 형성하되, 제 1 및 제 2갭 전극 패턴중 적어도 하나를 비아 홀이 형성된 일부의 시트중 한 시트의 비아 홀에 노출되게 형성하는 과정; 비아 홀내에 충전물질을 충진하는 과정; 다수의 시트를 적층하여 소체를 형성하되, 제 1 및 제 2 갭 전극 패턴이 소체의 내부에서 소정의 갭을 유지하고 각각의 일단이 소체의 양 외측면으로 노출되게 적층하고, 충전물질이 소체의 다른 외측면으로 노출되게 적층하는 과정; 소체를 소성하는 과정; 및 소성된 소체의 양 외측면에 외부 단자를 형성하되, 어느 한 외부 단자를 제 1 및 제 2 갭 전극 패턴중 하나에 접속시키고 다른 외부 단자를 나머지 하나의 갭 전극 패턴에 접속시키는 과정을 포함한다.
일부의 시트에 형성하는 비아 홀의 직경을 모두 일정하게 한다. 다르게는, 일부의 시트중 적어도 한 시트에 형성하는 비아 홀의 직경을 다른 시트에 형성하는 비아 홀의 직경과 상이하게 한다.
제 1 및 제 2 갭 전극 패턴을 하나의 시트상에서 일단이 서로 반대의 방향으로 향하게 형성시킨다. 다르게는, 제 1 갭 전극 패턴 및 제 2 갭 전극 패턴을 서로 다른 시트상에 형성시킨다.
충전물질은 Al, Ag, Pt, Ru, Cu, W의 금속물질 및 절연체를 주원료로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 서지 흡수기 및 그의 제조방법에 대하여 설명하면 다음과 같다.
(제 1실시예)
도 5는 본 발명의 제 1실시예에 따른 서지 흡수기를 설명하기 위한 단면도이고, 도 6은 도 5의 서지 흡수기의 제조과정 설명에 채용되는 도면이며, 도 7은 도 5의 서지 흡수기를 제조하는 방법을 설명하기 위한 플로우차트이다.
먼저, 소체(적층체)를 구성할 다수의 성형 시트를 제조하기 위해 슬러리를 제조한다. 본 발명의 제 1실시예에서는 유전율이 대략 100 이하인 저유전율의 유전체 재료(예컨대, 알루미나, 붕규산 유리 계통)를 이용한다. 예를 들어, 유전율이 대략 100 이하인 유전체 재료에 Bi2O3, CoO, MnO 등의 첨가제를 넣은 원하는 조성에 물 또는 알코올 등을 용매로 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 준비된 원료분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다(S10). 상기에서 예시된 수치들은 하나의 예일 뿐 제조환경 및 필요에 따라 달라질 수 있다.
이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 두께(예컨대, 15ｕm정도)의 그린 시트를 제조한다. 제조된 그린 시트를 원하는 길이 단위로 절단하여 다수개의 성형 시트(50, 52, 54, 56, 58, 60)를 만든다(S12). 도 6의 성형 시트(50, 52, 54, 56, 58, 60)를 보면 비아 홀 또는 갭 전극용 패턴 등이 형성되어 있으나, S12에서 만들어진 다수개의 성형 시트(50, 52, 54, 56, 58, 60)는 성형 시트(60)와 같이 비아 홀 또는 갭 전극용 패턴이 형성되지 않은 상태이다. 여기서, 성형 시트는 유전체 시트라고도 할 수 있다. 청구범위에 기재된 시트는 성형 시트를 의미하는 것으로 보면 된다. 한편, 그린 시트의 두께를 15ｕm정도로 하는 것은 추후의 적층, 압착, 소성 공정에서의 수축을 고려한 것이다. 추후의 적층, 압착, 소성 공정을 거치게 되면 하나의 성형 시트의 두께가 대략 10ｕm정도가 된다. 즉, 갭 전극간의 갭(상하간의 갭)이 대략 10ｕm정도가 된다. 도 6에서 성형 시트(50) 및 성형 시트(60)는 필요에 따라 각각 여러 개일 수 있다.
그리고, 도 6의 (a)에서와 같이 다수의 성형 시트중 몇 개의 성형 시트(50, 52, 54, 56)의 중앙부에 비아 홀(51)을 형성한다(S14). 비아 홀(51)의 직경은 대략 60 ~ 300ｕm정도로 동일하다. 비아 홀(51)은 통상의 펀칭기(도시 생략)에 의해 형성가능하다. 비아 홀(51)의 단면 형상은 원형이어도 되고 사각형 등과 같이 각진 형상이어도 무방하다.
그리고, 도 6의 (a)에서와 같이 다수의 성형 시트중 2개의 성형 시트(54, 58)에 갭 전극(32, 34)용 패턴을 인쇄한다(S16). 성형 시트(54)에 인쇄되는 갭 전극(32)용 패턴은 일측 끝부가 비아 홀(51)에 노출되고 타측 끝부가 해당 성형 시트(54)의 외측면에 노출되게 일직선으로(횡방향으로) 형성된다. 갭 전극(32)용 패턴의 타측 끝부는 추후에 외부 단자(38)에 접속된다. 성형 시트(58)에 인쇄되는 갭 전극(34)용 패턴은 갭 전극(32)용 패턴의 길이보다 길게 일직선으로(횡방향으로) 형성된다. 갭 전극(34)용 패턴의 타측 끝부는 추후에 외부 단자(40)에 접속된다. 갭 전극(32, 34)용 패턴은 Ag 분말을 사용한 은 페이스트로 인쇄된다.
이후, 성형 시트(60)를 최하층으로 하여 그 위에 성형 시트(58)를 적층하고 나서 그 위에 성형 시트(56)를 적층한다. 그리고, 성형 시트(56)위에 성형 시트(54)를 적층하고 그 위에 성형 시트(52)를 적층하고 나서 그 위에 성형 시트(50)를 적층한다(도 6의 (b)참조). 적층시 대략 500~2000psi의 압력을 사용한다. 그 이후에, 이를 압착한다. 압착시 대략 500~3000psi의 압력을 사용한다(S18).
그리고 나서, 적층 및 압착에 의해 형성된 소체(70)에 대해 탈지 및 소성 공정을 실시한다. 대략 300℃에서 탈지 공정을 수행한 후에 대략 800~900℃에서 소성한다(S20).
이와 같은 적층, 압착, 소성 공정을 순차적으로 거치게 되면 갭 전극(32)용 패턴과 갭 전극(34)용 패턴간의 두께가 원하는 수치(대략 10ｕm)의 갭으로 된다. 즉, 갭 전극(32)과 갭 전극(34)간의 상하 갭이 대략 10ｕm 정도가 된다.
이어, 통상적인 터미네이션 시스템을 이용하여 소체(70) 내부에 형성된 갭 전극(32, 34)용 패턴과 연결될 외부 단자(38, 40)를 소체(70)의 측면부에 형성한다(도 6의 (c)참조). 외부 단자(38)는 소체(70)의 종방향 일측면부에 형성되되 해당 부위로 노출된 갭 전극(32)용 패턴과 연결된다. 외부 단자(40)는 소체(70)의 종방향 타측면부에 형성되되 해당 부위로 노출된 갭 전극(34)용 패턴과 연결된다(S22).
그리고 나서, 도 6의 (d)에서와 같이 비아 홀(51)내에 충전물질(36)을 주입한다(S24). 충전물질(36)이 주입된 영역은 충전물질층을 이루게 된다. 충전물질(36)은 Al, Ag, Pt, Ru, Cu, W의 금속물질 및 절연체(예컨대, Al2O3, SiO2)를 주원료로 하고 에폭시, 실리콘, 유리 등을 결합제로 하여 혼합된 것이다. 물론, 서지 흡수를 위해 기여할 수 있는 금속물질이라면 앞서 언급한 금속물질 이외의 금속물질을 충전물질(36)의 금속물질로 할 수 있다.
최종적으로, 외부 단자(38, 40)를 소체(70)에 결합시키고 비아 홀(51)내의 충전물질을 주변과 잘 결합되게 하기 위해 대략 150℃~200℃에서 열처리하여 경화시킨다(S26).
이와 같이 하게 되면 갭 전극(32, 34)간의 갭을 원하는 수치로 손쉽게 구현할 수 있을 뿐만 아니라 소성시 충전물질에 의한 소체의 열화를 해소시킬 수 있게 된다.
특히, 상술한 제 1실시예에서는 소성후에 충전물질을 경화시키는 방법을 취 하여서 동시소성을 행하는 방법(도 3, 도 4 참조)에 비해 다소 번거럽지만, 비아 홀이 소체의 외측면으로 노출되어 있어서 소성시 충전물질에 의한 기화물질이 손쉽게 외부로 빠져 나갈 수 있어 종래(도 3, 도 4)와 비교하여 소체의 내충격성 향상 및 열화 해소의 이점이 있다.
상술한 제 1실시예에서는 갭 전극(32)용 패턴과 갭 전극(34)용 패턴을 각기 다른 시트에 형성시켰으나, 예를 들어 하나의 성형 시트(54)에 갭 전극(32, 34)용 패턴을 함께 형성시켜도 된다. 즉, 도 6의 (a)에서 갭 전극(34)용 패턴을 성형 시트(54)의 갭 전극(32)용 패턴의 반대방향에 일직선으로(횡방향으로) 형성시키면 된다. 이때, 갭 전극(34)용 패턴의 일측 끝부가 비아 홀(51)에 노출되고 타측 끝부가 해당 성형 시트(54)의 종방향 우측의 외측면으로 노출되면 된다. 이 경우에는 갭 전극(32, 34)간의 갭을 원하는 수치로 하기 위해 갭 전극(32, 34)용 패턴간에 형성될 비아 홀(51)의 직경을 적절히 조절하거나 갭 전극(32, 34)용 패턴의 인쇄 정밀도를 높이면 된다. 이와 같이 하면 필요한 시트의 수를 줄일 수 있게 된다. 이와 같이 하나의 성형 시트에 갭 전극(32, 34)용 패턴을 함께 형성하기 위해 비아 홀의 직경을 조절한다거나 갭 전극(32, 34)용 패턴의 인쇄 정밀도를 높여야 하는 것은 매우 어려운 공정이다. 그래서, 제 1실시예와 같이 갭 전극(32, 34)용 패턴을 각기 다른 성형 시트에 인쇄하고 그 갭 전극(32, 34)용 패턴이 형성된 성형 시트 사이에 개재시킨 성형 시트의 두께로 갭 전극(32, 34)간의 갭을 조절하는 것이 보다 간편하다. 이러한 변형은 하기의 제 2실시예에도 그대로 적용된다.
(제 2실시예)
도 8은 본 발명의 제 2실시예에 따른 서지 흡수기를 설명하기 위한 단면도이고, 도 9는 도 8의 서지 흡수기를 제조하는 방법을 설명하기 위한 플로우차트이다.
본 발명의 제 2실시예의 서지 흡수기의 구조는 상술한 제 1실시예의 서지 흡수기의 구조와 거의 유사하다. 차이나는 점은 비아 홀의 직경에서 차이난다. 즉, 제 1실시예에서의 비아 홀의 직경은 상측부와 하측부의 직경이 동일한데, 제 2실시예에서의 비아 홀의 직경은 상측부와 하측부의 직경이 차이난다. 제 1실시예에서와 같이 비아 홀의 상측부와 하측부의 직경이 동일하게 하여도 갭 전극(32, 34)사이에서의 방전은 무난히 이루어진다. 제 2실시예에서와 같이 비아 홀의 상측부(즉, 소체의 상면으로 노출되는 부분)의 직경을 하측부의 직경에 비해 크게 하는 것은 특성 안정화를 도모하기 위함이고 갭 전극(32, 34)과의 접촉면적이 크면 그만큼 서지 흡수 효과가 크기 때문이다. 그리고, 제 1실시예의 갭 전극(32)과 충전물질(36)과의 접촉면적과 제 2실시예의 갭 전극(32)과 충전물질(36)과의 접촉면적을 비교하여 보면 제 2실시예의 갭 전극(32)과 충전물질(36)과의 접촉면적이 보다 많기 때문에 그만큼 갭 전극(32)의 접합강도를 높여서 신뢰도를 높일 수 있게 된다. 하기의 제 2실시예에 대한 설명에서는 도 6과 같은 도면을 채용하지 않았지만, 동종업계에 종사하는 자라면 앞서 설명한 제 1실시예의 내용에 근거하여 도 8에 대한 도 6과 같은 도면을 충분히 유추해 낼 수 있다.
먼저, 소체(적층체)를 구성할 다수의 성형 시트를 제조하기 위해 슬러리를 제조한다. 제 1실시예에서와 같이 유전율이 대략 100 이하인 저유전율의 유전체 재료(예컨대, 알루미나, 붕규산 유리 계통)를 이용한다. 예를 들어, 유전율이 대략 100 이하인 유전체 재료에 Bi2O3, CoO, MnO 등의 첨가제를 넣은 원하는 조성에 물 또는 알코올 등을 용매로 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 준비된 원료분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다(S30). 상기에서 예시된 수치들은 하나의 예일 뿐 제조환경 및 필요에 따라 달라질 수 있다.
이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 두께(예컨대, 15ｕm정도)의 그린 시트를 제조한다. 제조된 그린 시트를 원하는 길이 단위로 절단하여 다수개의 성형 시트(50, 52, 54, 56, 58, 60)를 만든다(S32). S32에서 만들어진 다수개의 성형 시트(50, 52, 54, 56, 58, 60)는 성형 시트(60)와 같이 비아 홀 또는 갭 전극용 패턴이 형성되지 않은 상태이다. 여기서, 성형 시트는 유전체 시트라고도 할 수 있다. 청구범위에 기재된 시트는 성형 시트를 의미하는 것으로 보면 된다. 한편, 그린 시트의 두께를 15ｕm정도로 하는 것은 추후의 적층, 압착, 소성 공정에서의 수축을 고려한 것이다. 추후의 적층, 압착, 소성 공정을 거치게 되면 하나의 성형 시트의 두께가 대략 10ｕm정도가 된다. 즉, 갭 전극간의 갭(상하간의 갭)이 대략 10ｕm정도가 된다. 성형 시트(50) 및 성형 시트(60)는 필 요에 따라 각각 여러 개일 수 있다.
그리고, 다수의 성형 시트중 몇 개의 성형 시트(50, 52, 54, 56)의 중앙부에 비아 홀(51)을 형성한다(S34). 이때, 제 2실시예에서는 제 1실시예에서와는 다르게 예컨대, 성형 시트(50, 52)의 비아 홀(51)의 직경을 성형 시트(54, 56)의 비아 홀(51)의 직경보다 크게 한다. 비아 홀(51)은 통상의 펀칭기(도시 생략)에 의해 형성가능하다. 비아 홀(51)의 단면 형상은 원형이어도 되고 사각형 등과 같이 각진 형상이어도 무방하다.
그리고, 다수의 성형 시트중 2개의 성형 시트(54, 58)에 갭 전극(32, 34)용 패턴을 인쇄한다(S36). 성형 시트(54)에 인쇄되는 갭 전극(32)용 패턴은 일측 끝부가 비아 홀(51)에 노출되고 타측 끝부가 해당 성형 시트(54)의 외측면에 노출되게 일직선으로(횡방향으로) 형성된다. 갭 전극(32)용 패턴의 타측 끝부는 추후에 외부 단자(38)에 접속된다. 성형 시트(58)에 인쇄되는 갭 전극(34)용 패턴은 갭 전극(32)용 패턴의 길이보다 길게 일직선으로(횡방향으로) 형성된다. 갭 전극(34)용 패턴의 타측 끝부는 추후에 외부 단자(40)에 접속된다. 갭 전극(32, 34)용 패턴은 Ag 분말을 사용한 은 페이스트로 인쇄된다.
그리고 나서, 각각의 성형 시트의 비아 홀(51)내에 충전물질(36)을 충진한다(S38). 충전물질이 주입된 영역은 충전물질층을 이루게 된다. 충전물질(36)은 Al, Ag, Pt, Ru, Cu, W의 금속물질 및 절연체(예컨대, Al2O3, SiO2)를 주원료로 하고 에폭시, 실리콘, 유리 등을 결합제로 하여 일정비율로 혼합한 것이다. 충전물 질(36)을 페이스트화하여 각 성형 시트의 비아 홀(51)에 인쇄하는 방법으로 충진시킨다. 물론, 서지 흡수를 위해 기여할 수 있는 금속물질이라면 앞서 언급한 금속물질 이외의 금속물질을 충전물질(36)의 금속물질로 할 수 있다.
이후, 성형 시트(60)를 최하층으로 하여 그 위에 성형 시트(58)를 적층하고 나서 그 위에 성형 시트(56)를 적층한다. 그리고, 성형 시트(56)위에 성형 시트(54)를 적층하고 그 위에 성형 시트(52)를 적층하고 나서 그 위에 성형 시트(50)를 적층한다. 적층시 대략 500~2000psi의 압력을 사용한다. 그 이후에, 이를 압착한다. 압착시 대략 500~3000psi의 압력을 사용한다(S40).
그리고 나서, 적층 및 압착에 의해 형성된 소체(70)에 대해 탈지 및 소성 공정을 실시한다. 대략 300℃에서 탈지 공정을 수행한 후에 대략 800~900℃에서 소성한다(S42).
이와 같은 적층, 압착, 소성 공정을 순차적으로 거치게 되면 갭 전극(32)용 패턴과 갭 전극(34)용 패턴간의 두께가 원하는 수치(대략 10ｕm)의 갭으로 된다. 즉, 갭 전극(32)과 갭 전극(34)간의 상하 갭이 대략 10ｕm 정도가 된다.
이어, 통상적인 터미네이션 시스템을 이용하여 소체(70) 내부에 형성된 갭 전극(32, 34)용 패턴과 연결될 외부 단자(38, 40)를 소체(70)의 측면부에 형성한다. 외부 단자(38)는 소체(70)의 종방향 일측면부에 형성되되 해당 부위로 노출된 갭 전극(32)용 패턴과 연결된다. 외부 단자(40)는 소체(70)의 종방향 타측면부에 형성되되 해당 부위로 노출된 갭 전극(34)용 패턴과 연결된다(S44).
최종적으로, 대략 150℃~200℃에서 열처리하여 외부 단자(38, 40)를 소 체(70)에 결합시킨다(S46).
한편, 상술한 S38과 S40의 공정 수순을 바꾸어도 무방하다. 즉, S36 이후에 각 성형 시트를 적층, 압착한 후에 충전물질을 충진하고 나서 소성 공정을 행하여도 무방하다.
이러한 제 2실시예와 같이 하게 되면 갭 전극(32, 34)간의 갭을 원하는 수치로 손쉽게 구현할 수 있다.
특히, 상술한 제 2실시예에서는 충전물질을 충진한 후에 소체를 소성하는 동시소성 방법을 취하였다. 이로 인해 소성후 경화시키는 제 1실시예에 비해 수월한 제조공정이라고 할 수 있다. 동시소성 방법을 취하였다고 하더라도 비아 홀이 소체의 외측면으로 노출되어 있어서 소성시 충전물질에 의한 기화물질이 손쉽게 외부로 빠져 나갈 수 있어 종래(도 3, 도 4)와 비교하여 소체의 내충격성 향상 및 열화 해소의 이점이 있다.
그리고, 제 2실시예는 제 1실시예와 비교하여 비아 홀의 상측부(소체의 상면으로 노출되는 부분)의 직경이 하측부의 직경에 비해 커서 즉, 갭 전극(32, 34)에 접촉하는 충전물질층의 면적이 제 1실시예에 비해 커서 보다 나은 동작특성 안정화를 꾀하게 된다.
그리고, 상술한 제 1실시예의 구조(도 5)를 상술한 제 2실시예의 제조방법으로 제조하여도 된다. 상술한 제 2실시예의 구조(도 8)를 상술한 제 1실시예의 제조방법으로 제조하여도 된다.
본 발명은 상술한 실시예들로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
이상 상세히 설명한 바와 같이 본 발명에 따르면, 층간 시트의 두께를 이용하여 갭 전극간의 갭을 조절할 수 있으므로 갭 전극간의 갭 구현이 수월할 뿐만 아니라 필요에 따라서는 소성후 10ｕm이하의 갭 형성도 가능하다.
충전물질 충진후 동시소성하는 방식으로도 종래의 문제점(소체의 내충격성, 열화 등)을 해결한 서지 흡수기를 제조할 수 있고 소성후 충전물질을 충진하는 방식으로도 종래의 문제점(소체의 내충격성, 열화 등)을 해결한 서지 흡수기를 제조할 수 있으므로, 매우 유용한 발명이다.
비아 필링(Via-filling) 방법을 이용함에 따라 기존에 사용하였던 모든 재료를 갭 충전에 사용할 수 있어서 충전물질에 대한 구애를 받지 않는다.

Claims (12)

  1. 다수의 시트가 적층된 소체의 내부에서 선단부가 서로 이격되게 형성되어 소정의 갭을 유지하는 제 1 갭 전극 및 제 2 갭 전극; 및
    상기 소체의 일 외측면으로 노출되고 상기 제 1 갭 전극 및 제 2 갭 전극을 노출시키도록 형성된 비아 홀내에 충진된 충전물질층을 포함하는 것을 특징으로 하는 서지 흡수기.
  2. 다수의 시트가 적층되어 이루어지고 양 외측면에 외부 단자가 형성된 소체;
    상기 소체의 내부에 선단부가 상호 이격되게 형성되어 소정의 갭을 유지하고 각각의 일단이 대향된 어느 한 외부 단자에 접속된 제 1 갭 전극 및 제 2 갭 전극; 및
    상기 소체의 다른 외측면으로 노출되고 상기 제 1 갭 전극 및 제 2 갭 전극을 노출시키도록 형성된 비아 홀내에 충진된 충전물질층을 포함하는 것을 특징으로 하는 서지 흡수기.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제 1 갭 전극 및 제 2 갭 전극은 서로 다른 시트상에 형성된 것을 특징으로 하는 서지 흡수기.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 제 1 갭 전극 및 제 2 갭 전극은 동일 시트상에 형성된 것을 특징으로 하는 서지 흡수기.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 충전물질층은 Al, Ag, Pt, Ru, Cu, W의 금속물질 및 절연체를 주원료로 한 충전물질을 포함하는 것을 특징으로 하는 서지 흡수기.
  6. 다수의 시트를 제작하는 과정;
    상기 다수의 시트중 일부에 비아 홀을 형성하는 과정;
    상기 다수의 시트중 일부에 제 1 갭 전극 패턴과 제 2 갭 전극 패턴을 형성하되, 상기 제 1 및 제 2갭 전극 패턴중 적어도 하나를 상기 비아 홀이 형성된 일부의 시트중 한 시트의 비아 홀에 노출되게 형성하는 과정;
    상기 다수의 시트를 적층하여 소체를 형성하되, 상기 제 1 및 제 2 갭 전극 패턴이 상기 소체의 내부에서 소정의 갭을 유지하고 각각의 일단이 상기 소체의 양 외측면으로 노출되게 적층하고, 상기 비아 홀이 상기 소체의 다른 외측면으로 노출되게 적층하는 과정;
    상기 소체를 소성하는 과정;
    상기 소성된 소체의 양 외측면에 외부 단자를 형성하되, 어느 한 외부 단자를 상기 제 1 및 제 2 갭 전극 패턴중 하나에 접속시키고 다른 외부 단자를 나머지 하나의 갭 전극 패턴에 접속시키는 과정; 및
    상기 비아 홀내에 충전물질을 충진하고 경화시키는 과정을 포함하는 것을 특징으로 하는 서지 흡수기의 제조방법.
  7. 다수의 시트를 제작하는 과정;
    상기 다수의 시트중 일부에 비아 홀을 형성하는 과정;
    상기 다수의 시트중 일부에 제 1 갭 전극 패턴과 제 2 갭 전극 패턴을 형성하되, 상기 제 1 및 제 2갭 전극 패턴중 적어도 하나를 상기 비아 홀이 형성된 일부의 시트중 한 시트의 비아 홀에 노출되게 형성하는 과정;
    상기 비아 홀내에 충전물질을 충진하는 과정;
    상기 다수의 시트를 적층하여 소체를 형성하되, 상기 제 1 및 제 2 갭 전극 패턴이 상기 소체의 내부에서 소정의 갭을 유지하고 각각의 일단이 상기 소체의 양 외측면으로 노출되게 적층하고, 상기 충전물질이 상기 소체의 다른 외측면으로 노출되게 적층하는 과정;
    상기 소체를 소성하는 과정; 및
    상기 소성된 소체의 양 외측면에 외부 단자를 형성하되, 어느 한 외부 단자를 상기 제 1 및 제 2 갭 전극 패턴중 하나에 접속시키고 다른 외부 단자를 나머지 하나의 갭 전극 패턴에 접속시키는 과정을 포함하는 것을 특징으로 하는 서지 흡수기의 제조방법.
  8. 청구항 6에 있어서,
    상기 일부의 시트에 형성하는 비아 홀의 직경을 모두 일정하게 하는 것을 특징으로 하는 서지 흡수기의 제조방법.
  9. 청구항 7에 있어서,
    상기 일부의 시트중 적어도 한 시트에 형성하는 비아 홀의 직경을 다른 시트에 형성하는 비아 홀의 직경과 상이하게 하는 것을 특징으로 하는 서지 흡수기의 제조방법.
  10. 청구항 6 또는 청구항 7에 있어서,
    상기 제 1 및 제 2 갭 전극 패턴을 하나의 시트상에서 일단이 서로 반대의 방향으로 향하게 형성시키는 것을 특징으로 하는 서지 흡수기의 제조방법.
  11. 청구항 6 또는 청구항 7에 있어서,
    상기 제 1 갭 전극 패턴 및 상기 제 2 갭 전극 패턴을 서로 다른 시트상에 형성시키는 것을 특징으로 하는 서지 흡수기의 제조방법.
  12. 청구항 6 내지 청구항 9중의 어느 한 항에 있어서,
    상기 충전물질은 Al, Ag, Pt, Ru, Cu, W의 금속물질 및 절연체를 주원료로 하는 것을 특징으로 하는 서지 흡수기의 제조방법.
KR1020070051852A 2007-05-29 2007-05-29 서지 흡수기 및 그의 제조방법 Expired - Fee Related KR100868585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070051852A KR100868585B1 (ko) 2007-05-29 2007-05-29 서지 흡수기 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070051852A KR100868585B1 (ko) 2007-05-29 2007-05-29 서지 흡수기 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR100868585B1 true KR100868585B1 (ko) 2008-11-12

Family

ID=40284190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051852A Expired - Fee Related KR100868585B1 (ko) 2007-05-29 2007-05-29 서지 흡수기 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100868585B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290951A (ja) * 1992-04-10 1993-11-05 Hakusan Internatl Kk ギャップ式サージ吸収素子
JP2001297037A (ja) 1999-12-06 2001-10-26 Texas Instr Inc <Ti> スマート・キャッシュ
JP2003297524A (ja) 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2004172207A (ja) 2002-11-18 2004-06-17 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290951A (ja) * 1992-04-10 1993-11-05 Hakusan Internatl Kk ギャップ式サージ吸収素子
JP2001297037A (ja) 1999-12-06 2001-10-26 Texas Instr Inc <Ti> スマート・キャッシュ
JP2003297524A (ja) 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2004172207A (ja) 2002-11-18 2004-06-17 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法

Similar Documents

Publication Publication Date Title
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
EP2453536A1 (en) Esd protection device and manufacturing method thereof
KR20140121726A (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20140090466A (ko) 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP2007266479A (ja) 保護素子とその製造方法
US8773824B2 (en) ESD protection device and manufacturing method therefor
JP5221794B1 (ja) 静電気保護素子とその製造方法
JP2007227259A (ja) サージアブソーバ
JP5079394B2 (ja) 静電気保護素子とその製造方法
KR20150096909A (ko) 적층 세라믹 전자부품 및 그 제조방법
KR100924031B1 (ko) 서지 흡수기 및 그의 제조방법
JP2004127614A (ja) サージアブソーバ及びその製造方法
KR100868585B1 (ko) 서지 흡수기 및 그의 제조방법
JP2000243534A (ja) チップ型サージアブソーバ及びその製造方法
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2019523545A (ja) 多層素子及び多層素子を製造するための方法
KR100940375B1 (ko) 서지 흡수기 및 그의 제조방법
JP5079632B2 (ja) 静電気保護素子
KR100935735B1 (ko) 서지 흡수기 및 그의 제조방법
JP2004014437A (ja) チップ型サージアブソーバ及びその製造方法
JP5304998B2 (ja) サージアブソーバ及びその製造方法
KR20100003506A (ko) 서지 흡수기 및 그의 제조방법
KR100241707B1 (ko) 바리스터 및 그 제조방법
JP2007266478A (ja) 静電気保護素子とその製造方法
KR20090110285A (ko) 서지 흡수기 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20111107

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20111107

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301