[go: up one dir, main page]

KR100867536B1 - 리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기 - Google Patents

리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기 Download PDF

Info

Publication number
KR100867536B1
KR100867536B1 KR1020070089111A KR20070089111A KR100867536B1 KR 100867536 B1 KR100867536 B1 KR 100867536B1 KR 1020070089111 A KR1020070089111 A KR 1020070089111A KR 20070089111 A KR20070089111 A KR 20070089111A KR 100867536 B1 KR100867536 B1 KR 100867536B1
Authority
KR
South Korea
Prior art keywords
correction
output
voltage
limiter
current
Prior art date
Application number
KR1020070089111A
Other languages
English (en)
Inventor
박경석
유현환
나유삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070089111A priority Critical patent/KR100867536B1/ko
Priority to US12/200,924 priority patent/US8055228B2/en
Application granted granted Critical
Publication of KR100867536B1 publication Critical patent/KR100867536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/001—Volume compression or expansion in amplifiers without controlling loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/318—Received signal strength
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Circuits Of Receivers In General (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)

Abstract

이득을 조정할 수 있는 가변 전류원을 각각 구비하며 서로 직렬연결된 복수의 리미터를 포함하는 다단 증폭부; 상기 복수의 리미터 각각의 출력을 입력받아 정류하여 그에 상응하는 직류 전류를 출력하는 복수의 정류기를 포함하는 정류부; 상기 복수의 정류기에서 출력되는 전류를 전압으로 변환하는 부하저항; 및 상기 다단 증폭부에 포함된 리미터와 동일한 보정용 리미터와, 상기 보정용 리미터에 사전 설정된 입력 차동전압이 입력될 때, 이득이 단위이득이 되는 출력 차동전압을 생성하도록 상기 보정용 리미터의 출력단에 연결된 보정용 부하부와, 상기 입력 차동전압과 상기 출력 차동전압을 비교하여 상기 입력 차동전압과 출력 차동전압이 동일하도록 상기 보정용 리미터에 포함된 가변 전류원의 출력을 조정하는 조정 전류를 생성하는 비교조정부를 포함하는 이득 보정부를 포함하며, 상기 이득 보정부에서 생성된 상기 조정 전류는 상기 다단 증폭부에 포함된 상기 복수의 리미터의 가변 전류원에 제공되는 것을 특징으로 하는 수신 신호 강도 검출기가 개시된다.
Figure R1020070089111
수신 신호 강도 검출기(RSSI), 리미터, 정류기, 보정

Description

리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기{RECEIVED SIGNAL STRENGTH INDICATOR CAPABLE OF SELF-CALIBRATING GAIN OF LIMITER}
본 발명은 RF 신호등의 파워를 검출하는 수신 신호 강도 검출기(Received Signal Strength Indicator: RSSI, 이하 'RSSI'라고도 함)에 관한 것으로, 더욱 상세하게는 온도, 공정 등에 따른 내외부적인 산포 영향에 대해 리미터의 이득을 일정하게 유지할 수 있도록 리미터의 이득에 대한 자가 조정이 가능한 수신 신호 강도 검출기에 관한 것이다.
일반적으로 수신 신호 강도 검출기(RSSI)는 수신기에서 수신된 RF 신호 등의 파워를 검출하는데 사용되는 장치이다. 이 RSSI는 수신된 신호를 다단 증폭하는 다수의 리미터(limiter)가 직렬로 연결되어 구성된 다단 증폭부와, 상기 다단 증폭부에 구비된 각 리미터의 출력을 각각 정류하여 수신신호의 크기에 대응하는 전압을 생성하는 다수의 정류기(rectifier)를 포함하는 구조를 갖는다. 또한, RSSI는 피드백 구조를 이용하여 RF 시스템의 전체의 이득 보정 등에 적용될 수 있다.
한편, 이 RSSI는 반도체 공정을 이용하여 RF IC로 제작될 수 있는데, RF IC 로 구현된 아날로그 회로가 갖는 특성 상, 온도 또는 공정의 편차에 의해 그 특성이 변동되는 문제가 있다. 예를 들어, 온도나 공정의 편차에 따라, RSSI에 포함된 리미터의 이득에 산포가 발생할 수 있으며, 또한 정류기의 직류 전류 출력에 산포가 발생할 수 있다.
따라서, RSSI 관련 기술분야에서는 온도나 공정의 편차에 따른 리미터 이득 및 정류기의 직류 전류 출력에 대한 보정 기술이 요구되고 있다.
본 발명은 온도 또는 공정 등의 편차에 의해 발생하는 리미터의 이득 산포를 자가 보정할 수 있는 수신 신호 강도 검출기를 제공하는 것을 기술적 과제로 한다. 또한, 본 발명은 온도 또는 공정 등의 편차에 의해 발생하는 정류기의 직류 전류 출력 산포를 자가 보정할 수 있는 수신 신호 강도 검출기를 제공하는 것을 기술적 과제로 한다.
상기 기술적 과제를 달성하기 위해 본 발명은,
이득을 조정할 수 있는 가변 전류원을 각각 구비하며 서로 직렬연결된 복수의 리미터를 포함하는 다단 증폭부;
상기 복수의 리미터 각각의 출력을 입력받아 정류하여 그에 상응하는 직류 전류를 출력하는 복수의 정류기를 포함하는 정류부;
상기 복수의 정류기에서 출력되는 전류를 전압으로 변환하는 부하저항; 및
상기 다단 증폭부에 포함된 리미터와 동일한 보정용 리미터와, 상기 보정용 리미터에 사전 설정된 입력 차동전압이 입력될 때, 이득이 단위이득이 되는 출력 차동전압을 생성하도록 상기 보정용 리미터의 출력단에 연결된 보정용 부하부와, 상기 입력 차동전압과 상기 출력 차동전압을 비교하여 상기 입력 차동전압과 출력 차동전압이 동일하도록 상기 보정용 리미터에 포함된 가변 전류원의 출력을 조정하 는 조정 전류를 생성하는 비교조정부를 포함하는 이득 보정부를 포함하는 수신 신호 강도 검출기를 제공한다. 본 발명의 수신 신호 강도 검출기는, 상기 이득 보정부에서 생성된 상기 조정 전류가 상기 다단 증폭부에 포함된 상기 복수의 리미터의 가변 전류원에 제공된다.
바람직하게, 상기 입력 차동전압은, 상기 보정용 리미터가 선형으로 동작하는 범위 내의 크기를 갖는 차동전압일 수 있다.
본 발명의 일실시형태에서, 상기 보정용 부하부는 상기 보정용 리미터의 출력단 사이에 서로 직렬 연결된 복수의 저항을 포함하는 것이 바람직하다. 더욱 바람직하게, 상기 복수의 저항은, 상기 보정용 리미터의 일 출력단에 일단이 연결된 제1 저항과, 상기 제1 저항의 타단에 일단이 연결된 제2 저항과, 상기 제2 저항의 타단에 일단이 연결된 제3 저항과, 상기 제3 저항의 타단에 일단이 연결되며, 타단이 상기 보정용 리미터의 다른 출력단에 연결된 제4 저항을 포함할 수 있다. 이 실시형태에서, 상기 제1 및 제4 저항은 서로 동일한 크기를 가지고 상기 제2 및 제3 저항은 서로 동일한 크기를 가질 수 있으며, 상기 제1 및 제2 저항의 연결 노드의 전압과와 상기 제3 저항 및 제4 저항의 연결 노드의 전압이 상기 출력 차동전압이 되도록 상기 제1 내지 제4 저항의 저항값을 조정하는 것이 바람직하다.
본 발명의 일실시형태에서, 상기 비교조정부는, 상기 입력 차동전압 및 출력 차동전압 각각의 공통(common) 모드 전압 성분을 제거하는 길버트 셀 회로부와, 상기 공통 모드 전압 성분이 제거된 입력 차동전압 및 출력 차동전압의 크기를 비교하여 그 차에 해당하는 전압을 출력하는 비교기와, 상기 비교기의 출력 전압에 따라 상기 보정용 리미터에 포함된 가변 전류원의 출력을 조정하는 조정 전류를 생성하는 조정 전류 생성부를 포함할 수 있다.
바람직하게, 상기 조정 전류 생성부는 상기 비교기의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 드레인으로 상기 조정 전류를 출력하는 MOSFET일 수 있다.
본 발명의 일실시형태는, 상기 정류부에서 출력되는 직류 전류를 보정하기 위한 직류 전류 보정부를 더 포함할 수 있다. 상기 직류 전류 보정부는, 상기 정류부에 포함된 정류기와 동일하며, 정류될 신호 입력 없이 바이어스가 인가된 보정용 정류기와, 상기 보정용 정류기의 출력단에 연결된 보정용 저항과, 상기 보정용 정류기의 출력단의 전압과 사전 설정된 기준 전압을 비교하여 그 차이에 해당하는 전압을 출력하는 비교기와, 상기 비교기의 출력에 따라 보정용 직류 전류를 상기 보정용 정류기의 출력단에 제공하는 보정 전류 생성부를 포함할 수 있다. 이 실시형태에서, 상기 보정용 직류 전류는 상기 정류부에 포함된 상기 복수의 정류기 각각의 출력단에 제공될 수 있다.
이 실시형태에서, 상기 보정용 저항은 상기 부하저항의 저항값에 상기 정류부에 포함된 정류기의 수를 곱한 것과 같은 크기 저항값을 갖는 것이 바람직하다. 또한, 상기 보정용 정류기에 인가되는 바이어스는 상기 보정용 리미터에서 출력되는 차동전압의 공통 모드 전압일 수 있다.
바람직하게, 상기 보정 전류 생성부는 상기 비교기의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 드레인으로 상기 보정용 직류 전류를 출력하는 MOSFET일 수 있다. 이 경우, 상기 정류부는, 상기 비교기의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 드레인이 상기 복수의 정류기의 출력단 각각에 연결된 복수의 MOSFET을 더 포함함으로써, 상기 보정용 직류 전류를 복수의 정류기 각각의 출력단에 제공할 수 있다.
본 발명에 따르면, 수신 신호 강도 검출기 자체에 적용되는 리미터와 동일한 리미터를 이용하여 온도 또는 공정 등의 편차에 의해 발생하는 리미터의 이득 산포를 검출함으로써, 수신 신호 강도 검출기의 이득 산포를 정확하게 자가 보정할 수 있는 효과가 있다. 또한, 본 발명에 따르면, 수신 신호 강도 검출기 자체에 적용되는 정류기와 동일한 정류기를 이용하여 온도 또는 공정 등의 편차에 의해 발생하는 정류기의 직류 전류 출력 산포를 검출함으로써, 정류기의 직류 전류 출력 산포를 정확하게 자가 보정할 수 있는 효과가 있다.
이상과 같은 효과를 통해, 수신 신호 강도 검출기의 신호 강도 검출 성능을 더욱 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.
도 1은 통상적인 수신 신호 강도 검출기(RSSI)를 개략적으로 도시한 회로도이다. 도 1을 참조하면, RSSI는 수신되는 신호를 다단 증폭하는 복수의 리미터(limiter)(11, 12, 13)가 직렬로 연결된 다단 증폭부(10)와, 상기 복수의 리미터(11, 12, 13) 각각의 출력을 정류하여 직류 전류로 출력하는 복수의 정류기(rectifier)(21, 22, 23)를 포함하는 정류부(20)와, 상기 복수의 정류기(21, 22, 23)으로부터 출력되는 직류 전류 합산하여 전압으로 변환하기 위한 부하저항(30)을 포함하여 구성될 수 있다.
상기 복수의 리미터(11, 12, 13) 각각은 차동 신호를 입력받아 이를 소정 이득으로 증폭하여 차동 신호로 출력하는 기능을 수행하는 것으로, 다단 증폭부(10)에 포함된 복수의 리미터(11, 12, 13)는 서로 동일한 형태로 구현될 수 있다. 상기 다단 증폭부(10)가 하나의 리미터만으로 구성되는 경우 그 증폭율이 크면 곧바로 신호 레벨이 포화되어 버리고, 증폭율이 작으면 원하는 레벨까지 증폭하는데 많은 시간이 소요되므로 입출력 특성에 대해 양호한 선형성을 얻기 어렵다. 따라서, 다단 증폭부(10)는 서로 직렬 연결된 다수의 리미터(11, 12, 13)로 구현되는 것이 바람직하다. 또한, 상기 복수의 리미터(11, 12, 13) 각각은 자신의 이득을 조정할 수 있는 가변 전류원(111)을 포함할 수 있다. 즉, 가변 전류원(111)에 적절한 전류가 흐르도록 조정함으로써 각 리미터에서 원하는 이득을 구현할 수 있다.
상기 복수의 정류기(21, 22, 23) 각각은 상기 복수의 리미터(11, 12, 13) 각각에서 출력되는 차동신호를 입력받아 이를 정류하여, 그에 대응되는 직류 전류를 출력한다.
상기 부하저항(30)은 상기 복수의 정류기(21, 22, 23) 각각에서 출력되는 직류 전류를 합산하여 그 합산된 전류값을 전압값으로 변환하는 역할을 한다. 이 부하저항(30)에 의해 변환된 전압(VRSSI)은 RSSI에 입력되는 수신 신호의 강도에 대응되는 값이 된다.
배경기술에도 설명하였듯이, 상기와 같은 일반적인 RSSI 구성에서, 각 리미터(11, 12, 13)들은 아날로그 IC 공정 또는 온도 등의 편차에 따라 그 이득에 산포가 발생한다. 즉, 리미터(11, 12, 13)들은 공정 또는 온도 등의 편차에 따라 회로 설계시 설정한 이득을 나타내지 못하고 편차가 발생한다. 또한, 상기 복수의 정류기(21, 22, 23)도 아날로그 IC 공정 또는 온도 등의 편차에 따라 직류 옵셋 등이 발생함으로써 출력 직류 전류의 산포가 발생한다. 본 발명은 RSSI의 리미터(11, 12, 13) 및 정류기(21, 22, 23)가 갖는 산포를 보정하기 위한 요소들을 포함한다.
먼저, 리미터(11, 12, 13)의 이득을 보정하기 위한 구성 및 그 작용에 대해 설명하기로 한다.
본 발명은 리미터(11, 12, 13)의 이득을 보정하기 위해 도 2에 도시된 것과 같은 이득 보정부(100)를 구비한다. 도 2는 본 발명의 일실시형태에 따른 RSSI의 이득 보정부를 도시한 블록구성도이다.
도 1 및 도 2를 참조하면, 본 발명에 적용되는 이득 보정부(100)는, 입력 차동전압 생성부(110)와, 보정용 리미터(120)와, 보정용 부하부(130) 및 비교조정부(140)을 포함할 수 있다.
상기 보정용 리미터(120)는, 상기 다단 증폭부(10)에 포함된 리미터(11, 12, 13)와 동일한 리미터로서, 상기 다단 증폭부(10)에 포함된 리미터(11, 12, 13) 중 하나를 그대로 복사해서 사용할 수 있다. 상기 보정용 리미터(120)에는 사전 설정된 차동전압이 입력되는데, 이 보정용 리미터(120)에 입력되는 입력 차동전압은 입력 차동전압 생성부(110)에서 생성될 수 있다. 입력 차동전압 생성부(110)는 사전 설정된 기준이 될 수 있는 차동 전압을 생성하기 위한 요소로서 일반적으로 알려진 밴드갭 레퍼런스(BandGap Reference) 회로 등이 적용될 수 있다. 상기 사전 설정된 입력 차동전압은 상기 보정용 리미터(120)가 선형적으로 동작할 수 있는 범위 내의 크기를 갖는 차동전압인 것이 바람직하다. 상기 입력 차동전압의 크기가 상기 보정 용 리미터(120)의 선형 동작 범위를 벗어나는 경우 리미터에 의한 증폭이 이루어지지 못하므로 적절하지 못하다. 또한, 상기 입력 차동전압은 상기 보정용 리미터(120)가 선형적으로 동작할 수 있는 범위 내에서 가능한 큰 값을 갖는 것이 바람직하다. 입력 차동전압의 크기가 너무 작으면 리미터 자체에서 발생하는 직류 옵셋에 의한 영향을 크게 받는 문제가 발생할 수 있다.
상기 보정용 부하부(130)는, 상기 보정용 리미터(120)에 사전 설정된 입력 차동전압이 입력될 때, 이득이 단위이득이 되는 출력 차동전압을 생성하도록 상기 보정용 리미터(120)의 출력단에 연결된다. 바람직한 실시형태에서, 상기 보정용 부하부(130)는 상기 보정용 리미터(120)의 두 출력단(OUT) 사이에 서로 직렬연결된 4 개의 저항(R1 내지 R4)으로 이루어질 수 있다. 상기 보정용 리미터(120)의 일 출력단으로부터 타 출력단까지 직렬연결된 4개의 저항을 순차적으로 제1 내지 제4 저항(R1 내지 R4)이라고 할 때, 상기 제1 저항과 제4 저항(R1 및 R4)이 동일한 저항값을 가지고, 상기 제2 저항과 제3 저항(R2 및 R3)이 동일한 저항값을 갖도록 결정한 후, 상기 제1 및 제2 저항(R1 및 R2)의 연결 노드의 전압과와 상기 제3 저항 및 제4 저항(R3 및 R4)의 연결 노드의 전압이 상기 출력 차동전압이 되도록 상기 저항들(R1 내지 R4) 값을 결정할 수 있다. 예를 들어, 상기 제1 저항과 제4 저항(R1 및 R4)의 저항값을 RV1이라하고, 상기 제2 저항과 제3 저항(R2 및 R3)의 저항값을 RV2라고 하며, 보정용 리미터(110) 자체의 이득을 Av라고 할 때, 상기 보정용 리미터(110)의 입력 차동전압(VIN+, VIN-)과 출력 차동전압(VOUT+, VOUT-) 사이의 이득이 단위이득(즉, 1)이 되도록 결정하기 위해서는 하기의 식 1을 만족하여야 한다.
[식 1]
Figure 112007064070558-pat00001
상기 식 1을 만족하도록 상기 제1 내지 제4 저항(R1 내지 R4)의 값을 결정하면, 입력 차동전압(VIN+, VIN-)과 출력 차동전압(VOUT+, VOUT-) 사이의 이득이 단위 이득이 될 수 있다.
상기 비교조정부(140)는 상기 입력 차동전압(VIN+, VIN-)과 상기 출력 차동전압(VOUT+, VOUT-)을 서로 비교하고, 상기 입력 차동전압(VIN+, VIN-)과 출력 차동전압(VOUT+, VOUT-)이 동일하도록 상기 보정용 리미터(120)에 포함된 가변 전류원(121)의 출력을 조정하는 조정 전류를 생성한다. 도 3은 상기 비교조정부(140)를 더욱 상세하게 도시한 회로도이다.
도 3을 참조하면, 상기 비교조정부(140)는 상기 입력 차동전압(VIN+, VIN-) 및 출력 차동전압(VOUT+, VOUT-) 각각의 공통(common) 모드 전압 성분을 제거하는 길버트 셀(141)과, 상기 공통 모드 전압 성분이 제거된 입력 차동전압(VIN+, VIN-) 및 출력 차동전압(VOUT+, VOUT-)의 크기를 비교하여 그 차에 해당하는 전압을 출력하는 비교기(142) 및 상기 비교기(142)의 출력 전압에 따라 상기 보정용 리미터(120)에 포함된 가변 전류원(121)의 출력을 조정하는 조정 전류를 생성하는 조정 전류 생성부(143)을 포함할 수 있다.
상기 입력 차동전압(VIN+, VIN-) 및 출력 차동전압(VOUT+, VOUT-)은 서로 다른 공통 모드 전압을 가질 수 있으므로 각 차동전압의 공통 모드 전압 성분을 제거한 후, 입력 차동전압을 나타내는 최대 최소 전압(VIN+, VIN-)의 차이와 출력 차동전압을 나타내는 최대 최소 전압(VOUT+, VOUT-)의 차이를 서로 비교하여야 한다. 따라서, 이러한 서로 다른 공통 모드 전압 성분을 제거하기 위해 본 발명의 일실시형태에 따른 RSSI의 비교조정부(140)에서는 당 업계에 잘 알려진 길버트 셀(Gilbert Cell)을 이용한다.
상기 비교기(142)는, 상기 공통 모드 전압 성분이 제거된 입력 차동전압(VIN+, VIN-) 및 출력 차동전압(VOUT+, VOUT-)의 크기를 비교하여 그 차에 해당하는 전압을 출력한다.
상기 조정 전류 생성부(143)는 상기 비교기(142)의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 드레인으로 상기 조정 전류를 출력하는 MOSFET(143)으로 구현될 수 있다. 즉, 비교기(142)에서 출력되는 입력 차동전압(VIN+, VIN-) 및 출력 차동전압(VOUT+, VOUT-)의 차에 상응하는 전압을 게이트로 입력 받음으로써 상기 보정용 리미터(120)에 포함된 가변 전류원(121)의 출력을 조정하는 조정 전류의 크기를 상기 비교기(142)의 출력전압의 크기에 따라 조정할 수 있다. 예를 들어, 비교기(142)의 비교 결과 출력 차동전압(VOUT+, VOUT-)이 더 큰 경우(이득이 단위이득보다 큰 경우)에, 상기 비교기(142)의 출력 전압이 증가되고 이로 인해 MOSFET(143)의 조정 전류가 감소하며, 이로 인해 전류원(121)의 전류가 감소하게 되면 상기 보정용 리미터(110)을 이득을 감소 시킬 수 있다. 반대로, 비교기(142)의 비교 결과 출력 차동전압(VOUT+, VOUT-)이 더 작은 경우(이득이 단위이득보다 작은 경우)에, 상기 비교기(142)의 출력 전압이 감소되고 이로 인해 MOSFET(143)의 조정 전류가 증가하며, 이로 인해 전류원(121)의 전류가 증가하게 되면 상기 보정용 리미터(110)의 이득을 증가시킬 수 있다.
상기 보정용 리미터(120)에 포함된 가변 전류원(121)의 출력을 조정하는 조정 전류는, 도 5에 도시된 것과 같이 상기 보정용 리미터(120) 뿐만 아니라, RSSI의 다단 증폭부(10) 내에 포함된 리미터(11, 12, 13)의 가변 전류원(111, 121, 131)에도 제공된다. 도 5는 본 발명의 일실시형태에 따른 수신 신호 강도 검출기의 회로도이다. 상기 보정용 리미터(120)는 상기 다단 증폭부(10) 내에 포함된 리미터(11, 12, 13)와 동일한 리미터이고, 상기 조정 전류는 이 보정용 리미터(120)의 이득 변동에 따라 그 이득을 일정하게 되도록 제어하기 위한 전류이므로, 상기 다 단 증폭부(10) 내에 포함된 리미터(11, 12, 13)의 이득도 상기 보정용 리미터(120)와 동일하게 조정될 수 있다. 즉, 다단 증폭부(10) 내에 포함된 리미터(11, 12, 13)의 이득 변동이 상기 조정 전류에 의해 보정될 수 있게된다.
다음으로, 정류부(20) 내의 정류기(21, 22, 23)의 직류 전류 출력의 산포를 보정하기 위한 구성 및 작용을 설명하기로 한다.
도 4는 본 발명의 일실시형태에 따른 직류 전류 보정부를 상세하게 도시한 회로도이다. 본 발명은 정류부(20) 내의 정류기(21, 22, 23)에서 출력되는 직류 전류의 산포를 보정하기 위해 도 4에 도시된 것과 같은 직류 전류 보정부(200)를 구비한다. 본 발명의 일실시형태에 따른 직류 전류 부정부(200)는, RSSI의 정류부(20)에 포함된 정류기(21, 22, 23)와 동일하며, 정류될 신호 입력 없이 바이어스가 인가된 보정용 정류기(210)와, 상기 보정용 정류기(210)의 출력단에 연결된 보정용 저항(220)과, 상기 보정용 정류기(210)의 출력단의 전압과 사전 설정된 기준 전압(240)을 비교하여 그 차이에 해당하는 전압을 출력하는 비교기(230)와, 상기 비교기(230)의 출력에 따라 보정용 직류 전류를 상기 보정용 정류기의 출력단에 제공하는 보정 전류 생성부(240)을 포함하여 구성된다.
상기 보정용 정류기(210)는 RSSI의 정류부(20)에 포함된 정류기(21, 22, 23) 동일한 구조의 정류기가 사용된다. 상기 보정용 정류기(210)에는 바이어스만 제공되고 정류하기 위한 입력 신호는 제공되지 않는다. 즉 상기 보정용 정류기(210)는 정류할 입력 신호가 없이 바이어스만 제공된 상태에서 출력되는 직류 옵셋 전류를 제공하기 위해 마련되는 것이다. 상기보정용 정류기(210)의 바이어스는 도 4에 도시된 것과 같이 전술한 이득 보정부(100)에 포함된 보정용 리미터(120)의 출력단에서 출력되는 차동전압의 공통 모드 전압을 이용하여 제공될 수 있다.
상기 보정용 저항(220)은 상기 보정용 정류기(210)의 출력단에 연결되어 상기 보정용 정류기(210)에서 출력되는 직류 옵셋 전류를 전압값으로 검출한다. 즉, 상기 보정용 저항(220)은, 신호 입력 없이 바이어스만 이루어진 상기 보정용 정류기(210)의 출력단의 전압을 검출하기 위한 것이다. 상기 보정용 저항(220)은, RSSI의 정류부(20)의 각 정류기(21, 22, 23)에서 출력된 전류를 합산하여 전압값(VRSSI)으로 검출하기 위하여 구비되는 부하 저항(20)의 저항값에 상기 정류부(20)에 포함된 정류기(21, 22, 23)의 수를 곱한 것과 같은 저항값을 갖는 것이 바람직하다. 이는 보정용 정류기(210)의 출력단의 전압과 RSSI의 정류부(20)의 각 정류기(21, 22, 23)에 입력신호가 없는 경우에 상기 정류기(21, 22, 23)의 출력단의 전압을 동일하게 하기 위해서이다.
상기 비교기(230)는 상기 보정용 저항(220)에 의해 검출된 상기 보정용 정류기(210)의 출력단 전압을 사전 설정된 기준전압(240)과 비교하여 그 차이에 해당하는 전압을 출력한다.
상기 보정 전류 생성부(250)는, 상기 비교기(230)의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 상기 보정용 정류기(210)의 출력단에 드레 인이 연결됨으로써 상기 보정용 직류 전류를 상기 보정용 정류기(210)의 출력단에 제공하는 MOSFET(250)으로 구현될 수 있다. 이 MOSFET(250)은, 상기 비교기(230)에서 출력되는 보정용 정류기(210)의 출력단 전압과 기준전압(240)의 차에 상응하는 전압을 게이트로 입력 받고, 게이트로 입력된 전압의 크기에 따라 드레인과 소스 사이의 저항값을 조정함으로써, 상기 보정용 정류기(210)의 출력단에 제공되는 보정용 직류 전류의 크기를 조정할 수 있다. 상기 보정 전류 생성부(250)에 의해 보정용 정류기(210)의 출력단의 전압은 상기 기준전압(240) 수준으로 일정하게 유지된다. 즉, 보정용 정류기(210)의 직류 전류 출력은 일정하게 유지될 수 있다.
이 보정 전류 생성부(250)에서 생성되는 보정용 직류 전류는 미러링되어 동일한 크기의 전류가 RSSI 내 정류부(20)의 복수의 정류기(21, 22, 23) 각각의 출력단에 제공된다. 이를 위해 도 5에 도시된 것과 같이, RSSI의 정류부(20)는, 상기 비교기(230)의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 드레인이 정류부(20) 내상기 복수의 정류기의 출력단 각각에 연결된 복수의 MOSFET(241, 242, 243)을 더 포함할 수 있다. 이와 같은 구조를 통해 상기 보정용 정류기(210)의 출력단에 제공되는 것과 동일한 보정용 직류 전류가 각 정류기(21, 22, 23)의 출력단에 제공되어 정류기의 직류 전류 출력을 일정하게 유지시키게 된다.
도 6은 통상적인 수신 신호 강도 검출기의 리미터와 본 발명에 따른 수신 신호 강도 검출기의 리미터의 이득 산포를 비교 도시한 그래프이고, 도 7은 통상적인 수신 신호 강도 검출기의 정류기와 본 발명에 따른 수신 신호 강도 검출기의 정류기의 직류 전류 출력의 산포를 비교 도시한 그래프이다.
도 6의 (a)에 도시된 것과 같이 통상적인 RSSI의 리미터는 온도에 따른 이득 산포에 의해 온도에 따른 출력값이 큰 편차를 나타낸다. 이에 비해 본 발명에 따른 RSSI의 리미터는 도 6의 (b)에 도시된 것과 같이 이득 보정부에 의해 이득이 보정됨으로써 출력의 편차가 현저하게 감소하였음을 확인할 수 있다.
마찬가지로, 도 7의 (a)에 도시된 것과 같이 통상적인 RSSI의 정류기의 출력 전류는 온도에 따라 큰 편차를 나타내는 반면, 본 발명에 따른 RSSI의 정류기는 도 7의 (b)에 도시된 것과 같이 진류 전류 보정부를 적용함으로써 정류기에서 출력되는 직류 전류의 편차가 현저하게 감소하였음을 확인할 수 있다.
도 1은 통상적인 수신 신호 강도 검출기의 회로도.
도 2는 본 발명의 일실시형태에 따른 수신 신호 강도 검출기의 이득 보정부를 도시한 블록구성도.
도 3은 본 발명의 일실시형태에 따른 수신 신호 강도 검출기의 비교조정부를 더욱 상세하게 도시한 회로도.
도 4는 본 발명의 일실시형태에 따른 직류 전류 보정부를 상세하게 도시한 회로도.
도 5는 본 발명의 일실시형태에 따른 수신 신호 강도 검출기의 회로도.
도 6은 통상적인 수신 신호 강도 검출기의 리미터와 본 발명에 따른 수신 신호 강도 검출기의 리미터의 이득 산포를 비교 도시한 그래프.
도 7은 통상적인 수신 신호 강도 검출기의 정류기와 본 발명에 따른 수신 신호 강도 검출기의 정류기의 직류 전류 출력의 산포를 비교 도시한 그래프.
*도면의 주요부분에 대한 부호의 설명*
10: 다단 증폭부 11, 12, 13: 리미터
100: 이득 보정부 110: 입력 차동전압 생성부
120: 보정용 리미터 130: 보정용 부하부
140: 비교 조정부 20: 정류부
21, 22, 23: 정류기 200: 직류전류 보정부
210: 보정용 정류기

Claims (11)

  1. 이득을 조정할 수 있는 가변 전류원을 각각 구비하며 서로 직렬연결된 복수의 리미터를 포함하는 다단 증폭부;
    상기 복수의 리미터 각각의 출력을 정류하여 그에 상응하는 직류 전류를 출력하는 복수의 정류기를 포함하는 정류부;
    상기 복수의 정류기에서 출력되는 전류를 전압으로 변환하는 부하저항; 및
    상기 다단 증폭부에 포함된 리미터와 동일한 보정용 리미터와, 상기 보정용 리미터에 사전 설정된 입력 차동전압이 입력될 때, 이득이 단위이득이 되는 출력 차동전압을 생성하도록 상기 보정용 리미터의 출력단에 연결된 보정용 부하부와, 상기 입력 차동전압과 상기 출력 차동전압을 비교하여 상기 입력 차동전압과 출력 차동전압이 동일하도록 상기 보정용 리미터에 포함된 가변 전류원의 출력을 조정하는 조정 전류를 생성하는 비교조정부를 포함하는 이득 보정부를 포함하며,
    상기 이득 보정부에서 생성된 상기 조정 전류는 상기 다단 증폭부에 포함된 상기 복수의 리미터의 가변 전류원에 제공되는 것을 특징으로 하는 수신 신호 강도 검출기.
  2. 제1항에 있어서, 상기 입력 차동전압은,
    상기 보정용 리미터가 선형으로 동작하는 범위 내의 크기를 갖는 차동전압인 것을 특징으로 하는 수신 신호 강도 검출기.
  3. 제1항에 있어서, 상기 보정용 부하부는,
    상기 보정용 리미터의 출력단 사이에 서로 직렬 연결된 복수의 저항을 포함하는 것을 특징으로 하는 수신 신호 강도 검출기.
  4. 제3항에 있어서, 상기 복수의 저항은,
    상기 보정용 리미터의 일 출력단에 일단이 연결된 제1 저항;
    상기 제1 저항의 타단에 일단이 연결된 제2 저항;
    상기 제2 저항의 타단에 일단이 연결된 제3 저항; 및
    상기 제3 저항의 타단에 일단이 연결되며, 타단이 상기 보정용 리미터의 다른 출력단에 연결된 제4 저항을 포함하며,
    상기 제1 및 제4 저항은 서로 동일한 크기를 가지고 상기 제2 및 제3 저항은 서로 동일한 크기를 가지며, 상기 제1 및 제2 저항의 연결 노드의 전압과와 상기 제3 저항 및 제4 저항의 연결 노드의 전압이 상기 출력 차동전압이 되는 것을 특징으로 하는 수신 신호 강도 검출기.
  5. 제1항에 있어서, 상기 비교조정부는,
    상기 입력 차동전압 및 출력 차동전압 각각의 공통(common) 모드 전압 성분을 제거하는 길버트 셀;
    상기 공통 모드 전압 성분이 제거된 입력 차동전압 및 출력 차동전압의 크기 를 비교하여 그 차에 해당하는 전압을 출력하는 비교기;
    상기 비교기의 출력 전압에 따라 상기 보정용 리미터에 포함된 가변 전류원의 출력을 조정하는 조정 전류를 생성하는 조정 전류 생성부를 포함하는 것을 특징으로 하는 수신 신호 강도 검출기.
  6. 제5항에 있어서, 상기 조정 전류 생성부는,
    상기 비교기의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 드레인으로 상기 조정 전류를 출력하는 MOSFET인 것을 특징으로 하는 수신 신호 강도 검출기.
  7. 제1항에 있어서,
    상기 정류부에 포함된 정류기와 동일하며, 정류될 신호 입력 없이 바이어스가 인가된 보정용 정류기와, 상기 보정용 정류기의 출력단에 연결된 보정용 저항과, 상기 보정용 정류기의 출력단의 전압과 사전 설정된 기준 전압을 비교하여 그 차이에 해당하는 전압을 출력하는 비교기와, 상기 비교기의 출력에 따라 보정용 직류 전류를 상기 보정용 정류기의 출력단에 제공하는 보정 전류 생성부를 갖는 직류 전류 보정부를 더 포함하며,
    상기 보정용 직류 전류는 상기 정류부에 포함된 상기 복수의 정류기 각각의 출력단에 제공되는 것을 특징으로 하는 수신 신호 강도 검출기.
  8. 제7항에 있어서, 상기 보정용 저항은,
    상기 부하저항의 저항값에 상기 정류부에 포함된 정류기의 수를 곱한 것과 같은 크기의 저항값을 갖는 것을 특징으로 하는 수신 신호 강도 검출기.
  9. 제7항에 있어서,
    상기 보정용 정류기에 인가되는 바이어스는 상기 보정용 리미터에서 출력되는 차동전압의 공통 모드 전압인 것을 특징으로 하는 수신 신호 강도 검출기.
  10. 제7항에 있어서, 상기 보정 전류 생성부는,
    상기 비교기의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 상기 보정용 정류부의 출력단에 드레인이 연결된 MOSFET인 것을 특징으로 하는 수신 신호 강도 검출기.
  11. 제10항에 있어서, 상기 정류부는,
    상기 비교기의 출력 전압을 게이트로 입력받으며 전원전압에 소스가 연결되고 드레인이 상기 복수의 정류기의 출력단 각각에 연결된 복수의 MOSFET을 더 포함하는 것을 특징으로 하는 수신 신호 강도 검출기.
KR1020070089111A 2007-09-03 2007-09-03 리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기 KR100867536B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070089111A KR100867536B1 (ko) 2007-09-03 2007-09-03 리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기
US12/200,924 US8055228B2 (en) 2007-09-03 2008-08-28 Received signal strength indicator self-calibrating gain of limiter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070089111A KR100867536B1 (ko) 2007-09-03 2007-09-03 리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기

Publications (1)

Publication Number Publication Date
KR100867536B1 true KR100867536B1 (ko) 2008-11-06

Family

ID=40283813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070089111A KR100867536B1 (ko) 2007-09-03 2007-09-03 리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기

Country Status (2)

Country Link
US (1) US8055228B2 (ko)
KR (1) KR100867536B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901937B2 (en) * 2011-10-18 2014-12-02 Analog Devices, Inc. Foreground techniques for comparator calibration
WO2013152795A1 (en) * 2012-04-12 2013-10-17 Epcos Ag Rssi system and bias method for amplifier stages in rssi systems
US8947101B2 (en) * 2013-01-04 2015-02-03 Linear Technology Corporation Method and system for measuring the resistance of a resistive structure
CN103297075B (zh) * 2013-05-10 2015-04-15 无锡泽太微电子有限公司 接收信号强度指示电路及其偏差矫正方法
CN103825624B (zh) * 2014-03-20 2017-01-18 嘉兴创德电子有限公司 一种超再生接收机以及超再生接收机信号处理方法
US9542639B1 (en) * 2015-06-29 2017-01-10 Em Microelectronic-Marin Sa RFID transponder with rectifier and voltage limiter
KR20170061752A (ko) * 2015-11-26 2017-06-07 삼성전자주식회사 교정된 전류를 이용하여 생체 임피던스를 분석하는 전자 장치
CN115189657A (zh) * 2022-07-29 2022-10-14 普源精电科技股份有限公司 一种失调电压校准电路及校准方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311049B1 (en) 1997-12-24 2001-10-30 Sony Corporation Receiving signal strength indicator uses feed forward level detecting signal
KR20040084097A (ko) * 2003-03-26 2004-10-06 주식회사 하이닉스반도체 Rf 수신기

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298811A (en) * 1992-08-03 1994-03-29 Analog Devices, Inc. Synchronous logarithmic amplifier
JP2606599B2 (ja) * 1994-09-09 1997-05-07 日本電気株式会社 対数増幅回路
US5893028A (en) * 1997-01-08 1999-04-06 Advanced Micro Devices, Inc. Intermediate frequency gain stage with rectifier
US7133655B2 (en) * 2004-03-23 2006-11-07 Broadcom Corporation Amplifiers and amplifying methods for use in telecommunications devices
US7187914B2 (en) * 2004-04-09 2007-03-06 Broadcom Corporation Rectifiers and rectifying methods for use in telecommunications devices
KR100598696B1 (ko) * 2004-12-17 2006-07-10 인티그런트 테크놀로지즈(주) 전력 검출 회로를 포함하는 자동 이득 제어 회로.
US7639998B1 (en) * 2007-02-07 2009-12-29 Rockwell Collins, Inc. RF receiver utilizing dynamic power management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311049B1 (en) 1997-12-24 2001-10-30 Sony Corporation Receiving signal strength indicator uses feed forward level detecting signal
KR20040084097A (ko) * 2003-03-26 2004-10-06 주식회사 하이닉스반도체 Rf 수신기

Also Published As

Publication number Publication date
US20090058524A1 (en) 2009-03-05
US8055228B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
KR100867536B1 (ko) 리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기
US10270395B2 (en) Envelope tracking current bias circuit with offset removal function and power amplifier
US20120013405A1 (en) Rf detector with crest factor measurement
US8358166B2 (en) RMS detector with automatic gain control
US7948318B2 (en) Amplifying circuit, AC signal amplifying circuit and input bias adjusting method
JP2016505230A (ja) 包絡線追跡変調器の線形増幅器の改善された効率
KR20110135565A (ko) 씨모스 전력 증폭장치 및 그 온도 보상 회로
CN1883111B (zh) 具有控制输出级的调节装置的放大器
US20060046677A1 (en) Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver
US20190149048A1 (en) Power supply
JP3738015B2 (ja) 電源装置及びその制御装置
TW201917975A (zh) 電流平衡電路
JP2021141587A (ja) 電流−電圧信号変換器
US9899926B2 (en) Power supply device and semiconductor device
KR102454810B1 (ko) 옵셋 제거 기능을 갖는 엔벨로프-추적 전류 바이어스 회로
US11223337B2 (en) Logarithmic power detector
KR100593929B1 (ko) 자동 전압 조절 기능을 갖는 스위치 모드 전원 공급장치
JP6481398B2 (ja) 検波器及び通信装置
US7737800B2 (en) Frequency modulation circuit
US8860510B2 (en) Bias control for push-pull amplifier arrangement
US8207777B1 (en) Compensation with ratiometric attenuation
KR100971012B1 (ko) 수신 신호 세기 검출 장치
JP4368713B2 (ja) 検波回路、電子装置および自動利得制御装置
KR20240111956A (ko) 과전류 보호 회로
JP2008064500A (ja) 信号強度検出回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070903

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081031

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081031

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111010

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121002

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130916

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150909