KR100866603B1

KR100866603B1 - 디시리얼라이징과 시리얼라이징을 수행하는 데이터 처리 방법 및 데이터 처리 장치

Info

Publication number: KR100866603B1
Application number: KR1020070000564A
Authority: KR
Inventors: 박대진; 김종선; 이재열; 김창민
Original assignee: 삼성전자주식회사
Priority date: 2007-01-03
Filing date: 2007-01-03
Publication date: 2008-11-03
Anticipated expiration: 2027-01-03
Also published as: JP5485506B2; DE102007058827A1; CN101217651A; CN101217651B; KR20080063937A; US20080158424A1; JP2008165238A; US9007357B2

Abstract

디시리얼라이징과 시리얼라이징을 수행하는 데이터 처리 방법 및 데이터 처리 장치가 개시된다. 상기 데이터 처리 방법은 별도의 지시신호를 전송하는 신호선이 필요없이 마스터로부터 발생 된 패킷의 제1 신호패턴과 클락 신호의 제2 신호패턴에 기초하여 상기 패킷의 유효 영상 데이터가 시작되는 시점을 지시하는 지시신호를 발생시키고 지시신호에 의해 인에이블되고 클락신호에 응답하여 시리얼라이즈된 데이터를 디시리얼라이즈 한다. 본 발명에 의하면 신호선이 차지하는 면적을 줄일 수 있고, 상기 신호선에 의해서 발생되는 EMI를 방지할 수 있는 효과가 있다.

패킷, 유효 데이터

Description

디시리얼라이징과 시리얼라이징을 수행하는 데이터 처리 방법 및 데이터 처리 장치{Data processing method and apparatus for performing deserializing and serializing}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 관련 기술에 따른 데이터 처리 장치의 기능 블록도이다.

도 2는 도 1의 데이터 처리 장치에서 전송되는 패킷의 예를 나타낸다.

도 3은 도 1의 데이터 처리 장치에서 발생되는 유효 영상 데이터의 스큐문제를 설명하기 위한 도면이다.

도 4는 본 발명의 실시 예에 따른 데이터 처리 장치의 기능 블록도이다.

도 5은 도 4의 데이터 처리 장치에서 전송되는 패킷의 예를 나타낸다.

도 6은 도 4의 슬레이브의 기능 블록도이다.

도 7은 도 5의 지시신호 검출기의 회로도이다.

도 8은 도 7의 지시신호 검출기의 동작 타이밍도이다.

도 9는 본 발명의 실시 예에 따른 시리얼라이징하는 방법을 나타내는 흐름도이다.

도 10은 본 발명의 실시 예에 따른 디시리얼라이징하는 방법을 나타내는 흐름도이다.

도 11은 본 발명의 실시 예에 따른 데이터 처리방법을 나타내는 흐름도이다.

본 발명에 따른 실시 예는 데이터 처리 방법에 관한 것으로서, 보다 상세하게는 마스터로부터 발생 된 패킷의 제1 패턴과 클락 신호의 제2 패턴에 기초하여 상기 패킷의 유효 영상 데이터가 시작되는 시점을 지시하는 지시신호를 발생하는 데이터 처리 방법 및 데이터 처리 장치에 관한 것이다.

도 1은 관련 기술에 따른 데이터 처리 장치의 기능 블록도이고, 도 2는 도 1의 데이터 처리 장치에서 전송되는 패킷의 예를 나타낸다. 도 3은 도 1의 데이터 처리 장치에서 발생되는 유효 영상 데이터의 스큐 문제를 설명하기 위한 도면이다.

도 1 내지 도 3을 참조하면, 데이터 처리 장치(10)는 마스터(12, 예컨대, 타이밍 컨트롤러), 다수의 슬레이브들(S1 내지 Sn, 예컨대, 컬럼 드라이버들), 및 디스플레이 판넬(14)을 구비한다.

상기 마스터(12)는 병렬 영상 데이터(P-data)를 수신하고 수신된 병렬 영상 데이터(P-data)들을 시리얼라이즈하고 시리얼라이즈된 영상 데이터(DATA), 클락신호(CLK), 및 유효 영상 데이터 지시신호(VVDS)를 출력한다.

상기 유효 영상 데이터 지시신호(VVDS)는 상기 영상 데이터(DATA) 중에서 유효 영상 데이터가 시작되는 시점을 알려주는 신호이다.

상기 시리얼라이즈된 영상 데이터(DATA)는 데이터 라인(D-Line)을 통해서 마 스터(12)에서 각 슬레이브(S1 내지 Sn)로 전송되고, 상기 클락신호(CLK)는 클락 라인(C-Line)을 통해서 마스터(12)에서 각 슬레이브(S1 내지 Sn)로 전송된다.

또한, 상기 유효 영상 데이터 지시신호(VVDS)는 시작 신호선(S-Line)을 통해서 마스터(12)에서 각 슬레이브(S1 내지 Sn)로 전송된다.

상기 다수의 슬레이브들(S1 내지 Sn) 각각은 상기 시리얼라이즈된 상기 유효 영상 데이터 지시신호(VVDS)에 의하여 인에이블되고 상기 클락신호(CLK)에 응답하여 시리얼라이즈된 영상 데이터(DATA)를 디시리얼라이즈하여 유효 영상 데이터를 검출하고 출력한다.

상기 디스플레이 판넬(14)은 검출된 유효 영상 데이터에 기초하여 영상을 디스플레이한다.

그러나 상기 마스터(12)는 독립적인 시작 신호선(S-Line)을 통해 유효 영상 데이터 지시신호(VVDS)를 다수의 슬레이브들(S1 내지 Sn) 각각으로 전송하므로, 상기 시작 신호선(S-Line)은 슬레이브들(S1 내지 Sn)의 개수만큼 많아질 수 있다.

또한, 상기 유효 영상 데이터 지시신호(VVDS)는 CMOS 레벨로 전달되기 때문에 상기 마스터(12)와 상기 다수의 슬레이브들(S1 내지 Sn) 사이의 고속 데이터 전송시 EMI(Electro-magnetic interference)에 의해서 왜곡될 수 있으므로 상기 다수의 슬레이브들(S1 내지 Sn) 각각의 유효 영상 데이터 검출은 어려워 질 수 있다.

예컨대, 도 2는 상기 마스터(12)에서 상기 다수의 슬레이브들(S1 내지 Sn) 각각으로 전송되는 패킷들을 나타내는 것으로 유효 영상 데이터를 포함하는 상기 패킷은 유효 영상 데이터가 어디서 시작되는지에 대한 정보를 갖고 있지 않으므로, 상기 유효 영상 데이터가 상기 다수의 슬레이브들(S1 내지 Sn) 각각에 도달되는 도달시간은 각기 달라질 수 있다.

따라서, 유효 영상 데이터는 상기 유효 영상 데이터 지시신호(VVDS)의 시작 타이밍과 다수의 슬레이브들(S1 내지 Sn) 각각에 도달되는 유효 데이터의 도달 타이밍의 스큐(skew)가 일치되어야 정확히 검출될 수 있다.

그러나, 도 3에 도시된 바와 같이 유효 영상 데이터 지시신호(VVDS)가 왜곡되는 경우 "L2"구간 이후에서 데이터가 검출되지 않고 "L1"구간 이후에서 데이터가 검출될 수 있으므로 유효 영상 데이터가 정확히 검출되지 않을 수 있다.

즉, 유효 영상 데이터 지시신호(VVDS)가 왜곡되어 "L1"과 "L2" 차이만큼의 스큐(skew)가 발생될 수 있으며, 발생된 스큐에 의해서 유효 영상 데이터가 정확히 검출되지 않거나, 불필요한 데이터가 수신될 수 있다.

따라서 본 발명이 이루고자 하는 기술적인 과제는 마스터로부터 발생 된 패킷의 제1 신호패턴과 클락 신호의 제2 신호패턴에 기초하여 상기 패킷의 유효 영상 데이터가 시작되는 시점을 지시하는 지시신호를 발생시킴으로써 별도로 유효 영상 데이터 지시신호를 전송하는 독립적인 신호선이 필요없는 데이터 처리 방법 및 데이터 처리 장치를 제공하는 것이다.

또한, 본 발명이 이루고자 하는 기술적인 과제는 패킷의 제1 신호패턴과 클락 신호의 제2 신호패턴에 기초하여 유효 영상 데이터 지시신호를 발생시킴으로써 마스터와 슬레이브 사이의 전송선에서 발생 될 수 있는 EMI의 영향을 적게 받는 데이터 처리 방법 및 데이터 처리 장치를 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 마스터로부터 출력된 신호들을 디시리얼라이징하는 방법은 제1 구간에서 데이터 라인을 통하여 입력된 제1 신호패턴과 클락 라인을 통하여 입력된 제2 신호 패턴에 기초하여 지시신호를 발생하는 단계; 및 상기 제1 구간 다음의 제2 구간에서 상기 지시신호에 응답하여 인에이블되고, 상기 클락라인을 통하여 입력되는 클락 신호에 응답하여 상기 데이터 라인을 통하여 입력되는 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 단계를 구비할 수 있다.

상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고 상기 제2 신호 패턴은 상기 제1 구간 동안 상기 제1 논리 상태를 유지하는 마스터로부터 출력된 신호들을 디시리얼라이징할 수 있다.

상기 기술적 과제를 달성하기 위한 데이터 처리 장치는 제1 구간에서 데이터 라인을 통하여 입력된 제1 신호패턴과 클락 라인을 통하여 입력된 제2 신호 패턴에 기초하여 지시신호를 검출하기 위한 지시신호 검출기; 및 상기 지시신호에 응답하여 인에이블되고, 제2 구간에서 상기 클락 라인을 통하여 입력되는 클락 신호에 응답하여 상기 데이터 라인을 통하여 입력되는 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 디시리얼라이저를 구비할 수 있다.

상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고 상기 제2 신호 패턴은 상기 제1 구간 동안 상 기 제1 논리 상태를 유지할 수 있다.

상기 지시신호 검출기는 상기 클락신호가 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하는 경우 리셋 될 수 있다.

상기 지시신호 검출기는 상기 데이터 라인을 통하여 입력된 상기 제1 신호패턴 및 상기 시리얼라이즈된 영상 데이터와 상기 클락 라인을 통하여 입력되는 상기 제2 신호패턴 및 상기 클락 신호를 수신하여 이들을 논리 연산하고 상기 논리 연산 결과에 따른 신호를 출력하는 논리회로; 반전된 제1 출력 신호를 수신하기 위한 입력단자, 상기 논리회로의 출력신호를 수신하기 위한 클락 단자, 상기 제1 출력 신호를 출력하는 출력단자, 및 상기 클락신호를 수신하는 리셋 단자를 구비하는 제1 플립플롭; 및 반전된 상기 지시신호를 수신하기 위한 입력단자, 상기 반전된 제1 출력 신호를 수신하기 위한 클락 단자, 상기 지시신호를 출력하는 출력단자, 및 상기 클락 신호를 수신하는 리셋 단자를 구비하는 제2 플립플롭을 구비할 수 있다.

상기 데이터 처리 장치는 상기 디시리얼라이저에서 출력된 영상 데이터와 상기 클락 신호에 기초하여 영상을 디스플레이하는 디스플레이 판넬을 더 구비할 수 있다.

상기 기술적 과제를 달성하기 위한 병렬 영상 데이터를 시리얼라이징하는 방법은 제1 구간에서 데이터 라인을 통하여 지시신호를 생성하기 위한 제1 신호패턴을 출력하고 클락 라인을 통하여 상기 지시신호를 생성하기 위한 제2 신호 패턴을 출력하는 단계; 및 상기 제1 구간 다음의 제2 구간에서 병렬 영상 데이터를 시리얼라이징하고 상기 데이터 라인을 통하여 시리얼라이즈된 영상 데이터를 출력하고 상기 클락 라인을 통하여 클락 신호를 출력하는 단계를 구비할 수 있다.

상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고 상기 제2 신호 패턴은 상기 제1 구간 동안 상기 제1 논리 상태를 유지할 수 있다.

상기 기술적 과제를 달성하기 위한 데이터 처리 장치는 데이터 라인을 통하여 제1 구간에서 지시신호를 생성하기 위한 제1 신호패턴을 출력하고 상기 제1 구간 다음의 제2 구간에서 병렬 영상 데이터를 시리얼라이징하고 시리얼라이즈된 영상 데이터를 출력하는 시리얼라이저; 및 클락 라인을 통하여 상기 제1 구간에서 상기 지시신호를 생성하기 위한 제2 신호패턴을 출력하고 상기 제2 구간에서 클락 신호를 출력하는 클락 발생기를 구비할 수 있다.

상기 기술적 과제를 달성하기 위한 데이터 처리 장치는 제1 구간에서 데이터 라인을 통하여 제1 신호패턴을 출력하고 클락 라인을 통하여 제2 신호 패턴을 출력하고, 상기 제1 구간 다음의 제2 구간에서 병렬 영상 데이터를 시리얼라이징하고 상기 데이터 라인을 통하여 시리얼라이즈된 영상 데이터를 출력하고 상기 클락 라인을 통하여 클락 신호를 출력하는 마스터; 및 상기 제1 구간에서 상기 제1 신호패턴과 상기 제2 신호 패턴에 기초하여 지시신호를 발생하고, 상기 제2 구간에서 상기 지시신호와 상기 클락 신호에 응답하여 상기 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 슬레이브를 구비할 수 있다.

상기 슬레이브는 상기 제1 구간에서 상기 제1 신호패턴과 상기 제2 신호 패턴에 기초하여 상기 지시신호를 검출하기 위한 지시신호 검출기; 및 상기 지시신호에 응답하여 인에이블되고, 상기 클락 신호에 응답하여 상기 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 디시리얼라이저를 구비할 수 있다.

상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고, 상기 제2 신호 패턴은 상기 제1 구간 동안 상기 제1 논리 상태를 유지할 수 있다.

상기 기술적 과제를 달성하기 위한 데이터 처리 방법은 제1 구간에서 데이터 라인을 통하여 제1 신호패턴을 출력하고 클락 라인을 통하여 제2 신호 패턴을 출력 하고, 상기 제1 구간 다음의 제2 구간에서 병렬 영상 데이터를 시리얼라이징하고 상기 데이터 라인을 통하여 시리얼라이즈된 영상 데이터를 출력하고 상기 클락 라인을 통하여 클락 신호를 출력하는 단계; 및 상기 제1 구간에서 상기 제1 신호패턴과 상기 제2 신호 패턴에 기초하여 지시신호를 발생하고, 상기 제2 구간에서 상기 지시신호에 응답하여 인에이블되고, 상기 클락 신호에 응답하여 상기 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 단계 구비할 수 있다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 4는 본 발명의 실시 예에 따른 데이터 처리 장치의 기능 블록도이고, 도 5는 도 4의 데이터 처리 장치에서 전송되는 패킷의 예를 나타낸다. 도 6는 도 4의 슬레이브의 기능 블록도이고, 도 7은 도 6의 지시신호 검출기의 회로도이다. 도 8은 도 5의 지시신호 검출기의 동작 타이밍도이다. 도 4 내지 도 8을 참조하면, LCD(Liquid Crystal Display)등의 디스플레이 장치에 구현될 수 있는 상기 데이터 처리 장치(100)는 마스터(110, 예컨대, 타이밍 컨트롤러), 다수의 슬레이브들(SL1 내지 SLn, 예컨대, 컬럼 드라이버들), 및 디스플레이 판넬(120)을 구비한다.

상기 데이터 처리 장치(100)는 휴대용 단말기에도 구현될 수 있으며, 상기 데이터 처리 장치(100)가 폴더 형태의 휴대용 단말기에 구현되는 경우, 상기 마스터(110)는 상기 휴대용 단말기의 하위부분(lower clamshell)에 위치하고, 상기 다수의 슬레이브들(SL1 내지 SLn) 및 디스플레이 판넬(120)은 상기 휴대용 단말기의 상위 부분(upper clamshell)에 위치할 수 있다.

상기 마스터(110)는 병렬 영상 데이터(P-Data)를 수신하고 수신된 병렬 영상 데이터(P-Data)를 시리얼라이즈하여 시리얼라이즈된 영상 데이터를 포함하는 패킷과 클락 신호를 생성하고 출력한다.

본 발명의 실시 예에 따른 상기 패킷은 도 5의 패킷의 형태와 같이 제1 신호패턴(SoP)과 영상 데이터(Packet Stream)를 포함할 수 있으며, 상기 제1 신호패턴(SoP)은 제1 구간(도 8의 "SD1"구간) 동안 제1 논리 상태(예컨대, 하이레벨("1") 상태 또는 로우레벨("0") 상태)와 제2 논리 상태(예컨대, 로우레벨("0") 상태 또는 하이레벨("1") 상태) 사이에서 N(N은 자연수)번 진동하는 신호 패턴이다.

상기 클락 신호는 제1 구간(도 8의 "SD1"구간)에서는, 제2 신호 패턴을 포함한다.

상기 제2 신호 패턴은 상기 제1 구간(SD1) 동안 제1 논리 상태(예컨대, 하이레벨("1") 상태와 로우레벨("0") 상태 중에서 어느 하나의 상태)를 유지하는 신호 패턴이다.

예컨대, 상기 마스터(110)는 제1 구간(SD1)에서 데이터 라인(DA-Line)을 통하여 제1 신호패턴(SoP, 예컨대, 도 8에서 "SD1"구간의 패킷신호(HS_D))를 출력하고 클락 라인(CK-Line)을 통하여 제2 신호 패턴(예컨대, 도 8에서 "SD1"구간의 클락신호(HS_CLK))을 출력하고, 상기 제1 구간(SD1) 다음의 제2 구간(VD1)에서 병렬 영상 데이터(P-Data)를 시리얼라이징하고 상기 데이터 라인(DA-Line)을 통하여 시리얼라이즈된 영상 데이터를 출력하고 상기 클락 라인을 통하여 클락 신호를 출력할 수 있다.

상기 마스터(110)는 시리얼라이저(110-1)와 클락 발생기(110-2)를 구비할 수 있다. 상기 시리얼라이저(110-1)는 제1 구간(SD1)에서 데이터 라인(DA-Line)을 통하여 제1 신호패턴(SoP)을 출력하고, 제2 구간(VD1)에서 병렬 영상 데이터(P-Data)를 시리얼라이징하고 상기 데이터 라인(DA-Line)을 통하여 시리얼라이즈된 영상 데이터를 출력할 수 있다.

상기 시리얼라이저(110-1)는 상기 데이터 라인(DA-Line)을 통하여 제1 신호패턴(SoP)과 시리얼라이즈된 영상 데이터를 전송할 때 상기 제1 신호패턴(SoP)과 상기 시리얼라이즈된 영상 데이터를 차동 데이터 신호들(P-DATA와 N-DATA)로 변환하여 전송할 수 있다.

상기 클락 발생기(110-2)는 제1 구간(SD1)에서 제2 신호패턴을 출력하고 상기 제2 구간(VD1)에서 클락 신호를 출력할 수 있으며, 상기 클락 라인(CK-Line)을 통하여 상기 제2 신호패턴과 상기 클락 신호를 전송할 때 상기 제2 신호패턴과 상기 클락 신호를 차동 클락 신호들(P-CLK와 N-CLK)로 변환하여 전송할 수 있다.

상기 슬레이브(SL1)는 상기 제1 구간(SD1)에서 상기 제1 신호패턴(SoP)과 상기 제2 신호 패턴에 기초하여 지시신호(SYNC)를 발생하고, 상기 제2 구간(VD1)에서 상기 지시신호(SYNC)와 클락 신호에 응답하여 상기 시리얼라이즈된 영상 데이터를 디시리얼라이징한다.

상기 슬레이브(SL1)는 데이터 수신기(112), 클락 수신기(114), 지시신호 검출기(116), 및 디시리얼라이저(118)을 구비할 수 있다.

상기 데이터 수신기(112)는 상기 시리얼라이저(110-1)에서 출력된 신호가 차동 데이터 신호들(P-DATA와 N-DATA)인 경우 상기 차동 데이터 신호들(P-DATA와 N-DATA)을 수신하여 제1 신호패턴(SoP)과 시리얼라이즈된 영상 데이터를 포함하는 패킷(HS_D)을 검출한다.

상기 클락 수신기(114)는 상기 클락 발생기(110-2)에서 출력된 신호가 차동 클락 신호들(P-CLK와 N-CLK)인 경우 상기 차동 클락 신호들(P-CLK와 N-CLK)을 수신하여 제2 신호패턴을 포함하는 클락 신호(HS_CLK)를 검출한다.

상기 지시신호 검출기(116)는 제1 구간(SD1)에서 데이터 라인(DA-Line)을 통하여 입력된 제1 신호패턴(SoP)과 클락 라인을 통하여 입력된 제2 신호 패턴에 기초하여 지시신호(SYNC)를 발생한다.

상기 지시신호 검출기(116)는 논리회로(OR), 제1 플립플롭(116-1), 및 제2 플립플롭(116-3)을 구비한다.

상기 논리회로(OR)는 데이터 라인(DA-Line)을 통하여 입력된 패킷(HS_D)과 클락 라인(CK-Line)을 통하여 입력되는 제2 신호패턴을 포함하는 클락 신 호(HS_CLK)를 수신하여 이들을 논리 연산하고 상기 논리 연산 결과에 따른 신호를 출력한다.

상기 논리회로(OR)는 OR회로 구현될 수 있으나 AND회로, NAND회로, NOR회로, 배타 논리합 회로, 또는 부정 배타 논리합 회로 중에서 어느 하나로 구현될 수 있음은 물론이다.

상기 제1 플립플롭(116-1)은 상기 논리회로(OR)의 출력신호에 기초하여 반전된 제1 출력 신호(/A)를 래치하고 래치된 제1 출력 신호(A)를 출력한다.

상기 제1 플립플롭(116-1)은 반전된 제1 출력 신호(/A)를 수신하기 위한 입력단자(D), 상기 논리회로(OR)의 출력신호를 수신하기 위한 클락 단자(CK), 상기 제1 출력 신호(A)를 출력하는 제1 출력단자(Q), 상기 반전된 제1 출력 신호(/A)를 출력하는 제2 출력단자(/Q) 및 상기 클락신호(HS_CLK)를 수신하는 리셋 단자(R)를 구비할 수 있다.

상기 제2 플립플롭(116-3)은 반전된 제1 출력 신호(/A)에 기초하여 반전된 지시신호(/SYNC)를 래치하고 래치된 지시신호(SYNC)를 출력한다.

상기 제2 플립플롭(116-3)은 반전된 지시신호(/SYNC)를 수신하기 위한 입력단자(D), 상기 반전된 제1 출력 신호(/A)를 수신하기 위한 클락 단자(CK), 상기 지시신호(SYNC)를 출력하는 제1 출력단자(Q), 상기 반전된 지시신호(/SYNC)를 출력하는 제2 출력단자(/Q) 및 상기 클락신호(HS_CLK)를 수신하는 리셋 단자(R)를 구비할 수 있다.

상기 제1 플립플롭(116-1)과 상기 제2 플립플롭(116-3) 각각은 상기 클락신 호(HS_CLK)가 제1 논리 상태(예컨대, 하이 레벨("1") 상태 또는 로우 레벨("0") 상태)와 제2 논리 상태(예컨대, 로우 레벨("0") 상태 또는 하이 레벨("1") 상태) 사이에서 N(N은 자연수)번 진동하는 경우, 즉, 상기 클락신호(HS_CLK)가 클락킹(clocking)하는 경우 리셋된다.

따라서, 유효 영상 데이터가 시작되는 제2 구간(VD1)에서 지시신호(SYNC)는 디스에이블 상태가 되고, 디시리얼라이저(118)는 상기 지시신호(SYNC)가 디스에이블된 이후에 입력되는 클락신호(HS_CLK)의 상승에지(또는, 하강에지)에 응답하여 시리얼 라이즈된 유효 영상 데이터를 디시리얼라이징 할 수 있다.

즉, 본 발명의 실시 예에 의하면 별도의 지시신호를 전송하는 신호선이 필요없이 마스터(110)로부터 발생된 패킷의 제1 신호패턴과 클락 신호의 제2 신호패턴에 기초하여 상기 패킷의 유효 영상 데이터가 시작되는 시점을 지시하는 지시신호(SYNC)를 발생시킴으로써 상기 신호선이 차지하는 면적을 줄일 수 있고, 상기 신호선에 의해서 발생되는 EMI를 방지 할 수 있는 효과가 있다.

또한, 본 발명의 실시 예에 따른 데이터 처리 장치(100)가 폴더 형태의 이동전화기에 구현되는 경우 상기 마스터(110)는 상기 휴대용 단말기의 하위부분(lower clamshell)에 위치하고, 상기 다수의 슬레이브들(SL1 내지 SLn) 및 디스플레이 판넬(120)은 상기 휴대용 단말기의 상위 부분(upper clamshell)에 위치하여 상기 폴더 형태의 이동전화기에서 힌지(hinge)를 건너가는 전송선의 수를 감소시켜 원가와 제품 불량률을 감소시킬 수 있다.

상기 디스플레이 판넬(120)은 상기 다수의 슬레이브들(SL1 내지 SLn)에서 출 력된 영상 데이터(BYTE_DATA)와 클락신호(BYTE_CLK)에 기초하여 영상을 디스플레이한다.

도 9는 본 발명의 실시 예에 따른 시리얼라이징하는 방법을 나타내는 흐름도이다. 도 4 내지 도 9를 참조하면, 시리얼라이저(110-1)는 제1 구간(SD1)에서 데이터 라인(DA-Line)을 통하여 제1 신호패턴(SoP)을 출력하고 클락 발생기(110-2)는 클락 라인(CK-Line)을 통하여 제2 신호 패턴을 출력한다(S91).

상기 시리얼라이저(110-1)는 상기 제1 구간(SD1) 다음의 제2 구간(VD1)에서 병렬 영상 데이터(P-Data)를 시리얼라이징하고 상기 데이터 라인(DA-Line)을 통하여 시리얼라이즈된 영상 데이터를 출력하고 클락 발생기(110-2)는 상기 클락 라인(CK-Line)을 통하여 클락 신호를 출력한다(S93).

도 10은 본 발명의 실시 예에 따른 디시리얼라이징하는 방법을 나타내는 흐름도이다. 도 4 내지 도 8과 도 10을 참조하면, 지시신호 검출기(116)는 제1 구간(SD1)에서 데이터 라인(DA-Line)을 통하여 입력된 제1 신호패턴(SoP)과 클락 라인(CK-Line)을 통하여 입력된 제2 신호 패턴에 기초하여 지시신호(SYNC)를 발생한다(S101).

디시리얼라이저(118)는 상기 제1 구간(SD1) 다음의 제2 구간(VD1)에서 상기 지시신호(SYNC)에 응답하여 인에이블되고, 상기 클락라인(CK-Line)을 통하여 입력되는 클락 신호에 응답하여 상기 데이터 라인(DA-Line)을 통하여 입력되는 시리얼라이즈된 영상 데이터를 디시리얼라이징한다(S103).

도 11은 본 발명의 실시 예에 따른 데이터 처리방법을 나타내는 흐름도이다. 도 4 내지 도 8과 도 11을 참조하면, 마스터(110)는 제1 구간(SD1)에서 데이터 라인(DA-Line)을 통하여 제1 신호패턴(SoP)를 출력하고 클락 라인(CK-Line)을 통하여 제2 신호 패턴을 출력하고, 상기 제1 구간(SD1) 다음의 제2 구간(VD1)에서 병렬 영상 데이터(P-Data)를 시리얼라이징하고 상기 데이터 라인(DA-Line)을 통하여 시리얼라이즈된 영상 데이터를 출력하고 상기 클락 라인(CK-Line)을 통하여 클락 신호를 출력한다(S111).

슬레이브(SL1)는 상기 제1 구간(SD1)에서 상기 제1 신호패턴(SoP)과 상기 제2 신호 패턴에 기초하여 지시신호(SYNC)를 발생하고, 상기 제2 구간(VD1)에서 상기 지시신호(SYNC)에 응답하여 인에이블되고, 상기 클락 신호에 응답하여 상기 시리얼라이즈된 영상 데이터를 디시리얼라이징한다(S113).

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 데이터 처리 방법 및 데이터 처리 장치는 별도의 지시신호를 전송하는 신호선이 필요없이 마스터로부터 발생 된 패킷의 제1 신호패턴과 클락 신호의 제2 신호패턴에 기초하여 상기 패킷의 유효 영상 데이터가 시작되는 시점을 지시하는 지시신호를 발생시킴으로써 상기 신호선이 차지하는 면적을 줄일 수 있고, 상기 신호선에 의해서 발생되는 EMI를 방지할 수 있는 효과가 있다.

또한, 본 발명이 폴더 형태의 이동전화기에 구현되는 경우 상기 폴더 형태의 이동전화기에서 힌지(hinge)를 건너가는 전송선의 수를 감소시켜 원가와 제품 불량률을 감소시킬 수 있는 효과가 있다.

Claims

제1 구간에서 데이터 라인을 통하여 입력된 제1 신호패턴과 클락 라인을 통하여 입력된 제2 신호 패턴에 기초하여 지시신호를 발생하는 단계; 및

상기 제1 구간 다음의 제2 구간에서 상기 지시신호에 응답하여 인에이블되고, 상기 클락라인을 통하여 입력되는 클락 신호에 응답하여 상기 데이터 라인을 통하여 입력되는 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 단계를 구비하는 마스터로부터 출력된 신호들을 디시리얼라이징하는 방법.
제1항에 있어서, 상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고 상기 제2 신호 패턴은 상기 제1 구간 동안 상기 제1 논리 상태를 유지하는 마스터로부터 출력된 신호들을 디시리얼라이징하는 방법.
제1 구간에서 데이터 라인을 통하여 입력된 제1 신호패턴과 클락 라인을 통하여 입력된 제2 신호 패턴에 기초하여 지시신호를 검출하기 위한 지시신호 검출기; 및

상기 지시신호에 응답하여 인에이블되고, 제2 구간에서 상기 클락 라인을 통하여 입력되는 클락 신호에 응답하여 상기 데이터 라인을 통하여 입력되는 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 디시리얼라이저를 구비하는 데이터 처 리 장치.
제3항에 있어서, 상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고 상기 제2 신호 패턴은 상기 제1 구간 동안 상기 제1 논리 상태를 유지하는 데이터 처리 장치.
제3항에 있어서, 상기 지시신호 검출기는,

상기 클락신호가 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하는 경우 리셋되는 데이터 처리 장치.
제3항에 있어서, 상기 지시신호 검출기는,

상기 데이터 라인을 통하여 입력된 상기 제1 신호패턴 및 상기 시리얼라이즈된 영상 데이터와 상기 클락 라인을 통하여 입력되는 상기 제2 신호패턴 및 상기 클락 신호를 수신하여 이들을 논리 연산하고 상기 논리 연산 결과에 따른 신호를 출력하는 논리회로;

반전된 제1 출력 신호를 수신하기 위한 입력단자, 상기 논리회로의 출력신호를 수신하기 위한 클락 단자, 상기 제1 출력 신호를 출력하는 출력단자, 및 상기 클락신호를 수신하는 리셋 단자를 구비하는 제1 플립플롭; 및

반전된 상기 지시신호를 수신하기 위한 입력단자, 상기 반전된 제1 출력 신호를 수신하기 위한 클락 단자, 상기 지시신호를 출력하는 출력단자, 및 상기 클락 신호를 수신하는 리셋 단자를 구비하는 제2 플립플롭을 구비하는 데이터 처리 장치.
제3항에 있어서, 상기 데이터 처리 장치는,

상기 디시리얼라이저에서 출력된 영상 데이터와 상기 클락 신호에 기초하여 영상을 디스플레이하는 디스플레이 판넬을 더 구비하는 데이터 처리 장치.
제1 구간에서 데이터 라인을 통하여 지시신호를 생성하기 위한 제1 신호패턴을 출력하고 클락 라인을 통하여 상기 지시신호를 생성하기 위한 제2 신호 패턴을 출력하는 단계; 및

상기 제1 구간 다음의 제2 구간에서 병렬 영상 데이터를 시리얼라이징하고 상기 데이터 라인을 통하여 시리얼라이즈된 영상 데이터를 출력하고 상기 클락 라인을 통하여 클락 신호를 출력하는 단계를 구비하는 병렬 영상 데이터를 시리얼라이징하는 방법.
제8항에 있어서, 상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고 상기 제2 신호 패턴은 상기 제1 구간 동안 상기 제1 논리 상태를 유지하는 병렬 영상 데이터를 시리얼라이징하는 방법.
데이터 라인을 통하여 제1 구간에서 지시신호를 생성하기 위한 제1 신호패턴을 출력하고 상기 제1 구간 다음의 제2 구간에서 병렬 영상 데이터를 시리얼라이징하고 시리얼라이즈된 영상 데이터를 출력하는 시리얼라이저; 및

클락 라인을 통하여 상기 제1 구간에서 상기 지시신호를 생성하기 위한 제2 신호패턴을 출력하고 상기 제2 구간에서 클락 신호를 출력하는 클락 발생기를 구비하는 데이터 처리 장치.
제1 구간에서 데이터 라인을 통하여 제1 신호패턴을 출력하고 클락 라인을 통하여 제2 신호 패턴을 출력하고, 상기 제1 구간 다음의 제2 구간에서 병렬 영상 데이터를 시리얼라이징하고 상기 데이터 라인을 통하여 시리얼라이즈된 영상 데이터를 출력하고 상기 클락 라인을 통하여 클락 신호를 출력하는 마스터; 및

상기 제1 구간에서 상기 제1 신호패턴과 상기 제2 신호 패턴에 기초하여 지시신호를 발생하고, 상기 제2 구간에서 상기 지시신호와 상기 클락 신호에 응답하여 상기 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 슬레이브를 구비하는 데이터 처리 장치.
제11항에 있어서, 상기 슬레이브는,

상기 제1 구간에서 상기 제1 신호패턴과 상기 제2 신호 패턴에 기초하여 상기 지시신호를 검출하기 위한 지시신호 검출기; 및

상기 지시신호에 응답하여 인에이블되고, 상기 클락 신호에 응답하여 상기 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 디시리얼라이저를 구비하는 데이터 처리 장치.
제12항에 있어서, 상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고, 상기 제2 신호 패턴은 상기 제1 구간 동안 상기 제1 논리 상태를 유지하는 데이터 처리 장치.
제12항에 있어서, 상기 지시신호 검출기는,

상기 클락신호가 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하는 경우 리셋되는 데이터 처리 장치.
제12항에 있어서, 상기 지시신호 검출기는,

상기 데이터 라인을 통하여 입력된 상기 제1 신호패턴 및 상기 시리얼라이즈된 영상 데이터와 상기 클락 라인을 통하여 입력되는 상기 제2 신호패턴 및 상기 클락 신호를 수신하여 이들을 논리 연산하고 상기 논리 연산 결과에 따른 신호를 출력하는 논리회로;

반전된 제1 출력 신호를 수신하기 위한 입력단자, 상기 논리회로의 출력신호를 수신하기 위한 클락 단자, 상기 제1 출력 신호를 출력하는 출력단자, 및 상기 클락신호를 수신하는 리셋 단자를 구비하는 제1 플립플롭; 및

반전된 상기 지시신호를 수신하기 위한 입력단자, 상기 반전된 제1 출력 신호를 수신하기 위한 클락 단자, 상기 지시신호를 출력하는 출력단자, 및 상기 클락 신호를 수신하는 리셋 단자를 구비하는 제2 플립플롭을 구비하는 데이터 처리 장 치.
제12항에 있어서, 상기 데이터 처리 장치는,

상기 디시리얼라이저에서 출력된 영상 데이터와 상기 클락 신호에 기초하여 영상을 디스플레이하는 디스플레이 판넬을 더 구비하는 데이터 처리 장치.
제1 구간에서 데이터 라인을 통하여 제1 신호패턴을 출력하고 클락 라인을 통하여 제2 신호 패턴을 출력하고, 상기 제1 구간 다음의 제2 구간에서 병렬 영상 데이터를 시리얼라이징하고 상기 데이터 라인을 통하여 시리얼라이즈된 영상 데이터를 출력하고 상기 클락 라인을 통하여 클락 신호를 출력하는 단계; 및

상기 제1 구간에서 상기 제1 신호패턴과 상기 제2 신호 패턴에 기초하여 지시신호를 발생하고, 상기 제2 구간에서 상기 지시신호에 응답하여 인에이블되고, 상기 클락 신호에 응답하여 상기 시리얼라이즈된 영상 데이터를 디시리얼라이징하는 단계 구비하는 데이터 처리 방법.
제17항에 있어서, 상기 제1 신호 패턴은 상기 제1 구간 동안 제1 논리 상태와 제2 논리 상태 사이에서 N(N은 자연수)번 진동하고 상기 제2 신호 패턴은 상기 제1 구간 동안 상기 제1 논리 상태를 유지하는 데이터 처리 방법.